TWI312071B - - Google Patents

Description

1312071 九、發明說明： 【發明所屬之技術領域】 本發明係關於延遲時間之測定電路及測定方法，特別是 關於評估PLL電路等產生之時脈信號之時序精度用之測試 電路及測試方法。此外，本發明係關於具備該測試電路之 PLL電路等之時脈產生電路及影像感測器。再者，本發明 係關於可藉由應用該延遲時間之測定電路之掃描路徑 (Scan Pass)法執行延遲測試之半導體積體電路及其測試= 法。 【先前技術】 <先前技術1> 高速影像處理等領域中，強烈要求使用抖動少之高度精 確時脈信號’來高速傳送資料。如行動電話為要求以又4〇月〇 •傳送(通信)影像資料之裝置。料，產生該高速資料 通信用之時脈信號之電路，係廣泛利用倍增基準時脈，而 產生高速時脈之PLL(鎖相迴路）電路，不過，由於pLL電路 產生之時脈信號中產生抖動（時脈信號搖動），因此該高速 資料通信用之時脈信號之時序精度，取決於虹電路之時 序精度》 因此，為了保證該高速資料通信時之時序精度，如需要 以100 PS或50 ps以下之高度精確測試使用於其之PLL電路 之時序精度。測定PLL電路之抖動等之時序精度時，通常 使用高性能之類比L S Ϊ測試器或是外加計測機器等之測定 機構，不過該外加之測定機構，以100料50㈣下之高 116864.doc 312071 f精確測試時，測定精度不足。因此，下述專利文獻1中 提出有：僅以邏輯電路構成，而可高度精確測試pll電路 之抖動等之測試電路及測試方法。 參照圖20(相當於專利文獻丨之圖8)，揭示於專利文獻工 之測試電路，係將可變控制延遲時間之可變延遲電路（由 基準延遲與可調延遲構成）安裝於測試電路内部，而構成 可藉由檢測藉由可變延遲電路使PLL電路具備之vc〇(電壓 控制振盪器）之輸出信號延遲丨周期之信號與vco信號之時 序^，來相VC〇輸出之後之㈣之電路。並構成藉由檢 測藉由可變延遲電路使v c 〇之輸出信號延遲半周期之信號 與VCO信號之時序差，亦可測定VCQ之輸出信號自上昇至 下降之區〜’ ’或是自下降至上昇之區間之抖動之電路。再 者，VCO之輸出之占空比亦無須改變電路構造，而可依據 抖動測定結果之值來算出。 上述抖動計測，由於可變延遲電路之延遲時間可使用1 測值，而非設定值，正確地計測，因此在測定之最後I 段，將對可變延遲電路之輸入，藉由選擇器而自vco之幸 出信號切換成可變延遲電路之輸出，藉由可變延遲電路姜 選擇器形成負反饋電路’實施環式振盪動作，以頻率計』 器測定其振盈頻率，而自其振I頻率導出可變延遲電路」 延遲時間實測值。 < <先前技術2> 熟知一種LSI(大規模積體電路）之測試方法，係藉由* 描路徑法之延遲測試。首先說明掃描路徑法之概要。 116864.doc 1312071 仃掃描路徑法之LSI中插人有將⑶内之數個正反器連 =移位暫存器狀之測試電路。以下，將該連結之正反器 稱為「掃播赫。益1·^ 、，J藉由知描路徑法進行測試時，首先，將 ’形成移位模式，自外部端子經由掃描鏈，輸入測試 ==部之正反器中放置資料後，以實動作模式使被 . 作’而後，藉由將掃描鏈恢復為移位模式，經 =描鏈讀取被職電路之動作結果，來我被測試電 ’年來持續研究及開發運用掃描路徑 術。n収技 同，係藉由以下三個動=試與掃描路徑法相 描鏈，輸入測試圖案，實動作模)卜:了子經由掃 作mI動作模式使被測試電路動 t眘i)由知描鍵讀取被測試電路之動作結果。作是，僅 1實動作模式使被職電路動作之第 =同。運™路徑法之測試，係自外:::： 由知描鏈輸入測試圖案’在全部之正反器中放置以 該資料使被測試電路動作，而 中放詈次％± 遴j °式係在全部之正反器 作)，而二* 試電路動作…發射“响動 作），而後，依據儲存於正反器 ’勒 電路動们次，將其結果儲存於正反二進::使峨 :試在該發射動作與捕捉動作間，是否正•進二)號= 播，而測試信號之傳播在指定之時間以内 ：：傳 掃描路徑法之延遲測試。 Ί ’即疋運用 運用掃描路㈣料：以使被測 116864.doc ^12071 試電路執行發射動作與捕捉動作者，僅為時脈之輸入。此 因’被測試電路之全部正反器係以時脈之上昇邊緣為基點 而動作，此外，全部之正反器將上昇邊緣為基點而取得資 料。藉由該特徵’延遲測試之必要條件為正確產生激勵發 射動作之發射時脈與激勵捕捉動作之捕捉時脈之時序。此 外’其特徵為：只要可正確產生發射時脈與捕捉時脈，即 可進行希望之延遲測試。 目别，隨著近年LSI之高速化，被要求延遲測試之時脈 亦要求尚速及高度精確。但是，#由⑶測試器而產生時 脈波形時，其性能有限度，而存在自LSI測試器以高速施 加鬲度精確之發射、捕捉時脈困難之問題。 針對該問題，如提出有使LSI本身具有將内建之PLL之 時脈為基準’而產生發#、捕捉時脈之電路（參照下述專 利文獻2或專利文獻3 )。 [專利文獻丨]日本特開2003-121505號公報 [專利文獻2]曰本特開2〇〇6_38743號公報 [專利文獻3]曰本特開2〇〇〇_266819號公報 [專利文獻4]日本特開2〇〇1_944〇3號公報 [專利文獻5]日本特開平6_4322〇號公報 【發明内容】 (發明所欲解決之問題） <針對先前技術1之問題> 上述先前技術中，於測定之最後階段存在使可變延遲電 路續式振遭動作’藉由測定其振盪頻率而獲得測定結果之 116864.d〇( 1312071 步驟。此日守，由於專利文獻j之段落編號"〇〇42"之記載中 有.「此時，由於必須進行振盛動作，因此合併基準延遲6 與可調延遲7之電路，縣成為奇數階之反相器電路」，而 瞭解係藉由負反饋實施環式振盪動作。 以下’為了說明，而將上昇邊緣通過可變延遲電路（合 併基準延遲與可調延遲之電路）時需要之時間設定為如， 將下降邊緣通過可變延遲電路時需要之時間設定為肠 時’負反饋之環式振盪動作之振盪周期Tnf，如下述公式^ 所示，為上述兩個延遲時間Dre與Dfe之和。 (公式1)

Tnf=Dre+Dfe yr 1 -· π 而受&爹数，僅為 變延遲電路之—方延遲時間（圖20所示之測定電路，係 昇邊緣通過可變延遲電路時需要之時間㈣。此時，專 文獻1之段落編號，，_6，，之記載中有：「基準延遲6盘可 =7之延遲量成為環式振a器周期之％。這表示假 上述兩個延遲時間Dre與Dfe大致相等⑴的 延遲時間Dre藉由下述公式2而大致地導出。 (公式2)

Dre = (Dre+Dfe)/2=Tnf/2 “圖21(相當於專敎^之圖7)作 2時，⑽路輸出之時脈信號之周期抖J = 么式3(相當於專利文⑴之段落編號⑽ " 此時，公式3中之0咖係圖21 之式I出 點上之可變延遲電路- 116864.doc 1312071 延遲時間’ Dmin係圖21之A點上之可變延遲電路之延遲時 間。 (公式3) J=Dmax-Dmin 因此，測定兩個延遲時間Dmax，Dmin時，可自公式3導 出抖動J。此時，為了測定兩個延遲時間Dmax，Dmin，係 將可變延遲電路作為負反饋電路，使其環式振盪動作，來 測定其振盪頻率❶以下，參照圖22具體作說明。 1) 將可變延遲電路之設定值設定成圖22之A點的狀態， 開始環式振盪動作。 2) 測疋其振盪周期，作為Tmin。 3) 藉由計算求出 Dmin(Dmin=Tmin/2)。 4) 同樣地，將可變延遲電路之設定值設定成圖22之c點 的狀態，開始環式振盪動作。 5) 測定其振盪周期，作為Tmax。 6) 藉由 s十算求出 Dmax(Dmax=Tmax/2)。 7) 藉由公式3’自3)與6)求出之Dmax與Dmin求出抖動J。 藉由以上步驟’實施將可變延遲電路之延遲時間自設定 值轉換成實測值。然而，兩個延遲時間Dre與Dfe中有差異 時（DregDfe)時，其差異之二分之一（|Dre_Dfe丨/2)作為測 定誤差’而影響抖動計測之測定結果。參照圖23及圖24說 明§亥測定誤差。圖23係將可變延遲電路之延遲時間自其環 式振盪動作狀態之振盪周期導出用之測定電路模式圖，形 成負反饋迴路用之反相器插入可變延遲電路之輸入節點Nl 116864.doc -10- 1312071 與輸出節點N2之間。圖24係顯示環式振盪動作狀態下可變 延遲電路之輸入節點Ν1與輸出節點Ν2中之振盪波形之電 壓波形圖。圖24中分別顯示對可變延遲電路之上昇邊緣之 輸入輸出節點Nl，Ν2間之傳播延遲時間Dre、對下降邊緣 之輸入輪出節點Nl，N2間之傳播延遲時間Dfe、負反饋之 環式振盪動作狀態之振盪周期Tnf、可變延遲電路之輸入 節點N1上之振盪脈波之高位準期間Twh與低位準期間 Twl。就此等各時間，以下公式4之關係成立。 (公式4)

Tnf=Twh+Twl=Dre+Dfe 此時，上述先前技術假定兩個延遲時間Dre與Dfe大致相 等（Dre与Dfe)，並以上述公式2之計算式大致導出上昇邊緣 傳播延遲時間Dre。但是’瞭解該計算於兩個延遲時間Dre 與Dfe中有差異時（Dre#Dfe)，則產生下述公式5所示之誤 差。 (公式5) (Dre+Dfe)/2-Dre=(Dre-Dfe)/2 此時，回到圖22，分別將可變延遲電路之c點上之上昇 邊緣傳播時間定義為Dmaxr，將可變延遲電路之a點上之 上昇邊緣傳播時間定義為Dminr，將可變延遲電路之c點上 之下降邊緣傳播時間定義為Dmaxf ’將可變延遲電路之a 點上之下降邊緣傳播時間定義為Dminf ’將在可變延遲電 路之C點上設時間之環式振盪動作之振盪周期定義為 Tmax(=Dmaxr+Dmaxf)，將在可變延遲電路之A點上設時間 116864.doc -11 - 1312071 之環式振盈動作之振盡周期定義為Tmin(=Dminr+Dminf)， 將包含經上述先前技術而計測之誤差之抖動定義為J1，及 將原本應測定之實際抖動定義為J0時，J1與J0由下述公式6 與公式7來表示。 (公式6) J1 = (Tmax/2)-(Tmin/2) =:(Dmaxr+Dmaxf)/2-(Dniinr+Dminf)/2 • (公式7) . J0=Dmaxr-Dminr 因此，以兩抖動之差求出之誤差Δ，由下述公式8求出。 (公式8) A=J1-J0 = (Dmaxr+Dmaxf)/2-(Dminr+Dminf)/2 -(Dmaxr-Dminr) = (Dmaxf-Dmaxxr)/2-(Dminf-Dminr)/2 > 因而，瞭解產生取決於可變延遲電路之C點上之上昇邊 緣傳播時間與下降邊緣傳播時間之差I Dmaxr-Dmaxf |，與 可變延遲電路之A點上之上昇邊緣傳播時間與下降邊緣傳 播時間之差I Dminr-Dminf |之誤差。 此等傳播時間之差，就一般設計之可變延遲電路情況 下，為數10 ps〜數100 ps程度之值，為了避免因延遲時間 之設定值之差異而產生誤差來設計時，該傳播時間之差達 到不影響測定之程度。但是，近年來使用於通信裝置之 PLL電路之抖動之保證範圍小達要求保證為數1 〇 ps之程 116864.doc •12- 1312071 度。亦即，因最近狀況之變化，不能再忽略先前可忽略程 度之上述誤差，導致上述誤差之問題趨於嚴重。 再者’在可變延遲電路之上昇邊緣傳播時間與下降邊緣 傳播時間之差成為問題之背景下，係歸結於求出此等延遲 時間時，係進行負反饋之環式振逢動作，其㈣周期係以 上昇邊緣傳播時間與下降邊緣傳播時間之合計來求出。 因此’說明上述先前技術中，使用負反饋之環式振㈣ 作，而不使用正反饋之環式振盪動作之理由。 由於負反饋之環式振盪動作，係包含可變延遲電路之負 =饋迴路進行之振盪動作，因此，如可變延遲電路之輸入 印點之信號位準（高位準或低位準，且對應於二值邏輯位 =1，〇)環繞纽饋迴路，信號位準反轉而㈣相同之輸入 :點，因此’輸入節點之信號位準不穩定地自動開始振盤 動作。反之，正反饋之環式振盪動作，由於係包含可變延 遲電路之正反饋迴路進行㈣動作，因此，如可變延遲電 路之輸入節點之信號位準環繞反饋迴路，而以相同 位準回到相同之輸入節‘點，因此’輪入信號位準均心 保持在高位準或低位準之任何_方，因而在該穩定Μ 下，第-個問題是不會自動開始振盈動作，再者，第二: 問題是’即使一時開始振盪動作’隨即達到上述任何 穩定狀態，而振靈停止，，環式振盪動作時 用負反饋迴路。 其次，就正反饋之環式振盈動作中之上述兩個 照圖25與圖26作說明。圖25係將可變延遲電路之延遲時間 116864.doc -13 - 1312071 自其環式振盪動作狀態之振摄R i山m 银I周期導出用之測定電路之模 式圖，且為了形成正反饋迴路，仫产，趟 ^ 、 ^ 係在可變延遲電路之輸入 節點N1上直接連接輸出節點m。冃 •站^。圖26係顯示正反饋之環 式振盈動作狀態下可變延遲雷玫+ &、^ 、终電路之輸入節點Ν1與輸出節點 N2上之振盪波形之電壓波形圖。

亦即，由於圖25之可變延遲電路之輸人節點川上之信號 位準與輸出節點Ν2上之信號位準係正反饋，因此一致。輸 入節點Ν1(輸出節點Ν2)之信號位準不振盪而停止時，其停 止狀態穩定地持續’不會自其穩定狀態自動開始振盈。 此％，施加某種外在干擾，如假設在輸入節點νι上強制 輸入比可變延遲電路之延遲時間短之脈寬之脈波信號之情 況。其輸入之脈波信號向輸出節點N2傳播，而正反饋至輸 入卽點N1，再者，藉由向輸出節點N2傳播，而短暫開始 正反饋之振盪動作。此時，對可變延遲電路之上昇邊緣之 輸入輸出節點Nl，N2間之傳播延遲時間Dre ,與對下降邊 緣之輪入輪出節點N丨，N2間之傳播延遲時間Dfe不等時 (Dre^Dfe)時，當初輸入之脈波信號之脈寬，於每次環繞 正反饋迴路，縮短或延長兩個延遲時間Dre與Dfe之差

Dfe|程度’最後脈寬成為〇’或是比可變延遲電路之 延遲時間長，而脈波消失’環式振盪動作停止。因此，為 了正反饋之環式振盪動作穩定地持續，需要使對上昇邊緣 與下降邊緣之兩個延遲時間確實相等，僅延遲電路之正反 饋迴路進行環式振盪動作，即使在理論上可能，但是實際 上不可能。 116864.doc •14- !312071 <針對先前技術2之問題> 生揭不於專利文獻2之先前技術，發射、捕捉時脈之產 出手，用内建於⑶之虹電路之時脈。具體而言，係提 個時脈精由時脈產生電路，自PLL電路之高速時脈僅取得2 曰p而作為各個發射時脈、捕捉時脈來供給之電路。 發射捕捉時脈產生時係利用PLL電路，因而引起 以下3個問題。 口向弓丨起 之’不等待PLL電路鎖定（L°ek)，即無法開始測試 口靖。將PLL之輸出以指定之頻率形成敎之狀態稱為 U電路鎖定」。通fpLL電路#在自開始動作起數⑽ 二卜數崎度間未鎖定之狀態。這是ριχ電路之動作原理 、、、法避免之等待時間。即使將其制於延遲測試時，在 PLL電路鎖定前，仍需要等待延遲職之開始。 二)第:，為了維持PLL電路之鎖定狀態，在全部延遲測 式π成別無法停止時脈之問題。pLL電路將參考時脈作 為基準ffij進订產生其整數倍之時脈之動作。因而，為了 將PLL電路維持在鎖定狀態，需要持續輸入參考時脈。即 使將PLL電路利用於延遲測試時㈣，自開始測試至結 束’需要持續輸入參考時脈。但是，如執行數個測試圖案 情況等，產生於圖案與圖案之間無法施加參考時脈之時 序。因而PLL電路無法維持較狀態，因上述第-問題， 而轉要再度成為鎖定狀態前之等待時間。 3)第三，由於依據PLL電路之時脈之時脈邊緣，產生發 射捕捉時脈之時序’因而產生pLL電路僅可設時脈周期 U6S64.doc 1312071 之整數倍之問題。自依據PLL電路之時脈而產生之發射、 捕捉時脈實施延遲測試時，決定時序者僅為]?1^電路輸出 之時脈邊緣，發射時脈與捕捉時脈間之時序，僅可設定成 PLL電路之輸出時脈周期整數倍之值。如欲在3⑽、3 5 ns 4 ns之3個時序條件下執行延遲測試時，電路需要 可以2 GHz產生時脈。此外，延遲測試用脈波產生電路本 身，雖係局部性，但是仍然需要保證以2 QHz動作。 因此，為了避免揭示於專利文獻2之先前技術的問題， 而考慮不利用PLL電路之時脈，如揭示於專利文獻3，考慮 使用可變延遲電路來產生捕捉時脈。該電路由於未利用 PLL電路之時脈，因此不產生上述專利文獻2中成為問題之 3個問題，但是會產生以下第四及第五個問題。 4) 第四，無法求出可變延遲電路之延遲時間之問題。專 利文獻3之說明書之段落編號，，〇〇41"中記載有吖可將緩衝 器每1階之延遲時間作為單位，而求出同步電路丨之動作時 間」。該記載之意思仍然是：「若不知道緩衝器每丨階之延 遲時間’就不瞭解其時間」。 5) 第五，無法將發射時脈與捕捉時脈之時間差控制在自 外部輸人之脈寬以下之問題。藉由以可變延遲電路使發射 時脈本身延遲，而產生捕捉時脈之關係上，無法將延遲時 間控制在自外部輸入之脈寬以下。若將延遲時間設定在自 外部輸入之脈寬以下時，在發射時脈下降之前，捕捉時脈 即上昇’電路無法正確動作’而無法進行延遲測試。 其中’對上述第四個問題’只要瞭解可變延遲電路之延 116864.doc 16 !312071 =間’就瞭解電路之動作時間。在上述專利文獻4中提 2有求出可變延遲電路之延遲時間之方法，或是將可變延 遲電路調整為指定之延遲時間之方法。 =示於上料敎獻4之先前技術，係在環式振盛器中 負反饋電路。此種情況產生以下第六個問題。 6)可變延遲電路之上昇邊緣之傳播時間與下降邊緣 播時間不㈤時，其傳播時間之差形成測定誤差。、 該第六問題產生之測定誤差，在上述<針對先前技術(之 問題> 中’與公式5表示之誤差相同，省略其重複之說明。 此時K5表示之上昇邊緣傳播延遲時間—盘下降邊 緣傳播延遲時間Dfe之差（Dre_Dfe)，在一般設計情況下， 為數10 PS〜數1〇〇 ps程度之範圍，為了避免各個產生差異 而進行設計時，達到不影響測定之程度。但是，近年⑶ 之動作頻率趨於高速化，而達⑽MHz〜數咖，對該高速 =之電路之延遲測試所要求之時脈邊緣精度亦小達要求保 為數10 ps之程度，無法忽略該誤差之狀況丄 個問題更加嚴重。 弟 此:’與上述第四個問題相關’揭示於上述專利文獻5 先别技術’基本上係採用將i條可變延遲電路形成環式 振逢狀態’藉由測定其㈣，來調整可變延遲電路之延遲 :夺間之方法。如此，除了上述第六個問題外，還引起以下 第七個問題。 取縮短設^延遲時間時，需要準備可計數相當於盆延 遲時間之頻率時脈之電路。如設定咖Ps之延遲時間情況 116864.doc

-17- 1312071 下，需要準備以1 GHz動作之計數電路。 在專利文獻5之說明書之段落編號,，〇〇21，，中記載有：「另 外，可變延遲電路VD之輸出信號藉由選擇信號dmc切換 上述選擇電路S2，將藉由反相器INv反轉之信號反饋於可 變延遲電路VD之輸人側，而構成環式振盪器之振逵電 路。（後略）」。亦即瞭解，係與揭示於上述專利文獻4之先 心支術同樣地’在環式振盈器中使用負反饋電路。此時， 核式振盪器之振盪周期Tnf亦如公式4所示，係以上昇邊緣 傳播延遲時間Dre與下降邊緣傳#延遲時間抓之和 ( &)來表示，因此，若各傳播延遲時間為5〇〇 ps時， 振盛周期Tnf成為In”亦即’環式振盪器係以丨GHz振 ^自該J衣式振蘯器輸出之時脈信號傳播範圍之電 路’需要㈣幻GHz動作來設計。對⑶要求高速且高度 精確測時序’内部電路所要求之規格提高。 *有|於上述負反饋之環式振盪動作引起之問題，及先前 =路徑法之延遲測財之問題，本發明之第—目的為提 ^種可穩定地持續進行正反饋之環式振蘯動作之環式振 开路、，第二目的為提供一種應用正反饋之環式振盪動作 、、° 《對上昇邊緣或下降邊緣之延遲時間之延遲時間 測疋電路，裳： 二目的為k供一種可高度精確評估PLL·電路 生之時脈信號之抖動等之時序精度之測試電路及包 路之時脈產生電路等，第四目的為提供一種可迅 行之脈读^田路控法之延遲測試，並且可高速且高度精確執 W產生電路及半導體積體電路。 II6864.doc

-18- ^12071 (解決問題之手段） 達成上述第—目的用之本發明之产—振.县中 徵為包含.延胸μ 電路之第-特 :延遲電路與單穩態多_器；前逑 “:出，於前述單穩態多諸振蓋器之輸入；前 離 夕咱振盪器之輸出連接於前述 4 電路與前述單穩態多諸振盈器構成正反饋之:路入。，别迷延遲 受:=::之環式_路之第二特徵為:將 電路設於前述正反饋迴路上。啟動振i之振堡啟動 者_L述第一或第二特徵之環式振盈電路之第三 =單穩態多仙輸出之脈波信號之脈寬:前 正反饋迴路之環式振盪動作之丨周期短。 為：藉由前述延遲電路 、特徵 播時間之偏主傳播時間與下降邊緣傳 多味 日、間差，而輸人前述延遲電路之前述單稃熊 脈波信號之脈寬減少時，前述脈寬Si 寬與前述傳㈣門==為:該脈寬增大時’前述脈 動作之1㈣短。B 前述正反饋迴路之環式振盪 時藉：it特徵之環式振盪電路’-旦環式振盪動作開始 供給至態多諧㈣器輸出—定脈寬之脈波信號， 給至單#^ 1之輸入’再者’由於係經由延遲電路而供 :…皆振盪器’因此’即使對延遲電路 緣?延遲時間有差異，由於每次環繞正反饋迴 “早穩態多§皆振m器限制一定之振藍脈波之脈寬， 116864.doc 19- 1312071 因此，可以一定之脈寬穩定地持續正反饋之環式振盪動 作。特収藉由第二特徵之環式振盤電路，環式振盪動作 之啟動容易。 此外負反饋之裱式振盪動作，由於振盪周期為對環繞 負反饋迴路之上昇邊緣及下降邊緣之各個延遲時間之合 °十因此，僅測定振盪周期，無法個別正確地測定對琿繞 反饋迴路之上昇邊緣或下降邊緣之延遲時間，而產生= =該兩個延遲時間差之二分之一之駐’但*，正反饋二 環式振盈動作，由於振遭周期為對環繞正反饋迴路之:昇 =緣或下降邊緣之任何—方之延遲時間與單穩態多譜振盈 2之延遲時間（回應時間）之合計，因此只要瞭解單穩態多 為振盪器之延遲時間，即可自振盈周期正確地導出 路之延遲時間。 此時’所謂正反饋，係指在反饋迴路上之任意節點上， =點之信號位準環繞反饋迴路，而以同相位(相同邏輯 )反饋之情況。因此，延遲電路之輸入與輸出無需為 间相位’延遲電路之輪盥輪 時，尸項嚴η “ 位（邏輯位準相反） 、、心氬夕s自振盪器輸出反相位之脈波即可。 fi:成上述第一目的用之本發明之延遲時間測定電路之特 = ‘’、、.係測定被測定電路之延遲時間者 器與«頻率敎電路；前述單穩態多 _之輸出可與前述被測定電路= ; 早穩態多諧㈣器之輸人與輸出分别與前述被敎電路之匕 I16864.doc -20- 1312071 輪出與輪入連接； 益構成正反饋迴路 如述正反饋迴路之 正反饋迴路連接。 料被測定電路與前述單穩態多諧振盪 ，别述振”率敎電路構成為於測定 環式振盈動作之振盡頻率時，可與前述 達成上述第二目的用 -特徵為：係使用上遲時間測定方法之第 定電路之延遲時^ 遲時間測定電路測定被測 輸入盘n 者’且精由將前述單穩態多譜振蘯器之 彻入與别述被测定電路輪 盪器之b ,電路之輸出連接’將前述單穩態多譜振 二 =與前述被測定電路之輸入連接，引起 := 動作，·藉由前述振盈頻率測定電路測定前述正反 衷：振盛動作之振盈頻率；依據前述振盈頻率測定電 /貝1疋結果’來測定前述被測定電路之延遲時間。 再者，上述第—特徵之延遲時間敎方法之第二特徵 述f収電路之延遲時間而測定上昇邊緣傳播時間 ，’别述早穩態多諧振盪器使用對輸入信號之上昇邊緣或 :降邊緣輸出-定脈寬之上昇脈波信號之單穩態多譜振堡 。，作為前述被測定電路之延遲時間而測定下降邊緣傳播 、間時’别述單穩態多譜振盈器使用對輸入信號之下降邊 緣或上昇邊緣輪出一定脈寬之下降脈波信號之單穩態多諧 振盪器。 、藉由上述特徵之延遲時間測定電路或延遲時間測定方 ^ ’由於以被測定電路與單穩態多諧振盪器構成之正反饋 、。之晨式振盪動作之振盪頻率的倒數規定之振盪周期， 係以被測定電路之延遲時間與單穩態多諧振盪器之延遲時 116864.doc -21- 1312071 間之合計來表示，因 已 早穩態多諧振盪器之延遲時間係 =時’可自被敎之《周期直接求出被測定電路之延 日息間1而，即使被载電路之上昇邊緣傳播時間與下 、、緣傳播時間有差冑，仍可個別精確地測定。 達成上述第三目的用之本發明之測試電路之第一特徵 =用：評估時脈信號之時序精度者，且包含:可變延 測試對象，、係可控制延遲時間；相位比較電路，其係比較 主 <前述時脈信號之相位與以前述可變延遲電路使 I 信號延遲之延遲時脈信號之相位；次數計數器， 出、係統計對於來自前述相位比較電路 1 出錢；單穩態多譜振盤器丨 ^果之輸 义=切換電路，其係將輸入前述可變延遲電路之信號自 :諧:：=切換成經由前述可變延遲電路與前述單穩:態 盈器；及頻率測定而形成正反饋之環式振 也成有别述環式振盪器時之振盪頻率。 、電路 再者，上述第一特徵之測試電路之 與測試對象之產4 竹诚马.形成於 上。 生則述時脈信號之時脈產生電路同一基板 達成上述第三目的用之本發明 用於評估使用上述m杜、万去之特徵為.係 之時序精度者，·且之測試電路之時脈信號 時，藉由前述信號切:雷:可變延遲電路之延遲時間 信號自前诚拉υ d 、“ 將輸入前述可變延遲電路之 u LM"號切換成經由前述可變延遲電路與前述 116864.doc -22- 1312071 單穩態多諧振緣而，不Θ~ ra 器而正反饋之延遲信號，而形成正反饋之 ^振盧器；藉由前述振盈頻率測定電路測定前述環式振 =振盛頻率；依據前述振蓋頻率測定電路之測定結果 來測定珂述可變延遲電路之延遲時間。 藉由上述特徵之測試電路或測試方法，由於以可變延遲 ^路與單穩❹缝以構成之正反饋迴路之環式振堡動 作之振盧頻率之倒數規定之振盈周期，係以可變延遲電路 之延遲時間與單穩態多⑽Μ之延遲時間之合計來表 二因此’藉由可變延遲電路之延遲時間之變動幅度來評 =脈信號之時序精料，可直接敎該時序精度，作為 辰式振盈動作之振盪周期之變動幅度，因此可進行高度精 :之測定。亦即，即使可變延遲電路之上昇邊緣傳播時間 :下降邊緣傳播時間有差異，仍可與該差異無關，而高度 :確地,平估時脈信號之時序精度。此時，測定振盈周期之 、’動巾田度If況下’由於單穩態多諸振盪器之延遲時間不變 動而抵銷因此，無須單穩態多諧振盪器之延遲時間為已 知’與利用負反饋迴路之環式振盪動作時比較，可高度精 確地評估時脈信號之時序精度。 再者it成上述第二目的用之本發明之時脈產生電路之 =徵為：係使用PLL電路而產生時脈信號者，且包含：將 則述時脈信號作為測試對象之上述第—或第二特徵之測試 =路之至少前述可變延遲電路、前述單穩態多譜振靈器盘 則述信號切換電路。 一 藉由上述特徵之時脈產生電路，由於具備上述第—或第 116864.d〇< •23 · 1312071 :特徵之測試電路之至少前述可變延遲電路、前述單穩態 多諧振盪器與前述信號切換電路，因此，可進行正反饋= 環式振盈動作，並可發揮上述第一或第二特徵之測^路 之作用絲，而冑冑精確土也評估時脈I生電路產生之時脈 信號之時序精度。 义 • 再者’達成上述第三目的之本發明之影像感測器之特徵 ， 4包含：光感測器；記憶機構，其係記憶前述光感測号之 # 冑出資料；傳送機構，其係傳送經前述記憶機構所記憶之 則述輸出資料；及時脈產生電路’其係產生控制前述光感 測器、前述記憶機構與前述傳送機構之各動作之時脈信 號；且 ° 至）產生控制前述傳送機構動作之時脈信號之時脈產生 電路係上述特徵之時脈產生電路。 . 藉由上述特徵之影像感測器，由於至少產生控制前述傳 . 錢構之動作之時脈信號之時脈產生電路，&含上述第一 # 4第二特徵之測試電路之至少前述可變延遲電路、前述單 穩態多諧振盪器與前述信號切換電路，因此，可進行正反 饋之環式振盛動作，可發揮上述第一或第二特徵之測試電 路之作用效果，而高度精確地評估時脈產生電路產生之時 脈信號之時序精度。因而可高度精確地評估影像感測器之 性能。 者達成上述第四目的之本發明之脈波產生電路之第 一特徵為包含：延遲電路部，其係構成為對輸入時脈信號 至少輸出2個不同之延遲信號’並且可調整前述2個不同延 116864.doc -24- 1312071 遲信號中較遲一方之第二延遲信號之來自前述輸入時脈信 號之延遲時間；單穩態多諧振盪器；控制電路，其係控制 用以個別地形成以下迴路之信號連接並且進行前述可變延 路之延遲時間調整：第—正反饋迴路’其係前述單穩 怎夕咱振盪器之輸出信號經由前述延遲電路部内之自前述 輸人時脈信號至前述第二延遲信號之信號延遲路徑，而^ 饋於前述單穩態多諧振盪器之輸人；及第二正反饋迴路， 其係前述單穩態多错振盈器<輸幻t號不㉟由前述信號延 遲路徑，而反饋於前述單穩態多諧振盪器之輸入；振盪頻 率測定電路，其係在個別地形成有前述第一正反饋迴路及 刖述第二正反饋迴路之任何一方之狀態下，測定所形成之 刖述任何一方正反饋迴路之振盪頻率；及脈波產生電路， 其係自則述輸入時脈信號與前述2個不同之延遲信號產生 前述輸入時脈信號之丨周期内至少具有2次上昇邊緣或下降 邊緣，且4述2次上昇邊緣或下降邊緣間之時間差與前述 第二延遲信號之來自前述輸入時脈信號之延遲時間相等之 脈波信號。 再者，上述第一特徵之脈波產生電路之第二特徵為：前 述延遲電路部係級聯連接至少一方可調整延遲時間之可變 延遲電路之2個延遲電路而形成；前述2個延遲電路個別地 輸出前述2個不同之延遲信號。 再者，上述第一特徵之脈波產生電路之第三特徵為··前 述延遲電路部係並聯設置至少一方可調整延遲時間之可變 延遲電路之2個延遲電路而形成；前述2個延遲電路輸入相 116864.doc -25- 1312071 jpj 一^·^、+、 剛述輸入時脈信號，而個別地輸出前述2個不同之 遲信號。 、再者’上述第一或第二特徵之脈波產生電路之第四特徵 為·則述2個延遲電路之一方係延遲時間固定之固定延 電路。 再者，上述第一至第四之任何一項特徵之脈波產生電路 之第五特徵為：包含選擇電路，其係按照外部控制信號之 則’擇—選擇前述脈波信號與前述輸入時脈信號而輸， 出。 | 再者，上述第五特徵之脈波產生電路之第六特徵為：包 含第二脈波產生電路，其係自前述2個不同延遲信號中較 快—方之第一延遲信號與前述外部控制信號產生與前述選 擇電路選擇前述脈波信號之期間同步輸出之第二脈波信 號。 藉由上述特徵之脈波產生電路，可使用以脈波產生電路 產生之脈波信號之2次上昇邊緣或下降邊緣，作為使用於 掃描路徑法之延遲測試之發射動作與捕捉動作之各時脈邊 緣。此時’發射時脈邊緣與播捉時脈邊緣間之時間差，與 可自延遲電路部之第二延遲信號之輸入時脈信號調整之延 遲時間相等，此外，由於該延遲時間相當於自經由以振盪 頻率測定電路測定之單穩態多諧振盪器之第一及第二正反 饋迴路之各振盪頻率求出之振盪周期之差，因此可高速且 高度精確地測定及調整延遲測試之時序。 此時，上述特徵之脈波產生電路，由於未使用pLL電路 116864.doc -26- 1312071 來產生脈波信號，因此可解決對上述先前技術2所指出之 問題（問題1)〜3)) ’再者，雖使用可變延遲電路，但是可測 足其延遲時間，因此可解決該問題4)，此外，藉由調整可 蓃延遲電路之延遲時間，可調整發射時脈邊緣與捕捉時脈 邊緣間之時間差，因此可解決該問題5)，再者，由於使用 於測定延遲時間之環式振逢器係使用單穩態多諧振盈器之 正反饋沿路，因此亦可解決該第六及第七問題。 特别疋藉由第五特徵之脈波產生電路，將自選擇電路 輸出之#號’於選擇有輸入時脈信號情況下，係作為延遲 測试對象之被測試電路之實際動作用之時脈信號，於選擇 有脈波信號情況下，係作為被測試電路之延遲測試之發射 時脈與捕捉時脈，而可依外部控制信號之輸入予以切換來 使用。 、 =疋’藉由第六特徵之脈波產生電路，可使用第二脈 波產生電路產生之笛__ r ㈣延遲職對象之被 Js式電路之知描賦能信號。 之成上述第四目的用之本發明之半導體積體電路 者，且内：為:係構成為可執行掃描路徑法之延遲測試 擇電路^上4第五特徵之脈波產生電路；㈣自前述選 之被測=之信號，作為前述掃描路徑法之延遲測試對象 被測4電路之時脈脈波。 再者，本發明之半導體積體電路之第二 ^ 為可執杆搞士 寺徵為.係構成 巧J執仃知描路徑法之延遲測試者，且 之脈波產♦雷％ . 建上述第六特徵 電路；使用自前述選擇電路輸出之信號作為前 116864.doc -27-

1312071 :用ΐ:徑法之延遲測試對象之被測試電路之時脈脈波; 為前述：述第一脈波產生電路輸出之前述第二脈波信號作 ’、、、—’L破測試電路之掃描賦能信號。 ::上述特徵之半導體積體電路’由於内建上述第五或 技術2之脈波產生電路，因此，可全部解決對上述先前 =日出之問題（問題㈣），可實現可高速且高度精確 執仃掃描路徑法之延遲測試之半導體積體電路。 二者’達成上述第四目的用之本發明之半導體積體電路 :4方法之第—特徵為：係對半導體積體電路執行掃描 徑法之延遲測試，且使用上述第五特徵之脈波產生電 路’使用自前述選擇電路輸出之信號作為前述掃描路徑法 之延遲測試對象之被測試電路之時脈脈波。 再者’本發明之半導體積體電路之測試方法之第二特徵 為：係對半導體積體f路執行掃财徑法之延遲測試，且 使用上述第六特徵之脈波產生電路；使用自前述選擇電路 輸出之#號作為前述掃描路徑法之延遲測試對象之被測試 電路之時脈脈波m前述第二脈波產生電路輸出之前 述第二脈波信號作為前述被測試電路之掃描賦能信號。 藉由上述特徵之半導體積體電路之測試方法，由於使 上述第五或第六特徵之脈波產生電路，因&，可全部解決 對上述先前技術2指出之問題（問題w))，可高速且高度 精確地執行對半導體積體電路之掃描路徑法之延遲測試二 【實施方式】 以下 依據圖式說明本發明 之環式振堡電路、延遲時間 116864.doc -28- 1312071 測定電路與延遲時間測定方法、測試電路與測試方法、時 脈產生電路、影像感測器、脈波產生電路及半導體積體電 路與其測試方法之實施形態。 ’ <第—實施形態> 圖1顯示本發明之正反饋之環式振盪電路丨之構造例。如 圖1所示，環式振盪電路丨係藉由環繞：延遲電路2、單浐 態多譜振盈器3與振盪啟動電路4之正反饋迴路而構成。=

、-1丁之構&例’係延遲電路2之輸出連接於單穩態多譜振 盪益3之輸入’早穩態多諧振盪器3之輸出經由振盪啟動電 路4而連接於延遲電路2之輸人。只要延遲電路2係在輸入 端與輸出端之間產生信號延遲之電路即可，其電路構造不 拘。特別是輸入數及輸出數係數個亦無妨。構成正反饋迴 路之條件，係以延遲電路2輸入時輸入上昇邊緣或下降邊 緣之信號環繞延遲電路2、單穩態多譜振盈器3與振虚啟動 電路4 ’而返回延遲電路2之輸人之信號，係同相之上昇邊 緣或下降邊緣之信號之方式，而具備延遲電路2、翠穩態 ”多諧振盪器3與振盪啟動電路4之各電路之輸入輸出間之信 號相位關係者。如名_ φ ah j, .. 各電路之輸入輸出間之信號之相位關係 係同相，亦即，择斟μ里、息& ^ ’、 昇邊緣之佗號輪入係輸出上昇邊緣 之4 55^之關係。赤县 + 戍 亦可延遲電路2、單穩態多諧振盥 器3與振廬啟動雷路4由+ 之2個電路’其輸入輸出間之信號 的相位關係係反相，亦卽， 對上昇（或下降）邊緣之信號輸 入係輸出下降f杏上4· \、息& 苹（飞上昇）邊緣之信號之關係。 圖胂，振逢啟動電路4係由二輸入之排他性邏輯和電路 116864.doc -29- 1312071 而構成。-方之輸入係環式振盪動作之啟動信號論。振 盪啟動電路4無須為獨立之電路，亦可插人延遲電路2或單 穩恶多諧振盪器3之内部’因此，振纽動電路何作為延 遲電路2或單穩態多諧振盪器3之一部分來處理。 圖2顯示單穩態多諧振盪器3之電路動作例。圖2所示之 動作例，係、回應輸入信號之上昇邊緣，而輸出電路固有之 :定期間脈寬之上昇脈波。單穩態多諧振盪器除上述動作 以外，還有·回應輸人信號之下降邊緣而輸出下降脈波之 動作、回應輸人信號之上昇邊緣而輸出下降脈波之動作、 及回應輸入信號之下降邊緣而輸出上昇脈波之動作後面 兩個動作，其輸入輸出間之相位關係為反相。在以下之說 明中，圖1所不之單穩態多諧振盪器3，假設係回應輸入信 號之上昇邊緣，而輸出上昇脈波者。 圖3顯示回應輸入彳§號之上昇邊緣而輸出上昇脈波之單 穩態多諧振盪器之電路例。此外，圖4顯示圖3所示之單穩 態多諧振盪器之信號波形。圖3所示之單穩態多諧振盪器 係由：D型正反器5、偶數階之反相器行6與二輸入排他性 邏輯和電路7而構成’輸入信號IN輪入D型正反器5之時脈 輪入CK，D型正反器5之反轉資料輪出QB連接於D型正反 器5之資料輸入D。重設信號RST#為高位準時，單穩態多 諧振盪器活化，回應輸入信號IN之上昇邊緣，而輸出上昇 脈波OUT。 參照圖5及圖6，說明使用單穩態多諧振盪器之正反饋之 環式振盪動作。圖5係本發明之環式振盪電路1之模式圖， 116864.doc -30- 1312071 測定環式振盪電路1之振盪周期之頻率測定電路8之輸入連 接於正反饋迴路上之延遲電路2之輸出節點N2。圖6係顯示 圖5所示之環式振盪電路丨之振盪動作中延遲電路2之輸入 節點N1與輸出節點1^2上之信號波形者。圖5所示之環式振 盪電路1係使.用回應輸入信號之上昇邊緣而輸出上昇脈波 之單穩態多諧振盪器3。 施加於延遲電路2之輸入節點N1之上昇脈波，於延遲電 路2之延遲時間後，輸出至輸出節點N2，作為同相之上昇 脈波。該輸出節點N2之上昇脈波之上昇邊緣使單穩態多諧 振盪器3動作，輸出以單穩態多諧振盪器3規定之一定脈寬 之上昇脈波，而施加於輸入節點N1。再者，藉由反覆進行 自單穩態多諧振盪器3施加之上昇脈波，於經過延遲電路2 之延遲時間後，以同相到達輸出節點N2，使單穩態多諧振 盪器3動作之循環動作，來執行正反饋之環式振盪動作。 此時’上昇脈波自輸入節點N1向輸出節點^^傳播時， 上昇脈波之脈寬（高位準期間）藉由對上昇邊緣之傳播延遲 時間Dre與對下降邊緣之傳播延遲時間Dfe之時間差而伸 縮。亦即，傳播延遲時間Dre比傳播延遲時間Dfe長時，脈 寬變短，反之，傳播延遲時間Dre比傳播延遲時間Dfe短 時，脈寬變長。 但是，本發明之環式振盪電路1，由於單穩態多諧振盪 器3於每次自輸出節點N2輸入脈寬變化之上昇脈波，係將 一定脈寬Tpw之上昇脈波輸出至輸入節點Ni，因此，可避 免先前不使用單穩態多諧振盪器之正反饋迴路之環式振盪 116864.doc •31 1312071 動作中，因傳播延遲時間Dre與對下降邊緣之傳播延遲時 間Dfe之時間|，脈寬於每次環繞正反饋迴路時變化，導 致脈波信號消失之問題。亦即，本發明之環式振盪電路 1，係單穩態多諧振盪器3抑制傳播延遲時間Dre與對下降 邊緣之傳播延遲時，fe之時間差導致脈寬單調且累積性 變化者，而發揮保持一定脈寬之角色。 此時，正反饋迴路為了保持環式振盪動作，其條件為： 將單穩態多諧振盪器3產生之輸出脈波輸入延遲電路2時之 延遲電路2之輸出脈波可再度啟動單穩態多諧振盪器3。於 單穩態多諧振盪器3之輸出脈波之上昇邊緣輸入延遲電路2 之前，需要1周期前之輸出脈波下降。亦即，需要設定單 穩態多諧振盪器3之輸出脈波之一定脈寬比環式振盪動作 之1周期短β再者，傳播延遲時間Dre比傳播延遲時間Dfe 長（Dre>Dfe)情況下，由於單穩態多諧振盪器3之輸出脈寬 於通過延遲電路2時，縮短傳播延遲時間差（Dre_Dfe)程 度，因此設定輸出脈寬比傳播延遲時間差（Dre_Dfe)長。此 外’傳播延遲時間Dre比傳播延遲時間Dfe短（Dre<Dfe)情 況下，由於單穩態多諧振盪器3之輸出脈寬於通過延遲電 路2時，延長傳播延遲時間差（Dfe_Dre)程度，因此，設定 輸出脈寬與傳播延遲時間差（Dfe-Dre)之合計比環式振盪動 作之1周期短。正反饋之環式振盪動作之周期Tpf如下述之 公式9所示，為對延遲電路2之上昇邊緣之傳播延遲時間 Dre與單穩態多諧振盪器3自輸入之上昇邊緣至輸出脈波之 上昇邊緣之延遲時間Dmrr之合計。 116864.doc •32- 1312071 (公式9)

Tpf=Dre+Dmrr 使用回應輸入信號之上昇邊緣，而輸出電路固有 期間脈寬之上昇脈波之單穩態多諧振靈器3 ’構成包含延 遲電路2之正反饋迴路時，可藉由公式9之關係式導出對延 遲電路2之上昇邊緣之傳播延遲時間如。，亦即，傳播延遲 時間Dre可自正反饋之壤式振|動作之周期減去單穩態 多諧振盪器3之延遲時間Dmrr &七。 、 迭于間Dmrr而求出。因此，構成可直接 測疋對任忍延遲電路之上昇邊緣之傳播延遲時間—之延 遲時間測定電路時，只須將被測定電路之延遲電路2與單 穩態多諧振盪器3，ri播# τ r· & Μ構成正反饋迴路之方式連接，亦即 如圖1或圖5所示地連接，引4 連接引起正反饋之環式振盪動作，藉 定電路8測定正反饋之環式振盪動作之振堡 定結^丨之振^周期Tpf，自振蘯頻率測定電路8之測 D:即可/即振盪頻率或振盪周期¥測定傳播延遲時間 可：換一般動作模式與延遲時間測 :公。圖7所示之電路構造例設有 = 遲時間測定模式切換輸Μ ^動作模式與延 路10。 、遲電路2之仏號之信號切換電 其'人，圖8中顯示内建圖 之單穩態多諧”器3之電^之^啟動電路4功能 8所示之單穩態多：外’圖9中顯示圖 搌Μ之㈣波形。圖8中所示之單穩 116864.doc

c S -33- 1312071 癌多譜振盈器，在D型下只 崙5之反轉資料輸出QB盥資料 輸U之連接點之後段，插入二輸入排他性邏輯和電路9科 將一輸人排他性㈣和電路9之—方輸人連接於 5之反轉資料輸出QB，將另七 ^ 反^ 將另—方之輸入連接於重設传辨

RST#，將輸出連接於_於入祕JU 接於一輸入排他性邏輯和電路7之_ 入與反相器行6之輪入。甘从兩 ) β ^ Μ # 5| ia Ρ! 〃 ”路構造與圖3所示之單穩態 ° π 圖8所示之單穩態多諧振盪器之重 號RST#作為啟動芦# I董叹4 勒仏唬之功旎，重設信號RST#上昇 化完成時），成為1次輸出啟勒田 ° 、 動用之上幵脈波之電路構造。 ^初人脈波成為開始環式振盪動作之觸發信號，可

解除同時開始環式振盪動 /、 V 使用5亥早穩態多諧振盪器 夺，可構成可同時解決先前正反饋之環式振 述2個問題，亦g 「 F YI上 ’喊方即不自動開始振盪動作」與「即使一時 7始振盧動作’隨即達到敎狀態而振盈停止」之單穩離 電路。 正反饋迴路上無須獨立具備振盪啟動 〈第一實施形態> 二’ δ兒明使用回應輪人信號之下降邊緣而輸出下降脈 回雁早穩態多譜振里器之環式振盛電路。圖Π)中顯示使用 〜下降邊緣而動作之單穩態多諧振盪器η之環式振盪電 環式振盪電路u藉由環繞：延遲電路12、單穩態多 器13與振盈啟動電路14之正反饋迴路而構成。電路 纟與圖1所不之電路構造相同，因此省略重複之說 明0 116864.doc -34-

1312071 圖11中顯示單穩態多諸振靈器13之電路動作例。圖11所 不之動作例，係回應輸入信號之下降邊緣，而輸出電路固 有之一定期間脈寬之下降脈波。 圖12中顯示回應輸入信號之下降邊緣而輸出下降脈波之 單穩態多諧振盪器之電路例。此外，圖13中顯示圖12所示 之單穩態多諧振盪器之信號波形。圖丨2所示之單穩態多諧 振盪器係由：D型正反器15、偶數階之反相器行16、二輸 入排他性邏輯和電路17與反相器18而構成，輸入信號 以反相器18反轉，輸入D型正反器15之時脈輸入CK, 〇型 正反器15之反轉資料輸出QB連接於D型正反器15之資料輸 入D。重設信號RST#為高位準時，單穩態多諧振盪器活 化，並回應輸入信號IN#之下降邊緣而輸出下降脈波 OUT# 〇 參照圖14及圖15 ’說明使用回應輸入信號之下降邊緣 動作之單穩態多諸振堡器13之正反饋之環_動作。 14係本發明之環式„電路„之模式圖，敎環式振堡 路u之《周期之頻率敎電路8之輸人連接於正反饋 ，上之延遲電路12之輸㈣,請。圖15係顯示_所示: 環式振i電路1 1之振摄動你由

辰i勤作中延遲電路12之輸入節點NU 輸出節點N2上之信號波形者。 y M W不之環式振盪電路1 係使用回應輸入信號之下降軎 卜降邊緣而輸出下降脈波之單穩貞 多諧振盪器13。 116864.doc -35- 1312071 脈波。該輸出節點N2之下降脈波之下降邊緣使單穩態多諧 振蓋器13動作，輸出以單穩態多諧振盪器13規定之一定脈 寬之下降脈波，而施加於輸入節點N1。再者，藉由反覆進 行自單穩態多諧振盪器13施加之下降脈波，於經過延遲電 路12之延遲時間後，以同相到達輸出節點N2，使單穩態多 ' . 諧振盪器13動作之循環動作，來執行正反饋之環式振盪動 作。 φ 此時’下降脈波自輸入節點N1向輸出節點N2傳播時， 上昇脈波之脈寬（低位準期間）藉由對上昇邊緣之傳播延遲 時間Dre與對下降邊緣之傳播延遲時間Dfe之時間差而伸 縮。亦即，傳播延遲時間Dre比傳播延遲時間Dfe長時，脈 宽變短’反之，傳播延遲時間Dre比傳播延遲時間Dfe短 . 時，脈寬變長。 但是，本發明之環式振盪電路11，由於單穩態多諧振盪 器13於每次自輸出節點N2輸入脈寬變化之下降脈波，係將 φ 定脈寬Tpw之下降脈波輸出至輸入節點N1，因此，可避 免先别不使用H態多諧振蘯器之正反饋迴路之環式振盪 動作中’因傳播延遲時間Dre與對下降邊緣之傳播延遲時 間Dfe之時間差’脈寬於每次環繞正反饋迴路時變化，導 致脈波^號消生夕 pq日g + B , 月失之問螬。亦即，本發明之環式振盪電路 11，係單穩態多諧振盪器13抑制傳播延遲時間^^^與對下 降邊緣之傳播延遲時間Dfe之時間差導致脈宽單調且累積 性變化者，而發揮保持一定脈寬之角色。 此時’正反饋迴路為了保持環式《動作，其條件為： 116864.doc -36. 1312071 將單穩態多義盪器i 3產生之輪出脈波輸人延遲電路丄2時 之延遲電路12之輸出脈波可再度啟動單穩態多諧振盤器 13。於單穩態多諧振盪器13之輸出脈波之下降邊緣輸入延 遲電路12之前，需要丄周期前之輸出脈波上昇。亦即，需 要》又疋單穩態多谐振盪器13之輪出脈波之一定脈寬比環式 振盪動作之1周期短。正反饋之環式振盪動作之周期Tpf如 下述之公式10所示，為對延遲電路12之下降邊緣之傳播延 遲時間Dfe與單穩態多諧振盪器13自輸入之下降邊緣至輸 出脈波之下降邊緣之延遲時間Dmff之合計。 (公式10)

Tpf=Dfe+Dmff 使用回應輸入k號之下降邊緣’而輸出電路固有之一定 期間脈寬之下降脈波之單穩態多諧振盪器13，構成包含延 遲電路12之正反饋迴路時’可藉由公式1〇之關係式導出對 延遲電路12之下降邊緣之傳播延遲時間Dfe。亦即，傳播 延遲時間Dfe可自正反饋之環式振盪動作之周期Tpf減去單 穩態多譜振盡器13之延遲時間Dmff而求出。因此，構成可 直接測定對任意延遲電路之下降邊緣之傳播延遲時間Dfe 之延遲時間測定電路時，只須將被測定電路之延遲電路12 與單穩態多諧振盡器13，以構成正反饋迴路之方式連接， 亦即如圖10或圖14所示地連接，引起正反饋之環式振盈動 作’藉由振盪頻率測定電路8測定正反饋之環式振盪動作 之振盪頻率或其倒數之振盪周期Tpf，自振盪頻率測定電 路之測定結果，亦即振盈頻率或振蘆周期Tpf測定傳播延 116864.doc -37· 1312071 遲時間Dfe即可。 其次’圖16中顯示内建圖i〇中例示之振盛啟動電路μ功 能之單穩態多諧振盪器13之電路構造例。此外，圖丨7中顯 示圖1 6所示之單穩態多諧振盪器之信號波形。圖丨6中所示 之单穩態多5皆振盪裔’在D型正反器15之反轉資料輪出qb 與資料輸入D之連接點之後段，插入二輸入排他性邏輯和 電路19,將二輸入排他性邏輯和電路19之一方輸入連接於 D型正反器15之反轉資料輸出QB，將另一方之輸入連接於 重設信號RST#，蔣輸出連接於二輸入排他性邏輯和電路 17之一方輸入與反相器行16之輸入。其他電路構造與圖 所示之單穩態多諧振盪器相同。圖16所示之單穩態多諧振 盪器之重設信號RST#作為啟動信號之功能，重設信&號 RST#上昇時（初始化完成時），成為丨次輸出啟動用之下降 脈波之電路構造。該初次脈波成為開始環式振盈動作之觸 發信號，可肖重設解除同時開始環式振㈣作。使用該單 穩態多諧振盪器時，可構成可同時解決先前正反饋之環式 振盪動作中之上述2個問題，亦即「不自動開始振蓋動 作」與「即使一時開始振盪動作’隨即達到穩定狀 蘆停止」<單穩態多猎振盈器，另外，正反㈣^ ' 獨立具備振盪啟動電路。 、 <第三實施形態> 其次，說明tf估時脈信號之時序精度用之本發明 電路。本發明之測試電路，係應用第’ ° 說明之本發明之正反饋之環式《電路形態中 果測疋時序精度 116864.doc -38- 1312071 者。 圖1 8係顯示本發明之測試電路20之雷敗 俗構造，以及以 P L L電路構成產產生為測試電路2 〇之評仕祖& 炻對象之時脈信號 S0之時脈產生電路30時之電路構造之區堍 孤圚。本實施形態 係假設測試電路20與時脈產生電路3〇形成於同—個半導體 基板上，並内建於1個LSI晶片之情況。 如圖18所示，载f路20之構造具備：可控制延遲時間 之可變延遲電路21、單穩態多職m μ啟動電路 23、相位比較電路24、次數計數器25、信號切換電㈣及 頻率測定電路27。 相位比較電路24係比較測試對象之時脈信㈣之相" 延遲電路21使時脈信號SQ延遲之延遲時脈信號&相位用 之電路’本實施形態係由D型正反器構成。具體而言，時 脈信號S0輸人D型正反器之f料輸人端子d，延遲時脈信 號S1輸人D型正反器之時脈輸人端子ck，d型正反器之; 料輸出端子Q連接於次數計數㈣之輸人。藉由該構造， D型正反H24 ’依延遲時脈信㈣對時脈信號sq延遲【周 期或延遲半周期而不同，而判時序脈信號sq之上昇或 時序與延遲時脈信號81之上昇或下降時序之前後關係，並 將判疋結果之資料"G"或"i"與延遲時脈信號W同步閃鎖， 而自資料輸出端子(^輸出。 £ '人數汁數器25於抖動測定模式中，對階段性變化之數個 、γ ]叹定值，個別地計數相位比較電路24中指定次數 萬人）之相位比較結果之一方判定結果（如資料” 1")之 116864.doc -39· 1312071 次數予以統計。 信號切換電路26係依據來自外部之模式切換信號s3，切 換抖動測定模式與環式振盪模式之切換電路，於抖動測定 杈式中，在2個輸入信號内，選擇時脈信號s〇，輸入可變 延遲電路2i與次數計數器25。此外，於環式振塗模式中， 在2個輸入信號内，選擇振盪啟動電路23之輸出信號s2, 而輸入可變延遲電路21與次數計數器25。本實施形態係將 可變延遲電路21之㈣路徑中之反相器之階數設定成偶 數，並使用回應輸入信號之上昇邊緣，而輸出上昇脈波之 皁穩態多諧振盪器22 ’於環式振盪模式t，構成以：可變 >遲電路21、單穩態多譜振盪器22、振纽動電路^與信 號切換電路26形成之反饋迴路成為正反饋迴路。 頻率測定電路27對可變延遲電路21之指定延遲時間讯定 :::定環式振盈模式時藉由信號切換電路26所形成：環 正反饋迴路)之振綱…測定之《頻率 導如對於以抖動測定模式所特定之延遲 際之延遲時間。 又疋值之實 動二使用本發明之測試電路20測時序脈信號S。之抖 、υ疋精度，與使用專利文獻1所揭示之負反饋 式振堡動作之可變延遲電路之延核 、 卜，抖動計測之順序本身與專利文獻丨所 述計剛順底知门 斤揭不之上 序相同。此外，先前抖動計測時 △如公式8张-, 丁心升動叶测誤差 式中之可^⑧ 同之處為：公式3之抖動導出公 蛟延遲電路之延遲時間Dmax，Dmin之導出方法 116S64.doc -40- 1312071 使用本發明之測試電路20而測定之抖動設為12時，抖動 J2由以下公式11導出。 (公式11) J2=Tmax-Tmin -(Dmaxr+Dmrr)-(Dminr+Dmrr) =Dmaxr-Dminr 公式11之導出公式中之Tmax係在圖22所示之可變延遲 電路之C點上設時序之環式振盪動作之振盪周期，Tmin係 在該A點上設時序之抖動振盪動作之振盪周期。如公式7所 示，由於原本應測定之實際抖動J0與經上述公式U求出之 抖動J2相等，因此，瞭解使用本發明之測試電路“而測定 之抖動J2，不受可變延遲電路之上昇邊緣傳播時間與下降 邊緣傳播時間之差之影響，而可高度精確測定。 此外，公式π中，由於抵銷單穩態多諧振盪器22之延遲 時間Dmrr，因此瞭解不影響抖動之計測精度。 最後，簡單說明圖18所示之時脈產生電路3〇之電路構 造。時脈產生電路30由一般PLL電路構成，並具備：相位 檢測器31、充電系電路32、電㈣制振盪器（vc叩3及_ 分頻器34。相位檢測器31檢測輸人之基準時脈信號⑽， 與將自VCO 33輸出之輸出信號SG，以而分頻器％分頻成 1/N之仏#u之相位差，並依據其相位差，控制充電果電路 32之輸出電壓之高低。vc◦則應充電栗電路η之輸出 電壓調整振盪頻率，因而輸出將基準時脈信號CL0之頻率 倍增N倍之輸出信號s 〇。 116864.doc -41 -

1312071 <第四實施形態> 其次’本發明之第四實施形態，係說明應用上述第三實 施形態中說明之本發明之測試電路20之影像感測器4〇。如 圖丨9所示，本發明之影像感測器4〇之構造具備：檢測一維 或二維影像資料之光資訊之光感測器4 1 ;暫時記憶光感測 盗之輸出資料之記憶部42 ;將記憶部42所記憶之輸出資料 轉換成串行資料而高速傳送至外部之傳送部43 ;使記憶部 42與傳送部43之各動作同步而控制之控制部44 ;及對光感 測器41、記憶部42、傳送部43及控制部料，個別地供給控 制用時脈信號之時脈產生電路部45。本實施形態假定光感 測器41、記憶部42、傳送部43、控制部料及時脈產生電路 邛45形成於同一個半導體基板上，且内建於^個[Μ晶片 中。 記憶部42以SRAM等半導體記憶體元件而構成，傳送部 43為了高速傳送串行資料，使用LVDs(㈣差分發信（[ο% Voltage Dlfferential SignaHng))等之高速介面而構成。另 外，對記憶部42寫人及讀取f料之㈣，由於資料係並聯 資料，因此設定比傳送部43中之資料傳送周期慢。 «產生電路部45之構造具備··由產生供給至傳送名 之尚速時脈信號SG之PLL電路構成之時脈產生電路3〇 ； 來自時脈產生電路3G之高速時脈㈣崎时頻，而令 至光感測器41、記憶部42及控制部44之分頻電路46;及 —實施形態中說明之本發明之測試電路2〇。由於時脈肩 電路3〇之構造與第三實施形態中說明之時脈產生電路3( 116864.doc •42- 1312071 同，因此省略重複之說明。 藉由本實施形態之構造，可藉由内建於時脈產生電路部 45之本發明電路1G高分解能且高㈣確地評估使用於傳送 »M3之串订貝料傳送之高速時脈信號之時序精度，因此可 選擇提供圖像不混亂之高品質之影像感測器。 ' <第五實施形態> 其次，本發明之S五實施形態係說明產生半導體積體電 • 料由掃描路徑法進行延遲測試用之脈波信號之脈波產生 電路，及内建本發明之脈波產生電路之半導體積體電路。 脈波信號用作藉由連續產生之2個脈波之上昇邊緣，依序 引起發射動作與捕捉動作之發射、捕捉時脈。本發明之脈 波產生電路之構造具備控制電路，其係調整發射、捕捉時 •脈之發射動作脈波與捕捉動作脈波之各上昇邊緣間之時間 _ I ’並且應用第一或第二實施形態中說明之本發明之正反 饋之環式振盪電路，可正確測定調整之時間差。 • 圖27係顯示本發明之脈波產生電路別之電路構造，及本 發明之半導體積體電路61之概略構造之區塊圖。如圖^所 不，本發明之脈波產生電路50之構造具備：包含2個可變 ，遲電路51，52之延遲電路部、單穩態多諧振盪器Μ、固 、:延遲電路54、控制電路55、脈波產生電路％、3個信號 h擇電路57，58, 59、及振盪頻率測定電路6〇。此外，本發 月之半導體積體電路61之構造包含被測試電路^，其係成 為本發明之脈波產生電路5 〇藉由掃描路徑法進行延遲測試 之對象，亦可包含脈波產生電路5〇與被測試電路Μ以外^ 116864.doc •43- !312071 電路部（如記憶體電路及非同步電路等）。 延遲電路部級聯連接2個可變延遲電路51，52。具體而 言，前段之可變延遲電路51中輸入：輸入時脈信號cLKin 與選擇固定延遲電路54之輸出之信號選擇電路57之輸出信 號CLK0，後段之可變延遲電路52輸入前段之可變延遲電 ： 路5 1之輸出偵號CLK丨，並自各可變延遲電路51，52個別地 輸出對延遲電路部之輸入信號之自輸出信號CLK0兩個不 φ 同之遲時間之第一延遲信號CLK1與第二延遲信號CLK2。 各可變延遲電路51，52之延遲時間分別可由來自控制電路 之L遲時間調整用之控制信號CD 1，CD2來調整。各可變 延遲電路51，52如由級聯連接數個反相器之反相器行而構 成，並構成其反相器行之一部分或全部反相器可藉由控制 k號CD 1或CD2而增減各輸出節點之充電電流或放電電流 - 之至少任何一方之電流量。藉由電流量之調整方式，控制 彳§號001，CD2有時是類比信號，有時是數個位元之數位信 _ 號。另外，本實施形態之2個延遲信號CLK1, CLK2之各延 遲時間係構成可分別調整，不過，基於後述之理由，只須 至少可獨立調整較遲一方之第二延遲信號CLK2之延遲時 間即可。 本實施形態之單穩態多諧振盪器53係使用回應輸入信號 之上昇邊緣’而輸出電路固有之一定期間脈寬之上昇脈波 之單穩態多諧振盪器。因此，亦可使用第一種實施形態中 說明之圖3或圖8所示之構造者。 控制電路5 5於延遲時間調整模式中，對可變延遲電路 116864.doc -44- 1312071 51，52輸出延遲時間調整用之控制产％ ^ 、徑制k號匚〇1，cD2，變更各 延遲信號CLK1，CLK2之延遲眸 终時間，並且為了测定各延遲 信號CLK1, CLK2之延遲時間，总 于間，係使用信號選擇信號S4、 S5控制2個信號選擇電路57, 58之作骑.登姐 观選擇’而個別地形成 經由單穩態多諧振盪器53與固定、Μ兩 兴固疋延遲電路54之3個正反饋 迴路。具體而言，延遲時間測時成 ^ _ , 』時序，係藉由信號選擇信號 S4將信號選擇電路57之信號選摆+7?故# 现~擇切換於固定延遲電路54之 輸出側。此外，藉由信號選擇传 评琥S5 ’切換3個正反饋迴 路之形成。亦即，構成可個別形忐. ⑺办成.#嬈選擇電路58選擇 自可變延遲電路52輸出 罘—延遲信號CLK2而形成之第 正反饋迴路，信號選擇雷路U、_上 伴€路58選擇信號選擇電路57之輸 出信號CLK0而形成之篦-$^；址、 ㈣凤之第—正反饋迴路；及信號選擇電路 58選擇自可變延遲電路51給 、 __ 输出之第一延遲信號CLK1而形 成之第三正反饋迴路之3個不β雜 個正反饋迴路。另外，固定延遲 電路54係於各正反饋迴踗中 、 久頭、路中使用早穩態多諧振盪器53之環 式振盪動作中，為了調整環式振盪頻率而插入。 此外’控制電路55於延遲時間調整模式中，形成各正反 饋、路時輸出啟動單穩態多諧振|器Η之信號rSt#， 使單穩態多譜振盪器53輸出第一次之脈波，而後，持續進 :丁正反饋之環式振盪。另外，就各正反饋迴路中使用單穩 ▲a ^振盈之環式振I動作，已於第-種實施形態中 說明過’因此省略# ^ 唂®禝之說明。再者，控制電路55啟動單 穩態多諧振盪器53時 、 守活化振盪頻率測定電路60，測定正 反饋迴路之環式振盪瓶；玄^ ^ - 盖頻率，§己憶其測定結果，並依據其測 116864.doc -45- 1312071 定結果來算出各延遲信號CLK1，CLK2之延遲時間。 脈波產生電路56自信號選擇電路57之輸^紅咖、 第一延遲信號CLKi及第二延遲信號〇1^尺2，產生在輸出广 號周期内包含2次上昇邊緣，該2次上昇邊緣間： 日夺間差與第二延遲信號CLK2自前述輸入時脈信號之延遲 日夺間相等之脈波信號CLK3。此時，由於信號選擇電路57 在掃描路徑法之延遲測試時之實際動作模式下，選擇輸入 時脈信號CLKin，並輸出輸出巧號咖〇，因此輸出^ CLK0與輸入時脈信號CLKin大致相等。 ， 信號選擇電路洲應外部控制信號犯，於實際㈣ 中之移位動作時，選擇輸入時脈信號CLKin，動 模〇之發射及捕捉動作時，選擇自脈波產生電路乍 :脈波信號咖3,而輸出輸出時脈信號CLK_。該輸出 時脈4號CLKout於實際動作禮斗.古 m作模柄，用作被载電路62之 時脈脈波。 本發明之脈波產生電路5〇包 間喟敕媪斗工v 匕3 實際動作棋式與延遲時 營=式之兩個動作模式。其次，說明脈波產生電㈣ 實際動作模式之動作。各動作。首先說明 圖28中抽出圖27之脈、，由龙丄 作之/產生電路5〇中以實際動作模式動 作之實際動作電路部分 頌不。此外，圖29係模式顯示圖 28所不之實際動作電路 圃 m 刀之内部信號波形之時序波形 圖二實際動作模式中，2個可變 生電路56及信號選擇 脈波產 動作。另外，由於信號選擇電 116864.doc -46 - 1312071 路57固定在選擇輸入時脈信號CLKin之狀態，目此不包含 於圖28中。 實際動作模式中，於移位動作時（外部控制信號犯為高 位準時）信號選擇電路59選擇輸入時脈信號CL.，並輸出 輸出時脈信號CLKout。該移位動作時之輸出時脈信號 CLKout在被測試電路62中，用作掃描路徑之移位時脈。發 射及捕捉動作時（外部控制信號卯為低位準時），信號選擇 電路5 9輸出脈波信號CLK3作為輸出時脈信號cLK〇ut。脈 波#號0：1«：3在輸入時脈信號CLKini }周期内連續產生： 在時脈信號CLK0之上昇邊緣上昇，在第一延遲信號CLKl 之上昇邊緣下降之發射動作脈波P1 ;及在第二延遲信號 CLK2之上昇邊緣上昇，在第二延遲信號CLK2之下降邊緣 下降之捕捉動作脈波P2。具體而言，脈波信號CLK3於脈 波產生電路56中產生：時脈信號CLK0、第一延遲信號 CLK1之排他性邏輯和（Ex〇R)與第二延遲信號clk2之邏輯 和（OR)。因此，將輸入時脈信號CLK：in之上昇邊緣作為基 準，連續地依序產生：發射動作脈波p丨之上昇邊緣與下降 邊緣、及捕捉動作脈波P2之上昇邊緣。發射動作脈波？1之 上昇邊緣與捕捉動作脈波P2之上昇邊緣間之時間差仏，與 自時脈信號CLK0之上昇邊緣至第二延遲信號(：1^^2之上昇 邊緣之延遲時間’亦即與2個可變延遲電路51，52之上昇邊 緣之總延遲時間相等。發射及捕捉動作時之輸出時脈信號 CLKout在被測試電路62中用作掃描路徑之發射、捕捉時 脈。 116864.doc -47- 1312071 此時在延遲測試中需要管理者，係發射動作脈波P i之 上昇邊緣與捕捉動作脈波P2之上昇邊緣間之時間差仏，且 係2個可變延遲電路51，52之總延遲時間。進一步而言，前 段之可變延遲電路51之上昇邊緣延遲時間，係自時脈信號 CLK0之上昇邊緣至第一延遲信號CLKi之上昇邊緣之延遲 時間，且規定發射動作脈波ρι之脈寬（高位準期間）。此 外，後段之可變延遲電路52之上昇邊緣延遲時間，係自第 延遲k號CLK1之上昇邊緣至第二延遲信號CLK2之上昇 邊緣之延遲時間，且規定發射動作脈波？1與捕捉動作脈波 P2間之脈波間隔（低位準期間）。 掃描路徑法之延遲測試，脈波信號CLK3之脈寬（高位準 期間）與脈波間隔（低位準期間）本身不影響測定，而僅發射 動作脈波P1之上昇邊緣與捕捉動作脈波p22上昇邊緣間之 時間差Μ會影響測定。因此，本實施形態係構成可個別獨 立調整2個可變延遲電路51，52之延遲時間，不過如圖川所 示，亦可同時以1個延遲時間調整用之控制信號（：£)1調整2 個可變延遲電路5 1，52。再者，捕捉動作脈波ρ2之脈寬（高 位準期間）亦無須與第二延遲信號CLK2之脈寬（高位準期 間）相同，捕捉動作脈波P2亦可以在第二延遲信號之上昇 邊緣上幵，在時脈彳έ说CLK0或第一延遲信號CLK1之下降 邊緣下降之方式而產生。此時，脈波產生電路56之電路構 造並非圖27所示之構造，而如圖3〇所示，亦可為產生第一 延遲#號CLK1、第二延遲信號CLK2之排他性否定邏輯和 (ExNOR)及時脈信號CLK0之邏輯積（AND)之構造之脈波產 116864.doc -48- 1312071 生電路56’。再者，圖3〇所示之脈波產生電路5〇之另外電路 構造如後述’由於時間差Δί調整時不使用第三正反饋迴 路’因此’信號選擇電路58係圖示選擇信號選擇電路57之 輸出信號CLK0與第二延遲信號CLK2之任何一方之二輸入 之信號選擇電路。 再者，2個可變延遲電路51, 52之延遲時間未調整情況 下延遲時間不明，因此產生之脈波信號CLK3之上述時 間差At為不明之狀態。為了解決該不明狀態，以實際動作 枚式使用輸出時脈信號CLK〇ut之前，預先以延遲時間調整 *、弋周正2個可變延遲電路5丨，μ之延遲時間，而調整成脈 波信號CLK3之上述時間差M成為指定值。 L遲夺間凋整模式係調整2個可變延遲電路Η, 之延遲 時間用之模式。本實施形態係使用上述3個正反饋迴路内 第正反饋oQ路與第二正反饋迴路，進行時間差△丈之調 :。圖3!中抽出圖27之脈波產生電路5()中以延遲時間調整 模式動作之調整動作電路部分而顯示。此外，圖^中顯示 形成不包含圖31之調整動作電路部分中之2個可變延遲電 =1，52之第二正反饋迴路時動作之第二調整動作電路部 =。此外’圖33巾抽出形成包含圖31之調整動作電 中之2個可變延遲料51，52之第—正反饋迴 動作電路部分而顯示。料，由於信號選擇二二 入疋在選擇固定延遲電路54之輸出側之狀態，因此 3於圖3 1至圖33中。此外 第- "谠&擇電路58於形成第一及 第-之各正反饋迴路時，固定在選擇對應之反饋信號之狀 116864.doc •49· 1312071 態’因此不包含於圖32及圖33中。 圖34中顯示延遲時間調整模式時調整時間差蝴之十進 制。調整動作順序首先為控制電路55形成不包含圖^所示 之2個可變延遲電路51，52之第二正反饋迴路，以上述要領 開始環式振盪動作，並使用振盪頻率測定電路⑼測定其環 式振盈頻率，算出其倒數之振盈周期T2，預先健存於控制 電路55内之暫存器中（步麟）。其次，對2個可變延遲電路 51，52輸出延遲時間調整用之控制信號CD1，CD2，設定各 延遲時間之初始值（步驟#2)。繼續，形成包含圖33所示之2 個可變延遲電路51，52之第一正反饋迴路，以上述要領開 始墩式振盪動作，並使用振盪頻率測定電路6〇測定其環式 振盈頻率’算出其倒數之振盈周期T1 ’並預先儲存於控制 電路55内之暫存器中（步驟#3)。其次，以控制電路55内之 運算電路算出延遲時間差（T1_T2=At)(步驟。該延遲時 間差Μ成為發射動作脈波P1之上昇邊緣與捕捉動作脈波Μ 之上昇邊緣間之時間差At。 以控制電路55判定算出之時間差仏是否在指定之設定範 圍内（步驟#5)，在指定之設定範圍内時（在步驟#5中分歧至 YES)’結束延遲時間調整模式。不在指定之設定範圍内時 (在步驟#5中分歧至N0)，判定算出之時間差At是否比指定 之設定範圍長（步驟#6) ’較短時（在步驟#6中分歧至^^〇)， 藉由控制信號CD1，CD2增大2個可變延遲電路51，52之延 遲時間之設定值（步驟#7)，反之，比設定範圍長時（在步驟 #6中分歧至YES)，縮小2個可變延遲電路51，52之延遲時 116864.doc -50- 1312071 間之設定值（步義），回到步驟#3，再度形 :路，以上述要領開始環式振量動作，並 …6〇再度測定其環式振蓋頻率，再度算出：率:則 盛周期η ’預先儲存於控制電路55内之暫存 ^進 :步賴以後之動作，直至步驟㈣定算出之時間= =之設定範圍内’而結束延遲時間調整模式。此時二 之設定範圍内之時間差_存於控制電路5: 暫存'中。於實際動作模式時，藉由讀取該時間差轉 使用:本發明之脈波產生電⑽作為產生指定之時間差仏 之上昇邊緣間隔之發射、捕捉時脈之電路功能，而可進行 希望之延遲測試。 以下’先整理本發明之脈波產生電路5()之特徵。第一特 徵之處為：延遲時間調整模式㈣之正反饋迴路中使用單 穩態多諧振盪器53。藉此，即使可變延遲電路Η，Μ之上 昇邊緣傳播特性與下降邊緣傳播特性不同，其仍為不致產 生測定誤差之電路。脈波產生電路5〇產生之脈波信號 CLK3’於延遲測試時，由於僅上昇邊緣間隔重要，因此 單穩態多諧振盪器53之構造係回應輸入之上昇邊緣而輸出 -定脈寬之上昇脈波’因此構成可正確僅測定可變延遲電 路5 1，52之上昇邊緣傳播特性。 第二特徵之處為：包含2個可變延遲電路51, 52之第一正 反饋迴路之振_!：周期T1及2個可變延遲電路51, 52之總延遲 時間未必/頁為1對1之對應。其理由是以正反饋迴路構成之 各環式振盈電路中’插入環式振盪頻率調整用之固定延遲 116864.doc -51 · 1312071 電路54，而使環式振盡頻率降低。先前之負反饋迴路之環 式振盪電路之問題是環式振i電路本身存在多餘之延遲與 …法正確測疋’而藉由其次顯示之第三特徵，本發明之脈 f產生電路50藉由相對使用延遲電路部之時脈邊緣，來規 —射#捉時脈之上昇邊緣間隔，構成在環式振蓋電路 全體之絕對值之延料間不影響測定之電路。 :三特徵之處為：相對使用延遲電路部之時脈邊緣，來 規定發射、捕捉時脈之上昇邊緣間隔。本發明之脈波產生 電路50係採用僅使用輸入時脈信號CLKin之上昇邊緣，與 藉由可變延遲電路51，52使其上昇邊緣延遲之第二延遲信 5虎CLK2之上歼邊緣’來規定延遲測試時需要之時序(發 射、捕捉時脈之上昇邊緣間隔）之電路構造。因而，即使 在以包含2個可變延遲電路51，52之第—正反饋迴路之 環式振蘯電路上，插入具有固定之延遲時間之固定延遲電 路等，雖有時發射、捕捉時脈全體移位，但是發射、捕捉 時脈之上昇邊緣間隔仍可維持設定值。就該效果參照圖Μ 及圖36作說明。圖35係顯示在圖28之實際動作電路部分前· 段之可變延遲電路51之輸入側增設固定延遲電路^之電路 構造之區塊圖，圖36係模式顯示其内部信號波形之時序波 形圖。如圖36所示，瞭解藉由固定延遲電路“之延遲時 間，雖輸出時脈信號CLK〇ut之時序全體向右側（延遲）移 位，但是發射動作脈波P1之上昇邊緣與捕捉動作脈波？2之 上昇邊緣間之時間差Δί(邊緣間隔）仍然保持原狀。此外， 藉由増設該固定延遲電路66，環式振盪頻率降低，實際動 116864.doc •52· 1312071 作電路部分全體無須設計成可高速動作。 第四特徵之處為：至少包含2個因正反饋迴路（本實施形 態為第一及第二正反饋迴路）而不同之振逢頻率之環式振 盈電路卩成為5亥2個壤式振蘯電路之差異部分利用於調 整發射動作脈波P1之上昇邊緣與捕捉動作脈波？2之上昇邊 緣間之時間差之可變延遲電路51，以方式而構成電 路。藉此，可自2個環式振盪電路之振盪周期^及仞之差 算出該2個可變延遲電路51，52之總延遲時間。藉由採用該 f法，可正確求出電路全體中，特定之兩點間(本實施形 I、係自可I延遲電路51，52之輸入端子至輸出端子)之傳播 時間。 <第六實施形態> 其次，本發明之第六實施形態係說明第五實施形態之本 發明之脈波產生電路50之另外實施形態。 圖37係顯示本發明之脈波產生電㈣之電路構造及本發 明之半導體積體電路71之概略構造之區塊圖。如圖”所 不’本發明之脈波產生電路7〇之構造具備：包含2個可變 ^遲電路5 1 ’ 52之延遲電路部、單穩態多諸振盛器53、固 疋延遲電路54、控制電路55、脈波產生電路、3個信號 選擇電路57, 58, 59、振|頻率測定電路6()及第二脈波產生 電路63。此外，本發明之半導體積體電路71之構造包含成 =本發明之脈波產生電路70之藉由掃描路徑法進行延遲測 減對象之被測試電路62 ’亦可包含脈波產生電路7〇與被測 試電路62以外之電路部（如記憶體電路及非同步電路等）。 116864.doc -53· 1312071 ▲第八實施形恶之本發明之脈波產生電路與第五實施形 態之本發明之脈波產生電路50之差異點，僅為第六實施形 先、中牦D又有第—脈波產生電路63，其他電路構造與第五實 施形_ ’因此省略重複之說明。但是，脈波產生電路 7〇與圖30之電路構造同樣地，信號選擇電路58係圖示選擇 信號選擇電路57之輸出信號CLKG與第二延遲信號CLK2之 任何一方之二輸入信號選擇電路。 第二脈波產生電路63自可變延遲電路^之輸出之第一延 遲信號CLK1與外部控制信號犯，產i與實際動作模式中 發射及捕捉動作時信號選擇電路59選擇脈波信號咖3之 期間同步輸出之第二脈波信細。讥。具體而*，第二脈 波產生電路63輸出第一延遲信號CLK1與外部控制信號犯 之否定邏輯（反轉信號）之邏輯和（〇R)作為第二脈波信號 SEout。因此，第六種實施形態中’本發明之脈波產生電 路7〇輸出輸出時脈信號CLKoum第二脈波信號SE〇m。 由於第二脈波產生電路63係在實際動作模式中使用之電 路，因此，於延遲時間調整模式中，本發明之脈波產生電 路70之動作與第五種實施形態完全相同。以下說明本發明 之脈波產生電路70於實際動作模式中之動作。 圖38中抽出圖37之脈波產生電路7〇中以實際動作模式動 作之實際動作電路部分而顯示。此外，圖39係模式顯示圖 3 8所不之實際動作電路部分之内部信號波形之時序波形 圖。實際動作模式中，2個可變延遲電路51，52與脈波產生 電路56、信號選擇電路59及第二脈波產生電路63動作。另 Π 6864.doc •54- 1312071 選擇輪入時脈信號CLKin 外’由於信號選擇電路57固定在 之狀態，因此不包含於圖38中。 自該實際動作f㈣分輸出輪出時脈信號咖喊盘第 二脈波信號处_之2個信號。輸出時脈信號CLW於成為 知描路徑法之延遲測試對象之被測試電路62移位動作時， 用作發射及捕捉動作時之時脈，與產生輸出時脈信號 CLK喊相關之部分之電路構造與第五種實施形態完 同。

自第二脈波產生電路63輸出之第二脈波信號沾_，與 輸出時脈信號CLKo_樣地’可用作被測試電路62之掃描 賦能信號。 如圖39所示，輸出時脈信號CLK〇m與第二脈波信號 SEom將外部控制信號沾之下降後（自移位動作轉移至發射 及捕捉動作後）之輸入時脈信號(1^尺丨11之上昇邊緣為基準， 而依序產生：輸出時脈信號CLK〇ut之上昇（產生發射動作 脈波P1)、第二脈波信號SEout之下降（自掃描模式切換至實 際動作模式）、及輸出時脈信號CLKout之上昇（產生捕捉動 作脈波P2) ’稱為最後移位模式之延遲測試時需要之信 號，可藉由脈波產生電路70而產生。此外，藉由第六種實 施形態之脈波產生電路70，可實現除了垂射（Br〇adside)方 式之外’傾斜載入（Skewed load)方式之延遲測試亦可執行 之脈波產生電路。 其次’說明本發明之其他實施形態。 <1〉上述第一及第二實施形態係說明延遲電路2，12之輸 ll6864.doc -55- 1312071 入輸出間之相位關係為同相時，對上昇邊緣之傳播延遲時 間Dre與對下降邊緣之傳播延遲時間Dfe之延遲時間測定電 路與其測定方法。延遲電路2, 12之輸入輸出間之相位關係 為反相情況下’由於輸出信號之信號位準（邏輯位準）對輸 入信號反轉，因此，藉由測定對輸入信號之上昇邊緣之傳 播延遲時間Dre情況下’單穩態多諧振盪器構成回應下降 邊緣’而輸出一定脈寬之上昇脈波，反之，測定對輸入信 號之下降邊緣之傳播延遲時間Dfe情況下，單穩態多諧振 盪器構成回應上昇邊緣而輸出一定脈寬之下降脈波，而可 對應於延遲電路2，12之輸入輸出間之相位關係為反相之情 況。 <2>上述第一及第二實施形態中’自公式9或公式1〇之關 係式求出被測定電路之延遲電路2，12之傳播延遲時間Dre，

Dfe時，係假設預先導出單穩態多諧振盪器3，13之延遲時 間Dmrr，Dmff而已知之情況，不過，亦可藉由測定環式振 盪動作之周期Tpf，而導出單穩態多諧振盪器3，13之延遲 時間Dmrr，Dmff。如亦可準備形成正反饋迴路之單穩態多 谐振盪器3，13之階數為1階與數階之2個正反饋迴路，而分 別求出該2個正反饋迴路中之環式振盪動作之周期Tpf，以 單穩態多諧振盪器3，13之階數差除去周期Tpf之差，而導 出每1階之單穩態多諧振盪器3，13之延遲時間Dmrr， Dmff。 \ <3>上述第二實施形態中，係假設本發明之測試電路2〇 與時脈產生電路30形成於同—個半導體基板上，並内建於 116864.doc -56" 1312071 1個LSI晶片之情況，不過，亦可將構成測試電路“之一部 分之電路由外加電路或外加之測定裝置而構成。如亦可將 次數計數器25或頻率測定電路27設於外部。 <4>上述第五及第六實施形態之脈波產生電路5〇, 中， 係說明級聯連接2個可變延遲電路51，52而構成延遲電路部 之實施形態，不過延遲電路部之構造並不限定於上述第五 及第六實施形態中例示之構造。 如圖40所示，宜將延遲電路部以並聯具備]個可變延遲 電路64，65 ’將信號選擇電路57之輸出信號clk〇輸入2個 可變延遲電路64, 65 ’分別自2個可變延遲電㈣，65個別 地輸出2個不同延遲時間之第—延遲信號clki與第二延遲 信號CLK2之方式構成。此時延遲時間長之一方之可變延 遲電路64, 65之一方’相當於上述第五及第六實施形態中 級聯連接之2個可變延遲電路51，52，延遲時間短之一方之 可變延遲電路64, 65之另一方相當於前段之可變延遲電路 51另外，即使第六實施形態中亦可同樣地變更。 ▲再者’如圖41所示，亦可以延遲時間無法自控制電路55 調整之固定延遲時間之@定延遲電路66，來替換構成延遲 電路部之2個可變延遲電路51，取―方。另外，即使第六 可同㈣變更。再者’圖撕示之延遲電路 部之構造中’亦可以固定延遲電路來替換延遲時間短之一 方之可變延遲電路64, 65之另—方。 此外亦可將設於單穩態多諧振盪器53後段之固定延遲 電路54移動至單穩態多賴盪器此輸人側，再者，如圖 116864.doc -57- 1312071 42所不，亦可移動於信號選擇電路57與延遲電路部之間。

<5>第六實施形態如圖37所示，係使用第五實施形態之 圖30中例不之脈波產生電路56,，不過亦可使用第五實施形 態之圖27中例示之脈波產生電㈣。此外，脈波產生電路 之電路構造並不限定於例示於圖27及圖30之電路構造，只 要疋自輸入時脈信號CLKin、第一延遲信號clki與第二延 遲#號CLK2 ’產生於輸入時脈信ECLKir^i個周期内至 少包含2次上#邊緣或下降邊、緣，2次上昇邊緣或下降邊緣 間之時間差Μ與第二延遲信號CLK2之自輸入時脈信號 CLKin之延遲時間相等之脈波信號CLK3之電路即可，亦可 為任何之電路構造。 (產業上之可利用性） 本發明之環式振盪電路、延遲時間測定電路與延遲時間 測定方法、測試電路與測試方法，可制於高度精確評估 PLL電路等產生之時脈信號之時序精度。再者，本發明之 脈波產生電路及半導體積體電路之測試方法可利用於半導 體積體電路採用掃描路徑法之延遲測試，本發明之半導體 積體電路可利用於可執行掃描路徑法之延遲測試之構造之 半導體積體電路。 【圖式簡單說明】 圖1係顯示本發明之正反饋之環式振盪電路一種構造例 之區塊圖。 圖2係顯示單穩態多諧振盪器之電路動作例之信號波形 圖 ° ~ / 116864.doc -58- 1312071 /3係顯示回應輸人信號之上昇邊緣而輸出上昇脈波之 早穩悲多諧振盪器之電路構造例之邏輯電路圖。 圖4係圖3所示之單稃離容b 口 稳夕為振盪益之信號波形圖。 圖5係顯示本發明之正反 汉頜之裱式振盪電路之概略區塊 構造之區塊圖。 圖6係顯示圖5所示之淨甚步 衣式振盪電路中環式振盪動作狀態 下延遲電路之輸入節點盘輪 〃輸出即點上之振盪波形之電壓波 形圖。 圖7係顯示本發明之延遲時間測定電路-種構造例之區 塊圖。 圖8係顯示内建振盪啟# 盈啟動電路功能之單穩態多諧振盪器 之電路構造例之邏輯電路圖。 圖9係圖8所示之單穩離多唯 干H > s自振盪器之信號波形圖。 圖10係顯示本發明之正反館 久頌之環式振盪電路之概略區塊 構造之區塊圖。 圖11係顯不圖1 〇所示之搭+ ^ λ 之％式振盪電路中環式振盪動作狀 態下延遲電路之輸入節點鱼輪 掏出即點上之振盪波形之電壓 波形圖。 圖12係顯不回應輸入作缺 〇 1°就之下降邊緣而輸出下降脈波之 单穩態多§皆振盈器之電路禮坤也丨+、放& 电岭楫造例之邏輯電路圖。 、圖13係圖12所示之單穩能之_>_比、兄 平穗態多諧振盪器之信號波形圖。 圖14係顯示本發明之正 反饋之環式振盪電路之概略區塊 構造之區塊圖。 圖1 5係顯示圖14所示之谔— 衣式振盪電路中環式振盪動作狀 116864.doc •59. 1312071 態下延遲電路之輸入節點與輸出節點上之振盪波形之電壓 波形圖。 圖16係顯不内建振盪啟動電路功能之單穩態多諧振盪器 之電路構造例之邏輯電路圖。 圖17係圖16所示之單穩態多諧振盪器之信號波形圖。 圖1 8係將本發明之測試電路_種實施形態中之概略區塊 構造與產生測試對象之時脈信號之時脈產生電路一起顯示 之區塊圖。 圖1 9係顯示本發明之影傻咸丨 〜像感，則器—種實施形態中之概略 區塊構造之區塊圖。 圖2〇係顯示揭示於專利文獻 〜又馱1之測忒電路之區塊圖。 圖21係使用揭示於專利文獻 又馱1之測武電路之抖動測定方 法之說明圖。 圖22係使用揭示於專利盧 ^ 獻之測試電路之抖動測定方 法更具體之說明圖。 圖23係使用先前之負反饋 哀式振盈電路測定可變延遲 電路之延遲時間之測定電路模式圖。 遲 圖24係顯示圖23所示 態下可變延遲電路之電路中環式振i動作狀 電壓波形圖。 ㈣輪㈣點上之《波形之 圖25係使用先前之正反饋之 電路之延遲時間之測定 〇盪電路測定可變延遲 又电峪模式圖。 圖26係顯示圖25所示之先前 態下可變延遲電路 電路中環式振盪動作狀 吩炙翰入卽點與輪 出即點上之振盪波形之 116864.doc -60. 1312071 電壓波形圖。 圖：係顯示本發明之脈波產生電路—種實施形態中之電 構& &本發明之半導體積體電路—種實施形態中之概 略構造之電路區塊圖。 ㈣& 5127所7^之脈波產生電路中以實際動作模式 作之實際動作電路部分而顯示之電路區塊圖。 圖29係模式顯示圖28所示之脈波產生電路之實際動作電 路部分之内部信號波形之時序波形圖。 圖3〇係顯示本發明之脈波產生電路之另外實施形態中之 電路構造之電路區塊圖。 圖Η係抽出圖27之脈波產生電路中以延遲時間調整模式 作之凋整動作電路部分而顯示之電路區塊圖。 圖32係顯示不包含圖31所示之調整動作電路部分"個 2變延遲電路之第二正反饋迴路形成時動作之第二調整動 作電路部分之電路區塊圖。 圖33係顯示抽出包含圖31所示之調整動作電路部分中2 2可變延遲電路之第—正反饋迴路形成時動作之第一調整 動作電路部分之電路區塊圖。 圖:係顯示本發明之脈波產生電路—種實施形態中以延 遲夺間凋整模式調整發射、捕捉時脈 十進制之流程圖。 上«隔用之 變=顯示在圖28所示之實際動作電路部分之前段之可 k乙遲電路之輸入側增設固定延遲電路 區塊圖。 之電路構造之電路 116864.doc ，61 · 1312071 圖36係模式顯示圖35所示之實際動作電路部分之内部信 號波形之時序波形圖。 圖3 7係顯不本發明之脈波產生電路另外實施形態中之電 路構及本發明之半導體積體電路另外實施形態中之概 略構造之電路區塊圖。 圖38係抽出圖37所示之脈波產生電路中以實際動作模式 動作之κ際動作電路部分而顯示之電路區塊圖。 圖39係模式顯示圖38所示之脈波產生電路之實際動作電 路部分之内部信號波形之時序波形圖。 圖40係顯示本發明之脈波產生電路之延遲電路部之構造 不同之另外實施形態之電路構造之電路區塊圖。 圖41係顯示本發明之脈波產生電路之延遲電路部之構造 不同之其他實施形態之電路構造之電路區塊圖。 圖42係顯示本發明之脈波產生電路之延遲電路部之構造 不同之其他實施形態之電路構造之電路區塊圖。 【主要元件符號說明】 1，11 2, 12 3, 13, 22, 53 4, 14, 23 5, 15 6, 16 7, 9, 17, 19 8, 60 本發明之正反饋之環式振盪電路 延遲電路 單穩態多諧振盪器 振盪啟動電路 D型正反器 反相器行 二輸入排他性邏輯和電路 振盪頻率測定電路 116864.doc -62- 1312071

10, 26 信號切換電路 18 反相器 20 本發明之測試電路 21,51， 52, 64, 65 可變延遲電路 24 相位比較電路（D型正反器） 25 電路計數器 27 頻率測定電路 30 時脈產生電路 31 相位檢測器 32 充電泵電路 33 電壓控制振盪器（VCO) 34 1/N分頻器 40 本發明之影像感測器 41 光感測器 42 記憶部 43 傳送部 44 控制部 45 時脈產生電路部 46 分頻電路 50, 70 本發明之脈波產生電路 54, 66 固定延遲電路 55 控制電路 56, 56' 脈波產生電路 57, 58, 59 信號選擇電路 116864.doc -63- 1312071

61, 71 本發明之半導體積體電路 62 掃描路徑法之延遲測試對K被測 試電路 63 第一脈波產生電路 CD1, CD2 延遲時間調整用之控制信號 CLKin 輸入時脈信號 CLKout 輸出時脈信號 CLKO 延遲電路部之輸入時脈信號 CLK1 第一延遲信號 CLK2 第二延遲信號 CLK3 脈波信號（發射、捕捉時脈） Dfe 對延遲電路之下降邊緣之傳播延遲 時間 Dre 對延遲電路之上昇邊緣之傳播延遲 時間 Dmff 對單穩態多諧振盪器之下降邊緣之 延遲時間 Dmrr 對翠穩態多諧振盪器之上昇邊緣之 延遲時間 Init 啟動信號 N1 延遲電路之輸入節點 N2 延遲電路之輪出節點 PI 發射動作脈波 P2 捕捉動作脈波 116864.doc • 64 - 1312071

RST# 50 51 52 53 S4, S5 SE SEout Tnf Tpf Tpw Twh Twl 重設信號 測試對象之時脈信號 延遲時脈信號 振盛啟動電路之輸出信號 模式切換信號 信號選擇信號 外部控制信號 第二脈波信號（掃描賦能信號） 負反饋之環式振盪動作之周期 正反饋之環式振盪動作之周期 單穩態多諧振盪器之輸出脈波之脈寬 振盪脈波之高位準期間 振盪脈波之低位準期間 116864.doc -65-

Claims (1)

131馨 48523號專利申請案 請專利範圍替換本(98年2月） 十、申請專利範圍： 1. 一種延遲時間測定電路， 之延遲時間者，且

係測定被測定電路 包含.單穩態多諧振盪器歲 ^ 興振盪頻率測定電路； 則述單穩態多諧振盪器之 輸出連接； 輸入可與前述被測定電路之 前述單穩態多諧振盪 輸入連接； 器之輪出可與 前述被測定電路之 藉由别述單穩態多諧振 L, A I盗之輸入與輸出分別與前沭 被測定電路之輸出與輸入查 ^ 單穩…接’前述㈣定電路與前述 早穩悲多諧振盪器構成正反饋迴路，· 如述振盪頻率測定電 之環式振盪動作之振盪 接0 路構成為於測定前述正反饋迴路 頻率時，可與前述正反饋迴路連 檀延遲時間測定方法，其特徵為 氏巾#月本項i义延 遲時間測定電路測定被敎電路之延料間者，且 藉由將前述單穩態多諧振蘯器之輸入與前述被測 路之輸出連接，將前述單穩態多㈣盪器之輸出與 被測定電路之輸人連接，引起正反馈之環式振盪動作； 藉由前述振盪頻率測定電路測定前述正 堡動作之振盪頻率； 頌之、式振 3. 依據前述振盪頻率測定電路之測定結果 被測疋電路之延遲時間。 如請求項2之延遲時間測定方法，其中作為 ，來測定前述 則述被測定電 116864-980227.doc 1312071 路之延遲時間而測定上昇邊緣傳播時間時，前述單穩態 多諧振盪器使用對輸入信號之上昇邊緣或下降邊緣輸出 一定脈寬之上昇脈波信號之單穩態多諧振盪器； 作為前述被測定電路之延遲時間而測定下降邊緣傳播 時間時，前述單穩態多諧振盪器使用對輸入信號之下降 邊緣或上昇邊緣輸出一定脈寬之下降脈波信號之單穩態 多諧振盪器。 4. 一種測試電路，其特徵為：係用於評估時脈信號之時序 精度者，且包含： 可變延遲電路’其係可控制延遲時間； 相位比較電路，其係比較測試對象之前述時脈信號之 相位與以前述可變延遲電路使前述時脈信號延遲之延遲 時脈信號之相位； 次數計數器，其係統計對於來自前述相位比較電路之 特定比較結果之輸出次數； 單穩態多諧振盪器； L號切換電路，其係將輸入前述可變延遲電路之信號 自前述時脈信號切換成經由前述可變延遲電路與前料 穩態多諧振in而正反饋之延遲信號，而形成正反饋之 環式振盪器；及 f率測定電路’其係敎藉由前述信號切換電路形成 有前述環式振盪器時之振盪頻率。 5. 如請求項4之測試電路，其係形成於與測試對象之產生前 述時脈信號之時脈產生電路同一基板上。 116864-980227.doc 1312071 一種測試方法，其特徵為：係用於評估使用請求項4或5 之測試電路之時脈信號之時序精度者；且 於測定前述可變延遲電路之延遲時間時， 藉由前述信號切換電路，將輸入前述可變延遲電路之 仏號自則述時脈信號切換成經由前述可變延遲電路與前 述早穩態多諧振盪器而正反饋之延遲信號，而形成正反 饋之環式振盪器； 藉由前述振盪頻率測定電路測定前述環式振盪器之振 盈頻率； X 依據前述振盡頻㈣定電路之測定結㈣測定前述可 變延遲電路之延遲時間。 一種時脈產生電路’其特徵為：係使用似電路而產生 時脈信號者，且包含： 將前述時脈信號作為測試對象之請求項⑷之測試電

路之至少前述可變延遲電路、前述單穩態多諸振盈器與 前述信號切換電路。 -種影像感測H，其特徵為包含：光感測器；記憶機 構，其係記憶前述光感測器之輸出資料丨傳送機構，1 係傳送經前述域機構所記憶之前述輪❹料；及時脈 產f電路4❹生控制前述光感測器、前述記憶機構 與則述傳送機構之各動作之時脈信號；且 號之時脈產 至少產生控制前述傳送機構動作之時脈信 生電路係請求項7之時脈產生電路。 其特徵為包含： 9. 一種脈波產生電路， I16864-980227.doc 1312071 遲電路。p，其係構成為對輸入時脈信號至少輸出2個 不同之〈遲仏號，並且可調整前述2個不同延遲信號中較 遲方之第一延遲信號之來自前述輸入時脈信號之延遲 時間； 單穩態多諧振盪器； 控制電路’其係控制用以個別地形成以下迴路之信號 連接並且進行前述可變延遲電路之延遲時間調整：第一 反饋k路，其係前述單穩態多諧振盈器之輸出信號經 由别述^遲電路部内t自前述輸入時脈信號至前述第二 延遲心號之仏號延遲路徑，而反饋於前述單穩態多諧振 盪器之輸入’·及第二正反饋迴路，其係前述單穩態多諧 振盪器之輸出信號不經由前述信號延遲路徑，而反饋於 前述單穩態多諧振盪器之輸入； 振盪頻率測定電路，其係在個別地形成有前述第一正 反饋迴路及前述第二正反饋迴路之任何一方之狀態下， 測定所形成之前述任何一方正反饋迴路之振盪頻率丨及 脈波產生電路，其係自前述輸入時脈信號與前述2個不 同之延遲信號產生前述輸入時脈信號之丨周期内至少具有 2次上昇邊緣或下降邊緣，且前述2次上昇邊緣或下降邊 緣間之時間差與前述第二延遲信號之來自前述輪入時脈 信號之延遲時間相等之脈波信號。 ίο. 如請求項9之脈波產生電路，其中前述延遲電路部係級聯 連接至少一方可調整延遲時間之可變延遲電路之2個延遲 電路而形成； 116864-980227.doc 1312071 前述2個延遲電路個別地輸出前述2個不同之延遲信 11 _如請求項9之脈波產生電路，其中前述延遲電路部係並聯 設置至少一方可調整延遲時間之可變延遲電路之2個延遲 電路而形成； 鈿述2個延遲電路輸入相同之前述 別地輸出前述2個不同之延遲信號 12. 如請求項1〇或^之脈波產生電路，其中前述2個延遲電路 之一方係延遲時間固定之固定延遲電路。 13. 如請求項9至11中任一項之脈波產生電路，其中包含選擇 電路，其係按照外部控制信號之輸入，擇一選擇前述脈 波信號與前述輸入時脈信號而輸出。 14. 如請求項13之脈波產生電路，其中包含第二脈波產生電 路，其係自前述2個不同延遲信號中較快一方之第一延遲 信號與前述外部控制信號產生與前述選擇電路選擇前述 脈波信號之期間同步輸出之第二脈波信號。 15. -種半導體積體電路，其特徵為：係構 路徑法之延遲測試者，1 轨仃知描 内建請求項13之脈波產生電路； 二之信號作為前述掃描路徑法 忒對象之被測试電路之時脈脈波。 16. -種半導體積體電路，其特徵為：係 路徑法之延遲測試者，且 战為可執行掃描 内建請求項14之脈波產生電路； 116864-980227.doc 1312071 使=自前述選擇電路輸出之信號作為前述掃描路Μ 之延遲測試對象之被測試電路之時脈脈波； ， /吏用自前述第二脈波產生電路輸出之前述第二 號作為前述被測試電路之掃描賦能信號。 D 17· -種半導體積體電路之载方法，其㈣為：係對半導 體積體電路執行掃描路徑法之延遲測試之測試方法且 使用睛求項13之脈波產生電路；

使用自前述選擇電路輸出之信號作為前述掃描路徑法 之延遲測試對象之被測試電路之時脈脈波。 18· —種半導體積體電路之測試方法，其特徵為：係對半導 體積體電路執行掃描路徑法之延遲測試之測試方法，且 使用請求項14之脈波產生電路； 使用自前述選擇電路輸出之信號作為前述掃描路徑法 之延遲測試對象之被測試電路之時脈脈波；

使用自前述第二脈波產生電路輸出之前述第二脈波信 號作為前述被測試電路之掃描賦能信號。 116864-980227.doc