CN114070779B - 时钟重整电路模块、信号传输系统及信号传输方法 - Google Patents

时钟重整电路模块、信号传输系统及信号传输方法 Download PDF

Info

Publication number
CN114070779B
CN114070779B CN202111417692.6A CN202111417692A CN114070779B CN 114070779 B CN114070779 B CN 114070779B CN 202111417692 A CN202111417692 A CN 202111417692A CN 114070779 B CN114070779 B CN 114070779B
Authority
CN
China
Prior art keywords
signal transmission
circuit
path
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111417692.6A
Other languages
English (en)
Other versions
CN114070779A (zh
Inventor
张峻玮
萧景瑞
吴仁钜
郭育玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN202111417692.6A priority Critical patent/CN114070779B/zh
Publication of CN114070779A publication Critical patent/CN114070779A/zh
Application granted granted Critical
Publication of CN114070779B publication Critical patent/CN114070779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/12—Shortest path evaluation
    • H04L45/121—Shortest path evaluation by minimising delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/70—Routing based on monitoring results

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明提供一种时钟重整电路模块、信号传输系统及信号传输方法。时钟重整电路模块包括路径控制电路与多路径信号传输电路。多路径信号传输电路内建第一信号传输路径及第二信号传输路径。多路径信号传输电路可基于第一信号传输频率与第二信号传输路径执行上游装置与下游装置之间的第一信号传输。在执行第一信号传输的期间，路径控制电路可检测在上游装置与下游装置之间传输的第一数据序列。路径控制电路可根据第一数据序列控制多路径信号传输电路切换至基于第一信号传输频率与第一信号传输路径执行上游装置与下游装置之间的第二信号传输。藉此，可在调整信号传输频率的期间，提高信号接收端的均衡器校正效率。

Description

时钟重整电路模块、信号传输系统及信号传输方法
技术领域
本发明涉及一种信号传输电路，尤其涉及一种时钟重整电路模块、信号传输系统及信号传输方法。
背景技术
随着印刷电路板上的信号传输速度越来越快，信号在传输过程中产生的衰减也越来越严重。因此，实务上往往会在上游元件(upstream component)与下游元件(downstreamcomponent)之间加入时钟重整器(Retimer)，以延长信号传输距离。然而，在信号传输路径上增加时钟重整器，虽然可延长信号传输距离，但也会相应增加数据传输的延迟时间。此外，在调整信号传输频率的期间，信号接收端的均衡器(equalizer)电路也需花费一段时间进行校正。因此，如何在调整信号传输频率的期间提高信号接收端的均衡器校正效率，实为相关领域技术人员所致力研究的课题之一。
发明内容
本发明提供一种时钟重整电路模块、信号传输系统及信号传输方法，可在调整信号传输频率的期间提高信号接收端的均衡器校正效率。
本发明的范例实施例提供一种时钟重整电路模块，其适于执行上游装置与下游装置之间的信号传输。所述时钟重整电路模块包括路径控制电路与多路径信号传输电路。所述多路径信号传输电路连接至所述路径控制电路。所述多路径信号传输电路内建第一信号传输路径及第二信号传输路径。所述多路径信号传输电路用以基于第一信号传输频率与所述第二信号传输路径执行所述上游装置与所述下游装置之间的第一信号传输。在执行所述第一信号传输的期间，所述路径控制电路用以检测在所述上游装置与所述下游装置之间传输的第一数据序列。所述路径控制电路更用以根据所述第一数据序列控制所述多路径信号传输电路切换至基于所述第一信号传输频率与所述第一信号传输路径执行所述上游装置与所述下游装置之间的第二信号传输。
在本发明的一范例实施例中，所述第一信号传输路径的信号延迟高于所述第二信号传输路径的信号延迟。
在本发明的一范例实施例中，所述第一数据序列带有指示调整信号传输频率的信息。
在本发明的一范例实施例中，在执行所述第二信号传输之后，所述多路径信号传输电路更用以切换至基于第二信号传输频率与所述第一信号传输路径执行所述上游装置与所述下游装置之间的第三信号传输，并且所述第二信号传输频率不同于所述第一信号传输频率。
在本发明的一范例实施例中，在执行所述第三信号传输的期间，所述路径控制电路更用以检测在所述上游装置与所述下游装置之间传输的第二数据序列。所述路径控制电路更用以根据所述第二数据序列控制所述多路径信号传输电路切换至基于所述第二信号传输频率与所述第二信号传输路径执行所述上游装置与所述下游装置之间的第四信号传输。
在本发明的一范例实施例中，所述第二数据序列带有指示均衡器校正完成的信息。
在本发明的一范例实施例中，所述的时钟重整电路模块还包括数据处理电路。所述数据处理电路连接至所述第一信号传输路径。在执行所述第二信号传输的期间，所述数据处理电路用以修改经由所述第一信号传输路径传输的第三数据序列，并且所述多路径信号传输电路更用以经由所述第一信号传输路径输出经修改的所述第三数据序列。
在本发明的一范例实施例中，所述第三数据序列带有均衡器电路的设定信息。
在本发明的一范例实施例中，所述上游装置与所述下游装置的至少其中之一用以根据经修改的所述第三数据序列设定均衡器电路的参数。
在本发明的一范例实施例中，所述多路径信号传输电路还包括复用器电路。所述复用器电路连接至所述路径控制电路及所述多个信号传输路径。所述复用器电路用以根据所述路径控制电路的指示导通所述多个信号传输路径的其中之一。
在本发明的一范例实施例中，所述时钟重整电路模块还包括信号接收电路与信号输出电路。所述信号接收电路连接至所述多路径信号传输电路的输入端。所述信号输出电路连接至所述多路径信号传输电路的输出端。所述信号接收电路用以接收第一信号并输出第二信号。所述路径控制电路更用以导通所述多个信号传输路径的其中之一作为目标信号传输路径。所述多路径信号传输电路更用以基于所述目标信号传输路径从所述信号接收电路接收所述第二信号并输出第三信号。所述信号输出电路更用以从所述多路径信号传输电路接收所述第三信号并输出第四信号。
在本发明的一范例实施例中，所述多路径信号传输电路包括多个处理电路与至少一缓存电路。所述多个处理电路连接至所述第一信号传输路径并且用以解析及处理经由所述第一信号传输路径传输的信号。所述至少一缓存电路连接至所述第二信号传输路径并且用以缓存经由所述第二信号传输路径传输的信号。
在本发明的一范例实施例中，所述第一信号传输路径为并列信号传输路径，且所述第二信号传输路径为串列信号传输路径。
在本发明的一范例实施例中，所述第一信号传输路径与第二信号传输路径皆为并列信号传输路径。
本发明的范例实施例另提供一种信号传输系统，其包括上游装置、下游装置及时钟重整电路模块。所述时钟重整电路模块连接于所述上游装置与所述下游装置之间，以执行所述上游装置与所述下游装置之间的信号传输。所述时钟重整电路模块包括多个信号传输路径。所述时钟重整电路模块用以基于第一信号传输频率与所述多个信号传输路径中的第二信号传输路径执行所述上游装置与所述下游装置之间的第一信号传输。在执行所述第一信号传输的期间，所述时钟重整电路模块更用以检测在所述上游装置与所述下游装置之间传输的第一数据序列。所述时钟重整电路模块更用以根据所述第一数据序列切换至基于所述第一信号传输频率所述多个信号传输路径中的第一信号传输路径执行所述上游装置与所述下游装置之间的第二信号传输。
在本发明的一范例实施例中，在执行所述第二信号传输之后，所述时钟重整电路模块更用以切换至基于第二信号传输频率与所述第一信号传输路径执行所述上游装置与所述下游装置之间的第三信号传输，并且所述第二信号传输频率不同于所述第一信号传输频率。
在本发明的一范例实施例中，在执行所述第三信号传输的期间，所述时钟重整电路模块更用以检测在所述上游装置与所述下游装置之间传输的第二数据序列。所述时钟重整电路模块更用以根据所述第二数据序列切换至基于所述第二信号传输频率与所述第二信号传输路径执行所述上游装置与所述下游装置之间的第四信号传输。
在本发明的一范例实施例中，在执行所述第二信号传输的期间，所述时钟重整电路模块更用以修改经由所述第一信号传输路径传输的第三数据序列，并且所述多路径信号传输电路更用以经由所述第一信号传输路径输出经修改的所述第三数据序列。
在本发明的一范例实施例中，所述上游装置与所述下游装置的至少其中之一用以根据经修改的所述第三数据序列设定均衡器电路的参数。
在本发明的一范例实施例中，所述时钟重整电路模块包括路径控制电路与复用器电路。所述复用器电路连接至所述路径控制电路。所述复用器电路用以根据所述路径控制电路的指示导通所述多个信号传输路径的其中之一。
在本发明的一范例实施例中，所述时钟重整电路模块包括路径控制电路、多路径信号传输电路、信号接收电路及信号输出电路。所述多路径信号传输电路连接至所述路径控制电路。所述信号接收电路连接至所述多路径信号传输电路的输入端。所述信号输出电路连接至所述多路径信号传输电路的输出端。所述多路径信号传输电路包括所述多个信号传输路径。所述信号接收电路用以接收第一信号并输出第二信号。所述路径控制电路用以导通所述多个信号传输路径的其中之一作为目标信号传输路径。所述多路径信号传输电路用以基于所述目标信号传输路径从所述信号接收电路接收所述第二信号并输出第三信号。所述信号输出电路更用以从所述多路径信号传输电路接收所述第三信号并输出第四信号。
在本发明的一范例实施例中，所述时钟重整电路模块包括多个处理电路与至少一缓存电路。所述多个处理电路连接至所述第一信号传输路径并且用以解析与处理经由所述第一信号传输路径传输的信号。所述至少一缓存电路连接至所述第二信号传输路径并且用以缓存经由所述第二信号传输路径传输的信号。
本发明的范例实施例另提供一种信号传输方法，其用于时钟重整电路模块。所述信号传输方法包括：基于第一信号传输频率与所述时钟重整电路模块的多个信号传输路径中的第二信号传输路径执行上游装置与下游装置之间的第一信号传输；在执行所述第一信号传输的期间，检测在所述上游装置与所述下游装置之间传输的第一数据序列；以及根据所述第一数据序列切换至基于所述第一信号传输频率与所述多个信号传输路径中的第一信号传输路径执行所述上游装置与所述下游装置之间的第二信号传输。
基于上述，时钟重整电路模块可基于第一信号传输频率与多个信号传输路径中的第二信号传输路径执行上游装置与下游装置之间的第一信号传输。在执行第一信号传输的期间，时钟重整电路模块可检测在上游装置与下游装置之间传输的第一数据序列。根据所述第一数据序列，时钟重整电路模块可切换至基于所述第一信号传输频率与所述多个信号传输路径中的第一信号传输路径执行上游装置与下游装置之间的第二信号传输。通过在信号传输频率发生改变之前就提早切换信号传输路径，可在调整信号传输频率的期间有效提高信号接收端的均衡器校正效率。
附图说明
图1是根据本发明的范例实施例所示出的信号传输系统的示意图；
图2是根据本发明的范例实施例所示出的时钟重整电路模块的示意图；
图3是根据本发明的范例实施例所示出的第一信号传输路径与第二信号传输路径的示意图；
图4是根据本发明的范例实施例所示出的调整信号传输频率的示意图；
图5是根据本发明的范例实施例所示出的在改变信号传输频率的期间切换信号传输路径的示意图；
图6是根据本发明的范例实施例所示出的信号传输方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
图1是根据本发明的范例实施例所示出的信号传输系统的示意图。请参照图1，信号传输系统100包括时钟重整(retiming)电路模块10、上游(upstream)装置11及下游(downstream)装置12。时钟重整电路模块10适于连接于上游装置11与下游装置12之间，以执行上游装置11与下游装置12之间的信号传输(即，将从上游装置11接收到的信号传送至下游装置12，或者将从下游装置12接收到的信号传送至上游装置11)。例如，时钟重整电路模块10可包括时钟重整器(retimer)或具类似功能的电路模块。例如，上游装置11与下游装置12可包括任意支援信号传输功能的电子元件。
在一范例实施例中，时钟重整电路模块10可用以对上游装置11与下游装置12之间传输的信号执行信号缓存(buffering)、信号重采样(resampling)、信号的序列转并列(serial to parallel,S2P)、信号的并列转序列(parallel to serial,P2S)、信号内容解析、信号内容修改及信号重送等信号处理，以延长上游装置11与下游装置12之间的信号传输距离和/或提高上游装置11与下游装置12之间的信号传输品质。此外，时钟重整电路模块10、上游装置11及下游装置12可设置于一或多个电路板上。
时钟重整电路模块10可包括路径控制电路110与多路径信号传输电路120。路径控制电路110连接至多路径信号传输电路120。多路径信号传输电路120可包括信号传输路径(亦称为第一信号传输路径)101与信号传输路径(亦称为第二信号传输路径)102。路径控制电路110可在不同时间点指示多路径信号传输电路120基于信号传输路径101与102的其中之一来执行上游装置11与下游装置12之间的信号传输。
在一范例实施例中，信号传输路径101的信号延迟可高于信号传输路径102的信号延迟。因此，信号传输路径101亦称为长延迟路径(long latency path)或数据分析路径，且信号传输路径102相对于信号传输路径101亦称为短延迟路径(short latency path)。在一范例实施例中，信号传输路径101的信号延迟高于信号传输路径102的信号延迟，表示信号传输路径101的信号传输速度低于信号传输路径102的信号传输速度。
在一范例实施例中，信号传输路径101为并列信号传输路径，且信号传输路径102为串列信号传输路径。例如，信号传输路径101可包括多个平行信号传输通道，以执行平行信号传输。信号传输路径102则仅包含单一信号传输通道，而无法执行平行信号传输。
在一范例实施例中，信号传输路径101与102皆为并列信号传输路径。例如，信号传输路径101可包括多个第一平行信号传输通道，信号传输路径102可包括多个第二平行信号传输通道，且信号传输路径101与102皆可执行平行信号传输。第一平行信号传输通道的总数可相同或不同于第二平行信号传输通道的总数。
图2是根据本发明的范例实施例所示出的时钟重整电路模块的示意图。请参照图1与图2，时钟重整电路模块10可包括路径控制电路110、多路径信号传输电路120、信号接收电路210及信号输出电路220。信号接收电路210连接至多路径信号传输电路120的输入端。信号输出电路220连接至多路径信号传输电路120的输出端。
信号接收电路210可接收信号(亦称为第一信号)S1并输出信号(亦称为第二信号)S2。信号S1可包括上游装置11发出且欲传送给下游装置12的信号，或者由下游装置12发出且欲传送给上游装置11的信号。
多路径信号传输电路120可包括复用器电路103。复用器电路103连接至路径控制电路110、信号传输路径101、信号传输路径102及信号输出电路220。路径控制电路110可控制复用器电路103导通信号传输路径101与102的其中之一。例如，复用器电路103可发送信号(亦称为选择信号)SEL至复用器电路103。复用器电路103可响应于信号SEL导通信号传输路径101或102。所导通的信号传输路径可被视为目标信号传输路径。例如，假设目标信号传输路径为信号传输路径101，则信号传输路径101中的至少一个信号通道可被用于接收信号S2并输出信号S3。或者，假设目标信号传输路径为信号传输路径102，则信号传输路径102中的至少一个信号通道可被用于接收信号S2并输出信号S3。
多路径信号传输电路120可基于目标信号传输路径从信号接收电路210接收信号S2并输出信号(亦称为第三信号)S3。例如，复用器电路103可从信号传输路径101与102的其中之一接收信号S3并将信号S3传递至信号输出电路220。
信号输出电路220可从多路径信号传输电路120接收信号S3并输出信号(亦称为第四信号)S4。例如，假设信号S1是由上游装置11发出，则根据信号S1所输出的信号S4会被传输至下游装置12。或者，假设信号S1是由下游装置12发出，则根据信号S1所输出的信号S4会被传输至上游装置11。
在一范例实施例中，信号传输路径101上的电路的总数(和/或电路复杂度)可高于信号传输路径102上的电路的总数(和/或电路复杂度)。因此，信号传输路径101的信号延迟可高于信号传输路径102的信号延迟。
在一范例实施例中，信号传输路径101上的电路可用以对经由信号传输路径101传输的信号进行信号的分析与调整。在一范例实施例中，信号传输路径102上的电路可用以缓存经由信号传输路径102传输的信号，但无法执行信号的分析与调整。
图3是根据本发明的范例实施例所示出的第一信号传输路径与第二信号传输路径的示意图。请参照图3，信号传输路径101上的电路(亦称为处理电路)可包括对齐(alignment)电路31、弹性缓存器(elastic buffer)32、解扰码(de-scramble)电路33、偏斜消除(de-skew)电路34、数据处理电路35及扰码(scramble)电路36。对齐电路31、弹性缓存器32、解扰码电路33、偏斜消除电路34、数据处理电路35及扰码电路36可连接至信号传输路径101并用以解析与处理经由信号传输路径101传输的信号。亦即，信号S2在通过信号传输路径101时可被电路31～36的至少其中之一解析和/或处理，例如，执行信号对齐、缓存、解扰码(de-scramble)、偏斜消除(de-skew)、信号内容分析、信号内容修改和/或扰码(scramble)。信号S3可于信号传输路径101的输出端输出。此外，电路31～36的总数及类型皆可根据实务需求调整，本发明不加以限制。
另一方面，信号传输路径102上的电路可包括电路(亦称为缓存电路)37。缓存电路37连接至信号传输路径102并用以缓存经由信号传输路径102传输的信号。例如，信号S2在通过信号传输路径102时可被缓存电路37中，然后信号S3可于信号传输路径102的输出端输出。此外，电路37的总数及类型皆可根据实务需求调整，本发明不加以限制。
在一范例实施例中，路径控制电路110可连接至信号传输路径101并根据信号传输路径101上传递的信号来发送信号SEL，以切换目标信号传输路径。例如，路径控制电路110可连接于恢复电路33的输出端并根据恢复电路33的输出产生信号SEL。
在一范例实施例中，上游装置11与下游装置12之间可基于不同的信号传输频率(例如，2.5GT/s、8GT/s、16GT/s和/或32GT/s)来相互传输信号。在改变信号传输频率的期间，路径控制电路110可切换目标信号传输路径。
图4是根据本发明的范例实施例所示出的调整信号传输频率的示意图。请参照图4，假设上游装置11与下游装置12之间的信号传输频率从2.5GT/s逐渐提高至32GT/s。在信号传输频率从2.5GT/s改变至8GT/s、从8GT/s改变至16GT/s及从16GT/s改变至32GT/s的期间，上游装置11与下游装置12之间的信号传输链路可依序处于L0状态(即正常传输数据的状态)、用于传输速率改变的恢复(recovery)状态、用于均衡器(equalizer)校正的恢复状态、整体恢复状态以及链路交握(handshake)完成后的L0状态。其中，L0状态及用于传输速率改变的恢复状态是操作于先前的信号传输频率(例如2.5GT/s)，而用于均衡器校正的恢复状态、整体恢复状态以及链路交握完成后的L0状态则是操作于新的信号传输频率(例如8GT/s)。
图5是根据本发明的范例实施例所示出的在改变信号传输频率的期间切换信号传输路径的示意图。请参照图1、图2及图5，信号501用以表示在上游装置11与下游装置12之间传输的信号。在信号传输期间510，路径控制电路110可将目标信号传输路径设定为低延迟的信号传输路径102。在信号传输期间510，多路径信号传输电路120可基于特定信号传输频率(亦称为第一信号传输频率)与信号传输路径102执行上游装置11与下游装置12之间的信号传输(亦称为第一信号传输)。
在执行第一信号传输的期间(即信号传输期间510)，路径控制电路110可检测在上游装置11与下游装置12之间传输的特定数据序列(亦称为第一数据序列或第一训练序列)TS(1)。例如，数据序列TS(1)可带有指示调整信号传输频率的信息。例如，数据序列TS(1)可包含至少一个指示比特，其比特值为“1”可用以指示在上游装置11与下游装置12之间的信号传输频率将被调整。
根据数据序列TS(1)，在时间点T(1)，路径控制电路110可将目标信号传输路径从信号传输路径102切换为信号传输路径101。在时间点T(1)之后的信号传输期间520，多路径信号传输电路120可基于第一信号传输频率与信号传输路径101执行上游装置11与下游装置12之间的信号传输(亦称为第二信号传输)。
尔后，在时间点T(2)，上游装置11与下游装置12之间的信号传输频率(即信号传输速率)发生改变。例如，在信号传输期间520，上游装置11与下游装置12之间是基于新的信号传输频率(亦称为第二信号传输频率)来传输信号。第二信号传输频率不同于第一信号传输频率。例如，假设第一信号传输频率为2.5GT/s，则第二信号传输频率可为8GT/s。在时间点T(2)之后的信号传输期间530，多路径信号传输电路120可基于第二信号传输频率与信号传输路径101执行上游装置11与下游装置12之间的信号传输(亦称为第三信号传输)。
在执行第三信号传输的期间(即信号传输期间530)，路径控制电路110可检测在上游装置11与下游装置12之间传输的特定数据序列(亦称为第二数据序列或第二训练序列)TS(2)。例如，数据序列TS(2)可带有指示均衡器校正完成的信息。例如，数据序列TS(2)可包含至少一个指示比特，其比特值为“0”可用以指示在上游装置11与下游装置12之间的均衡器校正阶段已完成。
根据数据序列TS(2)，在时间点T(3)，路径控制电路110可将目标信号传输路径从信号传输路径101切换回低延迟的信号传输路径102。在时间点T(3)之后的信号传输期间540，多路径信号传输电路120可基于第二信号传输频率与信号传输路径102执行上游装置11与下游装置12之间的信号传输(亦称为第四信号传输)。至此，上游装置11与下游装置12之间单次的信号传输频率的改变操作(例如信号传输频率从2.5GT/s改变至8GT/s、从8GT/s改变至16GT/s或从16GT/s改变至32GT/s)已完成。
在一范例实施例中，无论是信号传输路径101或102被导通，信号传输路径101上的电路(例如图3的电路31～36)皆可持续用以分析经由信号传输路径101传输的信号S2。在一范例实施例中，在执行第一信号传输的期间(即信号传输期间510)，路径控制电路110可经由信号传输路径101检测数据序列TS(1)。类似的，在执行第三信号传输的期间(即信号传输期间530)，路径控制电路110可经由信号传输路径101检测数据序列TS(2)。
以图3为例，在一范例实施例中，路径控制电路110可根据在信号传输路径101上传递的信号来检测数据序列TS(1)和/或TS(2)。例如，路径控制电路110可根据恢复电路33的输出(例如分析恢复电路33的输出)来检测数据序列TS(1)和/或TS(2)。
在一范例实施例中，在执行第二信号传输的期间(即信号传输期间520)，多路径信号传输电路120可修改经由信号传输路径101传输的特定数据序列(亦称为第三数据序列)EQP。然后，多路径信号传输电路120可经由信号传输路径101输出经修改的数据序列EQP。例如，数据序列EQP可带有信号接收端的均衡器电路的设定信息(例如均衡器电路的设定参数)。例如，假设当前传输中的信号是由上游装置11传送给下游装置12，则信号接收端为下游装置12。或者，假设当前传输中的信号是由下游装置12传送给上游装置11，则信号接收端为上游装置11。例如，信号接收端可根据此设定信息来校正均衡器电路。例如，在一范例实施例中，上游装置11与下游装置12的至少其中之一可根据经修改的数据序列EQP(或所述设定信息)来设定均衡器电路的参数。
以图3为例，在一范例实施例中，数据处理电路35可用以检测并修改经由信号传输路径101传输的数据序列EQP。例如，数据处理电路35可从信号传输路径101传输的信号中获取数据序列EQP。根据信号接收端的装置信息(例如装置类型和/或装置型号)，数据处理电路35可对所获取数据序列EQP中的均衡器电路的设定信息进行修改(例如优化)。然后，数据处理电路35可经由信号传输路径101将修改后的数据序列EQP传送给信号接收端。
在一范例实施例中，相较于原始的数据序列EQP，修改后的数据序列EQP可包含更加符合当前信号接收端需要的均衡器电路的设定信息，从而可有效提高信号接收端执行均衡器校正的效率。例如，假设原始的数据序列EQP是指示信号接收端从均衡器电路的第一组设定参数来进行测试与校正，但实际上信号接收端针对调整后的信号传输频率(即第二信号传输频率)的均衡器电路的最佳设定参数明显不会是所述第一组设定参数。因此，修改后的数据序列EQP可指示信号接收端从第n组设定参数(且n大于1)(即略过第一组设定参数)开始校正均衡器电路或者执行其他优化后的校正程序。
此外，在图5的范例实施例中，在发生信号传输频率改变之前就提早将目标信号传输路径切换至信号传输路径101，亦可提早将优化过的均衡器电路的校正参数提供给信号接收端。藉此，可在调整信号传输频率的期间有效提高信号接收端的均衡器校正效率。
须注意的是，前述范例实施例所提及的时钟重整电路模块10中所有电路的设置与连接方式仅为范例，而非用以限制本发明。在部分范例实施例中，时钟重整电路模块10中所有电路的设置与连接方式皆可以根据实务需求调整。此外，在部分范例实施例中，更多有用的电路和/或电子元件皆可以被加入至时钟重整电路模块10中或者用以取代时钟重整电路模块10中特定的电路和/或电子元件，视实务需求而定。
须注意的是，时钟重整电路模块10中可包含多组路径控制电路110与多路径信号传输电路120的组合，以负责处理与传输不同传输方向的信号。例如，时钟重整电路模块10中的一组多组路径控制电路110与多路径信号传输电路120的组合可负责处理与传输上游装置11向下游装置12传输的信号，而时钟重整电路模块10中的另一组多组路径控制电路110与多路径信号传输电路120的组合则负责处理与传输下游装置12向上游装置11传输的信号。
图6是根据本发明的范例实施例所示出的信号传输方法的流程图。请参照图6，在步骤S601中，基于第一信号传输频率与时钟重整电路模块的多个信号传输路径中的第二信号传输路径执行上游装置与下游装置之间的第一信号传输。在步骤S602中，在执行第一信号传输的期间，检测在上游装置与下游装置之间传输的第一数据序列。在步骤S603中，根据第一数据序列，切换至基于第一信号传输频率与所述多个信号传输路径中的第一信号传输路径执行上游装置与下游装置之间的第二信号传输。
需注意的是，图6中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图6的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，本发明的范例实施例可在实际改变信号传输频率之前就提早将上游装置与该下游装置之间的信号传输路径切换至长延迟路径，以提高信号接收端的均衡器校正效率。此外，在完成信号接收端的均衡器校正之后，再迅速将所述信号传输路径切换回短延迟路径。藉此，在尽可能减少信号传输延迟的前提下，本发明的范例实施例可在调整信号传输频率的期间，有效提高信号接收端的均衡器校正效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (27)

1.一种时钟重整电路模块，其特征在于，适于执行上游装置与下游装置之间的信号传输，所述时钟重整电路模块包括：
路径控制电路；以及
多路径信号传输电路，连接至所述路径控制电路，
其中所述多路径信号传输电路内建第一信号传输路径及第二信号传输路径，
所述多路径信号传输电路用以基于第一信号传输频率与所述第二信号传输路径执行所述上游装置与所述下游装置之间的第一信号传输，
在执行所述第一信号传输的期间，所述路径控制电路用以检测在所述上游装置与所述下游装置之间传输的第一数据序列，其中所述第一数据序列带有指示调整信号传输频率的信息，
所述路径控制电路更用以根据所述第一数据序列控制所述多路径信号传输电路切换至基于所述第一信号传输频率与所述第一信号传输路径执行所述上游装置与所述下游装置之间的第二信号传输，并且
在执行所述第二信号传输的期间，所述路径控制电路更用以经由所述第一信号传输路径输出优化过的均衡器电路的设定信息。
2.根据权利要求1所述的时钟重整电路模块，其中所述第一信号传输路径的信号延迟高于所述第二信号传输路径的信号延迟。
3.根据权利要求1所述的时钟重整电路模块，其中在执行所述第二信号传输之后，所述多路径信号传输电路更用以切换至基于第二信号传输频率与所述第一信号传输路径执行所述上游装置与所述下游装置之间的第三信号传输，并且所述第二信号传输频率不同于所述第一信号传输频率。
4.根据权利要求3所述的时钟重整电路模块，其中在执行所述第三信号传输的期间，所述路径控制电路更用以检测在所述上游装置与所述下游装置之间传输的第二数据序列，并且
所述路径控制电路更用以根据所述第二数据序列控制所述多路径信号传输电路切换至基于所述第二信号传输频率与所述第二信号传输路径执行所述上游装置与所述下游装置之间的第四信号传输。
5.根据权利要求4所述的时钟重整电路模块，其中所述第二数据序列带有指示均衡器校正完成的信息。
6.根据权利要求1所述的时钟重整电路模块，还包括：
数据处理电路，连接至所述第一信号传输路径，
其中在执行所述第二信号传输的期间，所述数据处理电路用以修改经由所述第一信号传输路径传输的第三数据序列，并且所述多路径信号传输电路更用以经由所述第一信号传输路径输出经修改的所述第三数据序列。
7.根据权利要求6所述的时钟重整电路模块，其中所述第三数据序列带有所述优化过的所述均衡器电路的所述设定信息。
8.根据权利要求6所述的时钟重整电路模块，其中所述上游装置与所述下游装置的至少其中之一用以根据经修改的所述第三数据序列设定所述均衡器电路的参数。
9.根据权利要求1所述的时钟重整电路模块，其中所述多路径信号传输电路还包括：
复用器电路，连接至所述路径控制电路及所述第一信号传输路径及所述第二信号传输路径，
其中所述复用器电路用以根据所述路径控制电路的指示导通所述第一信号传输路径及所述第二信号传输路径的其中之一。
10.根据权利要求1所述的时钟重整电路模块，其中所述时钟重整电路模块还包括：
信号接收电路，连接至所述多路径信号传输电路的输入端；以及
信号输出电路，连接至所述多路径信号传输电路的输出端，
其中所述信号接收电路用以接收第一信号并输出第二信号，
所述路径控制电路更用以导通所述第一信号传输路径及所述第二信号传输路径的其中之一作为目标信号传输路径，
所述多路径信号传输电路更用以基于所述目标信号传输路径从所述信号接收电路接收所述第二信号并输出第三信号，
所述信号输出电路更用以从所述多路径信号传输电路接收所述第三信号并输出第四信号。
11.根据权利要求1所述的时钟重整电路模块，其中所述多路径信号传输电路包括：
多个处理电路，连接至所述第一信号传输路径并且用以解析及处理经由所述第一信号传输路径传输的信号；以及
至少一缓存电路，连接至所述第二信号传输路径并且用以缓存经由所述第二信号传输路径传输的信号。
12.根据权利要求1所述的时钟重整电路模块，其中所述第一信号传输路径为并列信号传输路径，且所述第二信号传输路径为串列信号传输路径。
13.根据权利要求1所述的时钟重整电路模块，其中所述第一信号传输路径与第二信号传输路径皆为并列信号传输路径。
14.一种信号传输系统，其特征在于，包括：
上游装置；
下游装置；以及
时钟重整电路模块，连接于所述上游装置与所述下游装置之间，以执行所述上游装置与所述下游装置之间的信号传输，
其中所述时钟重整电路模块包括多个信号传输路径，
所述时钟重整电路模块用以基于第一信号传输频率与所述多个信号传输路径中的第二信号传输路径执行所述上游装置与所述下游装置之间的第一信号传输，
在执行所述第一信号传输的期间，所述时钟重整电路模块更用以检测在所述上游装置与所述下游装置之间传输的第一数据序列，其中所述第一数据序列带有指示调整信号传输频率的信息，
所述时钟重整电路模块更用以根据所述第一数据序列切换至基于所述第一信号传输频率所述多个信号传输路径中的第一信号传输路径执行所述上游装置与所述下游装置之间的第二信号传输，并且
在执行所述第二信号传输的期间，所述时钟重整电路模块更用以经由所述第一信号传输路径输出优化过的均衡器电路的设定信息。
15.根据权利要求14所述的信号传输系统，其中所述第一信号传输路径的信号延迟高于所述第二信号传输路径的信号延迟。
16.根据权利要求14所述的信号传输系统，其中在执行所述第二信号传输之后，所述时钟重整电路模块更用以切换至基于第二信号传输频率与所述第一信号传输路径执行所述上游装置与所述下游装置之间的第三信号传输，并且所述第二信号传输频率不同于所述第一信号传输频率。
17.根据权利要求16所述的信号传输系统，其中在执行所述第三信号传输的期间，所述时钟重整电路模块更用以检测在所述上游装置与所述下游装置之间传输的第二数据序列，并且
所述时钟重整电路模块更用以根据所述第二数据序列切换至基于所述第二信号传输频率与所述第二信号传输路径执行所述上游装置与所述下游装置之间的第四信号传输。
18.根据权利要求17所述的信号传输系统，其中所述第二数据序列带有指示均衡器校正完成的信息。
19.根据权利要求14所述的信号传输系统，其中在执行所述第二信号传输的期间，所述时钟重整电路模块更用以修改经由所述第一信号传输路径传输的第三数据序列，并且所述时钟重整电路模块更用以经由所述第一信号传输路径输出经修改的所述第三数据序列。
20.根据权利要求19所述的信号传输系统，其中所述第三数据序列带有所述优化过的所述均衡器电路的所述设定信息。
21.根据权利要求19所述的信号传输系统，其中所述上游装置与所述下游装置的至少其中之一用以根据经修改的所述第三数据序列设定所述均衡器电路的参数。
22.根据权利要求14所述的信号传输系统，其中所述时钟重整电路模块包括：
路径控制电路；以及
复用器电路，连接至所述路径控制电路，
其中所述复用器电路用以根据所述路径控制电路的指示导通所述第一信号传输路径及所述第二信号传输路径的其中之一。
23.根据权利要求14所述的信号传输系统，其中所述时钟重整电路模块包括：
路径控制电路；
多路径信号传输电路，连接至所述路径控制电路；
信号接收电路，连接至所述多路径信号传输电路的输入端；以及
信号输出电路，连接至所述多路径信号传输电路的输出端，
其中所述多路径信号传输电路包括所述多个信号传输路径，
所述信号接收电路用以接收第一信号并输出第二信号，
所述路径控制电路用以导通所述多个信号传输路径的其中之一作为目标信号传输路径，
所述多路径信号传输电路用以基于所述目标信号传输路径从所述信号接收电路接收所述第二信号并输出第三信号，
所述信号输出电路更用以从所述多路径信号传输电路接收所述第三信号并输出第四信号。
24.根据权利要求14所述的信号传输系统，其中所述时钟重整电路模块包括：
多个处理电路，连接至所述第一信号传输路径并且用以解析与处理经由所述第一信号传输路径传输的信号；以及
至少一缓存电路，连接至所述第二信号传输路径并且用以缓存经由所述第二信号传输路径传输的信号。
25.根据权利要求14所述的信号传输系统，其中所述第一信号传输路径为并列信号传输路径，且所述第二信号传输路径为串列信号传输路径。
26.根据权利要求14所述的信号传输系统，其中所述第一信号传输路径与第二信号传输路径皆为并列信号传输路径。
27.一种信号传输方法，其特征在于，用于时钟重整电路模块，所述信号传输方法包括：
基于第一信号传输频率与所述时钟重整电路模块的多个信号传输路径中的第二信号传输路径执行上游装置与下游装置之间的第一信号传输；
在执行所述第一信号传输的期间，检测在所述上游装置与所述下游装置之间传输的第一数据序列，其中所述第一数据序列带有指示调整信号传输频率的信息；
根据所述第一数据序列切换至基于所述第一信号传输频率与所述多个信号传输路径中的第一信号传输路径执行所述上游装置与所述下游装置之间的第二信号传输；以及
在执行所述第二信号传输的期间，经由所述第一信号传输路径输出优化过的均衡器电路的设定信息。
CN202111417692.6A 2021-11-25 2021-11-25 时钟重整电路模块、信号传输系统及信号传输方法 Active CN114070779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111417692.6A CN114070779B (zh) 2021-11-25 2021-11-25 时钟重整电路模块、信号传输系统及信号传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111417692.6A CN114070779B (zh) 2021-11-25 2021-11-25 时钟重整电路模块、信号传输系统及信号传输方法

Publications (2)

Publication Number Publication Date
CN114070779A CN114070779A (zh) 2022-02-18
CN114070779B true CN114070779B (zh) 2023-08-29

Family

ID=80276399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111417692.6A Active CN114070779B (zh) 2021-11-25 2021-11-25 时钟重整电路模块、信号传输系统及信号传输方法

Country Status (1)

Country Link
CN (1) CN114070779B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317893A (zh) * 2000-04-07 2001-10-17 日本电气株式会社 多路径检测电路和系统
WO2007088672A1 (ja) * 2006-02-02 2007-08-09 Sharp Kabushiki Kaisha リング発振回路、遅延時間測定回路、テスト回路、クロック発生回路、イメージセンサ、パルス発生回路、半導体集積回路、及び、そのテスト方法
JP2008199504A (ja) * 2007-02-15 2008-08-28 Mitsubishi Electric Corp 通信装置、中継装置、伝送経路決定方法、無線伝送方法および無線伝送システム
JP2012070352A (ja) * 2010-06-01 2012-04-05 Nippon Telegr & Teleph Corp <Ntt> 無瞬断切替装置及び方法
CN102868398A (zh) * 2011-07-05 2013-01-09 联发科技（新加坡）私人有限公司 时钟信号产生装置以及使用于时钟信号产生装置的方法
CN103792989A (zh) * 2012-10-26 2014-05-14 硅谷实验室公司 处理停止时钟的无障碍时钟切换
GB201407927D0 (en) * 2014-05-06 2014-06-18 Advanced Risc Mach Ltd Clock frequency reduction for an electronic device
EP2933728A1 (en) * 2014-04-17 2015-10-21 ADVA Optical Networking SE Using serdes loopbacks for low latency functional modes with full monitoring capability
CN105282062A (zh) * 2014-05-30 2016-01-27 瑞昱半导体股份有限公司 传送器/接收器的信号路径之间不匹配的校正方法与装置
CN105703967A (zh) * 2014-11-27 2016-06-22 中兴通讯股份有限公司 一种检测标签交换路径连通性的方法及装置
US9806915B1 (en) * 2016-06-27 2017-10-31 Xilinx, Inc. Circuit for and method of receiving an input signal
CN108233915A (zh) * 2016-12-14 2018-06-29 联发科技股份有限公司 用于补偿延迟失配的电路及方法
CN109906420A (zh) * 2016-07-08 2019-06-18 N·左姆帕奇斯 利用集成电路中的路径延迟变化的动态频率提升
WO2019134687A1 (en) * 2018-01-05 2019-07-11 Zte Corporation Adaptive signal processing in optical communications
CN111193525A (zh) * 2018-10-25 2020-05-22 达尔科技股份有限公司 多路径时钟及数据恢复
WO2021147005A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种用于执行重定时的装置以及路径切换的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489482B (zh) * 2014-04-25 2015-06-21 群聯電子股份有限公司 取樣電路模組、記憶體控制電路單元及資料取樣方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317893A (zh) * 2000-04-07 2001-10-17 日本电气株式会社 多路径检测电路和系统
WO2007088672A1 (ja) * 2006-02-02 2007-08-09 Sharp Kabushiki Kaisha リング発振回路、遅延時間測定回路、テスト回路、クロック発生回路、イメージセンサ、パルス発生回路、半導体集積回路、及び、そのテスト方法
JP2008199504A (ja) * 2007-02-15 2008-08-28 Mitsubishi Electric Corp 通信装置、中継装置、伝送経路決定方法、無線伝送方法および無線伝送システム
JP2012070352A (ja) * 2010-06-01 2012-04-05 Nippon Telegr & Teleph Corp <Ntt> 無瞬断切替装置及び方法
CN102868398A (zh) * 2011-07-05 2013-01-09 联发科技（新加坡）私人有限公司 时钟信号产生装置以及使用于时钟信号产生装置的方法
CN103792989A (zh) * 2012-10-26 2014-05-14 硅谷实验室公司 处理停止时钟的无障碍时钟切换
EP2933728A1 (en) * 2014-04-17 2015-10-21 ADVA Optical Networking SE Using serdes loopbacks for low latency functional modes with full monitoring capability
GB201407927D0 (en) * 2014-05-06 2014-06-18 Advanced Risc Mach Ltd Clock frequency reduction for an electronic device
CN105282062A (zh) * 2014-05-30 2016-01-27 瑞昱半导体股份有限公司 传送器/接收器的信号路径之间不匹配的校正方法与装置
CN105703967A (zh) * 2014-11-27 2016-06-22 中兴通讯股份有限公司 一种检测标签交换路径连通性的方法及装置
US9806915B1 (en) * 2016-06-27 2017-10-31 Xilinx, Inc. Circuit for and method of receiving an input signal
CN109906420A (zh) * 2016-07-08 2019-06-18 N·左姆帕奇斯 利用集成电路中的路径延迟变化的动态频率提升
CN108233915A (zh) * 2016-12-14 2018-06-29 联发科技股份有限公司 用于补偿延迟失配的电路及方法
WO2019134687A1 (en) * 2018-01-05 2019-07-11 Zte Corporation Adaptive signal processing in optical communications
CN111193525A (zh) * 2018-10-25 2020-05-22 达尔科技股份有限公司 多路径时钟及数据恢复
WO2021147005A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种用于执行重定时的装置以及路径切换的方法

Also Published As

Publication number Publication date
CN114070779A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
US7450676B2 (en) Synchronization of data links in a multiple link receiver
CN107087132B (zh) 接收器及信号传输方法
JP4641900B2 (ja) 半導体装置及びテスト方法
CN115004165B (zh) 一种用于执行重定时的装置以及路径切换的方法
CN107977290B (zh) 一种mipi回路的测试方法及测试系统
WO2008100686A1 (en) Self-test structure and method of testing a digital interface
KR20210081864A (ko) 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
CN114070779B (zh) 时钟重整电路模块、信号传输系统及信号传输方法
US7801184B2 (en) Adaptive method for training a source synchronous parallel receiver
CN102377554A (zh) 信号传输设备和传输控制方法
TWI784804B (zh) 時脈重整電路模組、訊號傳輸系統及訊號傳輸方法
CN116016823B (zh) 一种视频注入装置及系统
CN107071568B (zh) 发送器及状态控制方法
US11146340B2 (en) Complementary data flow for noise reduction
US11190331B1 (en) Data alignment in physical layer device
TWI813062B (zh) 時脈重整電路模組、訊號傳輸系統及訊號傳輸方法
CN114024893A (zh) 时钟重整电路模块、信号传输系统及信号传输方法
US7650543B2 (en) Plesiochronous receiver pin with synchronous mode for testing on ATE
EP2408132A1 (en) Data transfer device and data transfer device control method
JP4032975B2 (ja) Ｗ−ｃｄｍａ基地局装置遅延制御システム
US20060010336A1 (en) Connection apparatus and method for network testers and analysers
US7598767B1 (en) Multi-standard data communication interface circuitry for programmable logic devices
KR100853137B1 (ko) 반도체 장치
CN115687188A (zh) 显示接口信号输出转换电路及相关的方法
JPWO2012073395A1 (ja) 通信システムおよび試験装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant