TWI303469B - Method for fabricating flash memory device - Google Patents
Method for fabricating flash memory device Download PDFInfo
- Publication number
- TWI303469B TWI303469B TW094146411A TW94146411A TWI303469B TW I303469 B TWI303469 B TW I303469B TW 094146411 A TW094146411 A TW 094146411A TW 94146411 A TW94146411 A TW 94146411A TW I303469 B TWI303469 B TW I303469B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide film
- wafer
- thickness
- film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000002245 particle Substances 0.000 claims description 17
- 230000005641 tunneling Effects 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 241000282376 Panthera tigris Species 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
1303469 九、發明說明: 【發明所屬之技術領域】 本發明係關於用於製造快閃記憶體裝置之方法,且更特 疋口之係關於用於製造改良穿隧氧化膜之品質及裝置輪廓 之快閃記憶體裝置的方法。 【先前技術】 "通用快閃記憶體i置藉由以下處理製豸:⑷形成雷射 光罩;⑻篩選一臨限電壓;⑷遮蔽且蝕刻預鍵(pre_ ㈣;⑷㈣及臨限電壓植人離子雜質;⑷形成—塾氮化 膜(pad nitride film)及一覆蓋氧化膜;⑴在完全移除覆蓋 氧化膜後形成尚壓場;(g)完全移除墊氮化膜以開啓低壓 昜,(h)預π洗晶圓;及⑴完全氧化該晶圓以在低壓場中 开/成牙隨氧化膜,及在高壓場中形成一比穿隨氧化膜厚 該氧化膜厚度的閘極氧化膜。 由於許多遮蔽及蝕刻步驟需在形成穿隧氧化膜之前進 行’因此粒子在晶圓基板之邊緣產生。此等粒子可在預清 洗具有穿隧氧化膜之晶圓期間浮動或流入晶圓基板。 該等粒子之成份大部分由含碳雜質組成,其降低穿隧氧 化膜之品質。此外,粒子產生影響隨後之圖案、降低產物 良率之缺點(例如,突出輪廓)。 【發明内容】 本發明提供一種用於製造改良穿隧氧化膜之品質之快閃 記憶體裝置的方法。 本發明提供-種用於製造藉由防止粒子所致之缺點來改 106964.doc 1303469 膜,在該高壓場中提供晶圓基板;完全移除該覆蓋氧化 膜;將該墊氮化膜作為光罩使用而在該高壓場中形成氧化 膜,及完全移除該塾氮化膜。 該方法進一步包含在於步驟(a)中形成氧化膜之前於晶圓 基板上形成遮掩氧化膜(screen oxide film)。 該遮掩氧化膜以50至80 A之厚度形成。 步驟(d)包含:在溫度750至800。(:下以一預定厚度形成氧 化膜;及在溫度900至1000它下經由一具有wo氣體的退火 處理來將s亥氧化膜擴展至一預定厚度,在低壓場中形成穿 隧氧化臈且在高壓場中形成閘極氧化膜。 步驟⑷中,該穿随氧化膜形成為含有20至30%的氮。 【實施方式】 本發明之較佳實施例將參看附圖在τ文更詳細地描述。 然^本發明可以不同形式體現且不應理解為受本文所述 之Λ施例限制。相反,提供此等實㈣以使得本揭示詳盡 且完整’且將向熟習此項技術者全面傳達本發明之範峰。 在本說明書中相同數字指代相同元件。 、、在下文中’本發明之一例示性實施例將結合附圖來描 之一實施例之製造快閃記憶 圖1A、IB、1C及1E展示圖 晶圓或基板10上形成一遮掩 濕式氧化處理來完成一雷射 圖1Α至ΙΕ為說明根據本發明 體裴置的處理步驟之剖視圖。 1D之晶圓之一部分。 首先,如圖1A所說明,在— 氧化膜11,其中已藉由乾式或 106964.doc 1303469 輪廓上投影之缺陷。 因此,如圖1D所示,進行一傾斜蝕刻處理以移除氧化或 氮化粒子’該等粒子以一 20至50入之預定厚度位於自晶圓 邊緣100(在外部上)及晶圓1〇之部分的2至3 mm内,使得沈 積於晶圓10上且吸收入晶圓丨〇之粒子經蝕刻掉以防止其中 之粒子污染。 傾斜蝕刻處理在混合氣體CF4&Ar氛圍中進行,調節rf 功率以使對穿隧氧化膜區之損壞最小。 CF4氣體係以〗00至200 sccm之流動速率供應而沿氣體係 以50至1〇〇仏⑽之流動速率供應,同時施加不太高之%至 200 W之RF功率以使對穿隧氧化膜之電漿損害最小。 接著,依次使用scm(nH4〇h+H2〇2+H2〇)及一稀釋之HF 溶液來為穿隧氧化膜進行預清洗處理,進一步移除其中剩 餘之有機材料及移除在穿隧氧化膜區處的天然氧化膜。 由於大,粒子係藉由傾斜蝕刻處理自晶圓之邊緣ι〇〇移 除,流入晶圓10之粒子量顯著減少。 其後’進行整體氧化處理以在一低壓區中沈積穿隧氧化 膜15。在高壓區中獲取一閘極氧化膜16。閘極氧化膜16比 穿隨氧化膜15厚氧化膜14之厚度。意即,該氧化膜16之厚 度係膜14與膜15之組合厚度。 在整體氧化中,在於溫度750至800。(:下沈積或生長一純 氧化膜至一給定厚度之後,接著將穿隧氧化膜15退火且在 9〇〇至1〇〇()°(:下使用高品質N2〇氣體將其形成至所要厚度, 其中氮含量在2.0至3.0〇/〇之範圍内。氧化膜15足夠薄以用 106964.doc 1303469 以在其上形成低壓電晶體。 ' '然後’在穿隨氧化膜15及高壓閘極氧化膜16上沈積-多 •晶㈣17。接著藉由一自對準淺渠溝隔離(STI)處理來形成 一渠溝場隔離膜。 儘管上述實施例經描述為使用自對準STI處理,但是亦 可使用其它處理方法。 首先,本發明ϋ由以傾斜钱刻處理預先自曰曰曰目之邊緣移 籲 除粒子來防止穿隧氧化膜的品質降低。 第 藉由在傾斜姓刻處理期間控制RF功率來使穿隨氧 化膜區上之損壞最小且提高移除粒子之效率係可能的。 第二’能夠防止粒子所致之輪廓缺陷。 第四,減少粒子所致之缺陷,改良快閃記憶體裝置之產 物良率係可能的。 儘管本發明已根據附圖所說明之本發明之實施例進行描 述,但並不受其限制。對於熟習此項技術者將顯而易見, Φ 可對本發明進行各種替代、修正及改變而不脫離本發明之 範疇。 【圖式簡單說明】 圖1Α至1Ε為說明根據本發明之一實施例之製造快閃記 憶體裝置的處理之步驟的剖視圖。 【主要元件符號說明】 10 晶圓或基板 11 遮掩氧化膜 12 墊氮化膜 106964.doc -11 - 1303469 13 14 15 16 17 20 30 100 覆蓋氧化膜 氧化膜 穿隧氧化膜 閘極氧化膜 多晶矽膜 低壓區 南壓區 晶圓之邊緣
106964.doc -12-
Claims (1)
13 03ι4^9ΐ464ΐ"虎專利申請案 , 中文申請專利範圍替換本(9'7年6月) 一 ,•十、申請專利範圍·· . 1 · 一種用於製造一快閃記憶體裝置之方 " 々 Η ’’該方法包令. 在一日日圓之一高壓區中形成一氧化 · ' 第-低壓區及該高避區; …亥基板包括_ 使用-触刻處理自該晶圓之邊緣部份移除粒子 預清洗該晶圓;及 厚度在該低壓區中形成-穿隨氧化膜且以 Μ
第-厚度在該高壓場中形成一閘極氧化膜,肖第二 比該第一厚度厚,該厚度相差為該氧化膜之厚产。—予- 2·如請求们之方法,其中該晶圓之該等邊緣部編刻 以向該晶圓之邊緣提供傾斜輪廓。 3.如請求項!之方法’其中該晶圓之該等邊緣部份位於自 該晶圓之最外部邊緣2至3 mm内。 4·如請求項2之方法,其中該餘刻係以一包括cf4及μ之氣 體混合物執行。 5.如請求項4之方法,其中該eh係以一丨⑼至?^“^之流 動速率供應而該Ar係以一 50至1〇〇 sccm之流動速率供 應0 6·如π求項2之方法,其中該蝕刻係以5〇至2〇〇 WiRF功率 執行。 7·如明求項1之方法’其中該蝕刻處理自該晶圓之該等邊 緣部份以一 20至50 A之厚度移除該晶圓之該等邊緣部分 以移除形成於該晶圓上或吸收入該晶圓内之粒子。 8·如請求項1之方法,其中該預清洗步驟依次使用 106964-970609.doc 1303469 __ 年/月/曰修正替換頁 • sc_i(nh4oh+h2o2+h2o)及一稀釋之HF溶液。 9.如請求項1之方法,其中該形成一氧化膜步驟包含: 在該晶圓上形成一墊氮化膜及一覆蓋氧化膜; 圖案化該覆蓋氧化膜及該墊氮化膜以曝露該高壓區, 該經圖案化之覆蓋氧化膜及該經圖案化之墊氮化膜提供 於該低壓區上; 移除該經圖案化之覆蓋氧化膜; 在該低壓區上使用該墊氮化膜作為一光罩而在該高壓 ί 場中形成該氧化膜;及 移除該經圖案化之墊氮化膜。 10·如請求項1之方法,其進一步包含在於該高壓區上形成 該氧化膜之前在該晶圓上形成一遮掩氧化膜。 11·如請求項10之方法,其中該遮掩氧化膜係形成至一50至 80 Α之厚度。 12 ·如睛求項1之方法,其中該形成一穿随氧化膜之步驟包 I含在 在750至800°C之溫度下將該穿隧氧化膜形成至一預定 厚度;及 經由一在900至1000°C之溫度下使用仏0氣體之退火處 理來將該穿隧氧化膜之該厚度增加至一預定厚度。 13 ·如請求項1之方法,其中該穿隧氧化膜經形成為含有2〇 至3 ·0%的氮。 106964-970609.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016433A KR100676599B1 (ko) | 2005-02-28 | 2005-02-28 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200631135A TW200631135A (en) | 2006-09-01 |
TWI303469B true TWI303469B (en) | 2008-11-21 |
Family
ID=36932440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094146411A TWI303469B (en) | 2005-02-28 | 2005-12-23 | Method for fabricating flash memory device |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060194389A1 (zh) |
JP (1) | JP2006245541A (zh) |
KR (1) | KR100676599B1 (zh) |
CN (1) | CN100386862C (zh) |
TW (1) | TWI303469B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101330107B (zh) * | 2007-06-18 | 2010-06-09 | 联华电子股份有限公司 | 多次可编程存储器及其制造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
DE19805525C2 (de) * | 1998-02-11 | 2002-06-13 | Sez Semiconduct Equip Zubehoer | Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen |
CN1110085C (zh) * | 1998-06-24 | 2003-05-28 | 台湾积体电路制造股份有限公司 | 具有分离栅极与源极注入的快闪存储器及其制造方法 |
JP4683685B2 (ja) * | 2000-01-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法 |
US6559007B1 (en) * | 2000-04-06 | 2003-05-06 | Micron Technology, Inc. | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide |
JP3768794B2 (ja) * | 2000-10-13 | 2006-04-19 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US20020106905A1 (en) * | 2001-02-07 | 2002-08-08 | Advanced Micro Devices, Inc. | Method for removing copper from a wafer edge |
CN1169197C (zh) * | 2001-03-28 | 2004-09-29 | 华邦电子股份有限公司 | 一种晶片边缘的蚀刻机及其蚀刻方法 |
JP2002314106A (ja) * | 2001-04-09 | 2002-10-25 | Sinto Brator Co Ltd | 太陽電池パネルの仕上加工法 |
KR100481986B1 (ko) * | 2002-11-12 | 2005-04-14 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
KR100490288B1 (ko) * | 2003-06-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 제조 방법 |
KR20050011461A (ko) * | 2003-07-23 | 2005-01-29 | 주식회사 하이닉스반도체 | 스토리지노드 플러그 형성 방법 |
KR100567530B1 (ko) * | 2003-12-30 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 산화막 형성 방법 |
KR100533772B1 (ko) * | 2004-01-09 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US7404874B2 (en) * | 2004-06-28 | 2008-07-29 | International Business Machines Corporation | Method and apparatus for treating wafer edge region with toroidal plasma |
KR100575343B1 (ko) * | 2004-09-10 | 2006-05-02 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
-
2005
- 2005-02-28 KR KR1020050016433A patent/KR100676599B1/ko not_active IP Right Cessation
- 2005-12-02 US US11/292,461 patent/US20060194389A1/en not_active Abandoned
- 2005-12-16 JP JP2005363478A patent/JP2006245541A/ja active Pending
- 2005-12-23 TW TW094146411A patent/TWI303469B/zh active
-
2006
- 2006-02-22 CN CNB2006100088450A patent/CN100386862C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100676599B1 (ko) | 2007-01-30 |
KR20060095654A (ko) | 2006-09-01 |
US20060194389A1 (en) | 2006-08-31 |
CN100386862C (zh) | 2008-05-07 |
TW200631135A (en) | 2006-09-01 |
JP2006245541A (ja) | 2006-09-14 |
CN1832135A (zh) | 2006-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6673684B1 (en) | Use of diamond as a hard mask material | |
US6773998B1 (en) | Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning | |
JP4598639B2 (ja) | 半導体装置の製造方法 | |
JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
JP2007243003A (ja) | 半導体装置の製造方法 | |
US6900002B1 (en) | Antireflective bi-layer hardmask including a densified amorphous carbon layer | |
WO2005112129A1 (ja) | 半導体装置およびその製造方法、半導体基板の製造方法 | |
JP2004087960A (ja) | 半導体装置の製造方法 | |
US6989332B1 (en) | Ion implantation to modulate amorphous carbon stress | |
TWI818928B (zh) | 一種製作半導體元件的方法 | |
JP3727299B2 (ja) | 半導体装置の製造方法 | |
US20030170958A1 (en) | Method of manufacturing semiconductor device | |
TWI303469B (en) | Method for fabricating flash memory device | |
JP2005244009A (ja) | 半導体装置及びその製造方法 | |
JP2011029296A (ja) | 半導体装置の製造方法および半導体装置 | |
US20050245015A1 (en) | Method for manufacturing a semiconductor device having a dual-gate structure | |
JP2002016246A (ja) | Mos型半導体トランジスタの製造方法 | |
JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
JP4283017B2 (ja) | 半導体装置の製造方法 | |
JP2005005668A (ja) | デュアルゲート酸化膜の製造方法 | |
US20070123049A1 (en) | Semiconductor process and method for removing condensed gaseous etchant residues on wafer | |
JP2003282874A (ja) | 半導体装置の製造方法 | |
JP2004247444A (ja) | 薄膜パターンの形成方法 | |
JPH10214844A (ja) | 半導体基板の製造方法 | |
TWI260775B (en) | Ammonia-treated polysilicon semiconductor devices |