CN1832135A - 快闪存储装置的制造方法 - Google Patents
快闪存储装置的制造方法 Download PDFInfo
- Publication number
- CN1832135A CN1832135A CNA2006100088450A CN200610008845A CN1832135A CN 1832135 A CN1832135 A CN 1832135A CN A2006100088450 A CNA2006100088450 A CN A2006100088450A CN 200610008845 A CN200610008845 A CN 200610008845A CN 1832135 A CN1832135 A CN 1832135A
- Authority
- CN
- China
- Prior art keywords
- film
- wafer
- thickness
- oxide
- tunnel oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000002245 particle Substances 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 230000003647 oxidation Effects 0.000 claims description 29
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010790 dilution Methods 0.000 claims description 3
- 239000012895 dilution Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 5
- 238000004140 cleaning Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种用于制造快闪存储装置的方法，其通过移除在晶片的边缘处的粒子，当预清洗隧道氧化膜时，防止粒子在该晶片的边缘周围散开。因此，其能够解决该隧道氧化膜质量降低和有缺陷的图案所引起的问题。
Description
技术领域
本发明涉及制造快闪存储装置的方法，特别是，制造改进隧道氧化膜的质量和装置外形的快闪存储装置的方法。
背景技术
快闪存储装置通过下述工艺制造：(a)形成激光掩模；(b)筛选临界电压；(c)掩模且蚀刻预键(pre-key)；(d)对阱及临界电压注入离子杂质；(e)形成衬垫氮化膜(pad nitride film)及覆盖氧化膜；(f)在完全移除覆盖氧化膜后形成高压场；(g)完全移除衬垫氮化膜以开启低压场；(h)预清洗晶片；及(i)完全氧化该晶片以在低压场中形成隧道氧化膜，及在高压场中形成氧化膜的厚度比隧道氧化膜厚的栅极氧化膜。
由于许多掩模及蚀刻步骤需在形成隧道氧化膜之前进行，因此粒子在晶片基板的边缘产生。这些粒子可在预清洗具有隧道氧化膜的晶片期间浮动或流入晶片基板。
这些粒子的成份大部分由含碳杂质组成，其降低隧道氧化膜的质量。此外，粒子产生缺点(例如，突出外形)，其影响随后的图案、降低生产率。
发明内容
本发明提供一种用于制造改进隧道氧化膜的质量的快闪存储装置的方法。
本发明提供一种用于制造由防止粒子所致的缺点来改进生产率的快闪存储装置的方法。
本发明的一方面是一种用于制造快闪存储装置的方法，该方法包括以下步骤：(a)在包括第一低压区及高压区的晶片基板的高压区中形成氧化膜；(b)自该晶片基板的边缘部分移除粒子；(c)预清洗该晶片基板；及(d)在低压区中以第一厚度形成隧道氧化膜，及在该高压区中形成栅极氧化膜，其氧化膜厚度具有大于第一厚度的第二厚度。
步骤(b)为用于倾斜地蚀刻晶片基板的边缘部分(例如)以提供倾斜边缘的外形。
晶片基板的边缘部分位于自该晶片基板的边缘2至3mm内。
该倾斜蚀刻工艺在CF4和Ar的混合气体氛围中进行。
CF4以100至200sccm的流速供应，而Ar以50至100sccm的流速供应。
该倾斜蚀刻工在50至200W的PF功率下进行。
步骤(b)将晶片基板的边缘部分减少厚度20至50，清除在该晶片基板上吸附的粒子。
步骤(c)依次使用SC-1(NH4OH+H2O2+H2O)和稀释的HF溶液。
步骤(a)由下述步骤组成：在前述晶片基板上形成衬垫氮化膜及覆盖氧化膜；形成掩模以开启该覆盖氧化膜上的高压场；使用该掩模来移除该覆盖氧化膜及该衬垫氮化膜，在该高压场中提供晶片基板；完全移除该覆盖氧化膜；将该衬垫氮化膜作为掩模使用而在该高压场中形成氧化膜；及完全移除该衬垫氮化膜。
该方法还包括：在实施步骤(a)形成氧化膜之前，在晶片基板上形成遮掩氧化膜(screen oxide film)。
该遮掩氧化膜以50至80的厚度形成。
步骤(d)包括：在温度750至800℃下以预定厚度形成氧化膜；及在温度900至1000℃下通过具有N2O气体的退火工艺，将该氧化膜扩展至预定厚度，在低压场中形成隧道氧化膜，且在高压场中形成栅极氧化膜。
步骤(d)中，该隧道氧化膜形成为含有2.0至3.0％的氮。
附图说明
所附图纸提供对本发明的进一步理解，并且是本说明书的具体表现和组成部分。附图图解了本发明的示范性实施例，并且与本描述一道用于揭示本发明的原理。其中：
图1A-1E是图解制造根据本发明实施例的快闪存储装置的工艺步骤的剖面图。
具体实施方式
本发明的优选实施例将参照附图在下文更详细地描述。然而，本发明可以以不同形式予以体现，且不应理解为受本文所述的实施例的限制。相反，提供该实施例以使得本揭示详尽且完整，且将向本领域的技术人员全面交流本发明的范围。在本说明书中相同数字代表相同的部件。
在下文中，将结合附图来描述本发明的示范性实施例。
图1A至IE为说明根据本发明的实施例的制造快闪存储装置的工艺步骤的剖视图。图1A、1B、1C及1E展示图1D的晶片的一部分。
首先，如图1A所说明，遮掩氧化膜11形成在晶片或基板10上，其中，通过干式或湿式氧化过程已经完成激光掩模工艺。该基板包括一个或多个低压区20和一个或多个高压区30。在该低压区20上形成低瓦特数晶体管，并且在该高压区30上形成高压晶体管。
该遮掩氧化膜11以50至80的厚度形成，其包括将由用于阱的离子注入和其后的临界电压的掩模及PR去除/清洗工艺而侵蚀的量。
然后，进行预键掩模及蚀刻工艺以及用于阱及临界电压控制的离子注入。
其后，依次沉积衬垫氮化膜12及覆盖氧化膜13。该覆盖氧化膜13优选由高温氧化(HTO)膜制成。
在HV凹槽HRC掩模(未图示)形成在覆盖氧化膜13上以打开高压场后，采用HRC掩模移除覆盖氧化膜13及衬垫氮化膜12，且该HRC掩模自此去除。
为防止在覆盖氧化膜13与HRC掩模之间的连接上产生缺陷，优选在形成HRC掩模之前用PIRANHA(H2SO4+H2O2)进行清洗工艺。
然后，如图1B所说明，在完全移除覆盖氧化膜13之后，由低压区上剩余的衬垫氮化膜12为掩模进行氧化，从而在高压区中产生具有第一厚度的氧化膜14。提供足够厚度的氧化膜14以处理在其上形成的高压晶体管。
然后，如图1C所说明，自低压区完全移除衬垫氮化膜12。
在上述处理步骤进行之后，粒子可以显著地累积在晶片10的边缘。当粒子在随后的隧道氧化膜的预清洗处理期间浮动且流入晶片10时，可导致隧道氧化膜的质量下降及在外形上突出的缺陷。
因此，如图1D所示，进行倾斜蚀刻工艺以移除氧化或氮化粒子，这些粒子以20至50的预定厚度位于自晶片边缘100(在外部上)及部分晶片10的2至3mm内，以便沉积在晶片10上和吸入晶片10的粒子蚀刻掉，以防止其中的粒子污染。
倾斜蚀刻工艺在CF4和Ar的混合气体氛围中进行，调节RF功率以使对隧道氧化膜区的损坏最小。
CF4气体以100至200sccm的流速供应，而Ar气体以50至100sccm的流速供应，同时施与不高的50至200W的RF功率，以使对隧道氧化膜的离子损害最小。
然后，依次使用SC-1(NH4OH+H2O2+H2O)和稀释的HF溶液来为隧道氧化膜进行预清洗处理，进一步移除其中剩余的有机材料及移除在隧道氧化膜区处的自然氧化膜。
由于大多数粒子由倾斜蚀刻工艺自晶片的边缘100移除，流入晶片10的粒子量显著减少。
其后，进行整体氧化处理以在低压区中沉积隧道氧化膜15。在高压区中获取栅极氧化膜16。栅极氧化膜16比隧道氧化膜15厚氧化膜14的厚度。意即，该氧化膜16的厚度是膜14与膜15的组合厚度。
在整体氧化中，在温度750至800℃下沉积或生长纯氧化膜至给定厚度之后，然后将隧道氧化膜15退火且在900至1000℃下使用高质量N2O气体将其形成至所要厚度，其中氮含量在2.0至3.0％的范围内。氧化膜15足够薄以便在其上形成低压晶体管。
然后，在隧道氧化膜15及高压栅极氧化膜16上沉积多晶硅膜17。然后采用自对准浅沟槽隔离(STI)工艺来形成沟槽场隔离膜。
尽管上述实施例描述为使用自对准STI工艺，但是也可以使用其它工艺方法。
首先，本发明通过倾斜蚀刻工艺预先自晶片的边缘移除粒子来防止隧道氧化膜的质量降低。
第二，由在倾斜蚀刻工艺期间控制RF功率来使隧道氧化膜区上的损坏最小，并且提高移除粒子的效率是可能的。
第三，能够防止粒子所致的外形缺陷。
第四，减少粒子所致的缺陷，改进快闪存储装置的成品率。
尽管本发明已根据附图所图解的本发明的实施例进行了描述，但并不受其限制。对于本领域的技术人员将显而易见，可对本发明进行各种替代、修正及改变而不脱离本发明的范围。
Claims (13)
1、一种用于制造快闪存储装置的方法，该方法包括：
在晶片的高压区中形成氧化膜，该基板包括第一低压区和该高压区；
采用蚀刻工艺自该晶片的外部移除粒子；
预清洗该晶片；及
以第一厚度在该低压区中形成隧道氧化膜和以第二厚度在该高压场中形成栅极氧化膜，该第二厚度比该第一厚度厚该氧化膜的厚度。
2、如权利要求1所述的方法，其中该晶片的该外部经蚀刻以向该晶片的边缘提供倾斜外形。
3、如权利要求1所述的方法，其中该晶片的该外部位于自该晶片的最外部边缘2至3mm内。
4、如权利要求2所述的方法，其中该蚀刻用包括CF4和Ar的气体混合物执行。
5、如权利要求4所述的方法，其中该CF4以100至200sccm的流速供应，而该Ar以50至100sccm的流速供应。
6、如权利要求2所述的方法，其中该蚀刻以50至200W的RF功率执行。
7、如权利要求1所述的方法，其中该蚀刻工艺自该晶片的该外部以20至50的厚度移除该晶片的该边缘部分，以移除形成在该晶片上或吸入该晶片内的粒子。
8、如权利要求1所述的方法，其中该预清洗步骤依次使用SC-1(NH4OH+H2O2+H2O)和稀释的HF溶液。
9、如权利要求1所述的方法，其中该形成非氧化膜步骤包括：
在该晶片上形成衬垫氮化膜和覆盖氧化膜；
给该覆盖氧化膜和该衬垫氮化膜构造图案以曝露该高压区，该构造图案的覆盖氧化膜和该构造图案的衬垫氮化膜设置在该低压区上；
移除该构造图案的覆盖氧化膜；
在该低压区上使用该衬垫氮化膜作为掩模，在该高压场中形成该氧化膜；及
移除该构造图案的衬垫氮化膜。
10、如权利要求1所述的方法，还包括：在该高压区上形成该氧化膜之前，在该晶片上形成遮掩氧化膜。
11、如权利要求10所述的方法，其中该遮掩氧化膜形成为50至80的厚度。
12、如权利要求1所述的方法，其中该形成隧道氧化膜的步骤包括：
在750至800℃的温度下，以预定厚度形成该隧道氧化膜；及
通过在900至1000℃的温度下使用N2O气体的退火处理来增加该隧道氧化膜的该厚度至预定厚度。
13、如权利要求1所述的方法，其中该隧道氧化膜形成为含有2.0至3.0％的氮。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050016433A KR100676599B1 (ko) | 2005-02-28 | 2005-02-28 | 플래쉬 메모리 소자의 제조방법 |
| KR16433/05 | 2005-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1832135A true CN1832135A (zh) | 2006-09-13 |
| CN100386862C CN100386862C (zh) | 2008-05-07 |
Family
ID=36932440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100088450A Expired - Fee Related CN100386862C (zh) | 2005-02-28 | 2006-02-22 | 快闪存储装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060194389A1 (zh) |
| JP (1) | JP2006245541A (zh) |
| KR (1) | KR100676599B1 (zh) |
| CN (1) | CN100386862C (zh) |
| TW (1) | TWI303469B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330107B (zh) * | 2007-06-18 | 2010-06-09 | 联华电子股份有限公司 | 多次可编程存储器及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
| DE19805525C2 (de) * | 1998-02-11 | 2002-06-13 | Sez Semiconduct Equip Zubehoer | Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen |
| CN1110085C (zh) * | 1998-06-24 | 2003-05-28 | 台湾积体电路制造股份有限公司 | 具有分离栅极与源极注入的快闪存储器及其制造方法 |
| JP4683685B2 (ja) * | 2000-01-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法 |
| US6559007B1 (en) * | 2000-04-06 | 2003-05-06 | Micron Technology, Inc. | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide |
| JP3768794B2 (ja) * | 2000-10-13 | 2006-04-19 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US20020106905A1 (en) * | 2001-02-07 | 2002-08-08 | Advanced Micro Devices, Inc. | Method for removing copper from a wafer edge |
| CN1169197C (zh) * | 2001-03-28 | 2004-09-29 | 华邦电子股份有限公司 | 一种晶片边缘的蚀刻机及其蚀刻方法 |
| JP2002314106A (ja) * | 2001-04-09 | 2002-10-25 | Sinto Brator Co Ltd | 太陽電池パネルの仕上加工法 |
| KR100481986B1 (ko) * | 2002-11-12 | 2005-04-14 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
| KR100490288B1 (ko) * | 2003-06-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 제조 방법 |
| KR20050011461A (ko) * | 2003-07-23 | 2005-01-29 | 주식회사 하이닉스반도체 | 스토리지노드 플러그 형성 방법 |
| KR100567530B1 (ko) * | 2003-12-30 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 산화막 형성 방법 |
| KR100533772B1 (ko) * | 2004-01-09 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7404874B2 (en) * | 2004-06-28 | 2008-07-29 | International Business Machines Corporation | Method and apparatus for treating wafer edge region with toroidal plasma |
| KR100575343B1 (ko) * | 2004-09-10 | 2006-05-02 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
-
2005
- 2005-02-28 KR KR1020050016433A patent/KR100676599B1/ko not_active IP Right Cessation
- 2005-12-02 US US11/292,461 patent/US20060194389A1/en not_active Abandoned
- 2005-12-16 JP JP2005363478A patent/JP2006245541A/ja active Pending
- 2005-12-23 TW TW094146411A patent/TWI303469B/zh active
-
2006
- 2006-02-22 CN CNB2006100088450A patent/CN100386862C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330107B (zh) * | 2007-06-18 | 2010-06-09 | 联华电子股份有限公司 | 多次可编程存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100676599B1 (ko) | 2007-01-30 |
| TWI303469B (en) | 2008-11-21 |
| KR20060095654A (ko) | 2006-09-01 |
| US20060194389A1 (en) | 2006-08-31 |
| CN100386862C (zh) | 2008-05-07 |
| TW200631135A (en) | 2006-09-01 |
| JP2006245541A (ja) | 2006-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1825543A (zh) | 半导体衬底的原位净化方法和半导体器件制造方法 | |
| CN1722403A (zh) | 制造半导体器件的器件隔离膜的方法 | |
| CN1797194A (zh) | 去除相移掩模上生长的杂质的方法 | |
| WO2005117091A1 (en) | Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material | |
| JP2008294210A (ja) | 炭化珪素半導体装置の製造方法 | |
| US20140083979A1 (en) | Deposit removal method | |
| US6908853B2 (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| US20190115225A1 (en) | Systems and Methods for in SITU Maintenance of a Thin Hardmask During an Etch Process | |
| CN1862784A (zh) | 包括隔离沟槽的半导体器件及其制造方法 | |
| CN101770984A (zh) | 制造pip电容器的方法 | |
| CN1596464A (zh) | 半导体器件及其制造方法 | |
| CN1315173C (zh) | 具有沟槽形式的装置隔离层的半导体装置的制造方法 | |
| CN1434494A (zh) | 提高起始电压稳定性的金属氧化物半导体的制作方法 | |
| CN100350589C (zh) | 由清洗形成圆滑边角的浅沟渠隔离方法 | |
| CN1577753A (zh) | 制造半导体器件的栅电极的方法 | |
| CN1832135A (zh) | 快闪存储装置的制造方法 | |
| CN114220738B (zh) | 一种GaN基半导体器件及其制备方法 | |
| CN1893014B (zh) | 半导体元件的制作方法 | |
| CN1761072A (zh) | 晶体管及形成应变沟道元件的方法 | |
| CN1758421A (zh) | 在半导体装置中形成介电层的方法 | |
| CN109300781B (zh) | Ono膜层的制造方法 | |
| US20210125830A1 (en) | Method of forming an ashable hard mask and patterning method | |
| KR100508661B1 (ko) | 반도체 소자의 제조 방법 | |
| CN1873955A (zh) | 半导体元件及其制造方法 | |
| CN1272833C (zh) | 栅极介电层的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080507 Termination date: 20100222 |