JP2004247444A - 薄膜パターンの形成方法 - Google Patents
薄膜パターンの形成方法 Download PDFInfo
- Publication number
- JP2004247444A JP2004247444A JP2003034520A JP2003034520A JP2004247444A JP 2004247444 A JP2004247444 A JP 2004247444A JP 2003034520 A JP2003034520 A JP 2003034520A JP 2003034520 A JP2003034520 A JP 2003034520A JP 2004247444 A JP2004247444 A JP 2004247444A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- pattern
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】基板面内および基板間においての線幅精度の均一性が良好な薄膜パターンを形成する方法を提供する。
【解決手段】半導体基板1上にゲート絶縁膜3を介して導電膜5を形成し、導電膜5上にレジストパターン7を形成する。ゲート絶縁膜3上の全面に導電膜5を残す状態で、レジストパターン7をマスクに用いて導電膜5を異方性エッチングする。レジストパターン7を除去した後、酸化処理を行うことによって導電膜5の露出面に酸化膜9を成長させる。酸化膜9を選択的に除去して導電膜5の表面を再び露出させる。この導電膜5を、ゲート絶縁膜3が露出するまで異方性エッチングすることにより、ゲート絶縁膜3上に導電膜5からなる薄膜パターン5aを形成する。
【選択図】 図1
【解決手段】半導体基板1上にゲート絶縁膜3を介して導電膜5を形成し、導電膜5上にレジストパターン7を形成する。ゲート絶縁膜3上の全面に導電膜5を残す状態で、レジストパターン7をマスクに用いて導電膜5を異方性エッチングする。レジストパターン7を除去した後、酸化処理を行うことによって導電膜5の露出面に酸化膜9を成長させる。酸化膜9を選択的に除去して導電膜5の表面を再び露出させる。この導電膜5を、ゲート絶縁膜3が露出するまで異方性エッチングすることにより、ゲート絶縁膜3上に導電膜5からなる薄膜パターン5aを形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は薄膜パターンの形成方法に関し、特には半導体装置の製造に適する微細な薄膜パターンの形成方法に関する。
【0002】
【従来の技術】
MOSFETの高性能化を実現する手段の一つとして、ゲート電極の微細化が挙げられる。この微細化を推し進めてきたのが、微細加工技術の進歩であり、とりわけ、フォトリソグラフィー技術の進歩に伴って、ゲート電極は年々微細化されてきた。ところで、フォトリソグラフィー技術による微細化は、露光に用いられる光源の波長によって寸法の限界が制限されている。しかしながら、最近ではこの限界を打ち破るような工夫がなされつつある。
【0003】
例えば、シリコン基板上に、微細なゲート電極や配線などを形成する方法として、「スリミング」と言う方法が知られている(例えば下記特許文献1参照)。
【0004】
【特許文献1】
特開平7−74158号公報
【0005】
この方法を半導体装置の製造に適用した例を、図3(a)ないし図3(d)の断面工程図に基づいて説明する。まず、図3(a)に示すように、シリコン基板101の表面を熱酸化してゲート絶縁膜103を形成し、引き続き、CVD(chemical vapor deposition)法によってポリシリコン膜105を堆積成膜する。その後、フォトリソグラフィー技術を用いてポリシリコン膜105上にレジストパターン107を形成する。このレジストパターン107の線幅の最小値は、フォトリソグラフィーの際のパターン露光に用いられる光源の波長によって制限されている。そこで、次の図3(b)に示すように、酸素プラズマを用いたアッシング処理により、レジストパターン107の表面層を選択的に除去する「スリミング」という手法を用いてレジストパターン107を細らせる。これにより、パターン露光によって制限される限界以下に細線化させたレジストパターン107aを得る。
【0006】
その後、図3(c)に示すように、細線化させたレジストパターン107aをマスクに用いた異方性エッチングにより、ポリシリコン膜105をパターニングしてなるゲート電極105aを得る。次に、レジストパターン107aをアッシング処理によって除去した後、図3(d)に示すように、ゲート電極105aをマスクにして基板101の表面側にソース・ドレイン拡散層109を形成するための不純物注入を行う。
【0007】
【発明が解決しようとする課題】
ところが、上述したゲート電極の形成方法においては、レジストパターンをスリミングする際に、酸素プラズマやガスの不均一性に起因し、基板面内および基板間においてのスリミング度にばらつきが生じ、ゲート電極の線幅精度の均一性を得ることが困難であった。
【0008】
そこで本発明は、基板面内および基板間においての線幅精度の均一性が良好な薄膜パターンの形成方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
このような目的を達成するための本発明の薄膜パターンの形成方法は、次の手順で行われる。先ず、第1工程では、基板上に導電膜を形成し、次の第2工程ではこの導電膜上にレジストパターンを形成し、基板上の全面に当該導電膜を残す状態で当該レジストパターンをマスクに用いて当該導電膜を異方性エッチングし、当該導電膜に凸部を形成する。その後、第3工程では、レジストパターンを除去した後、酸化処理を行うことによって導電膜の露出面に酸化膜を成長させる。続く第4工程では、この酸化膜を選択的に除去して導電膜の表面を再び露出させ、次の第5工程では、基板が露出するまで異方性エッチングすることにより導電膜からなる薄膜パターンを基板上に形成する。
【0010】
以上のような第1の形成方法では、その第3工程において、凸部が形成された導電膜の露出面に、酸化処理によって酸化膜を成長させている。この酸化処理は、プラズマ処理と比較して基板面内および基板間における酸化膜の成長速度の制御性が良好で、かつ均一である。このため、次の第4工程において酸化膜を除去して得られる導電膜の凸部は、基板面内および基板間において、レジストパターンに対して高精度に細線化されたものとなる。しかも、第2工程で行われる、レジストパターンをマスクにした導電膜の異方性エッチングにおいては、基板上の全面に当該導電膜が残される。このため、上記第3工程で、導電膜の露出面に酸化膜を成長させる際には、基板の表面に酸化処理の影響が及ぶことが抑えられる。この際、基板上の全面に導電膜が残る範囲で酸化膜の成長膜厚が設定されれば、基板の表面に酸化処理の影響が及ぶことを完全に防止できる。したがって、酸化処理後においても基板の表面状態が維持される。そして、次の第4工程で酸化膜を除去した後、第5工程において、導電成膜を異方性エッチングして基板を露出させることで導電膜をパターニングしてなる薄膜パターンを得ているため、酸化の影響を抑えて表面状態が維持された基板上に、レジストパターンに対して高精度に細線化された薄膜パターンを設けることができる。
【0011】
また、本発明のもう一つの薄膜パターンの形成方法は、次の手順で行われる。先ず、第1工程では、基板上に、第1導電膜、酸化防止膜、および第2導電膜をこの順に形成する。そして、第2工程では、第2導電膜上にレジストパターンを形成し、これをマスクにして酸化防止膜が露出するまで第2導電膜を異方性エッチングする。続く第3工程では、レジストパターンを除去した後、酸化処理を行うことにより第2導電膜の露出面に選択的に酸化膜を成長させ、酸化膜で覆われた第2導電膜からなる第2導電膜パターンを得る。その後、第4工程では、酸化膜を選択的に除去して第2導電膜パターンの表面を露出させる。次いで第5工程では、第2導電膜パターンをマスクにして、基板が露出するまで酸化防止膜および第1導電膜を異方性エッチングすることにより、当該基板上に当該第1導電膜からなる薄膜パターンを形成する。
【0012】
このような第2の形成方法では、第1の形成方法と同様に、その第3工程において、レジストパターンをマスクにして異方性エッチングされた第2導電膜の露出面に、酸化処理によって酸化膜を成長させているため、酸化膜で覆われた状態で形成される第2導電膜パターンは、基板面内および基板間において、レジストパターンに対して高精度に細線化されたものとなる。しかも、この酸化処理では、酸化防止膜上においてパターン形成された第2導電膜の露出面に選択的に酸化膜を成長させているため、この第2導電膜よりも下層に酸化の影響が及ぶことを防止できる。そして、その後の第4工程で酸化膜を除去した後、第5工程において、第2導電膜パターンをマスクにして、酸化防止膜の異方性エッチングと、これに続く第1導電膜の異方性エッチングによって基板を露出させることで第1導電膜をパターニングしてなる薄膜パターンを得ているため、酸化の影響なく表面状態が維持された基板上に、レジストパターンに対して高精度に細線化された薄膜パターンを設けることができる。特に、異方性エッチング終了後に薄膜パターン上に酸化防止膜が残されるように、当該酸化防止膜の膜厚が設定されていれば、薄膜パターンの高さが第1導電膜の膜厚に維持される。
【0013】
【発明の実施の形態】
次に、本発明の薄膜パターンの形成方法を、半導体装置の製造方法に適用した実施の形態を図面に基づいて詳細に説明する。尚、ここでは、半導体装置の製造方法において、薄膜パターンとしてゲート電極を形成する場合の製造方法を説明する。
【0014】
<第1実施形態>
図1は、本発明の第1実施形態を説明する断面工程図であり、以下この図に基づいて第1実施形態を説明する。
【0015】
先ず、図1(a)に示すように、単結晶シリコンなどの半導体基板1上にゲート絶縁膜3を形成する。ゲート絶縁膜3は、例えば熱酸化法を用いて半導体基板1の表面を1nmから4nmの膜厚範囲で、望ましくは2nmの膜厚で酸化することによって形成される。また、熱酸化法にて形成した酸化膜(例えばシリコン酸化膜)を窒化することによって、この酸化膜中に窒素を導入してなるゲート絶縁膜3を形成してもよい。また、ゲート絶縁膜3としては酸化アルミニウムや酸化ジルコニウム、酸化ハフニウムもしくはこれらの複合膜をCVD法やALD(Atomic Layer Deposition:原子層蒸着)法などで成膜しても良い。
【0016】
次に、ゲート絶縁膜3上に、ゲート電極の材料となる導電膜5を形成する。ここでは、CVD法によって、ポリシリコンからなる導電膜5をゲート絶縁膜3上に100nmから200nmの膜厚範囲で、望ましくは150nm程度の膜厚で成膜する。ここで成膜するのはポリシリコンの代わりにアモルファスシリコンでもよい。また、このポリシリコンまたはアモルファスシリコンにゲルマニウムを添加してもよい。
【0017】
次に、図1(b)に示すように、リソグラフィー手法を用い、導電膜5上に所定線幅Wのレジストパターン7を形成する。このレジストパターン7は、リソグラフィーの際のパターン露光における露光光の波長によって最低線幅Wminが制限された範囲で形成される。ここでは、例えば最低線幅Wminのレジストパターン7を形成することとする。
【0018】
そして、異方性ドライエッチング技術を用い、レジストパターン7をマスクとして導電膜5をパターニングする。ここでは、導電膜5に、レジストパターン7と略同一の線幅W(Wmin)の凸状のパターニング部分(凸部)を形成すると共に、ゲート絶縁膜3が露出する前にエッチングを停止し、ゲート絶縁膜3上の全面に導電膜5を残す。
【0019】
レジストパターン7が存在しない個所での導電膜5の残膜厚t1は、次の工程で行う酸化処理を施した後であっても、ゲート絶縁膜3上の全面に導電膜5が残存する膜厚とする。例えば次の酸化処理において、60nm相当の酸化膜を成長させる処理を行う場合、導電膜5は、酸化膜の成長量の半分程度の膜厚(およそ30nm)の導電膜5が、酸化によって消費されるため、ポリシリコン3の残膜厚t1は、30nmよりも厚い範囲で、余裕を持ってt1=50nm程度とすることが好ましい。尚、導電膜5のエッチング後には、レジストパターン7を除去する。
【0020】
次に、図1(c)に示すように、導電膜5の表面を酸化処理して酸化膜(ここでは酸化シリコン膜)9を形成する。ここで形成する酸化膜9の成長膜厚t2は、前のパターニング工程で形成された凸状部分の線幅W(Wmin)が、所望のゲート電極の幅(ゲート線幅)CDまで細くなる値に設定される。ただし、成長膜厚t2は、酸化膜9とゲート絶縁膜3との間に導電膜5が残る範囲(t2<t1/2)に設定されることとする。
【0021】
例えば凸状部分の線幅W(Wmin)が100nmで、40nmのゲート線幅のゲート電極を得ようとする場合は、導電膜5の凸状部分の幅を片側で30nm減少させる必要がある。一般的にはポリシリコン表面を酸化する場合、その酸化膜厚のおよそ半分の膜厚のポリシリコンが減少することが知られており、本実施例の場合は成長膜厚t2=60nmの酸化処理を施すことによって導電膜5の幅を片側30nm減少させることができる。
【0022】
本工程における酸化処理方法としては、酸化炉を用いた熱酸化、ランプ酸化と呼ばれる急速熱酸化、プラズマ酸化など、多様な酸化温度や酸化時間の方法が挙げられる。ここでは、表面平坦なことで膜厚ばらつきが小さい酸化膜9を成長させることを目的とし、酸化速度の面方位依存性が小さい酸化処理方法を選択することが好ましい。またこのような酸化膜9を得るためには、先に図1(1)を用いて説明した工程で、アモルファスシリコンやアモルファスシリコンにゲルマニウムを添加した導電膜5を形成し、本酸化処理工程での加熱によって導電膜5のポリ化を進めるようにすることで、より結晶粒径が小さい導電膜5の表面において酸化膜9の成長を進め、酸化速度の面方位依存性が小さくなるようにしても良い。
【0023】
また、一般的に単結晶シリコンからなる半導体基板1中の不純物拡散は、高温であるほど、また熱処理時間が長いほどその拡散長は長くなる。従って、あらかじめ半導体基板1中にトランジスタのしきい値調整を目的とした不純物をドープさせている場合は、許容される不純物拡散長を考慮しつつ最適な酸化方法を選択することとする。
【0024】
次に図1(d)に示すように、酸化膜(9)をフッ酸を用いて除去し、導電膜5の表面を再び露出させる。ここでは、フッ酸を用いるウェットエッチングの代わりに、ドライエッチングによって酸化膜(9)を除去してもよい。
【0025】
次に図1(e)に示すように、異方性ドライエッチングによって、ゲート絶縁膜3が露出するまで導電膜5をエッチバックし、ゲート絶縁膜3上に導電膜5の凸状部分のみを薄膜パターン5aとして残し、これをゲート電極とする。この際、ゲート絶縁膜3が露出した時点でエッチングを終了させることで、薄膜パターン5aの膜減り量を抑える。
【0026】
以上の後、薄膜パターン5a(ゲート電極)をマスクにしたイオン注入により、半導体基板1の表面層にソース・ドレイン領域11を形成し、さらに通常の半導体装置の製造行程を経てMOSFETを形成する。
【0027】
以上説明した第1実施形態の形成方法によれば、図1(c)を用いて説明した工程で、導電膜5の露出面を酸化処理することによって、酸化膜9を成長させている。この酸化処理による酸化膜9の成長は、プラズマ処理と比較して、基板面内および基板間における酸化膜の成長速度の制御性が良好で、かつ均一である。このため、導電膜5の消費量が良好に制御され、次の図(d)を用いて説明した工程において酸化膜9を除去して得られる導電膜9の凸状部分は、図1(b)を用いて説明した導電膜5の異方性エッチングにおいてマスクとして用いたレジストパターン7に対して、高精度に細線化されたものとなる。
【0028】
しかも、このレジストパターン7をマスクにした導電膜5の異方性エッチングにおいては、ゲート絶縁膜3上の全面に導電膜5が残される。このため、次の図1(c)で説明した工程で導電膜5の露出面に酸化膜9を成長させる際には、半導体基板1の表面に酸化処理の影響が及ぶことが抑えられる。また、この際、ゲート絶縁膜3上の全面に導電膜5が残る範囲で酸化膜9の成長膜厚が設定されているため、半導体基板1の表面に酸化処理の影響が及ぶことを完全に防止することができる。このため、酸化処理後においても半導体基板1の表面状態を維持することができる。
【0029】
したがって、以上の形成方法によれば、半導体基板1の表面状態に影響を及ぼすことなく、半導体基板1の面内および半導体基板1間において均一に、かつレジストパターン(7)に対して高精度に細線化された薄膜パターン5aを設けることが可能になるのである。この結果、このような形成方法を適用した半導体装置の製造方法においては、半導体装置のさらなる高集積化および高機能化を図ることが可能になる。
【0030】
<第2実施形態>
次に、本発明の第2の実施例を図2の断面工程図に基づいて説明する。
【0031】
まず、図2(a)に示すように、第1実施形態と同様に、半導体基板21上に、ゲート絶縁膜23、および第1導電膜25をこの順に形成する。これらの半導体基板21、ゲート絶縁膜23、および第1導電膜25は,第1実施形態における半導体基板(1)、ゲート絶縁膜(3)、および導電膜(5)と同様に形成されることとする。
【0032】
次に、第1導電膜25上に、例えば窒化シリコンからなる酸化防止膜27をCVD法を用いて20nmから100nmの膜厚範囲で、望ましくは50nmの膜厚で成膜する。次にポリシリコンからなる第2導電膜29を、CVD法を用いて70nmから200nmの膜厚範囲で、望ましくは100nmの膜厚で成膜する。ここで成膜するのはポリシリコンの代わりにアモルファスシリコンでもよい。尚、酸化防止膜27の膜厚は、後に行う第1導電膜25の異方性エッチング終了後に、この第1導電膜25からなる薄膜パターン上に酸化防止膜27が残される範囲で設定されることが好ましい。
【0033】
次に、図2(b)に示すように、リソグラフィー手法を用い、第2導電膜29上に所定線幅Wのレジストパターン31を形成する。このレジストパターン31は、リソグラフィーの際のパターン露光における露光光の波長によって最低線幅Wminが制限された範囲で形成される。ここでは、例えば最低線幅Wminのレジストパターン31を形成することとする。
【0034】
そして、異方性ドライエッチング技術を用い、レジストパターン31をマスクとして第2導電膜29をパターニングする。ここでは、酸化防止膜27をエッチングストッパとし、この酸化防止膜27が露出するまで第2導電膜29をエッチングする。尚、第2導電膜29のエッチング終了後には、レジストパターン31を除去する。
【0035】
次に図2(c)に示すように、第2導電膜29の露出表面を選択的に酸化処理して酸化膜(ここでは酸化シリコン膜)33を形成し、この酸化膜33で覆われた第2導電膜29からなる第2導電膜パターン29aを得る。ここで形成する酸化膜33の成長膜厚t4は、前のパターニング工程で形成された凸状部分の線幅W(Wmin)が、所望のゲート電極の幅(ゲート線幅)CDまで細くなる値に設定される。ただし、この成長膜厚t4は、酸化防止膜27をエッチングする際のエッチングマスクとして十分な膜厚t5の第2導電膜パターン29aが残される範囲で設定されることとする。
【0036】
次に図2(d)に示すように、酸化膜(33)をフッ酸を用いて除去し、第2導電膜パターン29aの表面を露出させる。ここでは、フッ酸を用いるウェットエッチングの代わりに、ドライエッチングによって酸化膜(33)を除去してもよい。
【0037】
次に図2(e)に示すように、異方性ドライエッチング技術を用い、第2導電膜パターン29aをマスクとして窒化シリコンからなる酸化防止膜27をエッチングする。
【0038】
さらに引き続き、図2(f)に示すように、異方性ドライエッチングによって残存する第2導電膜パターン(29a)および酸化防止膜27をマスクとして、ゲート絶縁膜23が露出するまでポリシリコンからなる第1導電膜25をエッチングする。ここでは、残存する第2導電膜パターン(29a)はドライエッチング途中でエッチング除去されるが、残存する酸化防止膜27をマスクとして第1導電膜25のドライエッチングを継続させる。これにより、第1導電膜25からなる薄膜パターン25aを、ゲート電極として得る。
【0039】
以上の後、140℃から180℃、望ましくは160℃に加熱したリン酸溶液によって残存する窒化シリコンからなる酸化防止膜27を除去し、その後、ゲート電極(薄膜パターン25a)をマスクにしたイオン注入により、半導体基板21の表面層にソース・ドレイン領域35を形成し、さらに通常の半導体装置の製造行程を経てMOSFETを形成する。
【0040】
以上説明した第2実施形態の形成方法によれば、図2(c)を用いて説明した工程で、第2導電膜29の露出面の酸化処理によって酸化膜33を成長させることで、レジストパターン31よりも細線化された第2導電膜パターン29aを得ている。この酸化処理による酸化膜33の成長は、第1実施形態でも説明したように、プラズマ処理と比較して、基板面内および基板間における制御性が良好で、かつ均一である。このため、第1実施形態と同様に、この第2導電膜パターン29a、およびこれをマスクにした異方性エッチングで得られる薄膜パターン25aは、レジストパターン33に対して高精度に細線化されたものとなる。
【0041】
しかも、本第2実施形態における上記酸化処理では、酸化防止膜27上において第2導電膜29の露出面に選択的に酸化膜33を成長させているため、この第2導電膜29よりも下層に酸化の影響が及ぶことを防止できる。したがって、第1実施形態と同様に、半導体基板1の表面状態に影響を及ぼすことなく、半導体基板1の面内および半導体基板1間において均一に、かつレジストパターン(7)に対して高精度に細線化された薄膜パターン5aを設けることが可能になるのである。この結果、第1実施形態と同様に、このような形成方法を適用した半導体装置の製造方法においては、半導体装置のさらなる高集積化および高機能化を図ることが可能になる。
【0042】
また、上述した効果に加えて、本第2実施形態において、第1導電膜25の異方性エッチング終了後に薄膜パターン25a上に酸化防止膜27が残されるように酸化防止膜27の膜厚が設定されていれば、この異方性エッチングが第1導電膜25の膜厚に影響を及ぼすことが防止される。このため、通常、異方性エッチングにおいては、エッチングレートの半導体基板1面内及び半導体基板1間におけるばらつきが生じ易いが、これに影響されることなく、半導体基板1面内および半導体基板1間において、薄膜パターン(ゲート電極)25aの高さを第1導電膜25の膜厚に維持した異方性エッチングを行うことが可能になる。したがって、上述したように微細化されたゲート電極の高さを均一化することも可能になる。
【0043】
尚、以上説明した各実施形態においては、本発明の薄膜パターン形成方法を半導体装置の製造に適用した実施形態を説明した。しかし、本発明の薄膜パターン形成方法は、半導体装置の製造への適用に限定されることはなく、マイクロマシンや他の薄膜パターンを有する装置の製造に広く適用可能であり、同様の効果を得ることが可能である。
【0044】
【発明の効果】
以上説明したように、本発明の薄膜パターン形成方法によれば、リソグラフィーの露光限界よりも小さい線幅の薄膜パターンを、基板面内および基板間において線幅精度均一に、かつ基板の表面状態に影響を及ぼすことなく形成することが可能になる。これにより、この薄膜パターンを用いた半導体装置やマイクロマシンなどの、さらなる高集積化および高機能化を達成することが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を説明するための断面工程図である。
【図2】本発明の第2実施形態を説明するための断面工程図である。
【図3】従来の薄膜パターン形成方法を説明するための断面工程図である。
【符号の説明】
1,21,101…半導体基板、3,23,103…ゲート絶縁膜、5,105…導電膜、5a,25a,105a…薄膜パターン、7,31,107,107a…レジストパターン、9,33…酸化膜、25…第1導電膜、27…酸化防止膜、29…第2導電膜、29a…第2導電膜パターン、11,35,109…ソース・ドレイン領域
【発明の属する技術分野】
本発明は薄膜パターンの形成方法に関し、特には半導体装置の製造に適する微細な薄膜パターンの形成方法に関する。
【0002】
【従来の技術】
MOSFETの高性能化を実現する手段の一つとして、ゲート電極の微細化が挙げられる。この微細化を推し進めてきたのが、微細加工技術の進歩であり、とりわけ、フォトリソグラフィー技術の進歩に伴って、ゲート電極は年々微細化されてきた。ところで、フォトリソグラフィー技術による微細化は、露光に用いられる光源の波長によって寸法の限界が制限されている。しかしながら、最近ではこの限界を打ち破るような工夫がなされつつある。
【0003】
例えば、シリコン基板上に、微細なゲート電極や配線などを形成する方法として、「スリミング」と言う方法が知られている(例えば下記特許文献1参照)。
【0004】
【特許文献1】
特開平7−74158号公報
【0005】
この方法を半導体装置の製造に適用した例を、図3(a)ないし図3(d)の断面工程図に基づいて説明する。まず、図3(a)に示すように、シリコン基板101の表面を熱酸化してゲート絶縁膜103を形成し、引き続き、CVD(chemical vapor deposition)法によってポリシリコン膜105を堆積成膜する。その後、フォトリソグラフィー技術を用いてポリシリコン膜105上にレジストパターン107を形成する。このレジストパターン107の線幅の最小値は、フォトリソグラフィーの際のパターン露光に用いられる光源の波長によって制限されている。そこで、次の図3(b)に示すように、酸素プラズマを用いたアッシング処理により、レジストパターン107の表面層を選択的に除去する「スリミング」という手法を用いてレジストパターン107を細らせる。これにより、パターン露光によって制限される限界以下に細線化させたレジストパターン107aを得る。
【0006】
その後、図3(c)に示すように、細線化させたレジストパターン107aをマスクに用いた異方性エッチングにより、ポリシリコン膜105をパターニングしてなるゲート電極105aを得る。次に、レジストパターン107aをアッシング処理によって除去した後、図3(d)に示すように、ゲート電極105aをマスクにして基板101の表面側にソース・ドレイン拡散層109を形成するための不純物注入を行う。
【0007】
【発明が解決しようとする課題】
ところが、上述したゲート電極の形成方法においては、レジストパターンをスリミングする際に、酸素プラズマやガスの不均一性に起因し、基板面内および基板間においてのスリミング度にばらつきが生じ、ゲート電極の線幅精度の均一性を得ることが困難であった。
【0008】
そこで本発明は、基板面内および基板間においての線幅精度の均一性が良好な薄膜パターンの形成方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
このような目的を達成するための本発明の薄膜パターンの形成方法は、次の手順で行われる。先ず、第1工程では、基板上に導電膜を形成し、次の第2工程ではこの導電膜上にレジストパターンを形成し、基板上の全面に当該導電膜を残す状態で当該レジストパターンをマスクに用いて当該導電膜を異方性エッチングし、当該導電膜に凸部を形成する。その後、第3工程では、レジストパターンを除去した後、酸化処理を行うことによって導電膜の露出面に酸化膜を成長させる。続く第4工程では、この酸化膜を選択的に除去して導電膜の表面を再び露出させ、次の第5工程では、基板が露出するまで異方性エッチングすることにより導電膜からなる薄膜パターンを基板上に形成する。
【0010】
以上のような第1の形成方法では、その第3工程において、凸部が形成された導電膜の露出面に、酸化処理によって酸化膜を成長させている。この酸化処理は、プラズマ処理と比較して基板面内および基板間における酸化膜の成長速度の制御性が良好で、かつ均一である。このため、次の第4工程において酸化膜を除去して得られる導電膜の凸部は、基板面内および基板間において、レジストパターンに対して高精度に細線化されたものとなる。しかも、第2工程で行われる、レジストパターンをマスクにした導電膜の異方性エッチングにおいては、基板上の全面に当該導電膜が残される。このため、上記第3工程で、導電膜の露出面に酸化膜を成長させる際には、基板の表面に酸化処理の影響が及ぶことが抑えられる。この際、基板上の全面に導電膜が残る範囲で酸化膜の成長膜厚が設定されれば、基板の表面に酸化処理の影響が及ぶことを完全に防止できる。したがって、酸化処理後においても基板の表面状態が維持される。そして、次の第4工程で酸化膜を除去した後、第5工程において、導電成膜を異方性エッチングして基板を露出させることで導電膜をパターニングしてなる薄膜パターンを得ているため、酸化の影響を抑えて表面状態が維持された基板上に、レジストパターンに対して高精度に細線化された薄膜パターンを設けることができる。
【0011】
また、本発明のもう一つの薄膜パターンの形成方法は、次の手順で行われる。先ず、第1工程では、基板上に、第1導電膜、酸化防止膜、および第2導電膜をこの順に形成する。そして、第2工程では、第2導電膜上にレジストパターンを形成し、これをマスクにして酸化防止膜が露出するまで第2導電膜を異方性エッチングする。続く第3工程では、レジストパターンを除去した後、酸化処理を行うことにより第2導電膜の露出面に選択的に酸化膜を成長させ、酸化膜で覆われた第2導電膜からなる第2導電膜パターンを得る。その後、第4工程では、酸化膜を選択的に除去して第2導電膜パターンの表面を露出させる。次いで第5工程では、第2導電膜パターンをマスクにして、基板が露出するまで酸化防止膜および第1導電膜を異方性エッチングすることにより、当該基板上に当該第1導電膜からなる薄膜パターンを形成する。
【0012】
このような第2の形成方法では、第1の形成方法と同様に、その第3工程において、レジストパターンをマスクにして異方性エッチングされた第2導電膜の露出面に、酸化処理によって酸化膜を成長させているため、酸化膜で覆われた状態で形成される第2導電膜パターンは、基板面内および基板間において、レジストパターンに対して高精度に細線化されたものとなる。しかも、この酸化処理では、酸化防止膜上においてパターン形成された第2導電膜の露出面に選択的に酸化膜を成長させているため、この第2導電膜よりも下層に酸化の影響が及ぶことを防止できる。そして、その後の第4工程で酸化膜を除去した後、第5工程において、第2導電膜パターンをマスクにして、酸化防止膜の異方性エッチングと、これに続く第1導電膜の異方性エッチングによって基板を露出させることで第1導電膜をパターニングしてなる薄膜パターンを得ているため、酸化の影響なく表面状態が維持された基板上に、レジストパターンに対して高精度に細線化された薄膜パターンを設けることができる。特に、異方性エッチング終了後に薄膜パターン上に酸化防止膜が残されるように、当該酸化防止膜の膜厚が設定されていれば、薄膜パターンの高さが第1導電膜の膜厚に維持される。
【0013】
【発明の実施の形態】
次に、本発明の薄膜パターンの形成方法を、半導体装置の製造方法に適用した実施の形態を図面に基づいて詳細に説明する。尚、ここでは、半導体装置の製造方法において、薄膜パターンとしてゲート電極を形成する場合の製造方法を説明する。
【0014】
<第1実施形態>
図1は、本発明の第1実施形態を説明する断面工程図であり、以下この図に基づいて第1実施形態を説明する。
【0015】
先ず、図1(a)に示すように、単結晶シリコンなどの半導体基板1上にゲート絶縁膜3を形成する。ゲート絶縁膜3は、例えば熱酸化法を用いて半導体基板1の表面を1nmから4nmの膜厚範囲で、望ましくは2nmの膜厚で酸化することによって形成される。また、熱酸化法にて形成した酸化膜(例えばシリコン酸化膜)を窒化することによって、この酸化膜中に窒素を導入してなるゲート絶縁膜3を形成してもよい。また、ゲート絶縁膜3としては酸化アルミニウムや酸化ジルコニウム、酸化ハフニウムもしくはこれらの複合膜をCVD法やALD(Atomic Layer Deposition:原子層蒸着)法などで成膜しても良い。
【0016】
次に、ゲート絶縁膜3上に、ゲート電極の材料となる導電膜5を形成する。ここでは、CVD法によって、ポリシリコンからなる導電膜5をゲート絶縁膜3上に100nmから200nmの膜厚範囲で、望ましくは150nm程度の膜厚で成膜する。ここで成膜するのはポリシリコンの代わりにアモルファスシリコンでもよい。また、このポリシリコンまたはアモルファスシリコンにゲルマニウムを添加してもよい。
【0017】
次に、図1(b)に示すように、リソグラフィー手法を用い、導電膜5上に所定線幅Wのレジストパターン7を形成する。このレジストパターン7は、リソグラフィーの際のパターン露光における露光光の波長によって最低線幅Wminが制限された範囲で形成される。ここでは、例えば最低線幅Wminのレジストパターン7を形成することとする。
【0018】
そして、異方性ドライエッチング技術を用い、レジストパターン7をマスクとして導電膜5をパターニングする。ここでは、導電膜5に、レジストパターン7と略同一の線幅W(Wmin)の凸状のパターニング部分(凸部)を形成すると共に、ゲート絶縁膜3が露出する前にエッチングを停止し、ゲート絶縁膜3上の全面に導電膜5を残す。
【0019】
レジストパターン7が存在しない個所での導電膜5の残膜厚t1は、次の工程で行う酸化処理を施した後であっても、ゲート絶縁膜3上の全面に導電膜5が残存する膜厚とする。例えば次の酸化処理において、60nm相当の酸化膜を成長させる処理を行う場合、導電膜5は、酸化膜の成長量の半分程度の膜厚(およそ30nm)の導電膜5が、酸化によって消費されるため、ポリシリコン3の残膜厚t1は、30nmよりも厚い範囲で、余裕を持ってt1=50nm程度とすることが好ましい。尚、導電膜5のエッチング後には、レジストパターン7を除去する。
【0020】
次に、図1(c)に示すように、導電膜5の表面を酸化処理して酸化膜(ここでは酸化シリコン膜)9を形成する。ここで形成する酸化膜9の成長膜厚t2は、前のパターニング工程で形成された凸状部分の線幅W(Wmin)が、所望のゲート電極の幅(ゲート線幅)CDまで細くなる値に設定される。ただし、成長膜厚t2は、酸化膜9とゲート絶縁膜3との間に導電膜5が残る範囲(t2<t1/2)に設定されることとする。
【0021】
例えば凸状部分の線幅W(Wmin)が100nmで、40nmのゲート線幅のゲート電極を得ようとする場合は、導電膜5の凸状部分の幅を片側で30nm減少させる必要がある。一般的にはポリシリコン表面を酸化する場合、その酸化膜厚のおよそ半分の膜厚のポリシリコンが減少することが知られており、本実施例の場合は成長膜厚t2=60nmの酸化処理を施すことによって導電膜5の幅を片側30nm減少させることができる。
【0022】
本工程における酸化処理方法としては、酸化炉を用いた熱酸化、ランプ酸化と呼ばれる急速熱酸化、プラズマ酸化など、多様な酸化温度や酸化時間の方法が挙げられる。ここでは、表面平坦なことで膜厚ばらつきが小さい酸化膜9を成長させることを目的とし、酸化速度の面方位依存性が小さい酸化処理方法を選択することが好ましい。またこのような酸化膜9を得るためには、先に図1(1)を用いて説明した工程で、アモルファスシリコンやアモルファスシリコンにゲルマニウムを添加した導電膜5を形成し、本酸化処理工程での加熱によって導電膜5のポリ化を進めるようにすることで、より結晶粒径が小さい導電膜5の表面において酸化膜9の成長を進め、酸化速度の面方位依存性が小さくなるようにしても良い。
【0023】
また、一般的に単結晶シリコンからなる半導体基板1中の不純物拡散は、高温であるほど、また熱処理時間が長いほどその拡散長は長くなる。従って、あらかじめ半導体基板1中にトランジスタのしきい値調整を目的とした不純物をドープさせている場合は、許容される不純物拡散長を考慮しつつ最適な酸化方法を選択することとする。
【0024】
次に図1(d)に示すように、酸化膜(9)をフッ酸を用いて除去し、導電膜5の表面を再び露出させる。ここでは、フッ酸を用いるウェットエッチングの代わりに、ドライエッチングによって酸化膜(9)を除去してもよい。
【0025】
次に図1(e)に示すように、異方性ドライエッチングによって、ゲート絶縁膜3が露出するまで導電膜5をエッチバックし、ゲート絶縁膜3上に導電膜5の凸状部分のみを薄膜パターン5aとして残し、これをゲート電極とする。この際、ゲート絶縁膜3が露出した時点でエッチングを終了させることで、薄膜パターン5aの膜減り量を抑える。
【0026】
以上の後、薄膜パターン5a(ゲート電極)をマスクにしたイオン注入により、半導体基板1の表面層にソース・ドレイン領域11を形成し、さらに通常の半導体装置の製造行程を経てMOSFETを形成する。
【0027】
以上説明した第1実施形態の形成方法によれば、図1(c)を用いて説明した工程で、導電膜5の露出面を酸化処理することによって、酸化膜9を成長させている。この酸化処理による酸化膜9の成長は、プラズマ処理と比較して、基板面内および基板間における酸化膜の成長速度の制御性が良好で、かつ均一である。このため、導電膜5の消費量が良好に制御され、次の図(d)を用いて説明した工程において酸化膜9を除去して得られる導電膜9の凸状部分は、図1(b)を用いて説明した導電膜5の異方性エッチングにおいてマスクとして用いたレジストパターン7に対して、高精度に細線化されたものとなる。
【0028】
しかも、このレジストパターン7をマスクにした導電膜5の異方性エッチングにおいては、ゲート絶縁膜3上の全面に導電膜5が残される。このため、次の図1(c)で説明した工程で導電膜5の露出面に酸化膜9を成長させる際には、半導体基板1の表面に酸化処理の影響が及ぶことが抑えられる。また、この際、ゲート絶縁膜3上の全面に導電膜5が残る範囲で酸化膜9の成長膜厚が設定されているため、半導体基板1の表面に酸化処理の影響が及ぶことを完全に防止することができる。このため、酸化処理後においても半導体基板1の表面状態を維持することができる。
【0029】
したがって、以上の形成方法によれば、半導体基板1の表面状態に影響を及ぼすことなく、半導体基板1の面内および半導体基板1間において均一に、かつレジストパターン(7)に対して高精度に細線化された薄膜パターン5aを設けることが可能になるのである。この結果、このような形成方法を適用した半導体装置の製造方法においては、半導体装置のさらなる高集積化および高機能化を図ることが可能になる。
【0030】
<第2実施形態>
次に、本発明の第2の実施例を図2の断面工程図に基づいて説明する。
【0031】
まず、図2(a)に示すように、第1実施形態と同様に、半導体基板21上に、ゲート絶縁膜23、および第1導電膜25をこの順に形成する。これらの半導体基板21、ゲート絶縁膜23、および第1導電膜25は,第1実施形態における半導体基板(1)、ゲート絶縁膜(3)、および導電膜(5)と同様に形成されることとする。
【0032】
次に、第1導電膜25上に、例えば窒化シリコンからなる酸化防止膜27をCVD法を用いて20nmから100nmの膜厚範囲で、望ましくは50nmの膜厚で成膜する。次にポリシリコンからなる第2導電膜29を、CVD法を用いて70nmから200nmの膜厚範囲で、望ましくは100nmの膜厚で成膜する。ここで成膜するのはポリシリコンの代わりにアモルファスシリコンでもよい。尚、酸化防止膜27の膜厚は、後に行う第1導電膜25の異方性エッチング終了後に、この第1導電膜25からなる薄膜パターン上に酸化防止膜27が残される範囲で設定されることが好ましい。
【0033】
次に、図2(b)に示すように、リソグラフィー手法を用い、第2導電膜29上に所定線幅Wのレジストパターン31を形成する。このレジストパターン31は、リソグラフィーの際のパターン露光における露光光の波長によって最低線幅Wminが制限された範囲で形成される。ここでは、例えば最低線幅Wminのレジストパターン31を形成することとする。
【0034】
そして、異方性ドライエッチング技術を用い、レジストパターン31をマスクとして第2導電膜29をパターニングする。ここでは、酸化防止膜27をエッチングストッパとし、この酸化防止膜27が露出するまで第2導電膜29をエッチングする。尚、第2導電膜29のエッチング終了後には、レジストパターン31を除去する。
【0035】
次に図2(c)に示すように、第2導電膜29の露出表面を選択的に酸化処理して酸化膜(ここでは酸化シリコン膜)33を形成し、この酸化膜33で覆われた第2導電膜29からなる第2導電膜パターン29aを得る。ここで形成する酸化膜33の成長膜厚t4は、前のパターニング工程で形成された凸状部分の線幅W(Wmin)が、所望のゲート電極の幅(ゲート線幅)CDまで細くなる値に設定される。ただし、この成長膜厚t4は、酸化防止膜27をエッチングする際のエッチングマスクとして十分な膜厚t5の第2導電膜パターン29aが残される範囲で設定されることとする。
【0036】
次に図2(d)に示すように、酸化膜(33)をフッ酸を用いて除去し、第2導電膜パターン29aの表面を露出させる。ここでは、フッ酸を用いるウェットエッチングの代わりに、ドライエッチングによって酸化膜(33)を除去してもよい。
【0037】
次に図2(e)に示すように、異方性ドライエッチング技術を用い、第2導電膜パターン29aをマスクとして窒化シリコンからなる酸化防止膜27をエッチングする。
【0038】
さらに引き続き、図2(f)に示すように、異方性ドライエッチングによって残存する第2導電膜パターン(29a)および酸化防止膜27をマスクとして、ゲート絶縁膜23が露出するまでポリシリコンからなる第1導電膜25をエッチングする。ここでは、残存する第2導電膜パターン(29a)はドライエッチング途中でエッチング除去されるが、残存する酸化防止膜27をマスクとして第1導電膜25のドライエッチングを継続させる。これにより、第1導電膜25からなる薄膜パターン25aを、ゲート電極として得る。
【0039】
以上の後、140℃から180℃、望ましくは160℃に加熱したリン酸溶液によって残存する窒化シリコンからなる酸化防止膜27を除去し、その後、ゲート電極(薄膜パターン25a)をマスクにしたイオン注入により、半導体基板21の表面層にソース・ドレイン領域35を形成し、さらに通常の半導体装置の製造行程を経てMOSFETを形成する。
【0040】
以上説明した第2実施形態の形成方法によれば、図2(c)を用いて説明した工程で、第2導電膜29の露出面の酸化処理によって酸化膜33を成長させることで、レジストパターン31よりも細線化された第2導電膜パターン29aを得ている。この酸化処理による酸化膜33の成長は、第1実施形態でも説明したように、プラズマ処理と比較して、基板面内および基板間における制御性が良好で、かつ均一である。このため、第1実施形態と同様に、この第2導電膜パターン29a、およびこれをマスクにした異方性エッチングで得られる薄膜パターン25aは、レジストパターン33に対して高精度に細線化されたものとなる。
【0041】
しかも、本第2実施形態における上記酸化処理では、酸化防止膜27上において第2導電膜29の露出面に選択的に酸化膜33を成長させているため、この第2導電膜29よりも下層に酸化の影響が及ぶことを防止できる。したがって、第1実施形態と同様に、半導体基板1の表面状態に影響を及ぼすことなく、半導体基板1の面内および半導体基板1間において均一に、かつレジストパターン(7)に対して高精度に細線化された薄膜パターン5aを設けることが可能になるのである。この結果、第1実施形態と同様に、このような形成方法を適用した半導体装置の製造方法においては、半導体装置のさらなる高集積化および高機能化を図ることが可能になる。
【0042】
また、上述した効果に加えて、本第2実施形態において、第1導電膜25の異方性エッチング終了後に薄膜パターン25a上に酸化防止膜27が残されるように酸化防止膜27の膜厚が設定されていれば、この異方性エッチングが第1導電膜25の膜厚に影響を及ぼすことが防止される。このため、通常、異方性エッチングにおいては、エッチングレートの半導体基板1面内及び半導体基板1間におけるばらつきが生じ易いが、これに影響されることなく、半導体基板1面内および半導体基板1間において、薄膜パターン(ゲート電極)25aの高さを第1導電膜25の膜厚に維持した異方性エッチングを行うことが可能になる。したがって、上述したように微細化されたゲート電極の高さを均一化することも可能になる。
【0043】
尚、以上説明した各実施形態においては、本発明の薄膜パターン形成方法を半導体装置の製造に適用した実施形態を説明した。しかし、本発明の薄膜パターン形成方法は、半導体装置の製造への適用に限定されることはなく、マイクロマシンや他の薄膜パターンを有する装置の製造に広く適用可能であり、同様の効果を得ることが可能である。
【0044】
【発明の効果】
以上説明したように、本発明の薄膜パターン形成方法によれば、リソグラフィーの露光限界よりも小さい線幅の薄膜パターンを、基板面内および基板間において線幅精度均一に、かつ基板の表面状態に影響を及ぼすことなく形成することが可能になる。これにより、この薄膜パターンを用いた半導体装置やマイクロマシンなどの、さらなる高集積化および高機能化を達成することが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を説明するための断面工程図である。
【図2】本発明の第2実施形態を説明するための断面工程図である。
【図3】従来の薄膜パターン形成方法を説明するための断面工程図である。
【符号の説明】
1,21,101…半導体基板、3,23,103…ゲート絶縁膜、5,105…導電膜、5a,25a,105a…薄膜パターン、7,31,107,107a…レジストパターン、9,33…酸化膜、25…第1導電膜、27…酸化防止膜、29…第2導電膜、29a…第2導電膜パターン、11,35,109…ソース・ドレイン領域
Claims (6)
- 基板上に導電膜を形成する第1工程と、
前記導電膜上にレジストパターンを形成し、前記基板上の全面に当該導電膜を残す状態で当該レジストパターンをマスクに用いて当該導電膜を異方性エッチングし、当該導電膜に凸部を形成する第2工程と、
前記レジストパターンを除去した後、酸化処理を行うことによって前記導電膜の露出面に酸化膜を成長させる第3工程と、
前記酸化膜を選択的に除去して前記導電膜の表面を再び露出させる第4工程と、
前記表面を再び露出させた導電膜を、前記基板が露出するまで異方性エッチングすることにより当該基板上に当該導電膜からなる薄膜パターンを形成する第5工程とを行う
ことを特徴とする薄膜パターンの形成方法。 - 請求項1記載の薄膜パターンの形成方法において、
前記第3工程では、前記酸化膜と前記基板との間に前記導電膜が残る範囲で前記導電膜の凸部が所定幅となるように当該酸化膜の成長膜厚が設定される
ことを特徴とする薄膜パターンの形成方法。 - 請求項1記載の薄膜パターンの形成方法において、
前記基板は、半導体基板の表面を絶縁膜で覆ってなる
ことを特徴とする薄膜パターンの形成方法。 - 基板上に、第1導電膜、酸化防止膜、および第2導電膜をこの順に形成する第1工程と、
前記第2導電膜上にレジストパターンを形成し、当該レジストパターンをマスクにして前記酸化防止膜が露出するまで当該第2導電膜を異方性エッチングする第2工程と、
前記レジストパターンを除去した後、酸化処理を行うことにより前記第2導電膜の露出面に選択的に酸化膜を成長させ、当該酸化膜で覆われた当該第2導電膜からなる第2導電膜パターンを得る第3工程と、
前記酸化膜を選択的に除去して前記第2導電膜パターンの表面を露出させる第4工程と、
前記第2導電膜パターンをマスクにして、前記基板が露出するまで前記酸化防止膜および前記第1導電膜を異方性エッチングすることにより、当該基板上に当該第1導電膜からなる薄膜パターンを形成する第5工程とを行う
ことを特徴とする薄膜パターンの形成方法。 - 請求項4記載の薄膜パターンの形成方法において、
前記第2導電膜パターンは、少なくとも前記酸化防止膜のエッチングマスクとなる膜厚で形成され、
前記酸化防止膜は、前記第5工程の異方性エッチング終了後に前記薄膜パターン上に残る範囲の膜厚で形成される
ことを特徴とする薄膜パターンの形成方法。 - 請求項4記載の薄膜パターンの形成方法において、
前記基板は、半導体基板の表面を絶縁膜で覆ってなる
ことを特徴とする薄膜パターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034520A JP2004247444A (ja) | 2003-02-13 | 2003-02-13 | 薄膜パターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034520A JP2004247444A (ja) | 2003-02-13 | 2003-02-13 | 薄膜パターンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004247444A true JP2004247444A (ja) | 2004-09-02 |
Family
ID=33020169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003034520A Pending JP2004247444A (ja) | 2003-02-13 | 2003-02-13 | 薄膜パターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004247444A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006030581A1 (ja) * | 2004-09-17 | 2006-03-23 | Renesas Technology Corp. | 半導体装置の製造方法 |
JP2007184586A (ja) * | 2005-12-29 | 2007-07-19 | Dongbu Electronics Co Ltd | Cmosイメージセンサの製造方法 |
WO2007116492A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
KR100854217B1 (ko) * | 2004-09-17 | 2008-08-25 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 |
JP2010219517A (ja) * | 2009-02-20 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8383481B2 (en) | 2010-09-21 | 2013-02-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
-
2003
- 2003-02-13 JP JP2003034520A patent/JP2004247444A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006030581A1 (ja) * | 2004-09-17 | 2006-03-23 | Renesas Technology Corp. | 半導体装置の製造方法 |
KR100854217B1 (ko) * | 2004-09-17 | 2008-08-25 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 |
US7723235B2 (en) | 2004-09-17 | 2010-05-25 | Renesas Technology Corp. | Method for smoothing a resist pattern prior to etching a layer using the resist pattern |
JP2007184586A (ja) * | 2005-12-29 | 2007-07-19 | Dongbu Electronics Co Ltd | Cmosイメージセンサの製造方法 |
JP4575913B2 (ja) * | 2005-12-29 | 2010-11-04 | 東部エレクトロニクス株式会社 | Cmosイメージセンサの製造方法 |
WO2007116492A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
JP5040913B2 (ja) * | 2006-03-31 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2010219517A (ja) * | 2009-02-20 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8383481B2 (en) | 2010-09-21 | 2013-02-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6835662B1 (en) | Partially de-coupled core and periphery gate module process | |
US6559017B1 (en) | Method of using amorphous carbon as spacer material in a disposable spacer process | |
US6780708B1 (en) | Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography | |
US6794230B2 (en) | Approach to improve line end shortening | |
JPH021132A (ja) | 集積回路構造体の製造方法 | |
WO2005122254A2 (en) | Gate stack and gate stack etch sequence for metal gate integration | |
US20090197387A1 (en) | Method of forming a gate stack structure | |
JP2004247444A (ja) | 薄膜パターンの形成方法 | |
JP2002110782A (ja) | 半導体装置およびその製造方法 | |
JP4283017B2 (ja) | 半導体装置の製造方法 | |
KR100319610B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
JP2006173370A (ja) | 半導体装置及びその製造方法 | |
US20060084234A1 (en) | Method for producing a spacer structure | |
JP2005032851A (ja) | 半導体装置の製造方法 | |
JP4101130B2 (ja) | 半導体装置の製造方法 | |
JPH1050693A (ja) | 半導体装置の製造方法 | |
JPH0311626A (ja) | 半導体装置の製造方法 | |
JPH1050694A (ja) | 半導体装置の製造方法 | |
KR100327426B1 (ko) | 반도체 소자의 듀얼 게이트 산화막 형성 방법 | |
JP3213531B2 (ja) | 半導体装置の製造方法 | |
JPH04129275A (ja) | 半導体装置 | |
KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
TW388068B (en) | A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage | |
JPH06275576A (ja) | 半導体装置の製造方法 | |
JPH0217931B2 (ja) |