TWI300625B - Structure of semiconductor device and fabrication method - Google Patents
Structure of semiconductor device and fabrication method Download PDFInfo
- Publication number
- TWI300625B TWI300625B TW095117253A TW95117253A TWI300625B TW I300625 B TWI300625 B TW I300625B TW 095117253 A TW095117253 A TW 095117253A TW 95117253 A TW95117253 A TW 95117253A TW I300625 B TWI300625 B TW I300625B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- source
- semiconductor device
- drain
- device structure
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 22
- 238000012360 testing method Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 57
- 230000006866 deterioration Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
1300625 19658twf.doc/e 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種半導體元件，且特別是有關於一 種檢測用的半導體電晶體，可以與其他—般半導體元件的 製程相容，無須多增加製程步驟即可達成，至少可以簡便 偵測兀件内部各部位受到電性應力（dectrical後的劣 化情形。 【先前技術】 近年來，由於平面顯示器已逐漸普及並取代傳統的陰 極射線管螢幕，使得薄膜電晶體液晶顯示器（Thin Film
Transistor Liquid Crystal Display，TFT-LCD )相關產業有 很大的發展。其中擔任關鍵角色的薄膜電晶體的開發，亦 是當今最重要的課題之一。 如般所知’薄膜'電晶體的主動區(active region)並非 由單晶矽(single-crystal silicon)構成，而一般是由多晶矽 (polysilicon)或非晶石夕(amorphous silicon)所構成。因此有許 多的缺陷存在，許多的可靠度問題便因此而產生。所以如 何提升薄膜電晶體的可靠度，實是當務之急。 日日體的主動區’又稱為通道區（channel region)即是 在閘極結構下方的區域。傳統上，為了能得知通道區由於 長時間施加操作電壓而產生劣化的情形，會預先施加一組 /則试操作電壓給間極、源極與汲極，以對電晶體產生一電 性應力。在施加電性應力一段時間後，接著對電晶體作一 特性曲線的測量，以了解施加的電性應力對電晶體所產生 的特性變化。 1300625 19658twf.doc/e 然而，就傳統的偵測方式而言，除了需要多餘製程， 以製造出測試用的電晶體，且由於測試用的電晶結 構，僅能做整體的測量，而無法對通道區域的各部:做^ 測。如此的傳統偵測方式，可能會造成錯誤判斷。其中^ 能發生的情形之一，例如是通道區域的一部分已經劣化， 但是對於整體的量測而έ，可能僅出現些微偏差，而無法 顯示出劣化部分的情形。因此，傳統_測結果可.生 判斷錯誤。
【發明内容】 本發明提供-種半導體元件結構以及其製作方法，呈 有一特殊源/汲極的結構，可以藉由相當 瞭解元件的劣化情形，有助於提升元底的 ^發·供-種半導體元件結構包括—絕緣基板。一 通道層位_絕緣基板上。多铸 且從該通道層突出。其中該些_ ^於心緣基板上 蝌，夂一 乜滩層構成至少二個源/汲極 1源/汲極對’相對該通道層有不同的一延伸方 閘極層位於該閘極 向。一閘極介電層位於該通道層上。 介電層上 、及極發Γ—實施例，上述元件結構例如是該些源/ 雜對的至少其一的該延伸方向 其一的該延伸方向是在-二 戈乐方向與弟二方向垂直。 向是祕是該第一方 、盾的^長方向，而該第二方向是該通道層的 1300625 19658twf.doc/e 一橫向方向，且在該第二方向上至少有二個該些源/汲極 對0 根據本發明一實施例，上述元件結構例如是每一該此 源/汲極對的該延伸方向構成至少三個方向。
本發明又提供一種半導體元件的製造方法，包括提供 一絕緣基板。一圖案化導電層形成於該絕緣基板上，其中 該圖案化導電層包括一通道域以及多個突出區域。一閘極 結構層形成於該絕緣基板上方，且覆蓋該圖案化導電層的 邻刀，其中母一該些突出區域有一暴露區域。進行一摻 雜製程，至少將該圖案化導電層的該暴露區域摻雜，以^ 成多個源/汲極區域。 ^ 根據本發明-實施例，上述元件結構的製造方法例如 是該些源/汲極對的至少其一的該延伸方向是在一第一方 向，該些源/汲極對的至少另其一的該延伸方向是在一第二 方向。又例如第一方向與第二方向垂直。 一為讓本發明之上述和其他目的、特徵和優點能更明顯 易憧’下謂舉較佳實闕，並配合觸 明如下。 、、况 【實施方式】
明f出—種轉體元縣_及其製作方法。藉 特殊源她的結構，可以簡便的分析徹 底的目^树㈣倾形，有練射元件可纽之研t =明在通逼區域的周圍，設置有多個源/汲極。利用 ’、/、一個源、/汲極(S/D elecrode)形成一源/汲極對(S/D 1300625 19658twf.doc/e - electr〇de pair)，可以與閘極構成一薄膜電晶體，以進行對 • 通道區域在由二個源/汲極所延伸的方向，進行檢測或是施 加電性應力。以下舉一些實施例做為說明，但是本發明不 受限於所舉的實施例。 圖1A繪示依據本發明一實施例，半導體元件結構的 剖面示意圖。圖1B繪示依據本發明一實施例，半導體元 件結構的上視示意圖。參閱圖1A與圖1B，半導體元件的 _ 基本結構是一通道層102位於一基板1〇〇上。基板1〇〇是 絕緣基板，例如是氧化矽的絕緣基板。通道層1〇2例如是 多晶矽層。在通道層1〇2週圍有突出的部分1〇4，例如是 摻雜的二個源（Source，S)/汲(Drain，切極1〇4，構成一源 /汲極對。這裡要注意的是，通道層1〇2與源/汲極1〇4較 佳地可以是一單一結構層，可以在同一微影蝕刻製程 (photolithographic and etching processes)中被定義出來，其 在後續對製程的描述中可以看出。一閘極結構層，包括_ 閘極介電層106與一閘極層丨卯，形成於基板1〇〇上，且 覆盍通迢層102。閘極層1〇8與源/汲極1〇4例如可以在同 一摻雜製程(d_gprocess)中，進行摻質(d〇pant)的摻雜， 其例如是N型摻質或是p型摻質。 對於圖1B的結構，例如僅以二個源/汲極1〇4為例， 其因此相對於通道層102僅構成一個檢測方向，即是由二 個源/汲極104所延伸的方向，又稱為_縱長方向。然而， 延著縱長方向的通道層102的不同區域就無法摘測出來。 針對圖1B的結構，本發明更提出_改進的源/汲極結 1300625 19658twf.doc/e 構。圖2是根本發明另一實施例，半導體元件結 示意圖。參閲圖2’其延著-源級極對的剖面結構與、^ 相似。此結構在基板200上有一通道層2〇2。在瀆、" 的周緣包括也多個突出的區域，是多個播雜層，^ 源/汲極之用。較佳地，摻雜層2〇6a、2〇6b構成—呢= 對。摻雜層208a、208b。摻雜層210a、構成/在另二 Π赠。又，摻雜層212a、212b也構成在另—源/錄 對。接者、-·結構層204，包括一閉極介電層與間極 層，位於基板200上且覆蓋通道層2〇2。 當然，源/汲極對的構成不必如上述的安排，1 二個源/沒極構成一源/汲極對。一般而言，例如源/汲極施 與源/沒極210a也可構成-源/没極對，而同時源/沒極施& 與源/汲極210b也可構成另一源/汲極對。然而，依實際需 要偵測的考慮，較佳地例如可以安排使其分佈於二個方向。 由源/汲極206a與源/汲極2〇6b所延伸的方向例如稱為縱 長f向，而源/汲極208a與源/汲極208b所延伸的方向稱 為知、向方向。又例如，沿著縱長方向可將通道層2〇2分出 成個區域，分別增加在橫向方向的源/汲極21〇a與源/汲極 2_10b、源/;及極212a與源/；;及極212b，分別可對應偵測出不 同區域的劣化情形。當然，在縱長方向也可以設置有另一 源Λ及極對。這些都是依據本發明的一些實際設計變化，不 一一列舉。換句話說，源/汲極對的方向也可以例如包括三 個方向或更多方向。 其中，縱長方向例如是指施加電應力的方向。電應力 1300625 19658twf.doc/e 的產生例如是在閘極與源極之間施加一電厣、， 在汲極與源極之間施加一電壓差Vds。= 土是Vgs，同時 3地吐述電壓。而後可以取任二個 部分的特性。一些實際量測的結果，綠示於圖以=、 6A〜6D，將會於後面說明。以下先描述 ^ 體結構的製作流程的實施例。 』衣作上述丰導 圖3Α〜3C 4會示依據本發明實施例， =t# 2Γ 2_如是氧切的基板。
:二d二的形成製程例如是化學氣相沉積(-I 巧制r CVD)。接著，導電層201可利用微影餘 的=如圖2的結構，其在周緣例如有多個突出 的£域206a、206b、2〇8a、鳩、鳩、靡、⑽、遍。 其;te·’圖3B 一開極介電層與一間極層被依續形成於 ^入+厣’而再利用微影蝕刻製程將其定義成-間 閑極層3〇2。閑極介電層300與閘極層 承“ ^电層201上構成閘極結構層2〇4。閘極結構層204 電層2〇1，而沒有被覆蓋的部分即是預訂 便、、、貝要幵y成的多個源/汲極。 '义因C 摻雜製程(doping process) 304被進行， =將所導電型的摻雜質摻入閘極層m，同時也摻入導電 :2〇1被暴^的部分，以形成源/汲極206a、206b。另外導 覆蓋的區域做為電晶體的通道區域202，也就 10 1300625 19658twf.doc/( 由上述的製造方法所製造出的半導體元件結 用來間便偵測元件劣化。然而，要注意的是，此製造= 製作流程相容，因此不需要多餘的製程 ΡΤ衣W本發日㈣半導體元件結構，以供峨之用 此本發明也*會實質上增加f造成本。 依&相同的製造流程，也相依實際f要製造出不 女排的源/沒極。圖4緣示根本發明另一實施
視示意圖。於圖4中，在閑極結構4。= 例如疋由多晶梦形成的主動區域。在通道區的周 、、、有夕個源/汲極402。任取二個源/汲極皆可以構成一^ =操作’以量測各部位的導通電流，或是其他參數白^ ，發明提出的特殊的元件結構，可用於分析經過施加 電性應力後的元件，絲區内各部位的劣化情形，可觀客 出傳統可#度1測所不察之隱含資訊，不但可避免傳統量 測方式所造成的誤判，亦可供日後改善元件可靠度之結 設計做參考。 。 —ス下舉些偵測主動區内各部位的劣化情形的幾個 只例，可以看出本發明提供更有效的可靠度分析。 首先描述所施加的條件。請再參閱圖2，例如取源/ 汲極206a、206b做為施加電性應力的端點，在閘極層3〇2 施加琶塵Vg- 10V’同時汲極2〇6b施加一電壓vd二20V， 而源極206a則接地。又，於上述電壓持續施加1〇〇〇秒後 才钐止接著沿著源/；:及極2〇6a、206b所沿伸的縱向方向， 1300625 19658twf.doc/e 可例如为成源極端部、中間部、與及極端部做為分析測試。 源極鈿部可利用源/汲極208a與208b來量測，中間部可由 源/;及極210a與2l〇b來量測，極端部可由源/汲極212a與 212b來1測。在此實施例中，在縱向方向的源/汲極，僅 以一源/汲極對做為實例，但是不是唯一的方式。在考慮一 般，製，尺寸，通道區域202的橫向寬度以Ws表示，例 如疋5彳放米。又，通道區域2Q2的縱向長度以l表示，例 如是10微米。閘極的寬度&Wg表示，例如是7微米。源 極女而部與没極端部的區域在縱向方向的長度，例如都是1 Μ米。中間部的長度例如都是7微米。
圖5Α〜5D依據本發明實施例，當施加一電性應力後 的觀察特性曲線的變化。參閱圖5Α，其是利用源沒極 2〇6a、206b所量測的縱長方向的汲極導通電流t對％的 射生曲線，VG是閘極電壓。虛線代表沒有施加電性應力之 前的原始的半導體檢測元件的概鱗，實線代表施 性應力之後的半導體檢測元件的特性曲線。又，上曲 在沒極與源極之間的電壓差Vd4 3 v的條件下 = ，是VDS (U V的條件下。由！讀Vg^性曲線來看， v㈣.1 v的情形下，會有較明顯劣化的情形，對於v 的情形下，似乎沒有太大的變化。 D 然而’繼續檢測其他區域的1]3對％特性曲線的㉟ 化。圖5B是源極端部的量測結果。圖冗是中間旦= =果。圖5D技極端部的量測結果。在這三個： 性中，明顯地，中間部與沒極端部有明顯的劣化。特= 12 1300625 19658twf.doc/e 注思的是，圖5D與圖5A —起考慮時，不管V或 Vd-3V ’ >及極端部的劣化很嚴重，然而在圖5Α中並沒有 嘁現出來，特別是VD=3V的條件下，圖5Α的資料無法顯 示出汲極端部的劣化。但是由於本發明同時提供多個區域 的檢測，可以較準確偵測出劣化的區域。 上述劣化情形，可以分析出可能的原因。在靠近汲極 端206b的區域，其也稱為B1D區域是藉由源/汲極212a 與212b進行量測，如圖5D所示，例如由於次臨界 (sub threshold)及過臨界(above threshold)的電流皆大大的 降低，^以汲極端區域的多晶石夕内產生了深狀態咏叩s㈣ =尾狀悲(tail state)兩種缺陷。深狀態缺陷會造成增加漏電 流，且也是漏電流增加的主要原因之一，因此觀察到漏電 流的增加。接著觀察中間區域，其也稱為mM區域是藉 由源/及極210a與210b進行量測，如圖冗所示的特性， 會發現只有次臨界區域的電流有較明顯的增加，因此，可 =:間=部位僅有深狀態的產生。而靠近源極端 、-或，其也稱為B1S區域是藉由源/汲極2〇8a盘 其特性如圖沾所示為次臨界電流上升、，‘ 电級下卩牛，因此可知到接近源極端會有電洞捕 t—Pmg)的情形。透過三個區塊的細部分 ：： 元件的多晶石夕主動區的劣化情形，仏瞭 些貧訊著手元件可靠度的改善。 叫艮據沒 又，從另一種量測條件可更加瞭解本 結構對於瓣元件以他鮮度的效果。將^力的^ 13 1300625 19658twf.doc/e 改為Vg=6V、Vd=12V、Vs=0V，且施加1000秒的電應力。 之後里測縱向與橫向的導通特性可得到圖6A〜6D之結 果。圖6A是沿著源/汲極2〇6a、206b的縱長方向的導通電 流。圖6B〜6D與圖5B〜5D顗似，是沿著縱長方向，分成 二個區域所量測的橫向導通電流。於圖6A的結果，不論 -人L界、過臨界與漏電流皆無明顯的改變。 然而觀察三個區域(BIS、B1M、BID)的橫向導通特 性，則會發現多晶矽實際上是有如圖0B〜6D的劣化情形。 圖6B與圖應源極端(Bls)及甲間區(B1M)的特性並沒 有劣化，但是圖6D顯示出在汲極端(Bm)的特性中，次陟 f與餘和電流下降。這表示汲極端的多㈣仍有一定_ fe產生而如果儘里測圖6A的結果，無法有效察覺到缺 陷的產生，S而會造成誤判，認為元件沒有受職力導致 =的情形。若此元件在長時間的使用下便會有元件驅動 電於預期’使得應用在顯示器的驅動上或是放大器 上皆會產生不正常的操作。 以在做可靠度測試時，本發明提出上述的结構，可 以運到扣確的分析，可以有效 k升產-可罪度，以及其他可能的測試與應用。 又’圖5A〜5D與圖6A〜6D的 用的實例。所要量測的參數:：疋:二應 上，不伽於上述的應用。應用在各種•要的測試 雖然本發明已以較佳實施例揭露如上，料並非用以 14 1300625 19658twf.doc/e * 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 • 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1A繪示依據本發明一實施例，半導體元件結構的 剖面示意圖。 圖1B繪不依據本發明一貫施例’半導體元件結構的 上視示意圖。 • 圖2繪示根本發明另一實施例，半導體元件結構的上 視不意圖。 圖3A〜3C繪示依據本發明實施例，製作如圖2的半 導體元件的流程不意剖面圖。 圖4繪示根本發明另一實施例，半導體元件結構的上 視不意圖。 圖5A〜5D依據本發明實施例，當施加一電性應力後 的觀察特性曲線的變化。 φ 圖6A〜6D依據本發明實施例，當施加一電性應力後 的觀察特性曲線的變化。 【主要元件符號說明】 100 絕緣基板 102 通道層 104 源/;及極 106 閘極介電層 108 閘極層 15 1300625 19658twf.doc/e 200 : 絕緣基板 202 : 通道層 201 :導電層 204 :閘極結構層 206a、206b :摻雜層 208a、208b :摻雜層 210a、210b :摻雜層 212a > 212b :摻雜層 300 :閘極介電層 302 :閘極層 304 :摻雜製程 400 :閘極結構 402 :源/汲極
16
Claims (1)
1300625 19658twf.doc/e 十、申請專利範圍·· h 一種半導體細結構， 一絕緣基板； -通道層’位於該絕緣 多個摻雜層，位於該絕二； 其中該些摻雜層構成至少二f基板上且從該通道層突出， 極對’相對該通道層有不^ 極對’每—該些源/没
-鬧極介電層，位於該通：=及 一鬧極層，位於該_介電;上 2·如申請專利範圍第 $此、^ )其一的該延伸方向是在一第一方 二〜勒及極對的至少另其1該延伸方向是在一第二 万向。 3·如申晴專利範圍第2項所述之半導體元件結構，其 中該第-方向與該第二方向垂直。 二如申請專利範圍第2項所述之半導體元件結構，其 广該第一方向是該通道層的一縱長方向，而該第二方向是 該通逞層的一橫向方向，且在該第二方向上至少有二個該 些源/汲極對。 5·如申請專利範圍第1項所述之半導體元件結構，其 中母一 4些源/汲極對的該延伸方向構成至少三個方向。 6·如申请專利範圍第1項所述之半導體元件結構，其 中每一該些源/汲極對以及該閘極層構成一測試薄膜電晶 17 doc/e 7. 如申請專利範圍第1項所述之半導體元件結構，其 • 中該絕緣基板包括氧化矽基板。 8. 如申請專利範圍第1項所述之半導體元件結構，其 中該通道層與該些摻雜層是一單一結構層，其中該單一結 構層有被摻雜的多個部分就是該些摻雜層。 9. 如申請專利範圍第8項所述之半導體元件結構，其 中該單一結構層包括一多晶矽或一非晶矽層。 10. 如申請專利範圍第1項所述之半導體元件結構， ® 其中該閘極層包括一多晶石夕或一非晶石夕層。 11. 一種半導體元件的製造方法，包括： 提供一絕緣基板； 形成一圖案化導電層於該絕緣基板上，其中該圖案化 導電層包括一通道域以及多個突出區域； 形成一閘極結構層於該絕緣基板上方，且覆蓋該圖案 化導電層的一部分，其中每一該些突出區域有一暴露區域; 以及 Φ 進行一掺雜製程，至少將該圖案化導電層的該暴露區 域摻雜，以形成多個源/没極區域。 12. 如申請專利範圍第11項所述之半導體元件的製 造方法，其中該些源/汲極區域形成多個源/汲極對，該些 源/汲極對的至少其一延伸在一第一方向，以及至少另其一 延伸在一第二方向。 13. 如申請專利範圍第12項所述之半導體元件的製 造方法，其中該第一方向與該第二方向垂直。 18
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095117253A TWI300625B (en) | 2006-05-16 | 2006-05-16 | Structure of semiconductor device and fabrication method |
| US11/470,627 US7504694B2 (en) | 2006-05-16 | 2006-09-07 | Structure of semiconductor device |
| KR1020060093210A KR100798657B1 (ko) | 2006-05-16 | 2006-09-26 | 반도체 장치의 구조 및 그 제조 방법 |
| US12/353,236 US7972912B2 (en) | 2006-05-16 | 2009-01-13 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095117253A TWI300625B (en) | 2006-05-16 | 2006-05-16 | Structure of semiconductor device and fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200744209A TW200744209A (en) | 2007-12-01 |
| TWI300625B true TWI300625B (en) | 2008-09-01 |
Family
ID=38711242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095117253A TWI300625B (en) | 2006-05-16 | 2006-05-16 | Structure of semiconductor device and fabrication method |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7504694B2 (zh) |
| KR (1) | KR100798657B1 (zh) |
| TW (1) | TWI300625B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI668870B (zh) * | 2016-12-15 | 2019-08-11 | 財團法人工業技術研究院 | 電晶體裝置 |
| US10586486B2 (en) | 2012-09-14 | 2020-03-10 | Universal Display Corporation | Lifetime OLED display |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5414161B2 (ja) | 2007-08-10 | 2014-02-12 | キヤノン株式会社 | 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法 |
| JP2015023161A (ja) * | 2013-07-19 | 2015-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子機器 |
| KR102287058B1 (ko) * | 2013-12-06 | 2021-08-05 | 엘지디스플레이 주식회사 | 박막 트랜지스터를 포함하는 어레이 기판 및 이의 제조 방법 |
| CN104576761B (zh) * | 2015-02-06 | 2018-05-08 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11177102A (ja) * | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000012869A (ja) | 1998-06-24 | 2000-01-14 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びそれを用いた表示装置 |
| TW577179B (en) * | 2001-10-09 | 2004-02-21 | Semiconductor Energy Lab | Switching element, display device, light emitting device using the switching element, and semiconductor device |
| KR100909053B1 (ko) * | 2002-12-31 | 2009-07-23 | 엘지디스플레이 주식회사 | 박막 트랜지스터 |
| KR100469624B1 (ko) * | 2003-03-18 | 2005-02-02 | 네오폴리((주)) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치 |
| JP4221314B2 (ja) | 2004-02-10 | 2009-02-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| KR100658288B1 (ko) * | 2004-06-25 | 2006-12-14 | 삼성에스디아이 주식회사 | 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 |
| US7393733B2 (en) * | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
-
2006
- 2006-05-16 TW TW095117253A patent/TWI300625B/zh not_active IP Right Cessation
- 2006-09-07 US US11/470,627 patent/US7504694B2/en not_active Expired - Fee Related
- 2006-09-26 KR KR1020060093210A patent/KR100798657B1/ko not_active IP Right Cessation
-
2009
- 2009-01-13 US US12/353,236 patent/US7972912B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10586486B2 (en) | 2012-09-14 | 2020-03-10 | Universal Display Corporation | Lifetime OLED display |
| TWI668870B (zh) * | 2016-12-15 | 2019-08-11 | 財團法人工業技術研究院 | 電晶體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100798657B1 (ko) | 2008-01-28 |
| TW200744209A (en) | 2007-12-01 |
| US20090130804A1 (en) | 2009-05-21 |
| US20070267697A1 (en) | 2007-11-22 |
| US7972912B2 (en) | 2011-07-05 |
| KR20070111299A (ko) | 2007-11-21 |
| US7504694B2 (en) | 2009-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI300625B (en) | Structure of semiconductor device and fabrication method | |
| CN108155194A (zh) | 显示装置 | |
| CN104425513B (zh) | 可编程存储器 | |
| CN105765720B (zh) | 半导体装置 | |
| JP2010191107A (ja) | 液晶表示装置及びその製造方法 | |
| JP2006310636A (ja) | 薄膜トランジスタ | |
| US8293606B2 (en) | Body tie test structure for accurate body effect measurement | |
| CN104134672B (zh) | 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置 | |
| WO2014146349A1 (zh) | 阵列基板及显示装置 | |
| JPH10233511A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| TWI447916B (zh) | 顯示裝置 | |
| JP5250832B2 (ja) | アクティブマトリクス駆動表示装置 | |
| KR101428115B1 (ko) | 박막 트랜지스터 어레이를 위한 전기 바이어스 스트레스를 사용한 어레이 시험 방법 | |
| CN106771726A (zh) | 测试组件及其监控显示面板电性特性的方法、显示面板 | |
| US20100096645A1 (en) | Display device and manufacturing method thereof | |
| CN107482065A (zh) | 一种薄膜晶体管制作方法、薄膜晶体管及背板、显示设备 | |
| TWI332589B (en) | Pixel structure and mehtod for fabricating the same and detecting and repair defect of the same | |
| CN105720093A (zh) | 薄膜晶体管及其制造方法 | |
| JPH098314A (ja) | 薄膜トランジスタ | |
| JP4848947B2 (ja) | 半導体基板の評価方法および半導体基板評価用素子 | |
| JP4138357B2 (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
| JP2008192715A (ja) | 表示装置およびその製造方法 | |
| EP2450954A1 (en) | Architecture of analog buffer circuit | |
| CN211428122U (zh) | 检测结构、阵列基板及显示装置 | |
| US8319225B2 (en) | Display device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |