TWI298540B - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- TWI298540B TWI298540B TW095114687A TW95114687A TWI298540B TW I298540 B TWI298540 B TW I298540B TW 095114687 A TW095114687 A TW 095114687A TW 95114687 A TW95114687 A TW 95114687A TW I298540 B TWI298540 B TW I298540B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- germanium substrate
- oxide film
- gate
- semiconductor germanium
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 169
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims description 115
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 93
- 229910052732 germanium Inorganic materials 0.000 claims description 90
- 238000012937 correction Methods 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 38
- 239000013078 crystal Substances 0.000 description 37
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 13
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 13
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 13
- 239000007789 gas Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 238000002109 crystal growth method Methods 0.000 description 3
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004576 sand Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- IXADHCVQNVXURI-UHFFFAOYSA-N 1,1-dichlorodecane Chemical compound CCCCCCCCCC(Cl)Cl IXADHCVQNVXURI-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001347 Stellite Inorganic materials 0.000 description 1
- 239000012620 biological material Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- AHICWQREWHDHHF-UHFFFAOYSA-N chromium;cobalt;iron;manganese;methane;molybdenum;nickel;silicon;tungsten Chemical compound C.[Si].[Cr].[Mn].[Fe].[Co].[Ni].[Mo].[W] AHICWQREWHDHHF-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
1298540 2013年3月7目 串請誤譯訂正附帶申請更ΐ 之訂正後更正替換頁 前的結構係以蝕刻製程自包括半導體矽基板1、個別裝置於半導體矽基板1 上之閘極導線2、覆蓋含有閘極導線2的半導體矽基板之氮化矽膜與類似物 的多層結構中移除多餘之氮化矽膜而製成。 【0006】此外，半導體矽基板具有DRAM運作需要之雜質擴散結構 3、氧化膜4以及以已知方式裝配之類似物。 【0007】如第2圖所示，可視為每一代表架高源極結構 '架高汲極結 構與類似物之架高結構501係於半導體矽基板表面與閘極導線之氮化砂膜 的側壁所形成之區域上完成選擇性晶膜生長操作而得。 【0008】然而，當確實完成選擇性晶膜生長法時，有時未能得到架高 結構501，此即產生如第2圖所示之理想架高源極結構、架高汲極結構與類 似物，以及在配置於半導體矽基板上之STI的末端中產生朝(ill)和(311)方向 傾斜之稱為琢面的傾斜面’此將配合第3圖之範例與第3圖中相對於琢面之 傾斜部份6來說明。 【0009】琢面的產生導致下述問題。 【0010】換言之，於如上述第3圖所示之半導體矽基板1上完成如植入 不同離子與類似物之操作中，離子在深度方面之分布情況會因有無琢面產 生的部份而變化，因此，難於控制植入不同離子於半導體矽基板中之狀態。 【0011】第4圖概要地標示出接點7分別配置於代表架高源極結構、架 高汲極結構與類似物之架高結構501與5〇2上的狀態，此外，於第4圖中，並 未繪示出配置環繞接點7之氧化膜。 【0012】如第4圖所示’當架高結構5〇1與502形成且然後鎢接點7或類 2 1298540 2013年3月7日 申請誤譯訂正附帶申請更正 之訂正^ΙΕΙΕ替換頁 似物配置於架高結構上時，架高結構與接點7間之接觸區域隨每—接點7而 不同，並導致接點間之電阻差異。 ° • 【0013】而且，除接觸區域變動之外，由接點7的底部至半導體矽基 板1之距離隨每一接點7而變動，且由於此變動，可能造成了雜質由半導體 矽基板上之接點洩漏的問題。 【0014】由於導因於琢面的因素，使得存在最終半導體裝置效能不穩 定的問題。 【〇〇15】由於琢面的產生許多問題，於是當設計外形時，便建議形成 具兩種類型氧化膜之閘極導線的側壁(參見日本專利第2000 _ 49348號）。 【發明内容】 【0016】然而，於抑制沿閘極導線與類似物之側壁外形出現琢面的方 法中’當製造精細半導體裝置結構時，這些方法變得複雜，更進一步，存 在有當琢面確實形成時，這些方法於已產生之琢面上便不適用的問題。 【0017】本發明之目的為揭露即使出現琢面仍具有穩定效能之半導 體裝置以及製造此類半導體裝置的方法》 【0018】換言之，本發明揭露： - [1] 一半導體裝置包括： (1) 配置於半導體矽基板上之既定位置的氧化膜； (2) 配置於半導體矽基板上之閘極導線；及 (3) 至少一結構(此後，通稱為“架高濾/汲極結構”），選自：一架高源極 結構，其被提供在由氧化膜以及位於半導體矽基板上用以接觸閘極導線側 3 1298540 2013年3月7曰 申請誤譯訂正附帶申請拉 之訂正後IOE替換頁 壁之閘極導線所定義之既定位置；及一汲極突出結構，其被提供在由氧化膜 以及位^半導體矽基板上用以接觸閘極導線側壁之閘極導線所定義之既定 位置，當半導體矽基板上之架高源/汲極結構的上端部份外形沿垂直於半導 體矽基板之方向之垂直投射圖案實質上係與由氧化膜以及半導體矽基板上 之閘極導線所定義之既定外形一致，且至少一沿平行於半導體矽基板平面 之半導體矽基板上之架高源/汲極結構之截面的垂直投射圖案在沿垂直於半 導體矽基板之方向是大於由氧化膜與半導體矽基板上之閘極導線定義之既 定外形。 【0019】此外，本發明揭露： [2]上述項目[1]中所描述之半導體裝置，其中半導體矽基板具有至少一雜質 擴散結構， 氧化膜為二氧化砂膜， 閘極導線之側壁由氮化砍膜構成，以及 半導體裝置為動態隨機存取記憶體。 【〇〇2〇】[3]製造半導體裝置之方法，包括下述步驟： ⑴於半導體矽基板中配置雜質擴散結構與元件絕緣區域； (2) 於半導體矽基板上配置閘極導線；以及 (3) 以選擇性晶膜生長法增大半導體晶體而突出來與半導體矽基板上之 閘極導線接觸， 其中增大突出半導體晶體之步驟係於至少二或多種溫度標準與二或多 種壓力標準之一的條件下完成。 1298540 . 2013年3月7日 串請誤譯訂正附帶串請更正 之訂正頁 【0021】並且，本發明揭露： [4]製造上述項目[3]中所描述之半導體裝置之方法，其中至少二或多種溫度 標準與二或多種壓力標準的條件係至少為下述項目⑻至(c)中之一： (a) 於1至100托爾之壓力範圍中的定壓下，第一溫度條件為介於830至 900°C之間，而第二溫度條件為介於780至820°C之間；
(b) 於780至900°C之溫度範圍中的定溫下，第一壓力條件為介於1至10 托爾之間，而第二壓力條件為介於20至100托爾之間；以及 (c) 第一溫度與壓力條件分別為介於830至900°C之間與介於1至10托爾 之間，而第二溫度與壓力條件分別為介於780至820°C之間與介於20至100托 爾之間。 【0022】再者，本發明亦揭露： [5]製造上述項目[3]或[4]中所描述之半導體裝置之方法，其中於選擇性晶膜 生長法中所採用之氣體為二氯矽烷(SiH2Cl2)與氯化氫(HC1)之混合氣體。 【0023】依據本發明，例如，如第8圖所示，可以提供配置架高源/ 汲極結構之半導體裝置，如範例所示的架高源/汲極結構503與506皆具有實 質上與由氧化膜及閘極導線定義之部分8之外形一致之上端部分之外形 504，因此而可提供具有穩定效能之半導體裝置。 【0024】為讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下： 【圖式簡單說明】 5 【0025】 1298540 2013年3月7日 申請誤譯訂正附帶申請更芷 之訂正後軍正替換頁 第1圖係為半導體裝置形成架高源/汲極結構前之部分結構概要剖面圖； 第2圖係為半導體裝置上配置理想架高源/汲極結構之部分結構概要剖 面圖； 第3圖係為於架高源/汲極結構中產生琢面之半導體裝置之部分結構概 要剖面圖； 第4圖係為於具琢面之架高源/汲極結構中產生接點之半導體裝置之部 分結構概要剖面圖； 第5圖係為由半導體矽基板上方俯視，所見形成架高源/汲極結構前之主 要部份結構之平面圖； 第6圖係為第5圖中沿長短折線a—a之概要剖面圖； 第7圖係為第5圖中沿長短折線b - b之概要剖面圖； 第8圖係為於第6圖所示之在以氧化膜及閘極導線定義之半導體矽基板 上完成選捧['生晶膜生長法所得之架高源/汲極結構的主要部份之概要剖面 国· 圖， 第9圖係為配置雜質擴散結構與氧化膜之半導體矽基板的主要部份之 概要剖面圖(範例1); 第10圖係為於配置閘極導線之半導體矽基板中，沿垂直於閘極導線之 方向的主要部份之概要剖面圖(範例1); 第11圖係為具架高源/汲極結構之半導體矽基板的主要部份之概要剖面 圖(範例1與2); 第12圖係為具架高源/汲極結構之半導體矽基板的主要部份之概要剖面 1298540 2013年3月7日 . 申請誤譯訂正附帶申請更正 之訂正錄頁 圖(對照範例1);以及 第13圖係為具架高源/汲極結構之半導體矽基板的主要部份之概要剖面 圖(對照範例2)。 [實施方式]
【0026】以下將配合伴隨之圖示詳細描述本發明之較佳實施例。 【0027】第5圖為由半導體矽基板上方俯視，所見形成架高源/汲極結 構前之主要部份結構的平面圖。 【0028】於第5圖中，黑線表示閘極導線2，閘極導線2下之矩形部份 為半導體矽基板表面之暴露部份8，而其他部分為除半導體矽基板表面之閘 極導線2與暴露部份8外的STI之氧化膜4或類似物。 【0029】透過第5圖可見，閘極導線2與半導體矽基板表面之暴露部份 8成歪斜排列，如同第5圖所示之方位，半導體矽基板表面之暴露部份8可與 閘極導線2成任意角度歪斜構成。 · 【0030】本發明所採用之半導體矽基板並無特別定義，且可使用半導 體常用之矽基板，此類半導體矽基板為已知且可購得的。 【0031】本發明所採用之半導體矽基板必需於既定位置具有氧化膜。 【0032】第6圖為第5圖中沿長短折fc-a之概要剖面圖。 【〇〇33】如第6圖所示，半導體矽基板配置有如LDD或類似物之雜質 擴散結構3，如ST域類似物之之氧化膜4等。 【0034】氧化膜之具體範例包括二氧化矽及類似物。 【0035】於本發明中，所採用之半導體矽基板上必需配置閘極導線。 7 1298540 2013年3月7日 申請誤譯訂正附帶甲請更正 之訂lE^JtE替換頁 【0036】第7圖為第5圖中沿長短折線b—b之概要剖面圖。 【0037】如第7圖所示，本發明所採用之閘極導線包括由多晶體半導 體204與金屬構成之閘極電極，或由多晶體半導體2〇4與金屬砂化物2〇2構成 之閘極電極，側琴201 ,閘極氧化膜2〇5，接點(未表示出)以及類似物。 【0038】本發明之閘極導線以絕緣膜隔離，且絕緣膜之範例包括氮化 矽與類似物。. 【0039】於第7圖所示之閘極導線中，如氮化砂或類似物之絕緣膜配 置於側壁201與上層結構203上。 【0040】本發明之半導體裝置必需於半導體砍基板上具有架高源/汲 極結構。 【0041】於第6圖中之LDD 3的上表面部分8，並無特別配置保護膜或 類似物，且因此暴露出半導體矽基板之部分表面。·. 【0042】如第8圖所示，本發明之半導體裝置所採用的架高源/汲極結 構係於如第6圖所示之LDD之上表面部分8上完成選擇性晶膜生長運作而製 成。 【0043】相對於由氧化膜4定義之既定位置的LDD 3之上表面部分8 與半導體矽基板上之閘極導線2皆表示於第5圖中。 【0044】如第8圖所示，本發明所採用之半導體矽基板上之架高源/ 汲極結構503的上端部份外形504之垂直投射圖案沿垂直於半導體矽基板之 方向實質上係與由相對應氧化膜以及半導體矽基板上之閘極導線所定義之 既定外形一致。 1298540 2013年3月7日 申請誤譯訂正附帶申請更正 之訂正錢正替換頁 [0045】以第5圖來說明，既定外形為由氧化膜4與間極導線2所圍繞 之以8所標明之區域外形。 【0046】架商源/汲極結構506與前述相同。 【_7】同時，甚至於製造架高源/汲極結構的過程中出現琢面時亦 可以提供具穩定效能之半導體。 【0048】於本發明中，架高源/汲極結構内，至少一沿平行於半導體 矽基板1平面之半導體矽基板上之架高源/汲極結構之截面的垂直投射圖案 在沿垂直於半導體矽基板之方向是大於由相對應氧化膜與半導體矽基板上 之閘極導線定義之既定外形。 【0049】如第8圖所示，以於架高源/汲極結構503之中央部分延伸配 置結構505，便可製得具含既定外形504之上端部分之架高源/汲極結構503， 且因此可提供具穩定效能之半導體。 【0050】以下將描述製造本發明之半導體裝置的方法。 【0051】製造本發明之半導體裝置的方法需包括於半導體矽基板中 配置雜質擴散結構與元件絕緣區域之步驟(1)。 【0052】於本:發明之製造方法中所採用的半導體矽基板並無特別定 義，且可使用半導體常用之矽基板，此類半導體矽基板為已知且可購得的。 【0053】配置雜質擴散結構與元件絕緣區域之步驟(1)並無特別定 義，只要此方法係用於以半導體矽基板常用之前處理製程處理過之半導體 矽基板上即可。 【0054】就於半導體矽基板中配置雜質擴散結構的步驟而言，具體範 9 1298540 2013年3月7曰 申請誤譯訂正附帶申請更正 之訂正Μ正替換頁 例為CVD(化學氣相沉積)的步驟，離子植入(ion implantation)與類似步驟， 這些步驟中可為單一步驟或二或多個步驟組合而完成。 【0〇55】另外，於半導體矽基板中配置元件絕緣區域的步驟係於半導 體晶圓上完成，而此一步驟之具體範例包括清洗、氧化、照相平板印刷、 乾蝕刻、CMP與類似程序，這些步驟中可為單一步驟或二或多個步驟組合 而完成。 【0056】再者，製造本發明之半導體裝置的方法須包括於半導體矽基 板上配置閘極導線之步驟(2)。 【0〇57】閘極導線由字元線構成，且可以一般執行方法製造。 【0058】本發明所採用之閘極導線以絕緣膜隔離，就特性而論，絕緣 膜之材質最好為氮化矽。 【0059】此外，製造本發明之半導體裝置的方法需包括以選擇性晶膜 生長法增大半導體晶體而架高來與半導體矽基板上之閜極導線接觸。 【0060】增大半導體晶體而架高之步驟係以選擇性晶膜生長法來完 成，就選擇性晶膜生長法而言，具體範例為於半導體矽基板上以作用氣體 成分來增大半導體晶體且同時以其他氣體成分蝕刻半導體晶體之方法，以 及類似方法。 【0061】就增大半導體晶體之氣體成分而言，當以矽晶圓製造半導體 矽基板時，具體範例為採用矽烷(SiHO、二氯砂烷(SiH2Cl2)與類似物，就操 作特性而論，二氯矽烷(SiHaCb)為所採用以增大半導體晶體之氣體成分的較 佳選擇0 10 1298540 2013年3月7曰 申請誤譯訂正附帶申請更正 之訂正後更正替換頁 【0062】就触刻半導體晶體之氣體成分而言，當以矽晶圓製造半導體 矽基板時，具體範例為如氟化氫(HF)、氯化氫(HC1)與類似物之含鹵素化合 物，就操作特性而論，氯化氫(HC1)為所採用以蝕刻半導體晶體之氣體成分 的較佳選擇。 【0063】就作用於半導體矽基板之氣體成分間的體積比例而言，增大 半導體晶體之氣體成分對餓刻半導體晶體之氣體成分之比例最好為介於
10 : 1至10 : 8之間。 【0064】選擇性晶膜生長法必需於至少二或多種溫度標準與二或多 種壓力標準之一的條件下完成。 【0065】就選擇性晶膜生長法而言，需以至少二或多種溫度標準與二 或多種壓力標準之一的條件下完成，具體範例描述如下，例如， ⑻於1至100托爾之壓力範圍中的定壓下，完成選擇性晶膜生長法之第 —溫度條件為介於830至900°C之間，而完成選擇性晶膜生長法之第二溫度 條件為介於780至820°C之間； (b) 於780至900°C之溫度範圍中的定溫下，完成選擇性晶膜生長法之第 一壓力條件為介於Γ至1〇托爾之間，而完成選擇性晶膜生長法之第二壓力條 件為介於20至100托爾之間；以及 (c) 完成選擇性晶膜生長法之第一溫度與壓力條件分別為介於830至900 °C之間與介於1至10托爾之間，而完成選擇性晶膜生長法之第二溫度與壓力 條件分別為介於780至820°C之間與介於20至100托爾之間。 【0066】可以採用單一條件或⑷至(c)中之二或多種條件的組合及類 11 1298540 2013年3月7日 申請誤譯訂正附帶申請更正 之訂正後更正替換頁 似條件。 【0067】就上述項目(a)或(c)中所提及之第一溫度條件而言，首先菸 介於830至900°C之間完成選擇性晶膜生長法，可主要於縱向施行選擇'注晶 膜生長法。 【0068】此外，就上述項目(b)或(c)中所提及之第一壓力條件而言， 首先於介於1至10托爾之間完成選擇性晶膜生長法，可主要於縱向施行選擇 性晶膜生長法。 【0069】而且，就上述項目⑻或(c)中所提及之第二墙度條件而言， 於介於780至820°C之間完成選擇性晶膜生長法，可主要於橫向施行選擇性 晶膜生長法。 【0070】再者，就上述項目(b)或(c)中所提及之第二壓力條件而言， 於介於*20至100托爾之間完成選擇性晶膜生長法’可主要於橫向施行選擇性 晶膜生長法。 【0071】於上述項目⑻中，最佳狀態是壓力為介於5至30托爾之間，
' 第一溫度條件為介於840至870°C之間，且第二溫度條件為介於790至810°C 之間。 【〇〇72】於上述項目⑼中，最佳狀態是溫度為介於800至870°C之 間，第一壓力條件為介於3至8托爾之間，且第二壓力條件為介於25至30托 爾之間。 【0073】於上述項目(c)中，最佳完成選擇性晶膜生長法之狀態是第 一溫度與壓力分別為介於840至870°C之間與介於3至8托爾之間，且完成選 12 1298540 2013年3月7曰 申請誤譯訂正附帶申請MIE 之訂正後更正替換頁 擇性晶膜生長法之第二溫度與壓力分別為介於79〇至81〇°C之間與介於25至 30托爾之間。 【0074】依據此方法，如第8圖所示，可製造如^^ 3之上表面部份8 的外形與架高源/汲極結構503之上端部份的外形5〇4實質上一致之架高源/ 汲極結構。 【〇〇75】架高源/汲極結構506與前述相同。
【0076】將配置所製得之架高源/汲極結構的半導體矽基板進行適當 已知之如晶圓處理製程、導線製程、組裝製程與類似製程，便可製成如 DRAM(動態隨機存取記憶體)與類似物之半導體裝置。 【0077】本發明之半導體裝置可依此製造方法製得。 【0078】以下將配合範例更具體說明本發明，但本發明並不侷限於這 些範例。 [範例1] 【0079】如第9圖所示’雜質擴散結構3之LDD與氧化膜4之STI配置 於半導體矽基板1中。 【0080】閘極導線之基本結構配置於矽晶圓上，且所有閘極導線以氮 化矽覆蓋。 【0081】然後’如第1〇圖所示’以蝕刻移除氮化矽之不必要部分，且 於半導體砂基板1形成閘極導線2，此外，第丨嗰為沿垂直於閘極導線2之導 線方向的綱要性剖面圖。 【0082】其次，如第1〇圖所示，於半導體矽基板表面之暴露部分8上 13 1298540 2013年3月7曰 申請誤譯訂正附帶申請更正 之訂正後更正替換頁 完成選擇性晶膜生長法’且如第11圖所示，於半導體矽基板表面之暴露部 分8上完成架高源極結構506與突起汲極結構5〇7。 【_3】此外，第1〇圖所示之砂晶圓表面的每一暴露部分8係以石夕晶 圓上之氧化膜4與閘極導線2定義。 【0084】選擇性晶膜生長法於下述條件中完成，換言之，就第一步驟 而言’於850°C之溫度與15托爾之壓力的條件下，採用流速為2〇〇毫升/分鐘 之二氯矽烷(SfflbCh)與流速為12〇毫升/分鐘之氯化氫(HCi)於半導體矽基板 1表面之暴露部分8上完成選擇性晶膜生長，藉由操作第一步驟，於半導體 矽基板之暴露部分8上可構成矽高度為50奈米之架高結構。 【_5】然後，就第二步驟而言，於80(TC之溫度與15托爾之壓力的 條件下’採用流速為200毫升/分鐘之二氯矽烷(SiH2Cl2)與流速為80毫升/分鐘 之氯化氫(HC1)完成選擇性晶膜生長，藉由操作第二步驟，於矽高度為5〇奈 米之架高結構上更進一步堆積20奈米的矽。 【0086】於選擇性晶膜生長法中經由第一步驟及第二步驟便可得架 高源極結構506與架高汲極結構507，且如第11圖所示，高度為70奈;米並於 水平方向延伸約20至25奈米。 【0087】關於每一架高源極結構506與架高汲極結構507之上端部分 的外形，半導體矽基板上之外形的垂直投射圖案沿垂直於半導體矽基板之 方向實質上係與半導體矽晶圓表面之暴露部分8—致。 【0088】另外，此範例中，沿第11圖之長短折線c-c的剖面區域較# 導體矽基板表面之暴露部分8的外形大。 1298540 .2013年3月7曰 申請誤譯訂正附帶申請更正 之訂正後更正替換頁 【0089】於所得之配置有架高源極結構506與架高汲極結構507之矽 晶圓上完成如晶圓處理製程、導線製程、組裝製程與類似製程之已知製程 便^JMfDRAM，所得之DRAM的特性隨產品變動不大。 [範例2]
【0090】以除於第一步驟中之溫度條件與壓力條件分別為850。(：與5 托爾’以及於第二步驟中之溫度條件與壓力條件分別為85CTC與25托爾之 外’操作完成和範例1中相同之步驟，如此與範例1相同，如第丨丨圖所示， 可製得具有架高源極結構506與架高汲極結構507之DRAM，所得之DRAM 的特性隨產品變動不大。 [對照範例1] 【0091】以除於第一步驟中之溫度條件與壓力條件分別為85(TC與15 托爾，以及二氯矽烷(SiH2Cl2)與氯化氫(HC1)之流速分別為200毫升/分鐘與 120毫升/分鐘之外，操作完成和範例1中相同之步驟，並且省略第二步驟。 【0092】如第12圖所示，製得具有架高源極結構508與架高汲極結構 509之DRAM。 【0093】如第12圖所示，長短折線d-d間之距離小於長短折線e—e 間之距離。 【0094】所得之DRAM的特性隨產品變動頗大。 [對照範例2] 【_5】以除於第一步驟中之溫度條件與壓力條件分別為8〇〇。〇與15 托爾，以及二氯砂院(SiH2Cl2)轉氯化氫(HC1)之流速分別為200毫升/分鐘與 15 1298540 2013年3月7曰 申請誤譯訂正附帶申請更正 之訂正後更正替換頁 80毫升/分鐘之外’操作完成和範例1中相同之步驟，並且省略第二步驟。 【0096】如第13圖所示，製得具有架高源極結構51〇與架高汲極結構 511之DRAM ’但如第13圖所示，因超出氧化膜4部分之架高結構相互接觸 使得所得結果不穩定。 【0097】本發明並不受限於上述實施例，且可於不脫離本發明之精神 和範圍內，做適當之修正與潤飾。 【0098】本發明係以20〇5年4月25日發表之日本專利第2005 _ 125921 號為基礎，其中所有内容特別併入本發明中以為參考。 【〇〇99】雖然本發明已以實施例揭露如上，然其並非用以定義本發 明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動 與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 【符號說明】 1半導體矽基板 2閘極導線 3雜質擴散結構 4氧化膜 6傾斜接點 7接點 8暴露部分 201側壁 202金屬矽化物 1298540 2013年3月7日 申請誤譯訂正附帶申請更正 之訂正後IOE難頁 203上層結構 204多晶體半導體 205閘極氧化膜
501架高結構 502架高結構 504外形 505延伸配置結構 506架高源極結構 507架高汲極結構 508架高源極結構 509架高汲極結構 510架高源極結構 511架高汲極結構 ·； 【生物材料寄存】 國內寄存資訊【請依寄存機構、日期、號碼順序註記】 國外寄存資訊【請依寄存國家、機構、日期、號碼順序註記】 【序列表】（請換頁單獨記載) 17 1298540 ※申請案號 明摘要 2013年3月7曰 申請誤譯訂正附帶丰請更正 之訂正後ΚΕ雛頁 ※申請曰：97公《IPC分類
K〇/Lf^lL 【發明名稱】（中文硬文）
半導體裝置及其製造方法/ SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME f 【中文】 於半導體矽基板上由氧化膜及閘極導線定義之每一既定位置中配置具 架高源/汲極結構之半導體裝置，其中半導體矽基板上之架高源/汲極結構的 上端部份外形之垂直投射圖案沿垂直於半導體矽基板之方向實質上係與由 相對應的氧化膜定義之既定外形以及半導體矽基板上之閘極導線一致，且 至少一沿平行於半導體矽基板上之架高源/汲極結構的半導體矽基板平面之 截面的垂直投射圖案在沿垂直於半導體矽基板之方向是大於由氧化膜與半 f 導體矽基板上之閘極導線定義之既定外形。 [英文] A semiconductor device with an elevated source/drain structure provided in each predetermined position defined by the oxide film and gate wiring on a semiconductor silicon substrate, wherein an orthographic projection image of a shape of an upper end portion of the elevated source/drain structure on the semiconductor silicon substrate along the direction normal to the semiconductor
Claims (1)
- 2013年3月7日 申請誤譯訂正附帶申請更正 之訂正後更正替換頁 申請專利範圍 一種半導體裝置，包括： (1)氧化膜，配置於半導體矽基板上之既定位置; .(2)閘極導線，配置於半導體矽基板上；及 (3)至少一架高源/汲極結構，選自： —架高源極結構，其被提供在由氧化膜以及位於半導體矽基板上 用以接觸閘極導線側壁之閘極導線所定義之既定位置，且於由氧化膜 以及位於半導體矽基板上用以接觸閘極導線側壁之閘極導線所定義 之既定位置上完成該架高源極結構；及 —汲極突出結構，其被提供在由氧化膜以及位於半導體矽基板上 用以接觸閘極導線側壁之閘極導線所定義之既定位置，且於由氧>fb膜 以及位於半導體矽基板上用以接觸閘極導線側壁之閘極導線所定義 之既定位置上完成該汲極突出結構， 其中半導體矽基板上之架高源/汲極結構的上端部份外形沿垂直 於半導體矽基板之方向之垂直投射圖案實質上係與由氧化膜以及半 導體矽基板上之閘極導線所定義之既定外形一致， 且至少一沿平行於半導體矽基板平面之半導體矽基板上之架高 源/汲極結構之截面的垂直投射圖案在沿垂直於半導體矽基板之方向 是大於由氧化膜與半導體砍基板上之閘極導線定義之既定外形。 一種半導體裝置，包括： (1)氧化膜，配置於半導體矽基板上之既定位置；· 2013年3月7日 申請誤譯訂正附帶申請更正 之訂正後SIE麵頁 (2) 閘極導線，配置於半導體矽基板上；及 (3) 至少一架高源/汲極結構，選自： 一架高源極結構’其被提供在由氧化膜以及位於半導體矽基板上 用以接觸閘極導線側壁之閘極導線所定義之既定位置；及 —汲極突出結構，其被提供在由氧化膜以及位於半導體矽基板上 用以接觸閘極導線側壁之閘極導線所定義之既定位置， 其中半導體矽基板上之架高源/汲極結構的上端部份外形沿垂直 於半導體矽基板之方向之垂直投射圖案實質上係與由氧化膜以及半 導體矽基板上之閘極導線所定義之既定外形一致， 且至少一沿平行於半導體矽基板平面之半導體矽基板上之架高 源/汲極結構之截面的垂直投射圖案在沿垂直於半導體矽基板之方向 是大於由氧化膜與半導體矽基板上之閘極導線定義之既定外形， 其中半導體矽基板具有至少一雜質擴散結構； 氧化膜為二氧化矽膜； 閘極導線之側壁由氮化矽膜構成；以及 半導體裝置為動態隨機存取記憶體， 其中該架高源/汲極結構位於該截面之上半部尺寸’係從該上端部分外 形沿垂直於半導體矽基板之方向之垂直投射圖案，遞增至該截面在沿 垂直於半導體矽基板之方向的垂直投射圖案’且 該架高源/汲極結構位於該截面之下半部尺寸，係從該截面在沿垂直於 半導體矽基板之方向的垂直投射圖案，遞減至由氧化膜與半導體矽基
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005125921A JP4274566B2 (ja) | 2005-04-25 | 2005-04-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200711135A TW200711135A (en) | 2007-03-16 |
| TWI298540B true TWI298540B (en) | 2008-07-01 |
Family
ID=37187505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095114687A TWI298540B (en) | 2005-04-25 | 2006-04-25 | Semiconductor device and method of manufacturing the same |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7482235B2 (zh) |
| JP (1) | JP4274566B2 (zh) |
| KR (1) | KR100745929B1 (zh) |
| CN (1) | CN100543995C (zh) |
| TW (1) | TWI298540B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088305A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
| JP5235142B2 (ja) * | 2009-01-21 | 2013-07-10 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| US8415718B2 (en) * | 2009-10-30 | 2013-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming epi film in substrate trench |
| KR20130102399A (ko) * | 2012-03-07 | 2013-09-17 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9397098B2 (en) | 2012-03-08 | 2016-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET-based ESD devices and methods for forming the same |
| US8779517B2 (en) | 2012-03-08 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET-based ESD devices and methods for forming the same |
| KR20140016008A (ko) | 2012-07-30 | 2014-02-07 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP6235785B2 (ja) * | 2013-03-18 | 2017-11-22 | 日本電子材料株式会社 | プローブカード用ガイド板およびプローブカード用ガイド板の製造方法 |
| KR102085525B1 (ko) | 2013-11-27 | 2020-03-09 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102505245B1 (ko) | 2016-08-17 | 2023-02-28 | 대우조선해양 주식회사 | 잠수함 |
| CN116417503A (zh) * | 2021-12-31 | 2023-07-11 | 苏州能讯高能半导体有限公司 | 一种半导体器件 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404732A (en) * | 1981-12-07 | 1983-09-20 | Ibm Corporation | Self-aligned extended epitaxy mesfet fabrication process |
| US5182619A (en) | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
| US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
| JP2964925B2 (ja) | 1994-10-12 | 1999-10-18 | 日本電気株式会社 | 相補型ｍｉｓ型ｆｅｔの製造方法 |
| US5753555A (en) * | 1995-11-22 | 1998-05-19 | Nec Corporation | Method for forming semiconductor device |
| JP2894283B2 (ja) * | 1996-06-27 | 1999-05-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2964960B2 (ja) | 1996-09-27 | 1999-10-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2000049348A (ja) | 1998-05-29 | 2000-02-18 | Toshiba Corp | エレベ―テッドソ―ス・ドレイン構造を有する半導体装置及びその製造方法 |
| US6232641B1 (en) * | 1998-05-29 | 2001-05-15 | Kabushiki Kaisha Toshiba | Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor |
| JP4204671B2 (ja) * | 1998-09-11 | 2009-01-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR20010061029A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터형성방법 |
| DE60045666D1 (de) * | 2000-01-07 | 2011-04-07 | Sharp Kk | Halbleiteranordnung und informationsverarbeitungsanordnung |
| KR100496258B1 (ko) * | 2003-02-17 | 2005-06-17 | 삼성전자주식회사 | 콘택 패드를 포함하는 반도체 장치 및 이의 제조 방법 |
| US6872606B2 (en) * | 2003-04-03 | 2005-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with raised segment |
| US7253086B2 (en) * | 2004-10-18 | 2007-08-07 | Texas Instruments Incorporated | Recessed drain extensions in transistor device |
| US20060088966A1 (en) * | 2004-10-21 | 2006-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a smooth EPI layer and a method for its manufacture |
-
2005
- 2005-04-25 JP JP2005125921A patent/JP4274566B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-25 TW TW095114687A patent/TWI298540B/zh active
- 2006-04-25 CN CNB2006100751631A patent/CN100543995C/zh not_active Expired - Fee Related
- 2006-04-25 US US11/410,118 patent/US7482235B2/en active Active
- 2006-04-25 KR KR1020060037054A patent/KR100745929B1/ko active IP Right Grant
-
2008
- 2008-11-17 US US12/272,036 patent/US7906809B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20060240657A1 (en) | 2006-10-26 |
| US20090072324A1 (en) | 2009-03-19 |
| US7482235B2 (en) | 2009-01-27 |
| US7906809B2 (en) | 2011-03-15 |
| CN1855492A (zh) | 2006-11-01 |
| JP4274566B2 (ja) | 2009-06-10 |
| TW200711135A (en) | 2007-03-16 |
| KR100745929B1 (ko) | 2007-08-02 |
| CN100543995C (zh) | 2009-09-23 |
| JP2006303336A (ja) | 2006-11-02 |
| KR20060111858A (ko) | 2006-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI298540B (en) | Semiconductor device and method of manufacturing the same | |
| TWI416604B (zh) | 形成具有低阻抗與良好表面粗糙度之鎢膜的方法以及形成使用該鎢膜之半導體元件的接線之方法 | |
| US7316949B2 (en) | Integrating n-type and p-type metal gate transistors | |
| JP5333977B2 (ja) | 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法 | |
| US8106519B2 (en) | Methods for pitch reduction | |
| CN102468139B (zh) | 制造半导体装置的方法 | |
| US7651935B2 (en) | Process of forming an electronic device including active regions and gate electrodes of different compositions overlying the active regions | |
| JP5659416B2 (ja) | 半導体素子の製造方法 | |
| US20090189201A1 (en) | Inward dielectric spacers for replacement gate integration scheme | |
| US20050085071A1 (en) | Methods of forming conductive metal silicides by reaction of metal with silicon | |
| JPH1197389A (ja) | 半導体デバイスの製造方法 | |
| JP2006216607A (ja) | 抵抗素子およびそれを備えた半導体装置 | |
| US7595246B2 (en) | Methods of manufacturing field effect transistors having elevated source/drain regions | |
| JP2004228584A (ja) | 集積回路のコンタクトを形成する方法 | |
| US20150241785A1 (en) | Method of manufacturing semiconductor device | |
| JP2008244306A (ja) | 半導体装置およびその製造方法 | |
| KR101255764B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US20230009820A1 (en) | Isolation structures in semiconductor devices | |
| US20240055430A1 (en) | Semiconductor device having mixed cmos architecture and method of manufacturing same | |
| KR20230169161A (ko) | 핀펫 구조물을 형성하는 방법 | |
| JP2001093898A (ja) | 半導体装置及びその製造方法 | |
| US8685826B2 (en) | Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits | |
| CN111527585A (zh) | 包括一种原子层沉积顺序的方法 | |
| JP2007123752A (ja) | 半導体装置およびその製造方法 | |
| KR20050002383A (ko) | 반도체 소자의 콘택 플러그 형성 방법 |