TWI298515B - Semiconductor member, manufacturing method thereof, and semiconductor device - Google Patents

Semiconductor member, manufacturing method thereof, and semiconductor device Download PDF

Info

Publication number
TWI298515B
TWI298515B TW093140621A TW93140621A TWI298515B TW I298515 B TWI298515 B TW I298515B TW 093140621 A TW093140621 A TW 093140621A TW 93140621 A TW93140621 A TW 93140621A TW I298515 B TWI298515 B TW I298515B
Authority
TW
Taiwan
Prior art keywords
layer
deformation
porous
semiconductor
semiconductor layer
Prior art date
Application number
TW093140621A
Other languages
English (en)
Other versions
TW200527507A (en
Inventor
Kazuya Notsu
Kiyofumi Sakaguchi
Nobuhiko Sato
Hajime Ikeda
Shoji Nishida
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of TW200527507A publication Critical patent/TW200527507A/zh
Application granted granted Critical
Publication of TWI298515B publication Critical patent/TWI298515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Description

(1) (1)1298515 九、發明說明 【發明所屬之技術領域】 本發明係有關具有形變矽之半導體構件，由使用形變 矽製造半導體構件之製造方法，及半導體裝置。 【先前技術】 作爲基體用以製造半導體裝置，以增加電洞移動率， 具有形變矽層之基體獲得極大之注意。矽（Si)及鍺（Ge)所 φ 製之一層（SiGe層）生長於矽基體上，及一單晶矽層生長於 該層上。故此，一形變施加矽層上，並獲得一形變矽層。 由於Si Ge層之晶格常數稍大於單晶矽層，故發生此形變 〇
Tayanaka報告一種半導體基體，此由構製含SiGe，
GaAs，GaP，或GaN之一層於矽基體上，由陽極化法構製 一多孔層，及構製一半導體薄膜於多孔層上，方便分離一 半導體薄層，及該半導體基體之製造方法（日本專利公報 φ 1 卜 1 95 5 62號）。 作爲上述形變矽製造技術之一特徵特色，一放鬆之 SiGe層構製於基體上。爲放鬆SiGe層，使用介面至基體 之晶體缺陷。由於缺陷甚至傳播至最上矽層，故難以獲得 高品質之矽層。而且，爲放鬆SiGe層，需要數//m之一 厚層。故此，製造成本高。 作爲Tayanaka技術之一特徵特色，使用包含SiGe，
GaAs，GaP，或GaN之一多孔層作爲矽薄層之分離層。此 -5- (2) (2)1298515 與本發明之觀點不同，即是，使用多孔層作爲形變誘導層 【發明內容】 考慮以上情形，作出本發明，及本發明之目的在提供 一種新技術，由陽極化 SiGe層製造一多孔層，以放鬆 Si Ge層之形變，並獲得一高品質形變矽層。 本發明之半導體構件之特徵爲包含形變誘導材料所製 φ 之一多孔半導體層，及構製於多孔半導體層上之一形變半 導體層。. 本發明之半導體構件之特徵爲包含形變誘導材料所製 之一第一多孔半導體層在半導體基體上，及構製於第一多 孔半導體層上之一第二多孔半導體層，及構製於第二多孔 半導體層上之一形變半導體層。 當使用由本發明所獲得之半導體構件時，可製造形變 之SOI。一般言之，SOI爲矽在絕緣體上之縮寫。在本申 修 請書中’ SOI在較廣泛之意義上爲半導體在絕緣體上之縮 寫。 形變SOI製造方法之特徵爲包含a)一製備步驟，製 備一第一構件，此包含一步驟，由陽極化法來多孔化包含 形變誘導材料（一半導體材料及一額外材料）之一半導體層 (或包含形變誘導材料之一第一半導體層及在第一半導體 層上之一第二半導體層），大致製造由半導體，諸如矽所 製之一層（形變半導體層）於該半導體層上，及構製一絕緣 各 (3) (3)1298515 層於形變之半導體層之表面上；及b) 一轉移步驟，在第 一構件經由絕緣層黏合於一弟一構件後，轉移形變之半導 體層及絕緣層自第一構件至第二構件。絕緣層僅需在第一 構件方及第二構件方之至少之一上。絕緣層可構製於第一 構件及第二構件二者上。 依據本發明之一較宜方面，製備步驟宜包含一堆疊步 驟’陽極化包含形變誘導材料之該層，並構製砂層於該層 上’製is方法包含一絕緣層製造步驟，製造絕緣層於第一 構件之矽層上，及堆疊步驟，絕緣層製造步驟，及轉移步 驟依此順序執行。 依據本發明之一較宜方面，第一構件宜具有一矽層在 多孔矽層下面，及在轉移步驟中，自形變之矽層至絕緣層 之一部份自第一構件轉移至第二構件。 依據本發明之一較宜方面，額外材料宜包含鍺。 依據本發明之一較宜方面，絕緣層宜爲氧化矽薄膜。 依據本發明之一較宜方面，第一構件宜具有一分離層 在形變誘導多孔層中，應變誘導多孔層及矽多孔層間之介 面中’或形變誘導層及矽基體間之介面中，及在轉移步驟 中’第二構件黏合於第一構件上，絕緣層在絕緣層構製步 驟中構製於其上，及然後。在分離層處分離黏合之構件。 依據本發明之一較宜方面，包含第一構件之額外材料 之層及形變之矽層宜由CVD製造。 依據本發明之一較宜方面，可在CVD步驟中連續製 造包含第一構件之額外材料之層，同時改變源氣體之流_ (4) (4)1298515 及濃度之一，以逐漸或逐步供應額外材料。 依據本發明之一較宜方面，第一構件宜具有一矽多孔 層，形變誘導多孔層，及形變之矽層在矽基體上，並具有 一分離層在形變誘導多孔層，形變誘導多孔層及矽多孔層 間之介面，或形變誘導層及矽基體間之介面中。 依據本發明，由製造具有少數晶體缺陷之一形變誘導 多孔半導體層，及製造一單晶半導體層於形變誘導多孔半 導體層上，可提供具有低缺陷密度之形變之半導體層之一 構件。 自以下說明並參考附圖，可明瞭本發明之其他特色及 優點，在附圖中，相同之參考編號在各圖中指示相同或相 似之元件。 【實施方式】 依據本發明之較宜實施例，構製包含形變誘導材料之 一半導體層於第一構件之表面上，由氧極化包含形變誘導 材料之半導體層之表面方形成一多孔層，及構製基本上由 矽所製之一層（宜爲單晶矽層）於多孔層上。 依據此方法，當包含形變誘導材料之半導體層存在至 少於多孔層之最上表面上時，可形成一形變矽層。由於包 含形變誘導材料之半導體層可薄，故可提高品質，及增加 濃度。 以下說明本發明之較宜實施例。 -8- (5) (5)1298515 [第一實施例] 參考圖1至3 A，說明本發明之第一實施例之半導體基 體（構件）之製造方法。 在圖1所示之步驟（堆疊步驟）中，晶膜生長包含矽及 鍺（額外材料）之一層1 2於一矽基體1 1上。 首先，由燈加熱以CVD晶膜生長包含矽及鍺（額外材 料）之層12(例如，SiGe層，Ge = 30%)於單晶矽基體11上。 條件大體如下。 φ 攜帶氣體：H2 H2之流率宜爲25至451/min，且普通爲301/min。 第一源氣體：SiH4
SiH4之流率宜爲50至300sccm，且普通爲lOOsccm。 第二源氣體：2%GeH4 2%〇6114之流率宜爲20至50〇5〇(：1]1，且普通爲30〇3(：(：111 〇 室壓力 Φ 室壓力宜爲10至1〇ΟΤ〇ΓΓ，且普通爲iOOTorr。 溫度 溫度宜爲650°C至680°C。 生長率 生長率宜爲10至50nm/min 宜由逐漸或逐步改變GeH4之流率或濃度’不斷形成 層1 2。更明確言之，改變G e之組成份比率，視源氣體之 混合比例而定。Ge濃度在生長於單晶砂基體1 1之早期階 -9- (6) 1298515 段宜設定於低，並隨晶膜生長進行增加。G e比例最後宜 設定於x = 〇.l至0.5。 其次，陽極化由晶膜生長之SiGe層12，如顯示於圖2 。陽極化普通可如下執行：充入包含氟化氫（HF)之溶液於 具有一對鉑電極之陽極化槽中，置包含SiGe晶膜生長層 1 2之矽基體1 1於電極之間，並供應電流於電極之間。由此 步驟所構製之一多孔SiGe層12’及多孔矽層13具有易碎結 構，並在以後分離步驟中用作分離層。用以陽極化SiGe φ 層1 2之條件基本上根據Si多孔化條件決定，發表於例如 曰本專利公報7-3 02 8 8 9號，且宜依據Ge濃度設定。 矽基體1 1並非恆需多孔化。並非恆需製造多孔矽層13 。並非恆需對整個SiGe層12執行多孔化。可僅在SiGe層 1 2之表面區中執行多孔化。 可由陽極化多孔化在SiGe層12中引起晶格放鬆。參 考圖4，（a)指示在陽極化前之XRD圖，及（b)指示在陽極 化後之XRD圖。如自圖4之（a)及（b)可明瞭，在多孔化時 鲁 ，SiGe峰強度增加，及SiGe層之晶格放鬆增進。 可構製一保護薄膜，諸如氧化物薄膜於多孔層之內部 孔之表面上。或且，可由控制陽極化溶液或電流，構製具 有不同多孔性之多個層。例如，一第一多孔層可構製於單 矽矽基體11之面上，及一第二多孔層可構於第一多孔層下 面，具有較第一多孔層爲低之多孔性。當使用SiGe層及 矽層間之不同之多孔結構時，由在相同條件下陽極化，多 孔SiGe層12’及多孔矽層13間之介面可用作分離層。 -10- 1298515 (7) 亦宜在SiGe層1 2之陽極化後，在例如在氫大氣中執 行退火。 由多孔化放鬆SiGe層12中之內在晶格形變（圖4中之 (；b))。當執行退火時，進一步放鬆晶格形變（圖4中之（c )) ，俾形變更可有效傳播至以後欲構製之單晶矽層中。圖4 爲XRD量度圖。在退火後，該圖指示SiGe峰強度高，且 多孔層之晶格放鬆進一步增進。 促進形變誘導多孔層中之放鬆之退火條件如下。 攜帶氣體：H2 H2之流率宜爲15至451/min，且普通爲301/min 室壓力 室壓力宜爲至600T〇rr，且普通爲30Τ〇ΓΓ。 退火溫度 退火溫度宜爲650°c至1，000°C，且普通爲65 0°c。 其次，由CVD晶膜生長一單晶SiGe層14於形變誘導 SiGe 層 12’上。 條件宜如下。 攜帶氣體：H2 H2之流率宜爲25至45 1/min，且普通爲301/min。 第一源氣體：SiH4 源氣體 Si4之流率宜爲50至300sccm，且普通爲 1OOsccm 〇 第二源氣體：2%GeH4 2%GeH4之流率宜爲20至5 00sccm，且普通爲300sccm (8) (8)1298515 室壓力 室壓力宜爲10至lOOTorr，且普爲lOOTorr。 溫度 溫度宜爲6 5 0 °C至6 8 0 °C。 生長率 生長率宜爲10至50nm/min 單晶SiGe層14可省略。然而，宜製造單晶SiGe層14 φ ，以穩定形變之矽層。因爲形變之矽層中之形變可由多孔 層之結構中之改變放鬆，此改變由晶膜生長步驟中之退火 或其後裝置製造步驟引起。參考圖3Α，說明以下步驟， 假設不製造單晶SiGe層14。當製造單晶SiGe層14時，獲 得圖3 B所示之斷面結構。 單晶矽層15由CVD晶膜生長於形變誘導多孔層12’上 〇 單晶矽層1 5之生長條件如下。 Φ 攜帶氣體：H2 氫之流率宜爲15至451/min，且普通爲301/min。 源氣體SiH2Cl2 源氣體之流率宜爲50至200sccm’且普通爲100sccm° 室壓力 室壓力宜爲10至100Torr’且普爲80Τ〇ΓΓ° 生長溫度 生長溫度宜爲650C至l，〇〇〇C ’普通爲900C ° -12- 1298515
且宜在生長單晶矽層之前，在氫大氣中退火（預烤）多 孔層之表面。在預烤中，氫之流率宜爲15至45 l/min(普通 301/min)。溫度宜爲700 °C至l，〇〇〇°C (通常95 0 °C)。室壓力 宜爲10至760T〇rr(普通爲600Torr)。在早期階段，單晶矽 層宜在50nm/min或以下之低生長率上生長。 由上述步驟，獲得圖3A或3B槪要顯示之一第一基體 (構件）10。 # [第二實施例] 當使用具有由上述方法所獲得之形變矽層之半導體構 件時，可製造具有由轉移方法轉移形變之矽層於絕緣層上 之形變SOI。如以上已說明，在此申請書中，SOI爲半導 體在絕緣體上之縮寫。此實施例由使用矽作爲半導體之例 來說明。在轉移方法中，具有轉移目標層（包含至少二層） 在易碎結構之分離層上之一第一構件黏合於第二構件上， 同時包夾轉移目標層。其後，黏合之複合構件（黏合構件） φ 在分離層處分離。 依據此方法，轉移目標層自第一構件轉移至第二構件 ，俾構製於第一構件上之轉移目標層之下層變爲第二構件 之上層，及構製於第一構件上之轉移目標層之上層變爲第 二構件之下層。即是，依據此方法，依次構作於第一構件 上之各層以相反順序依次構製於第二構件上。 依據半導體裝置之較宜實施例，包含額外材料之一層 由晶膜生長構製於矽基體上。由陽極化構製一多孔層。幾 -13- (10) (10)1298515 乎爲矽所製之一層（宜爲單晶矽層）構製於多孔層上。一絕 緣層由熱氧化另構製於該層上。質次，第二構件黏合於第 一構製上，俾包夾絕緣層於其間。然後，在分離層處分離 黏合之複合構件。 依此方法，用作形變砂層之單晶矽層宜在作用上形成 一高品質絕緣層於其上。此乃由於該絕緣層可由熱氧化法 氧化矽層製成。如精於本藝之人士明瞭，高晶質熱氧化物 薄膜可由熱氧化法製造。 在上述製造方法中，可由各種方法實施分離步驟。例 如，宜可使用一方法，注入流體於黏合之複合構件之分離 層中，並由該流體分離複合構件爲二構件。作爲流體，可 使用氣體，諸如空氣，以及液體，諸如水。使用水或其混 合物作爲流體之技術稱爲水注入法。 參考圖5至8，說明一詳細之實施例。說明以下步驟， 假定不構製單晶SiGe層14。當製造單晶SiGe層14時，獲 得圖9至12所示之斷面結構。 次於圖3A或3B所示之步驟，在圖5所示之步驟（絕緣 層製造步驟）中，構製一絕緣層21於圖3A或3B所示之第 一基體10之表面上。在此步驟中，普通由熱氧化法氧化一 形變矽層（單晶矽層）1 5，構製一絕緣膜（在本例中， SiOPV2)於圖3A或3B所示之第一基體10之表面上。絕緣 層2 1可非由熱氧化法，而由CVD構製。絕緣膜並非恆需 構製。此可構製於第二基體之表面上，如以後說明。如第 二基體爲絕緣材料，諸如透明玻璃所製，則絕緣膜可省略 -14- (11) (11)1298515 次於圖5所不之步驟，在圖6所示之步驟中，一第二基 體（構件）30黏合於單晶矽層15或第一基體（構件）1〇·(絕緣 層21構製於其上）之絕緣層21之面上。第一基體1〇,及第二 基體3 0可簡單黏合。或且’爲增加基體之黏合強度，可執 行陽極化或退火。第二基體30普通爲矽基體31，具有絕緣 層32,諸如Si〇2層構製於其表面上。然而，絕緣層32並 非恆需構製。第二基體30亦非恆需爲矽基體。例如，第二 基體30可爲玻璃基體。 次於圖6所示之步驟，在圖7所示之步驟（分離步驟）中 ，黏合之基體（黏合之基體疊）在形變誘道多孔層12’或多孔 矽層13處分離爲二基體。更詳細言之，由圖6所示之黏合 步驟及圖7所示之分離步驟執行一轉移步驟。可執行分離 步驟，例如注入一流體於分離層1 3中，同時使黏合之基體 繞其軸線轉動。參考編號1 3 ’及1 3 ’’槪要表示在分離後，遺 留於基體上之多孔層。 取代使用流體，諸如液體或氣體之分離法者，可使用 拉開，壓縮，或剪切應力。或且，可合倂此等方法。如形 變誘導多孔層12’或多孔矽層13’在分離後殘留於第二基體 3 〇 ’上，則宜由蝕刻，拋光，磨削，或在含氫之還原大氣 中退火除去殘留之多孔層。如無殘留，殘留量極少，或殘 留在其後步驟中不形成問題，則並非恆需執行移去步驟。 分離步驟中之分離可在形變誘導多孔層矽層中，在由 多化矽基體所形成之多孔矽層中，或在形變誘導多孔層矽 -15- 1298515 。 獲 行所 執體 中基 層矽。π S行 7J 執 多多處 之由份 成及部 形層生 所矽產 體孔陷 基多缺 矽導中 化誘面 孔變介 多形之 由在間 或可層 體離矽 基分孔 矽，多 及且之 層或得 當由使用由上述步驟所獲得之基體（構件）3 0”中之形 變矽層1 5構製電路元件時，可獲得具高速度及低功率消耗 之一裝置。表面可視需要由拋光或氫退火平面化。 在上述實施例中，使用鍺作爲額外材料（形變誘導材 料之組成份材料）。然而，可使用含鎵及砷之材料，含鎵 及磷之材料，或含鎵及氮之材料。 [第三實施例] 參考圖13至15，說明本發明第三實施例之半導體基體 (構件）之製造方法。 在圖13所示之步驟（堆疊步驟）中，連續晶膜生長含矽 及鍺（額外材料）之一層312及一層313於矽基體31 1上。 首先，含矽及鍺（額外材料）之層312(SiGe層：例如， Ge = 30%)由燈加熱以CVD晶膜生長於單晶矽基體311上。 條件宜如下。 攜帶氣體：H2 H2之流率宜爲25至451/min，且普通爲301/min。 第一源氣體SiH4
SiH4之流率宜爲50至300sccm，且普通爲lOOsccm。 第二源氣體：2%GeH4 2%GeH4之流率宜爲20至5 00sccm，且普通爲3 00sccm -16- (13) (13)1298515 摻雜氣體：〇·〇1%Β2Η4(Η2-稀釋） 0·01°/〇β2Η4之流率宜爲1〇至loosccm，且普通爲 3 0 s c c m ° 室壓力 室壓力宜爲10至700Torr，且普通爲30至6〇〇Torr。 溫度 溫度宜爲500 °C至900°C。 φ 生長率 生長率宜爲5至50nm/min。 宜由逐漸或逐步改變GeH4氣體之流率或濃度，連續 製造該層。更明確言之，視源氣體之混合比率而定，改變 Ge之組成份比率。Ge濃度在生長於單晶矽基體上之早期 階段設定於低，並隨晶膜生長之進行而增加。Ge比率最 後宜設定於x = 〇.l至0.5。 其次，以與上述同樣方法，連續晶膜生長層313(SiGe φ 層：例如，Ge = 20%至30%)於層312上。條件宜如下。 攜帶氣體：H2 H2之流率宜爲25至451/min，且普通爲301/min。 第一源氣體SiH4
SiHV4之流率宜爲50至300sccm，且普通爲lOOsccm。 第二源氣體：2%GeH4 2%〇6114之流率宜爲20至50〇8(：(：111，且普通爲30〇5(^111 -17- (14) (14)1298515 室壓力 室壓力且爲10至700Torr，且普通爲30至600Torr。 溫度 溫度宜爲500°C至90(TC。 生長率 生長率宜爲5至50nm/min。 與層312不同者，構製層313，而無任何摻雜劑，或由 抑制摻雜劑至小量來增加電阻。而且，層3 1 3製成薄層。 如此，層3 1 3在其後陽極化時改變至具有低多孔性之多孔 層’且有利地作用，以改善欲生長於其上之晶膜層之品質 〇 其次’陽極化由晶Μ生長所構製之SiGe層312及313 ，如顯示於圖1 4。陽極化普通可如下執行，充入含氟化氫 (HF)之溶液於具有一對鉑電極之陽極化槽中，置包含晶膜 生長層312及3 13之矽基體於電極之間，並供應電流於電極 之間。由此步驟所製之多孔SiGe層312’及313’之結構依陽 極化前在晶膜生長中之摻雜濃度改變。層3 1 3 ’具有較層 3 12’爲低之多孔性，且適於其後生長一 Si晶膜層於其上 。用以陽極化此等SiGe層之條件基本上取決於日本專利 公報7-3 02 8 89號所發表之Si多孔北條件，並依Ge濃度適 當設定。爲分離包含以後欲構製之Si晶膜層之一層，可 由矽基體之多孔化部份同時形成一易碎之多孔矽層3 1 4。 當適當選擇層結構，諸如以後欲多孔化之晶膜SiGe層3 12 及3 1 3組成份及薄膜厚度及陽極化條件時，在晶膜生長後 -18- (15) 1298515 具有形變之SiGe層312及313在陽極化後可變爲具有放鬆 形變之多孔S i G e層3 1 2 ’及3 1 3 ’。 由陽極化放鬆形變之條件如下。 電流密度 1 m A/cm2 陽極化溶液 HF : 42.5%，IPA : 9.2%水溶液 陽極化時間 3 0秒 並非恆需對整個SiGe層執行多孔化。多孔化可僅在 SiGe層之一部份區域中執行。而且，SiGe晶膜層如視需 要在多孔SiGe層313’上生長。故此，多孔SiGe層312·及 313’及SiGe晶膜層可整個有效施加形變於其次生長之矽 層上。 一單晶矽層3 1 5由CVD晶膜生長於形變誘導多孔層 312’及 313’上。 由上述步驟，獲得圖1 5槪要顯示之一第一基體（構件 )3 00 〇 [第四實施例] 當使用具有由上述方法所獲得之形變矽層之半導體構 件時，可製造具有形變矽層由轉移法置於絕緣層上之形變 SOI。如以上已述，在此申請書中，SOI爲半導體在絕緣 體上之簡寫。此實施例由使用矽作爲半導體之一例來說明 -19- (16) (16)1298515 。在轉移方法中’具有轉移目標層（包含至少二層）在具有 易碎結構之分離層上之一第一構件黏合於一第二構件上， 同時包夾轉移層。其後，由黏合所形成之複合構件（黏合 構件）在分離層處分離。 依據此方法，轉移目標層自第一構件轉移至第二構件 ，俾形成於第一構件上之轉移目標層之下層變爲第二構件 之上層，及形成於第一構件上之轉移目標層之上層變爲第 二構件之下層。即是，依據此方法，依次構製於第一構件 上之各層以相反順序依次形成於第二構件上。 依據半導體裝置之較宜實施例，包含額外材料之各層 由晶膜生長依次構製於矽基體上。此等晶膜層由陽極化法 多孔化。幾乎爲矽所製之一層（宜爲單晶矽層）構製於多孔 層上，一絕緣層由熱氧化另構製於該層上。其次，第二構 件黏合於第一構件上，俾包夾絕緣層於其間。然後，黏合 之複合構件在分離層處分離。 在此方法中，用作形變砂層之單晶砂層有利地用以形 0 成高品質之絕緣層於其上。此乃由於絕緣層可由熱氧化法 氧化矽層製成。如精於本藝之人工所明瞭，可由熱氧化法 構製高品質熱氧化物薄膜。 在上述製造方法中，分離步驟可由多種方法實施。例 如，宜使用一方法，注入一流體於黏合之複合構件之分離 層中，並由該流體分離複合構件爲二構件。作爲流體，可 使用一氣體’諸如空氣，以及一液體，諸如水。使用水或 其混合物作爲流體之技術稱爲水注入方法。 -20- (17) (17)1298515 參考圖1 6至1 9，說明一詳細實施例。 次於圖1 5所不之步驟，在圖1 6所不之步驟（絕緣層構 製步驟）中，構製一絕緣層316於圖15所示之第一基體300 之表面上。在此步驟中，普通由熱氧化圖15所示之第一基 體3 00之表面上之一形變矽層（單晶矽層）3 15形成一絕緣膜 (在此例中’ S i Ο V 2薄膜）。此絕緣層3 1 6可不由熱氧化法， 而由CVD製造。並非恆需製造該絕緣膜。此可構製於第 二基體之表面上，如以後說明。如第二基體爲絕緣材料， 諸如玻璃所製，則該絕緣膜可省略。 次於圖1 6所示之步驟，在圖1 7所示之步驟（黏合步驟） 中，一第二基體（構件）301黏合於單晶矽層3 1 5或第一基體 (構件）3 00’（絕緣層316構製於其上）之絕緣層316之面上。 第一基體3 00’及第二基體301可簡單地黏合。或且，爲增 加黏合基體之黏合強度’可執fr陽極化或退火。第二基體 301普通爲一矽基體317，具有一絕緣層318，諸如 SiOV2 層構製於其表面上。然而，並非恆需製造該絕緣層3 1 8。 第二基體3 0 1亦並非恆需爲矽基體。例如，第二基體3 0 1可 爲玻璃基體。 次於圖17所示之步驟，在圖18所示之步驟（分離步驟） 中，由黏合所形成之基體（黏合之基體疊）在形變誘導多孔 層312’，多孔矽層314，或此等層間之介面處分離爲二基 體。更明確言之，由圖17所示之黏合步驟及圖18所示之分 離步驟執行一轉移步驟。分離步驟可由例如注入流體於分 離層部份3 1 2 1及3 1 4中，同時使黏合之基體繞其軸線轉動 -21- (18) (18)1298515 來執行。 取代使用流體，諸如液體或氣體之分離方法者，可使 用拉開，壓縮，或剪切之應力之分離方法。或且，此等方 法可合倂。如形變誘導多孔層312或3 13或多孔層31 4,在分 離後殘留於第二基體301’上，則殘留之多孔層宜在含氫之 還原大氣中由蝕刻，拋光，磨削，或退火除去。如無殘留 存在，殘留量極少，或殘留物在其後步驟中不造成問題， 則並非恆需執行移去步驟。 分離步驟中之分離可在形變誘導多孔層中，在由多孔 化矽基體所造成之多孔矽層中，或在形變誘導多孔層及矽 基體或由多孔化矽基體所形成之多孔矽層間之介面中執行 。或且，分離可在形變誘導多孔層及由多孔化矽基體所獲 得之多孔矽層間之介面中之缺陷產生部份處執行。 當由使用形變矽層315於由上述步驟所獲得之基體（構 件）301”中製造一電路元時，可獲得具有高速度及低功率 消耗之一裝置。表面可由拋光或氫退火視需要平坦化。在 上述步驟中，一 SiGe晶膜層可視需要生長於多孔SiGe層 313’上。故此，多孔SiGe層312’及313’及SiGe晶膜層可 全部有效施加一形變於其次欲生長之矽層上，且在此情形 ，可製造形變之SIO。在上述實施例中，使用鍺作爲額外 材料（形變誘導材料之組成份材料）。然而，可使用含鎵及 砷之材料，含鎵及磷之材料，或含鎵及氮之材料。以上已 說明本發明之半導體構件及其製造方法。其次說明使用該 實施例之半導體構件之半導體裝置。 -22- (19) (19)1298515 [半導體裝置之實例1] 圖2 0至2 3顯示一結構，接近依第一實施例之步驟製造 之基體之半導體層14之，作爲一實例。以下說明假設不製 造一單晶SiGe層14。當製造單晶SiGe層Μ時，獲得圖24 至2 7所示之斷面結構。首先，製造一元件隔離區5 4及閘絕 緣膜56於半導體層14之表面上（圖20)。作爲閘絕緣膜56之 材料，例如，可適當使用氧化矽，氮化矽，氧氮化矽，氧 化鋁，氧化鉅，氧化給，氧化鈦，氧化銃，氧化釔，氧化 0 釓，氧化鑭，氧化鉻，或其混合物玻璃。閘氧化物薄膜5 6 可由例如氧化半導體層14之表面，或由CVD或PVD沉積 適當之物質於半導體層14之表面上製成。 一閘電極5 5構製於閘絕緣膜5 6上。閘電極5 5可例如爲 摻雜p或η型雜質之多晶矽，金屬，諸如鎢，鉬，鈦，鉅 ’鋁，或銅’或包含至少其一之合金，金屬砂化物，諸如 矽化鉬，矽化鎢，或矽化鈷，或金屬氮化物，諸如氮化鈦 ，氮化鎢，或氮化鉬所製。閘電極5 5可由製造不同材料所 H 製之多個層構成，諸如多矽化物閘。閘電極5 5可由例如稱 爲自齊矽化物（自行對齊矽化物）之方法，稱爲鑲嵌閘方法 之方法，或任何其他方法製造。由上述步驟，獲得圖2 0所 示之結構。 一 η型雜質，諸如磷，砷，或銻，或一 ρ型雜質，諸 如硼引進於半導體層1 4中，以形成較輕摻雜之源及汲區 5 8(圖21) ’雜質可由例如離子植入及退火法引進。 構製一絕緣膜，以覆蓋閘電極5 5並蝕刻回，以形成一 -23- (20) (20)1298515 側壁5 9於閘電極5 5之側邊部份上。 與上述雜質相同導電性型之雜質引進於半導體層14中 ，以形成較重摻雜之源及汲區5 7。由上述步驟，獲得圖2 1 所示之結構。 金屬矽化物層60構製於閘電極55之上表面及源及汲區 57之上表面上（圖22)。作爲金屬矽化物層60之材料，例如 ，可適當使用矽化鎳，矽化鈦，矽化鈷，矽化鉬，或矽化 鎢。此等矽化物可由沉積一金屬，以覆蓋閘電極55之上表 φ 面及源及汲區57之上表面，執行退火，使金屬及其下之矽 相互反應，及由蝕刻劑，諸如硫酸移去金屬之不反應部份 製成。矽化物層之表面可視需要氮化。由上述步驟，獲得 圖22所示之結構。 構製一絕緣膜6 1，以覆蓋變換爲矽化物之閘電極之上 表面及源及汲區之上表面（圖23)。作爲絕緣膜6 1之材料， 可適當使用包含磷及/或硼之矽氧化物。 在表面由CMP(化學機械拋光）視需要平坦化後，製作 φ 接觸孔於絕緣膜61中。當使用KrF準分子雷射，ArF準分 子雷射，FV2準分子雷射，電子束，或X射線之照相製版 術時，可製造方形接觸孔，具有側邊短於0.25 // m，或圓 形接觸孔，具有直徑小於0.25 μ m。 接觸孔塡以導體。作爲導體塡入方法，在製造耐火金 屬或其氮化物之薄膜於觸孔之內表面上作爲障壁金屬62後 ，由CVD，PVD(物理蒸氣沉積），或電鍍沉積一導體，諸 如鶴合金’纟S ’銘合金’銅，或銅合金。較絕緣膜6 1之上 •24- (21) (21)1298515 表面爲高之沉積導體可由蝕刻回或CMP除去。在接觸孔 塡以導體之前，曝露於接觸孔之底部之源及汲區中之5夕化 物之表面可氮化。由上述步驟，可構製一電晶體，諸如 FET(場效電晶體）於形變Si層上，俾獲得具有圖23所示之 結構之電晶體之一半導體裝置。 如上述，依據此實施例，可由使用形變矽層，增加半 導體層之載子移動率。爲此，可高速驅動構製於半導體層 上之裝置，諸如電晶體。 φ [半導體裝置之實例2] 其次，參考圖2 8至3 1，說明使用由第二實施例所述之 製造法製備之半導體基體之一半導體裝置及其製造方法。 首先，使用第二實施例示範之半導體基體（構件）製造 方法製造一半導體基體。此半導體基體具有一形變Si層 在埋置之氧化物薄膜（絕緣膜）上，如上述。具有形變Si/ 絕緣層結構之此一半導體基體（此後稱爲形變之S0I基體） 鲁 已受到許多注意，因爲可獲得較之具有單晶Si/絕緣層之 正常SOI基體爲高之速度及爲低之電力消耗之裝置。此乃 由於形變之S i層優於無形變之S i層。 在圖28所示之步驟中，一有效區1 1〇3’（電晶體應構製 於其中）及一元件隔離區1054構製於所製備之形變SOI基 體上。更明確言之，可由例如刻圖埋置之絕緣膜1 1 04上之 形變之Si層1105爲島形狀之方法，LOCOS氧化方法，或 溝方法製造有效區1 103,及元件隔離區1 054。 -25· (22) (22)1298515 一閘絕緣膜1 05 6構製於形變之Si層1 105之表面上。 作爲閘絕緣膜1 05 6之材料，例如，可適當使用氧化矽，氮 化砍，氧氮化矽，氧化鋁，氧化鉅，氧化鈴，氧化鈦，氧 化銃’氧化釔，氧化釓，氧化鑭，氧化鉻，或其混合物玻 璃。閘絕緣膜1 05 6可由例如氧化形變之Si層1 105之表面 ’或由CVD或PVD沉積絕緣物質於形變之Si層1105之 表面上製成。 一閘電極1 05 5構製於閘絕緣膜1 05 6上。閘電極1 05 5可 φ 例如爲由p或η型雜質摻雜之多晶矽，金屬，諸如鎢，鉬 ’鈦，鉬，鋁，或銅，或包含至少其一之合金，金屬矽化 物，諸如矽化鉬，矽化鎢，或矽化鈷，或金屬氮化物，諸 如氮化鈦，氮化鎢，或氮化鉅製造。閘電極5 5可由製造不 同材料所製之多個層構成，諸如多矽化物閘。閘電極1 05 5 可由例如稱爲自齊矽化物（自行對齊矽化物）之方法，稱爲 鑲嵌閘法之方法，或任何其他方法製造。由上述步驟，獲 得圖28所示之結構。 _ 在圖29所示之步驟中，一 η型雜質，諸如磷，砷，或 銻，或一 ρ型雜質，諸如硼引進於有效區1 103’中，以形 成較輕摻雜之源及汲區1 05 8，雜質可由例如離子植入及退 火法引進。 構製一絕緣膜，以覆蓋閘電極1 05 5並蝕刻回，以形成 一側壁1 05 9於閘電極1 05 5之側邊部份上。 與上述雜質相同導電性型之之雜質引進於有效區 1 1〇3’中，以形成較重摻雜之源及汲區1 05 7。由上述步驟 -26- (23) 1298515 ，獲得圖29所示之結構。 在圖30所示之步驟中，金屬矽化物層1 060構製於閘電 極1055之上表面及源及汲區1057之上表面上。作爲金屬矽 化物層1 060之材料，例如，可適當使用矽化鎳，矽化鈦， 矽化鈷，矽化鉬，或矽化鎢。此等矽化物可由沉積一金屬 ，以覆蓋閘電極1 05 5之上表面及源及汲區1 05 7之上表面， 執行退火，使金屬及其下之矽相互反應，及由蝕刻劑，諸 如硫酸移去金屬之不反應部份製成。矽化物層之表面可視 需要氮化。由上述步驟，獲得圖3 0所示之結構。 在圖31所示之步驟中，構製一絕緣膜1061，以覆蓋變 換爲矽化物之閘電極之上表面及源及汲區之上表面。作爲 絕緣膜1061之材料，可適當使用包含磷及/或硼之矽氧化 物。 在表面由CMP(化學機械拋光）視需要平坦化後，製作 接觸孔於絕緣膜1061中。當使用KrF準分子雷射，ArF準 分子雷射，FV2準分子雷射，電子束，或X射線之照相製 版術時，可製造方形接觸孔，具有側邊短於0.25 // m，或 圓形接觸孔，具有直徑小於0.2 5 /z m。 接觸孔塡以導體。作爲導體塡入方法，在視需要製造 耐火或其氮化物之一薄膜於接觸孔之內表面上作爲障壁金 屬1 062後，由CVD，PVD(物理蒸氣沉積），或電鍍沉積一 導體1 063，諸如鎢合金，鋁，鋁合金，銅，或銅合金。較 絕緣薄膜1 06 1之上表面爲高之沉積導體可由蝕刻回或 CMP除去。在接觸孔塡以導體之前，曝露於接觸孔之底 -27- (24) (24)1298515 部之源及汲區中之矽化物之表面可氮化。由上述步驟，可 構製一電晶體，諸如FET於形變之SOI基體之形變之Si 層上，俾獲得具有圖3 1所示之結構之電晶體之一半導體裝 置。 決定有效層（形變之Si層）1103’之厚度及雜質濃度， 俾當電壓施加於閘電極上時，在閘絕緣膜下方展開之空乏 層到達埋置之絕緣膜1 〇 1 4之上表面。故此，所製之電晶體 作用如一全空乏電晶體。當決定有效層（形變之Si層 )1103 ’之厚度及雜質濃度，俾空乏層並不到達埋置之絕緣 膜1014之上表面時，所製之電晶體（絕緣閘場效電晶體）作 用如部份空乏電晶體。 圖28至3 1僅顯示一電晶體區。爲獲得可達成所需功能 之一半導體裝置，可構製若干電晶體或其他電路元件於形 變之SOI基體上，並可製作其間之互接。 [半導體裝置之實例3] 圖3 2至3 5顯示一結構，接近依第三實施例之步驟製造 之基體之半導體層3 1 5，作爲一例。首先，構製一元件隔 離區354及閘絕緣膜356於半導體層315之表面上（圖32)。 作爲閘絕緣膜3 56之材料，例如，可適當使用氧化矽，氮 化砂，氧氮化砂，氧化銘，氧化鉬，氧化給，氧化鈦，氧 化銃，氧化釔，氧化釓，氧化鑭，氧化鉻，或其混合物玻 璃。閘氧化物薄膜3 56可由例如氧化半導體層315之表面， 或由CVD或PVD沉積適當之物質於半導體層315之表面 -28- 1298515 (25) 上製成。 閘電極3 5 5構製於閘絕緣膜3 5 6上。閘電極3 5 5可爲例 如以P或η型雜質摻雜多晶矽，金屬，諸如鎢，鉬，鈦， 鉬，鋁，或銅，或包含至少其一之合金，金屬矽化物，諸 如矽化鉬，矽化鎢，或矽化鈷，或金屬氮化物，諸如氮化 鈦，氮化鎢，或氮化鉅構成。閘電極3 5 5可由製造不同材 料之多個層構成，如多矽化物閘。閘電極3 5 5可由例如稱 爲自齊矽化物（自行對齊之矽化物）之方法，稱爲金屬鑲嵌 φ 閘之方法，或任何其化方法製造。由上述步驟，獲得圖3 2 所示之結構。 一 η型雜質，諸如磷，砷，或銻，或一 ρ型雜質，諸 如硼引進於半導體層3 1 5中，以形成較輕摻雜之源及汲區 3 5 8 (圖3 3)，雜質可由例如離子植入及退火法引進。 構製一絕緣膜，以覆蓋閘電極3 5 5並蝕刻回，以形成 一側壁3 5 9於閘電極3 5 5之側邊部份上。 與上述雜質相同導電性型之雜質引進於半導體層315 φ 中，以形成較重摻雜之源及汲區3 5 7。由上述步驟，獲得 圖3 3所示之結構。 金屬矽化物層3 60構製於閘電極3 5 5之上表面及源及汲 區3 5 7之上表面上（圖34)。作爲金屬矽化物層3 60之材料， 例如，可適當使用矽化鎳，矽化鈦，矽化鈷，矽化鉬，或 矽化鎢。此等矽化物可由沉積一金屬，以覆蓋閘電極3 5 5 之上表面及源及汲區357之上表面，執行退火，使金屬及 其下之矽相互反應，及由蝕刻劑，諸如硫酸移去金屬之不 -29- (26) (26)1298515 反應部份製成。矽化物層之表面可視需要氮化。由上述步 驟，獲得圖3 4所示之結構。 構製一絕緣膜3 6 1，以覆蓋變換爲矽化物之閘電極之 上表面及源及汲區之上表面（圖3 5)。作爲絕緣膜3 6 1之材 料，可適當使用包含磷及/或硼之矽氧化物。 在表面由C Μ P (化學機械拋光）視需要平坦化後，製作 接觸孔於絕緣膜361中。當使用KrF準分子雷射，ArF準 分子雷射，FV2準分子雷射，電子束，或X射線之照相製 · 版術時，可製造方形接觸孔，具有側邊短於0.25 // m，或 圓形接觸孔，具有直徑小於0.25 # m。 接觸孔塡以導體。作爲導體塡入方法，宜在製造耐火 或其氮化物之一薄膜於接觸孔之內表面上作爲障壁金屬 362後，由CVD，PVD(物理蒸氣沉積），或電鍍沉積一導 體363’諸如鶴合金’銘’銘合金’銅，或銅合金。較絕 緣膜361之上表面爲局之丨几積導體可由齡刻回或CMP除去 。在接觸孔塡以導體之前，曝露於接觸孔之底部之源及汲 φ 區中之矽化物之表面可氮化。由上述步驟，可構製一電晶 體，諸如FET (場效電晶體）於形變之Si層上，俾獲得具有 圖3 5所示之結構之電晶體之一半導體裝置。 如上述，依據此實施例，可由使用形變之砂層，增加 半導體層之載子移動率。爲此，可高速驅動構製於半導體 層上之裝置，諸如電晶體。 本發明用於半導體構件上’以製造電路元件，諸如絕 緣閘電晶體於形變之半導體層上，其製造方法，及其中構 -30- (27) (27)1298515 製有該電路元件之半導體裝置。 由於本發明可作許多廣大不同之實施例，而不脫離其 精神及範圍，故應明瞭除申請專利範圍所界定者外，本發 明並不限於其特定之實施例。 【圖式簡單說明】 以說明書之一部份加進並構成其一部份之附圖顯示本 發明之實施例，且與說明一起，用以說明本發明之原理。 φ 圖1顯示第一及第二實施例之額外材料堆疊步驟； 圖2顯示第一及第二實施例之陽極化步驟； 圖3 A及3 B顯示第一及第二實施例之堆疊步驟； 圖4爲XRD圖，顯示多孔SiGe層之晶格放鬆； 圖5顯示第二實施例之絕緣層製作步驟； 圖6顯示第二實施例之黏合步驟（轉移步驟之前程序） 圖7顯示第二實施例之分離步驟（轉移步驟之後程序） 鲁 圖8顯示第二施例之移除步驟； 圖9顯示修改之第二實施例之絕緣層製作步驟； 圖1〇顯示修改之第二實施例之黏合步驟（轉移步驟之 前程序）； 圖11顯示修改之第二實施例之分離步驟（轉移步驟之 後程序）； 圖1 2顯示修改之第二施例之移除步驟； -31- (28) (28)1298515 圖1 3顯示第三及第四實施例之額外材料堆疊步驟； 圖1 4顯示第三及第四實施例之陽極化步驟； 圖15顯示第三及第四實施例之堆疊步驟； 圖1 6顯示第四實施例之絕緣層製作步驟； 圖1 7顯示第四實施例之黏合步驟（轉移步驟之前程序） 圖1 8顯示第四實施例之分離步驟（轉移步驟之後程序） 圖19顯示第四施例之移除步驟； 圖2 0顯示半導體裝置及其製造方法之實例1 ; 圖21顯示半導體裝置及其製造方法之實例1 ; 圖22顯示半導體裝置及其製造方法之實例1 ; 圖23顯示半導體裝置及其製造方法之實例1 ; 圖24顯示半導體裝置及其製造方法之實例1之修改； 圖25顯示半導體裝置及其製造方法之實例1之修改； 圖26顯示半導體裝置及其製造方法之實例1之修改； # 圖2 7顯示半導體裝置及其製造方法之實例1之修改； 圖2 8顯示半導體裝置及其製造方法之實例2; 圖2 9顯示半導體裝置及其製造方法之實例2; 圖3 0顯示半導體裝置及其製造方法之實例2 ; 圖31顯示半導體裝置及其製造方法之實例2; 圖3 2顯示半導體裝置及其製造方法之實例3 ; 圖33顯示半導體裝置及其製造方法之實例3 ; 圖3 4顯示半導體裝置及其製造方法之實例3;及 -32- (29) 1298515 圖3 5顯示半導體裝置及其製造方法之實例3。 【主要元件符號說明】 10 第一基體（構件） 11 單晶矽基體 12 晶膜生長層 12， 多孔S i G e層
13 多孔矽層 13’ 多孔層 14 單晶S i G e層 14 半導體層 15 單晶砂層 2 1 絕緣層 30 第二基體（構件） 54 元件隔離區
55 閘電極 56 閘絕緣膜 57 drainregion較重摻雜之源及汲區 59 側壁 60 金屬矽化物層 6 1 絕緣膜 62 障壁金屬 63 導體 3 00 第一基體（構件） -33- (30)1298515 3 00f 第一基體（構件） 301 第二基體（構件） 30 1 ” 基體（構件） 3 11 單晶矽基體 3 12 含矽及鍺之層 3 12’ 多孔SiGe層 3 13 層 3 13* 多孔SiGe層 3 14 易碎多孔矽層 3 14’ 多孔矽層 3 15 單晶砂層 3 15 形變之矽層（單晶矽層） 3 15 半導體層 3 16 絕緣層 3 18 絕緣層 355 閘電極 356 閘絕緣膜 357 較重摻雜之源及汲區 359 側壁 360 金屬矽化物層 361 絕緣膜 1014 埋置之絕緣膜 1054 元隔離區 1055 閘電極 -34- (31)1298515 1056 閘 絕 緣 膜 1057 較 重 摻 雜 之 源 及 汲 1& 1058 較 輕 摻 雜 之 源 及 汲 Tm 1060 金 屬 矽 化 物 層 106 1 絕 緣 膜 1062 障 壁 金 屬 1063 導 體 1103’ 有 效 1^ 1104 埋 置 之 絕 緣 膜 1105 形 變 Si ί層 ❿ -35-

Claims (1)

  1. ^98515 十、申請專利範圍 第93140621號專利申請案 中文申請專利範圍修@，本 )|6费 [ 正 民國 1. 一種半導體構件，包含： 一多孔半導體層，此爲藉由多孔化形變誘導材料所構 製在砂基體上’以便放鬆該形變誘導材料的內在晶格形變 ’其中該形變誘導材料含有矽和額外的材料，且該額外的 材料是與砂不同的材料，該額外的材料是選自由下列所組 成的群組：鍺、含有鎵和砷的材料、含有鎵和磷的材料、 及含有鎵和氮的材料；及 一形變矽層，此構製於多孔半導體層上。 2 ·如申請專利範圍第1項所述之半導體構件，其中， 形變誘導材料爲SiGe。 3 ·如申請專利範圍第1項所述之半導體構件，另包含 與矽基體相同材料所製之一多孔半導體層在矽基體及形變 誘導材料所製之多孔半導體層之間。 4. 一種半導體構件之製造方法，包含： 一第一步驟，多孔化矽基體上包含形變誘導材料之一 半導體層，以形成一形變誘導多孔半導體層，以便放鬆該 形變誘導材料的內在晶格形變，其中該形變誘導材料含有 砍和額外的材料，且該額外的材料是跑砍不同的材料，該 額外的材料是選自由下列所組成的群組：鍺、含有鎵和砷 1298515 的材料、含有鎵和磷的材料、及含有鎵和氮的材料；及 一第二步驟’製造一形變矽層於形變誘導多孔半導體 餍上。 5 ·如申請專利範圍第4項所述之半導體構件之製造方 法，其中，第一步驟包含步驟：在構製形變誘導多孔半導 體層後，由陽極化法執行多孔化，以放鬆形變誘導多孔半 導體層中之內在晶格形變。 6.如申請專利範圍第4項所述之半導體構件之製造方 法，其中’第一步驟包含步驟：在構製形變誘導多孔半導 體層後，執行退火，以放鬆形變誘導多孔半導體層中之內 在晶格形變。 7.—種半導體構件之製造方法，包含： 一第一步驟，多孔化矽基體上包含形變誘導材料之一 半導體層，以形成一形變誘導多孔半導體層，以便放鬆該 形變誘導材料的內在晶格形變，其中該形變誘導材料含有 矽和額外的材料，且該額外的材料是與矽不同的材料，該 額外的材料是選自由下列所組成的群組：_、含有鎵和砷 的材料、含有鎵和磷的材料、及含有鎵和氮的材料； 、-帛二㈣’堆疊-形變誘導材料於形變誘導多孔半 導體層上，以形成一形變誘導半導體層；及 弟二步驟，製造一形變矽層於形變誘導半導體層上 之半導體構件之製造方 驟，堆疊包含形變誘導 8 ·如申請專利範圍第4項所述 法，其中，第一步驟包含一堆疊步 -2 - 1298515 材料之半導體層於基體上，及一多孔化步驟，多孔化該半 導體層，以形成形變誘導多孔半導體層。 9·如申請專利範圍第4項所述之半導體構件之製造方 法’其中，形變誘導多孔半導體層由使用陽極化法，多孔 化包含形變誘導材料之半導體層製成。 10.如申請專利範圍第4項所述之半導體構件之製造方 法’其中，與多孔化包含形變誘導材料之半導體層同時， 多孔化在矽基體及包含形變誘導材料之半導體層間之介面 下方之矽基體，以形成一多孔半導體層。 1 1 .如申請專利範圍第4項所述之半導體構件之製造方 法’其中，包含形變誘導材料之半導體層及形變矽層由 CVD製造。 12·如申請專利範圍第4項所述之半導體構件之製造方 法’其中’在CVD步驟中連續製造包含形變誘導材料之 半導體層，同時改變源氣體之流率及濃度之一，以逐漸或 逐步供應形變誘導材料。 13·—種半導體構件之製造方法，包含： 一製備步驟’製備一第一構件，由製造一絕緣層於由 使用申請專利範圍第4項之製造方法所製之一半導體構件 之一形變矽層上獲得；及 一轉移步驟，在第一構件及一第二構件黏合後，轉移 該絕緣層及形變矽層自第一構件至第二構件，俾置絕緣層 於內部。 14·一種半導體構件之製造方法，包含步驟： -3- 1298515 製備一第一構件，包含由申請專利範圍第4項之製造 方法製造之一半導體構件；及 黏合第一構件於一第二構件，此具有至少一表面爲絕 緣材料所製，俾置第一構件之形變矽層於內部，並轉移形 變矽層自第一構件至第二構件。 1 5 ·如申請專利範圍第1 3項所述之半導體構件之製造 方法，其中，轉移步驟由在形變誘導多孔半導體層處分離 二構件執行。 16·如申請專利範圍第13項所述之半導體構件之製造 方法’其中，在形變誘導多孔半導體層中，在由多孔化矽 基體所形成之多孔半導體層中，或在形變誘導多孔半導體 層及矽基體及由多孔化該矽基體所形成之多孔半導體層之 一間之介面中執行分離。 1 7 ·如申請專利範圍第1 3項所述之半導體構件之製造 方法’其中，在形變誘導多孔層及由多孔化矽基體所形成 之多孔半導體層間之介面中之缺陷產生部份處執行分離。 18·-種半導體裝置，具有電晶體構製於申請專利範 圍第1項所述之半導體構件之形變矽層上。 19. 一種半導體構件，包含： 一第一多孔半導體層，此爲藉由多孔化形變誘導材料 所構製在矽基體上，以便放鬆該形變誘導材料的內在晶格 形變，其中該形變誘導材料含有矽和額外的材料，且該額 外的材料是與矽不同的材料，該額外的材料是選自由下列 所組成的群組：鍺、含有鎵和砷的材料、含有鎵和磷的材 -4- 1298515 料、及含有鎵和氮的材料； 一第二多孔半導體層，此構製於一多孔半導體層上； 及 一形變矽層，此構製於第二多孔半導體層上。 20·如申請專利範圍第19項所述之半導體構件’另包 含在第二多孔半導體層及形變矽層之間。 2 1 .如申請專利範圍第丨9項所述之半導體構件，其中 ，形變誘導材料爲SiGe。 φ 22 ·如申請專利範圍第1 9項所述之半導體構件，其中 ’弟一*多孔丰導體層之材料爲Si及SiGe之一*。 23·如申請專利範圍第19項所述之半導體構件，其中 ’第一多孔半導體層具有晶格放鬆。 24 ·如申請專利範圍第丨9項所述之半導體構件，另包 曰 弟一*多孔丰導體層’爲與砂基體相同之材料所製’在 矽基體及形變誘導材料所製之第一多孔半導體層之間。 25·—種半導體構件之製造方法，包含： Φ 一第一步驟，堆疊包含形變誘導材料之一第一半導體 層於一矽基體上，及一第二半導體層於第一半導體層上； 一第一步驟，多孔化包含形變誘導材料之第一半導體 層及第二半導體層，以形成形變誘導材料所製之一第一多 ?L半導體層及一第二 多孔半導體層，以便放鬆該形變誘導
    料是選自由下列所組成的群組： 7个冋的材料，該額外的材 :鍺、含有鎵和砷的材料、 -5- 1298515 含有鎵和磷的材料、及含有鎵和氮的材料；及 一第三步驟，製造一形變矽層於第二多孔半導體層上 〇 26·—種半導體構件之製造方法，包含： 一第一步驟，堆疊包含形變誘導材料之一第一半導體 層於-砍基體±’及—第二半導體層於第一半導體層上广 一第一步驟，多孔化包含形變誘導材料之第〜半導體 層及第二半導體層，以形成形變誘導材料所製之〜第一多 孔半導體層及第―多孔半導體層，以便放鬆該形變誘導 材料的內在晶格形變，其中該形變誘導材料含有矽和額外 的材料，且該額外的材料是與矽不同的材料，該額外的材 料是選自由下列所組成的群組：鍺、含有鎵和砷的材料、 含有鎵和磷的材料、及含有鎵和氮的材料；及 一第二步驟，堆疊與形變誘導材料相同之材料所製之 一半導體層及一形變矽層於第二多孔半導體層上。 2 7 .如申請專利範圍第2 5項所述之半導體構件之製造 方法’其中，形變誘導材料包含矽及一額外材料，及該額 外材料爲與矽不同之材料’此選自鍺，包含鎵及砷之一材 料’包含鎵及隣之一材料，及包含鎵及氮之一材料所組之 群中。 28·如申請專利範圍第25項所述之半導體構件之製造 方法，其中，第一多孔半導體層爲形變誘導材料所製，及 第二多孔半導體層由多孔化包含形變誘導材料之第一半導 體層製成，及第二半導體層由使用陽極化法堆疊於第一半 -6- 1298515 導體層上。 29.如申請專利範圍第25項所述之半導體構件之製造 方法，其中，與多孔化包含形變誘導材料之第一半導體層 及第二半導體層同時，多孔化在矽基體及包含形變誘導材 料之第一半導體層間之介面下方之矽基體，以形成一第三 多孔半導體層。 3 0.如申請專利範圍第25項所述之半導體構件之製造 方法，其中，包含形變誘導材料之第一半導體層，第二半 導體層，及形變矽層由CVD製造。 3 1 .如申請專利範圍第25項所述之半導體構件之製造 方法，其中，在CVD步驟中連續製造包含形變誘導材料 之第一半導體層，同時改變源氣體之流率及濃度之一，以 逐漸或逐步供應形變誘導材料。 32.—種半導體構件之製造方法，包含： 一製備步驟，製備一第一構件，由製造一絕緣層於由 使用申請專利範圍第25項之製造方法所製之半導體構件之 一形變砂層上所獲得；及 一轉移步驟，在第一構件及第二構件黏合後，轉移該 絕緣層及形變矽層自第一構件至第二構件’俾置絕緣層於 內部。 3 3 . —種半導體構件之製造方法，包含步驟： 製備一第一構件，包含由申請專利範圍第25項之製造 方法製造之一半導體構件；及 黏合第一構件於一第二構件，此具有至少一表面爲絕 1298515 緣材料所製’俾置第一構件之形變砍層於內部，並轉移形 變矽層自第一構件至第二構件。 3 4 ·如申請專利範圍第3 2項所述之半導體構件之製造 方法，其中，轉移步驟由在形變誘導材料所製之第一多孔 半導體層處分離—^構件執行。 3 5 ·如申請專利範圍第3 2項所述之半導體構件之製造 方法，其中，在形變誘導材料所製之第一多孔半導體層中 ，在由多孔化矽基體所形成之第三多孔半導體層中，或在 形變誘導材料所製之第一多孔半導體層及矽基體及由多孔 化矽基體所形成之第三多孔半導體層之一間之介面中執行 分離。 3 6 ·如申請專利範圍第3 2項所述之半導體構件之製造 方法，其中，在形變誘導材料所製之第一多孔層及由多孔 化矽基體所形成之第三多孔半導體層間之介面中之缺陷產 生部份處執行分離。 3 7·—種半導體裝置，具有電晶體構製於申請專利範 圍第1 9項所述之半導體構件之形變矽層中。
TW093140621A 2003-12-26 2004-12-24 Semiconductor member, manufacturing method thereof, and semiconductor device TWI298515B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003434021 2003-12-26
JP2004265559A JP2005210062A (ja) 2003-12-26 2004-09-13 半導体部材とその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
TW200527507A TW200527507A (en) 2005-08-16
TWI298515B true TWI298515B (en) 2008-07-01

Family

ID=34742143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093140621A TWI298515B (en) 2003-12-26 2004-12-24 Semiconductor member, manufacturing method thereof, and semiconductor device

Country Status (4)

Country Link
US (2) US7238973B2 (zh)
JP (1) JP2005210062A (zh)
TW (1) TWI298515B (zh)
WO (1) WO2005064658A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012914A (ja) 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置
US20060228872A1 (en) * 2005-03-30 2006-10-12 Bich-Yen Nguyen Method of making a semiconductor device having an arched structure strained semiconductor layer
US7659581B2 (en) * 2005-11-30 2010-02-09 International Business Machines Corporation Transistor with dielectric stressor element fully underlying the active semiconductor region
US9245760B2 (en) * 2010-09-30 2016-01-26 Infineon Technologies Ag Methods of forming epitaxial layers on a porous semiconductor layer
CN102184940B (zh) * 2011-03-30 2014-01-08 清华大学 半导体结构及其形成方法
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
KR101373403B1 (ko) 2012-02-09 2014-03-13 주식회사 시지트로닉스 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판
US8940616B2 (en) 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
US9379243B1 (en) 2015-02-19 2016-06-28 Intermational Business Machines Corporation Field-effect transistor with aggressively strained fins
US9773906B2 (en) 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
US9646832B2 (en) * 2015-07-29 2017-05-09 International Business Machines Corporation Porous fin as compliant medium to form dislocation-free heteroepitaxial films
JP2017135167A (ja) 2016-01-25 2017-08-03 キヤノン株式会社 半導体装置及び情報処理システム

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
JP3214631B2 (ja) 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
EP0597428B1 (en) 1992-11-09 1997-07-30 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
US5685946A (en) * 1993-08-11 1997-11-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP4075021B2 (ja) 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
JP3762144B2 (ja) 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US6180497B1 (en) 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
EP1039513A3 (en) 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
JP2001007362A (ja) 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
US20010038153A1 (en) 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP2002075917A (ja) 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6524935B1 (en) 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
JP3697214B2 (ja) 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
JP4569026B2 (ja) * 2001-03-30 2010-10-27 信越半導体株式会社 半導体基板及びその製造方法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003078118A (ja) 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP4325134B2 (ja) 2001-08-31 2009-09-02 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
KR100442105B1 (ko) 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
JP2003178977A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 半導体結晶及びその製造方法
JP2003178978A (ja) * 2001-12-12 2003-06-27 Sharp Corp 結晶性半導体薄膜と結晶性半導体薄膜の形成方法、結晶性半導体薄膜の形成装置および結晶性半導体薄膜の形成用マスク、並びに半導体装置
US20030230778A1 (en) 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
JP2003282463A (ja) 2002-03-27 2003-10-03 Seiko Epson Corp 半導体基板およびその製造方法
JP2003282464A (ja) 2002-03-27 2003-10-03 Seiko Epson Corp 半導体基板およびその製造方法
JP2004342975A (ja) 2003-05-19 2004-12-02 Toshiba Ceramics Co Ltd 半導体基板の製造方法
JP2006012914A (ja) 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置

Also Published As

Publication number Publication date
US20060113635A1 (en) 2006-06-01
US7750367B2 (en) 2010-07-06
JP2005210062A (ja) 2005-08-04
US7238973B2 (en) 2007-07-03
US20070272944A1 (en) 2007-11-29
TW200527507A (en) 2005-08-16
WO2005064658A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
US7750367B2 (en) Semiconductor member, manufacturing method thereof, and semiconductor device
TWI242232B (en) Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7008701B2 (en) Semiconductor member manufacturing method and semiconductor device manufacturing method
US7332399B2 (en) Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor in which film thicknesses can be accurately controlled
US7928436B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
TWI375329B (en) Body-tied, strained-channel multi-gate device and methods of manufacturing same
US20020086463A1 (en) Means for forming SOI
US10410911B2 (en) Buried insulator regions and methods of formation thereof
EP0553774A1 (en) Semiconductor device and method for producing the same
US20060124961A1 (en) Semiconductor substrate, manufacturing method thereof, and semiconductor device
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JP4371710B2 (ja) 半導体基体、半導体装置及びこれらの製造方法
JP2003078118A (ja) 半導体部材の製造方法及び半導体装置の製造方法
TWI284360B (en) Semiconductor substrate, manufacturing method thereof, and semiconductor device
JP2005191458A (ja) 半導体部材とその製造方法、及び半導体装置
TWI329923B (en) Method of mandfacturing a semiconductor substrate
JP3112102B2 (ja) 半導体装置
JP2005251939A (ja) 半導体装置及びトランジスタ並びに半導体装置の製造方法
JP2006278632A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
JP2003249651A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH06326281A (ja) 貼り合せ基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees