JP2003282463A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JP2003282463A JP2003282463A JP2002089826A JP2002089826A JP2003282463A JP 2003282463 A JP2003282463 A JP 2003282463A JP 2002089826 A JP2002089826 A JP 2002089826A JP 2002089826 A JP2002089826 A JP 2002089826A JP 2003282463 A JP2003282463 A JP 2003282463A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- porous layer
- semiconductor substrate
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 本発明は、シリコン基板上にシリコンよりも
格子定数が大きい元素を含む結晶層を形成するに際し、
簡単なプロセスで、格子定数の違いから生じる結晶層の
歪みを十分に緩和することができる半導体基板およびそ
の製造方法を提供することを課題とする。 【解決手段】 高多孔質層２および低多孔質層３の孔は
酸化され、孔の表面には、酸化膜４が形成されており、
酸化膜４により高多孔質層２および低多孔質層３は、物
理的に拡げられ、シリコンの結晶格子が引っ張られて格
子の間隔が拡がっている。従って、シリコンの格子定数
よりも約４％大きい格子定数を有するゲルマニウムが含
まれたエピタキシャル成長層５の歪みを緩和することが
できる。
格子定数が大きい元素を含む結晶層を形成するに際し、
簡単なプロセスで、格子定数の違いから生じる結晶層の
歪みを十分に緩和することができる半導体基板およびそ
の製造方法を提供することを課題とする。 【解決手段】 高多孔質層２および低多孔質層３の孔は
酸化され、孔の表面には、酸化膜４が形成されており、
酸化膜４により高多孔質層２および低多孔質層３は、物
理的に拡げられ、シリコンの結晶格子が引っ張られて格
子の間隔が拡がっている。従って、シリコンの格子定数
よりも約４％大きい格子定数を有するゲルマニウムが含
まれたエピタキシャル成長層５の歪みを緩和することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板および
その製造方法に関し、特にシリコン基板上にゲルマニウ
ムもしくはシリコンゲルマニウム混晶の半導体結晶が形
成された半導体基板およびその製造方法に関する。
その製造方法に関し、特にシリコン基板上にゲルマニウ
ムもしくはシリコンゲルマニウム混晶の半導体結晶が形
成された半導体基板およびその製造方法に関する。
【０００２】
【従来の技術】従来、シリコン基板上にゲルマニウム
（Ｇｅ）もしくはシリコンゲルマニウム（ＳｉＧｅ）混
晶の半導体結晶をエピタキシャル成長させた場合には、
シリコンとゲルマニウムとの格子定数が異なるため、エ
ピタキシャル成長させたゲルマニウム層もしくはシリコ
ンゲルマニウム混晶層は、歪みを含んだ層となってしま
う。
（Ｇｅ）もしくはシリコンゲルマニウム（ＳｉＧｅ）混
晶の半導体結晶をエピタキシャル成長させた場合には、
シリコンとゲルマニウムとの格子定数が異なるため、エ
ピタキシャル成長させたゲルマニウム層もしくはシリコ
ンゲルマニウム混晶層は、歪みを含んだ層となってしま
う。
【０００３】そこで、シリコン基板上のシリコンゲルマ
ニウム混晶のゲルマニウム組成を段階的に変化させ、徐
々に歪みを解放していくバッファ層を設けることによ
り、歪みが緩和されたゲルマニウム層もしくはシリコン
ゲルマニウム混晶層を形成する技術が知られている。
ニウム混晶のゲルマニウム組成を段階的に変化させ、徐
々に歪みを解放していくバッファ層を設けることによ
り、歪みが緩和されたゲルマニウム層もしくはシリコン
ゲルマニウム混晶層を形成する技術が知られている。
【０００４】また、ＳＯＩ基板上にシリコンゲルマニウ
ム混晶層をエピタキシャル成長させた後に、窒素雰囲気
中で５時間熱処理（９００℃）を行うことにより、シリ
コンゲルマニウム混晶層の歪みを緩和させる技術も知ら
れている。
ム混晶層をエピタキシャル成長させた後に、窒素雰囲気
中で５時間熱処理（９００℃）を行うことにより、シリ
コンゲルマニウム混晶層の歪みを緩和させる技術も知ら
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ゲルマニウム組成を段階的に変化させたバッファ層を形
成して歪みを緩和させる技術では、形成するシリコンゲ
ルマニウム混晶層のゲルマニウム組成が大きくなると、
厚いバッファ層を形成する必要があり、プロセス時間が
非常に長くなると共に、ゲルマニウム組成を段階的に変
化させたバッファ層では、バッファ層上にシリコンゲル
マニウム混晶層の歪みを十分に緩和することができない
という問題点があった。
ゲルマニウム組成を段階的に変化させたバッファ層を形
成して歪みを緩和させる技術では、形成するシリコンゲ
ルマニウム混晶層のゲルマニウム組成が大きくなると、
厚いバッファ層を形成する必要があり、プロセス時間が
非常に長くなると共に、ゲルマニウム組成を段階的に変
化させたバッファ層では、バッファ層上にシリコンゲル
マニウム混晶層の歪みを十分に緩和することができない
という問題点があった。
【０００６】また、従来のＳＯＩ基板を使用して熱処理
を行って歪みを緩和させる技術では、結晶性回復のため
に高温で長時間の熱処理を施す必要があり、プロセス時
間が非常に長くなると共に、シリコンゲルマニウム混晶
層の歪みを十分に緩和することができないという問題点
があった。
を行って歪みを緩和させる技術では、結晶性回復のため
に高温で長時間の熱処理を施す必要があり、プロセス時
間が非常に長くなると共に、シリコンゲルマニウム混晶
層の歪みを十分に緩和することができないという問題点
があった。
【０００７】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、シリコン基板上に
シリコンよりも格子定数が大きい元素を含む結晶層を形
成するに際し、簡単なプロセスで、格子定数の違いから
生じる結晶層の歪みを十分に緩和することができる半導
体基板およびその製造方法を提供する点にある。
のであり、その目的とするところは、シリコン基板上に
シリコンよりも格子定数が大きい元素を含む結晶層を形
成するに際し、簡単なプロセスで、格子定数の違いから
生じる結晶層の歪みを十分に緩和することができる半導
体基板およびその製造方法を提供する点にある。
【０００８】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、シリコン基板上にシリコンよりも格子定数が
大きい元素を含む結晶層を形成する半導体基板であっ
て、前記シリコン基板上に形成された多孔質層と、該多
孔質層上に形成された再結晶層と、該再結晶層上に形成
された前記結晶層とを具備し、前記多孔質層の孔の表面
が酸化されていることを特徴とする。また請求項２記載
の発明の要旨は、請求項１記載の半導体基板であって、
前記結晶層は、ゲルマニウム膜、シリコンゲルマニウム
混晶膜、ＩＩＩ族およびＶ族元素による化合物を含む半
導体膜もしくはＩＩＩ族元素の窒化物を含む半導体膜で
あることを特徴とする。また請求項３記載の発明の要旨
は、請求項１又は２記載の半導体基板であって、前記多
孔質層は、前記シリコン基板の垂直方向に多孔度が連続
的もしくは段階的に異なっていることを特徴とする。ま
た請求項４記載の発明の要旨は、請求項１乃至３のいず
れかに記載の半導体基板であって、前記多孔質層は、前
記シリコン基板の垂直方向に不純物濃度が連続的もしく
は段階的に異なっていることを特徴とする。また請求項
５記載の発明の要旨は、シリコン基板上にシリコンより
も格子定数が大きい元素を含む結晶層を形成する半導体
基板の製造方法であって、前記シリコン基板上に多孔質
層を形成する多孔質層形成工程と、前記多孔質層の孔の
表面を酸化させる酸化工程と、還元雰囲気中での熱処理
によって前記多孔質層の表面に再結晶層を形成する再結
晶層形成工程と、前記再結晶層上に前記元素を含む前記
結晶層を形成する結晶層形成工程とを有することを特徴
とする。また請求項６記載の発明の要旨は、請求項５記
載の半導体基板の製造方法であって、前記多孔質層形成
工程は、前記シリコン基板の垂直方向に多孔度が連続的
もしくは段階的に異なる前記多孔質層を形成することを
特徴とする。また請求項７記載の発明の要旨は、請求項
５又は６記載の半導体基板の製造方法であって、前記再
結晶層形成工程は、前記元素を含む還元雰囲気中で熱処
理を行うことを特徴とする。
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、シリコン基板上にシリコンよりも格子定数が
大きい元素を含む結晶層を形成する半導体基板であっ
て、前記シリコン基板上に形成された多孔質層と、該多
孔質層上に形成された再結晶層と、該再結晶層上に形成
された前記結晶層とを具備し、前記多孔質層の孔の表面
が酸化されていることを特徴とする。また請求項２記載
の発明の要旨は、請求項１記載の半導体基板であって、
前記結晶層は、ゲルマニウム膜、シリコンゲルマニウム
混晶膜、ＩＩＩ族およびＶ族元素による化合物を含む半
導体膜もしくはＩＩＩ族元素の窒化物を含む半導体膜で
あることを特徴とする。また請求項３記載の発明の要旨
は、請求項１又は２記載の半導体基板であって、前記多
孔質層は、前記シリコン基板の垂直方向に多孔度が連続
的もしくは段階的に異なっていることを特徴とする。ま
た請求項４記載の発明の要旨は、請求項１乃至３のいず
れかに記載の半導体基板であって、前記多孔質層は、前
記シリコン基板の垂直方向に不純物濃度が連続的もしく
は段階的に異なっていることを特徴とする。また請求項
５記載の発明の要旨は、シリコン基板上にシリコンより
も格子定数が大きい元素を含む結晶層を形成する半導体
基板の製造方法であって、前記シリコン基板上に多孔質
層を形成する多孔質層形成工程と、前記多孔質層の孔の
表面を酸化させる酸化工程と、還元雰囲気中での熱処理
によって前記多孔質層の表面に再結晶層を形成する再結
晶層形成工程と、前記再結晶層上に前記元素を含む前記
結晶層を形成する結晶層形成工程とを有することを特徴
とする。また請求項６記載の発明の要旨は、請求項５記
載の半導体基板の製造方法であって、前記多孔質層形成
工程は、前記シリコン基板の垂直方向に多孔度が連続的
もしくは段階的に異なる前記多孔質層を形成することを
特徴とする。また請求項７記載の発明の要旨は、請求項
５又は６記載の半導体基板の製造方法であって、前記再
結晶層形成工程は、前記元素を含む還元雰囲気中で熱処
理を行うことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１０】図１は、本発明に係る半導体基板の実施の
形態の構成を示す断面図である。
形態の構成を示す断面図である。
【００１１】本実施の形態は、図１を参照すると、シリ
コン基板１と、シリコン基板１上に形成された高多孔質
層２と、高多孔質層２上に形成された高多孔質層２より
も多孔度が低い低多孔質層３と、低多孔質層３の表面に
形成された再結晶層５と、再結晶層５上にエピタキシャ
ル成長させたゲルマニウム膜もしくはシリコンゲルマニ
ウム混晶膜であるエピタキシャル成長層６とからなる。
コン基板１と、シリコン基板１上に形成された高多孔質
層２と、高多孔質層２上に形成された高多孔質層２より
も多孔度が低い低多孔質層３と、低多孔質層３の表面に
形成された再結晶層５と、再結晶層５上にエピタキシャ
ル成長させたゲルマニウム膜もしくはシリコンゲルマニ
ウム混晶膜であるエピタキシャル成長層６とからなる。
【００１２】エピタキシャル成長層６を構成する結晶
は、シリコンとは格子定数が異なる結晶であり、ゲルマ
ニウムもしくはシリコンゲルマニウム混晶以外に、ＩＩ
Ｉ族およびＶ族元素による化合物を含む半導体、ＩＩＩ
族元素の窒化物を含む半導体であっても良い。
は、シリコンとは格子定数が異なる結晶であり、ゲルマ
ニウムもしくはシリコンゲルマニウム混晶以外に、ＩＩ
Ｉ族およびＶ族元素による化合物を含む半導体、ＩＩＩ
族元素の窒化物を含む半導体であっても良い。
【００１３】高多孔質層２および低多孔質層３は、シリ
コンを含む半導体であり、高多孔質層２と低多孔質層３
とは、多孔度が異なっており、高多孔質層２の多孔度が
高く、低多孔質層３の多孔度が低くなっている。また、
高多孔質層２の不純物濃度と低多孔質層３の不純物濃度
とが異なるようすると好適であり、この場合には、高多
孔質層２の不純物濃度を低く、低多孔質層３の不純物濃
度を高くする。
コンを含む半導体であり、高多孔質層２と低多孔質層３
とは、多孔度が異なっており、高多孔質層２の多孔度が
高く、低多孔質層３の多孔度が低くなっている。また、
高多孔質層２の不純物濃度と低多孔質層３の不純物濃度
とが異なるようすると好適であり、この場合には、高多
孔質層２の不純物濃度を低く、低多孔質層３の不純物濃
度を高くする。
【００１４】高多孔質層２および低多孔質層３の孔は酸
化され、孔の表面には、酸化膜４が形成されており、酸
化膜４により高多孔質層２および低多孔質層３は、物理
的に拡げられ、シリコンの結晶格子が引っ張られて格子
の間隔が拡がっている。従って、シリコンの格子定数よ
りも約４％大きい格子定数を有するゲルマニウムが含ま
れたエピタキシャル成長層５の歪みを緩和することがで
きる。高多孔質層２と低多孔質層３とは、多孔度が異な
っているため、酸化膜４による物理的な拡がりが異な
り、低多孔質層３は、エピタキシャル成長層５の種結晶
層として機能し、高多孔質層２は、エピタキシャル成長
層５の歪みを緩和するためのバッファ層として機能す
る。
化され、孔の表面には、酸化膜４が形成されており、酸
化膜４により高多孔質層２および低多孔質層３は、物理
的に拡げられ、シリコンの結晶格子が引っ張られて格子
の間隔が拡がっている。従って、シリコンの格子定数よ
りも約４％大きい格子定数を有するゲルマニウムが含ま
れたエピタキシャル成長層５の歪みを緩和することがで
きる。高多孔質層２と低多孔質層３とは、多孔度が異な
っているため、酸化膜４による物理的な拡がりが異な
り、低多孔質層３は、エピタキシャル成長層５の種結晶
層として機能し、高多孔質層２は、エピタキシャル成長
層５の歪みを緩和するためのバッファ層として機能す
る。
【００１５】なお、エピタキシャル成長層５がシリコン
ゲルマニウム混晶膜であり、ゲルマニウムの組成が高く
ない場合には、高多孔質層２および低多孔質層３の２層
の多孔層を設けることなく、１層の孔が酸化された多孔
層により、エピタキシャル成長層５の歪みを十分に緩和
することができる。
ゲルマニウム混晶膜であり、ゲルマニウムの組成が高く
ない場合には、高多孔質層２および低多孔質層３の２層
の多孔層を設けることなく、１層の孔が酸化された多孔
層により、エピタキシャル成長層５の歪みを十分に緩和
することができる。
【００１６】また、本実施の形態では、シリコン基板１
の垂直方向に多孔度が段階的に異なっている高多孔質層
２と低多孔質層３との２つの層を設けたが、シリコン基
板１の垂直方向に多孔度が異なっていれば、３以上の複
数の多孔度の異なる層を設けても、また、連続的に多孔
度が異なる層を形成しても良い。なお、多孔度は、下層
の方が高く、上層の方が低くなるように形成される。
の垂直方向に多孔度が段階的に異なっている高多孔質層
２と低多孔質層３との２つの層を設けたが、シリコン基
板１の垂直方向に多孔度が異なっていれば、３以上の複
数の多孔度の異なる層を設けても、また、連続的に多孔
度が異なる層を形成しても良い。なお、多孔度は、下層
の方が高く、上層の方が低くなるように形成される。
【００１７】次に、本実施の形態の半導体基板の製造方
法について図２を参照して詳細に説明する。図２は、図
１に示す半導体基板の製造方法を説明するための製造工
程図である。
法について図２を参照して詳細に説明する。図２は、図
１に示す半導体基板の製造方法を説明するための製造工
程図である。
【００１８】まず、シリコン基板１上に、図２（ａ）に
示すように、例えばＣＶＤ法によりシリコン膜７を形成
し、さらに、シリコン膜７上にシリコン膜８を形成す
る。本実施の形態では、シリコン膜７、８の２層を積層
する構成としたが、さらに、シリコン膜を積層しても良
い。
示すように、例えばＣＶＤ法によりシリコン膜７を形成
し、さらに、シリコン膜７上にシリコン膜８を形成す
る。本実施の形態では、シリコン膜７、８の２層を積層
する構成としたが、さらに、シリコン膜を積層しても良
い。
【００１９】その後、図２（ｂ）に示すように、陽極化
成によりシリコン膜７とシリコン膜８とを多孔質化し、
高多孔質層２と低多孔質層３とを形成する。陽極化成に
使用する電解液としては、フッ化水素とエチルアルコー
ルとの混合液を用い、高多孔質層２と低多孔質層３とに
は、シリコン基板１の垂直方向に伸びる細長い孔が形成
される。
成によりシリコン膜７とシリコン膜８とを多孔質化し、
高多孔質層２と低多孔質層３とを形成する。陽極化成に
使用する電解液としては、フッ化水素とエチルアルコー
ルとの混合液を用い、高多孔質層２と低多孔質層３とに
は、シリコン基板１の垂直方向に伸びる細長い孔が形成
される。
【００２０】陽極化成では、シリコン膜７とシリコン膜
８との不純物濃度や流す電流の電流密度や電解液の濃度
等により、多孔率が決定され、不純物濃度が低いと多孔
率が高くなり、不純物濃度が高いと多孔率が低くなり、
また、電流密度が大きいと多孔率が高くなり、電流密度
が小さいと多孔率が低くなる。従って、シリコン膜７と
シリコン膜８とに不純物を混入し、シリコン膜８の不純
物濃度をシリコン膜７の不純物濃度よりも高くすること
により、高多孔質層２と低多孔質層３とを容易に形成す
ることができる。
８との不純物濃度や流す電流の電流密度や電解液の濃度
等により、多孔率が決定され、不純物濃度が低いと多孔
率が高くなり、不純物濃度が高いと多孔率が低くなり、
また、電流密度が大きいと多孔率が高くなり、電流密度
が小さいと多孔率が低くなる。従って、シリコン膜７と
シリコン膜８とに不純物を混入し、シリコン膜８の不純
物濃度をシリコン膜７の不純物濃度よりも高くすること
により、高多孔質層２と低多孔質層３とを容易に形成す
ることができる。
【００２１】なお、シリコン膜７とシリコン膜８とに混
入する不純物は、低多孔質層３上に形成されるエピタキ
シャル成長層５に含まれる元素と同一のものであること
が好ましい。
入する不純物は、低多孔質層３上に形成されるエピタキ
シャル成長層５に含まれる元素と同一のものであること
が好ましい。
【００２２】高多孔質層２と低多孔質層３とを形成した
後に、酸化処理を行い、図２（ｃ）に示すように、高多
孔質層２と低多孔質層３とに形成されている孔の表面に
酸化膜４を形成する。酸化処理は、例えば、温度０〜８
０℃の硫酸（Ｈ２ＳＯ４）で１０〜６０分処理を行うこ
とにより行われる。また、酸化処理として、酸素
（Ｏ ２）雰囲気中、４００〜９００℃で１０〜６０分処
理を行っても良い。
後に、酸化処理を行い、図２（ｃ）に示すように、高多
孔質層２と低多孔質層３とに形成されている孔の表面に
酸化膜４を形成する。酸化処理は、例えば、温度０〜８
０℃の硫酸（Ｈ２ＳＯ４）で１０〜６０分処理を行うこ
とにより行われる。また、酸化処理として、酸素
（Ｏ ２）雰囲気中、４００〜９００℃で１０〜６０分処
理を行っても良い。
【００２３】次に、酸化処理により低多孔質層３の表面
にも酸化膜４が形成されてしまうため、低多孔質層３の
表面の酸化膜４を異方性エッチングにより除去する。な
お、エッチングガスとしては、ＣＦ４、Ｃ２Ｆ６等のＳ
ｉＯ２をエッチング可能なガスを用いる。
にも酸化膜４が形成されてしまうため、低多孔質層３の
表面の酸化膜４を異方性エッチングにより除去する。な
お、エッチングガスとしては、ＣＦ４、Ｃ２Ｆ６等のＳ
ｉＯ２をエッチング可能なガスを用いる。
【００２４】低多孔質層３の表面の酸化膜を除去した
後、水素等の還元雰囲気中にて例えば９００℃から１１
００℃の熱処理を施す。この熱処理により、低多孔質層
３の表面付近は、再結晶化し、高品質な再結晶層５が形
成される。また、この熱処理にゲルマン等ゲルマニウム
原料ガスを微量に供給することにより、再結晶層５をシ
リコンゲルマニウム混晶膜とすると、再結晶層５上にゲ
ルマニウム結晶膜もしくはシリコンゲルマニウム混晶膜
を形成する際に好適である。
後、水素等の還元雰囲気中にて例えば９００℃から１１
００℃の熱処理を施す。この熱処理により、低多孔質層
３の表面付近は、再結晶化し、高品質な再結晶層５が形
成される。また、この熱処理にゲルマン等ゲルマニウム
原料ガスを微量に供給することにより、再結晶層５をシ
リコンゲルマニウム混晶膜とすると、再結晶層５上にゲ
ルマニウム結晶膜もしくはシリコンゲルマニウム混晶膜
を形成する際に好適である。
【００２５】次に、例えばＣＶＤ法によりゲルマニウム
結晶膜もしくはシリコンゲルマニウム混晶膜をエピタキ
シャル成長させてエピタキシャル成長５を形成する。形
成されたエピタキシャル成長５は、再結晶層５、低多孔
質層３および高多孔質膜２により歪みが緩和されたゲル
マニウム結晶膜もしくはシリコンゲルマニウム混晶膜と
なる。
結晶膜もしくはシリコンゲルマニウム混晶膜をエピタキ
シャル成長させてエピタキシャル成長５を形成する。形
成されたエピタキシャル成長５は、再結晶層５、低多孔
質層３および高多孔質膜２により歪みが緩和されたゲル
マニウム結晶膜もしくはシリコンゲルマニウム混晶膜と
なる。
【００２６】以上説明したように、本実施の形態によれ
ば、孔の表面の酸化により結晶格子の間隔が拡がってい
る多孔質層上に、結晶膜を形成することにより、シリコ
ン基板上にシリコンよりも格子定数が大きい元素を含む
結晶層を形成するに際し、簡単なプロセスで、格子定数
の違いから生じる結晶層の歪みを十分に緩和することが
できるという効果を奏する。
ば、孔の表面の酸化により結晶格子の間隔が拡がってい
る多孔質層上に、結晶膜を形成することにより、シリコ
ン基板上にシリコンよりも格子定数が大きい元素を含む
結晶層を形成するに際し、簡単なプロセスで、格子定数
の違いから生じる結晶層の歪みを十分に緩和することが
できるという効果を奏する。
【００２７】さらに、本実施の形態によれば、孔の表面
が酸化された多孔質層の多孔度をシリコン基板の垂直方
向に段階的もしくは連続的に異なる構成とすることによ
り、多孔質層を結晶膜の歪みのバッファ層として用いる
ことができ、シリコン基板上にシリコンよりも格子定数
が大きい元素を含む結晶層を形成するに際し、簡単なプ
ロセスで、格子定数の違いから生じる結晶層の歪みを十
分に緩和することができるという効果を奏する。
が酸化された多孔質層の多孔度をシリコン基板の垂直方
向に段階的もしくは連続的に異なる構成とすることによ
り、多孔質層を結晶膜の歪みのバッファ層として用いる
ことができ、シリコン基板上にシリコンよりも格子定数
が大きい元素を含む結晶層を形成するに際し、簡単なプ
ロセスで、格子定数の違いから生じる結晶層の歪みを十
分に緩和することができるという効果を奏する。
【００２８】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。なお、各図において、同一構成要素
には同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。なお、各図において、同一構成要素
には同一符号を付している。
【００２９】
【発明の効果】本発明の半導体基板およびその製造方法
は、孔の表面の酸化により結晶格子の間隔が拡がってい
る多孔質層上に、結晶膜を形成することにより、シリコ
ン基板上にシリコンよりも格子定数が大きい元素を含む
結晶層を形成するに際し、簡単なプロセスで、格子定数
の違いから生じる結晶層の歪みを十分に緩和することが
できるという効果を奏する。
は、孔の表面の酸化により結晶格子の間隔が拡がってい
る多孔質層上に、結晶膜を形成することにより、シリコ
ン基板上にシリコンよりも格子定数が大きい元素を含む
結晶層を形成するに際し、簡単なプロセスで、格子定数
の違いから生じる結晶層の歪みを十分に緩和することが
できるという効果を奏する。
【００３０】さらに、本発明の半導体基板およびその製
造方法は、孔の表面が酸化された多孔質層の多孔度をシ
リコン基板の垂直方向に段階的もしくは連続的に異なる
構成とすることにより、多孔質層を結晶膜の歪みのバッ
ファ層として用いることができ、シリコン基板上にシリ
コンよりも格子定数が大きい元素を含む結晶層を形成す
るに際し、簡単なプロセスで、格子定数の違いから生じ
る結晶層の歪みを十分に緩和することができるという効
果を奏する。
造方法は、孔の表面が酸化された多孔質層の多孔度をシ
リコン基板の垂直方向に段階的もしくは連続的に異なる
構成とすることにより、多孔質層を結晶膜の歪みのバッ
ファ層として用いることができ、シリコン基板上にシリ
コンよりも格子定数が大きい元素を含む結晶層を形成す
るに際し、簡単なプロセスで、格子定数の違いから生じ
る結晶層の歪みを十分に緩和することができるという効
果を奏する。
【図１】 本発明に係る半導体基板の実施の形態の構成
を示す断面図である。
を示す断面図である。
【図２】 図１に示す半導体基板の製造方法を説明する
ための製造工程図である。
ための製造工程図である。
１ シリコン基板
２ 高多孔質層
３ 低多孔質層
４ 酸化膜
５ 再結晶層
６ エピタキシャル成長層
７、８ シリコン膜
Claims (7)
- 【請求項１】 シリコン基板上にシリコンよりも格子定
数が大きい元素を含む結晶層を形成する半導体基板であ
って、 前記シリコン基板上に形成された多孔質層と、 該多孔質層上に形成された再結晶層と、 該再結晶層上に形成された前記結晶層とを具備し、 前記多孔質層の孔の表面が酸化されていることを特徴と
する半導体基板。 - 【請求項２】 前記結晶層は、ゲルマニウム膜、シリコ
ンゲルマニウム混晶膜、ＩＩＩ族およびＶ族元素による
化合物を含む半導体膜もしくはＩＩＩ族元素の窒化物を
含む半導体膜であることを特徴とする請求項１記載の半
導体基板。 - 【請求項３】 前記多孔質層は、前記シリコン基板の垂
直方向に多孔度が連続的もしくは段階的に異なっている
ことを特徴とする請求項１又は２記載の半導体基板。 - 【請求項４】 前記多孔質層は、前記シリコン基板の垂
直方向に不純物濃度が連続的もしくは段階的に異なって
いることを特徴とする請求項１乃至３のいずれかに記載
の半導体基板。 - 【請求項５】 シリコン基板上にシリコンよりも格子定
数が大きい元素を含む結晶層を形成する半導体基板の製
造方法であって、 前記シリコン基板上に多孔質層を形成する多孔質層形成
工程と、 前記多孔質層の孔の表面を酸化させる酸化工程と、 還元雰囲気中での熱処理によって前記多孔質層の表面に
再結晶層を形成する再結晶層形成工程と、 前記再結晶層上に前記元素を含む前記結晶層を形成する
結晶層形成工程とを有することを特徴とする半導体基板
の製造方法。 - 【請求項６】 前記多孔質層形成工程は、前記シリコン
基板の垂直方向に多孔度が連続的もしくは段階的に異な
る前記多孔質層を形成することを特徴とする請求項５記
載の半導体基板の製造方法。 - 【請求項７】 前記再結晶層形成工程は、前記元素を含
む還元雰囲気中で熱処理を行うことを特徴とする請求項
５又は６記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089826A JP2003282463A (ja) | 2002-03-27 | 2002-03-27 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089826A JP2003282463A (ja) | 2002-03-27 | 2002-03-27 | 半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282463A true JP2003282463A (ja) | 2003-10-03 |
Family
ID=29235308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089826A Withdrawn JP2003282463A (ja) | 2002-03-27 | 2002-03-27 | 半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282463A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005064658A1 (en) * | 2003-12-26 | 2005-07-14 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| JP2005210097A (ja) * | 2003-12-22 | 2005-08-04 | Interuniv Micro Electronica Centrum Vzw | シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置 |
-
2002
- 2002-03-27 JP JP2002089826A patent/JP2003282463A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210097A (ja) * | 2003-12-22 | 2005-08-04 | Interuniv Micro Electronica Centrum Vzw | シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置 |
| WO2005064658A1 (en) * | 2003-12-26 | 2005-07-14 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| US7238973B2 (en) | 2003-12-26 | 2007-07-03 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| US7750367B2 (en) | 2003-12-26 | 2010-07-06 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000203B1 (ko) | 적층홈이 없는 단일 결정성 반도체장치 제조방법 | |
| JP5065676B2 (ja) | 基板上に歪層を製造する方法及び層構造 | |
| JP2002531945A (ja) | 横方向成長による窒化ガリウム層の製造 | |
| JP3940412B2 (ja) | 欠陥性半導体結晶材料の品質改善方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH11265876A (ja) | 担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法 | |
| JP2008260650A (ja) | ＳｉＣ単結晶エピタキシャル薄膜の成長方法 | |
| JP2007142291A (ja) | 半導体構造およびその成長方法 | |
| JP2003282463A (ja) | 半導体基板およびその製造方法 | |
| JP2003197544A (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
| JP2005072054A (ja) | 歪み緩和ＳｉＧｅ基板の製造方法 | |
| JP5277366B2 (ja) | 多層構造ウエハーおよびその製造方法 | |
| JP2003282464A (ja) | 半導体基板およびその製造方法 | |
| KR100712716B1 (ko) | 스트레인드 실리콘 웨이퍼 및 그 제조 방법 | |
| JP2002025916A (ja) | ヘテロ構造基板およびその製造方法 | |
| JP2007180285A (ja) | Ｓｇｏｉ基板の製造方法 | |
| JPH05267270A (ja) | 多孔質半導体の作成方法及び多孔質半導体基板 | |
| JP2005244187A (ja) | 歪みシリコンウエハおよびその製造方法 | |
| US7691725B2 (en) | Method for manufacturing semiconductor device | |
| JP2008218655A (ja) | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 | |
| JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
| JP2006036609A (ja) | 炭化珪素半導体基板の製造方法 | |
| JP2005340379A (ja) | 化合物半導体及びその製造方法 | |
| JP2004319588A (ja) | 化合物半導体成長用Ｓｉ基板及びその製造方法 | |
| JPH11176709A (ja) | 半導体装置作成用炭化珪素基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |