JP2003282464A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JP2003282464A JP2003282464A JP2002089827A JP2002089827A JP2003282464A JP 2003282464 A JP2003282464 A JP 2003282464A JP 2002089827 A JP2002089827 A JP 2002089827A JP 2002089827 A JP2002089827 A JP 2002089827A JP 2003282464 A JP2003282464 A JP 2003282464A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- semiconductor substrate
- forming
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Weting (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 本発明は、シリコン基板上にシリコンとは格
子定数が異なる元素を含む結晶層を形成するに際し、簡
単なプロセスで、格子定数の違いから生じる結晶層の歪
みを十分に緩和することができる半導体基板およびその
製造方法を提供することを課題とする。 【解決手段】 シリコン基板１と、シリコン基板１の表
面に形成された多孔質層２と、多孔質層２の表面に形成
されたゲルマニウムが含まれた再結晶層３と、再結晶層
３上にエピタキシャル成長させたゲルマニウム膜もしく
はシリコンゲルマニウム混晶膜であるエピタキシャル成
長層４とからなり、再結晶層３は、シリコン単結晶膜よ
りも格子定数が大きくなると共に、再結晶層３の歪み
は、多孔質層２に解放されている。従って、再結晶層３
は、再結晶層３と同じゲルマニウム組成のシリコンゲル
マニウム混晶膜を直接シリコン単結晶層上にエピタキシ
ャル成長させた場合に比べ、歪みが緩和されている。
子定数が異なる元素を含む結晶層を形成するに際し、簡
単なプロセスで、格子定数の違いから生じる結晶層の歪
みを十分に緩和することができる半導体基板およびその
製造方法を提供することを課題とする。 【解決手段】 シリコン基板１と、シリコン基板１の表
面に形成された多孔質層２と、多孔質層２の表面に形成
されたゲルマニウムが含まれた再結晶層３と、再結晶層
３上にエピタキシャル成長させたゲルマニウム膜もしく
はシリコンゲルマニウム混晶膜であるエピタキシャル成
長層４とからなり、再結晶層３は、シリコン単結晶膜よ
りも格子定数が大きくなると共に、再結晶層３の歪み
は、多孔質層２に解放されている。従って、再結晶層３
は、再結晶層３と同じゲルマニウム組成のシリコンゲル
マニウム混晶膜を直接シリコン単結晶層上にエピタキシ
ャル成長させた場合に比べ、歪みが緩和されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板および
その製造方法に関し、特にシリコン基板上にゲルマニウ
ム若しくはシリコンゲルマニウム混晶等のシリコンとは
格子定数が異なる元素を含む半導体結晶を形成する半導
体基板およびその製造方法に関する。
その製造方法に関し、特にシリコン基板上にゲルマニウ
ム若しくはシリコンゲルマニウム混晶等のシリコンとは
格子定数が異なる元素を含む半導体結晶を形成する半導
体基板およびその製造方法に関する。
【０００２】
【従来の技術】従来、シリコン基板上にゲルマニウム
（Ｇｅ）もしくはシリコンゲルマニウム（ＳｉＧｅ）混
晶の半導体結晶膜をエピタキシャル成長させた場合に
は、シリコンとゲルマニウムとの格子定数の差により、
エピタキシャル成長させたゲルマニウム層もしくはシリ
コンゲルマニウム混晶膜は、歪みを含んだ層となってし
まう。
（Ｇｅ）もしくはシリコンゲルマニウム（ＳｉＧｅ）混
晶の半導体結晶膜をエピタキシャル成長させた場合に
は、シリコンとゲルマニウムとの格子定数の差により、
エピタキシャル成長させたゲルマニウム層もしくはシリ
コンゲルマニウム混晶膜は、歪みを含んだ層となってし
まう。
【０００３】そこで、シリコン基板上のシリコンゲルマ
ニウム混晶のゲルマニウム組成を段階的に変化させ、徐
々に歪みを解放していくバッファ層を設けることによ
り、歪みが緩和されたゲルマニウム膜もしくはシリコン
ゲルマニウム混晶膜を形成する技術が知られている。
ニウム混晶のゲルマニウム組成を段階的に変化させ、徐
々に歪みを解放していくバッファ層を設けることによ
り、歪みが緩和されたゲルマニウム膜もしくはシリコン
ゲルマニウム混晶膜を形成する技術が知られている。
【０００４】また、ＳＯＩ基板上にシリコンゲルマニウ
ム混晶膜をエピタキシャル成長させた後に、窒素雰囲気
中で５時間熱処理（９００℃）を行うことにより、シリ
コンゲルマニウム混晶膜の歪みを緩和させる技術も知ら
れている。
ム混晶膜をエピタキシャル成長させた後に、窒素雰囲気
中で５時間熱処理（９００℃）を行うことにより、シリ
コンゲルマニウム混晶膜の歪みを緩和させる技術も知ら
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ゲルマニウム組成を段階的に変化させたバッファ層を形
成して歪みを緩和させる技術では、形成するシリコンゲ
ルマニウム混晶膜のゲルマニウム組成が大きくなると、
厚いバッファ層を形成する必要があり、プロセス時間が
非常に長くなると共に、ゲルマニウム組成を段階的に変
化させたバッファ層では、シリコンゲルマニウム混晶膜
の歪みを十分に緩和することができないという問題点が
あった。
ゲルマニウム組成を段階的に変化させたバッファ層を形
成して歪みを緩和させる技術では、形成するシリコンゲ
ルマニウム混晶膜のゲルマニウム組成が大きくなると、
厚いバッファ層を形成する必要があり、プロセス時間が
非常に長くなると共に、ゲルマニウム組成を段階的に変
化させたバッファ層では、シリコンゲルマニウム混晶膜
の歪みを十分に緩和することができないという問題点が
あった。
【０００６】また、従来のＳＯＩ基板を使用して熱処理
を行って歪みを緩和させる技術では、結晶性回復のため
に高温で長時間の熱処理を施す必要があり、プロセス時
間が非常に長くなると共に、シリコンゲルマニウム混晶
膜の歪みを十分に緩和することができないという問題点
があった。
を行って歪みを緩和させる技術では、結晶性回復のため
に高温で長時間の熱処理を施す必要があり、プロセス時
間が非常に長くなると共に、シリコンゲルマニウム混晶
膜の歪みを十分に緩和することができないという問題点
があった。
【０００７】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、シリコン基板上に
シリコンとは格子定数が異なる元素を含む結晶層を形成
するに際し、簡単なプロセスで、格子定数の違いから生
じる結晶層の歪みを十分に緩和することができる半導体
基板およびその製造方法を提供する点にある。
のであり、その目的とするところは、シリコン基板上に
シリコンとは格子定数が異なる元素を含む結晶層を形成
するに際し、簡単なプロセスで、格子定数の違いから生
じる結晶層の歪みを十分に緩和することができる半導体
基板およびその製造方法を提供する点にある。
【０００８】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、シリコン基板上にシリコンとは格子定数が異
なる元素を含む結晶層を形成する半導体基板であって、
前記シリコン基板上に形成された多孔質層と、該多孔質
層上に形成された前記元素を含む再結晶層と、該再結晶
層上に形成された前記結晶層とを具備することを特徴と
する。また請求項２記載の発明の要旨は、請求項１記載
の半導体基板であって、前記結晶層は、ゲルマニウム
膜、シリコンゲルマニウム混晶膜、ＩＩＩ族およびＶ族
元素による化合物を含む半導体膜もしくはＩＩＩ族元素
の窒化物を含む半導体膜であることを特徴とする。また
請求項３記載の発明の要旨は、請求項１又は２記載の半
導体基板であって、前記結晶層の前記元素の組成は、前
記再結晶の前記元素の組成と同一であることを特徴とす
る。また請求項４記載の発明の要旨は、請求項１乃至３
のいずれかに記載の半導体基板であって、前記多孔質層
は、前記シリコン基板の垂直方向に多孔度が連続的もし
くは段階的に異なっていることを特徴とする。また請求
項５記載の発明の要旨は、請求項１乃至４のいずれかに
記載の半導体基板であって、前記多孔質層は、前記元素
を含み、前記元素の組成がそれぞれ異なる複数の層から
なることを特徴とする。また請求項６記載の発明の要旨
は、シリコン基板上にシリコンとは格子定数が異なる元
素を含む結晶層を形成する半導体基板の製造方法であっ
て、陽極化成により前記シリコン基板の表面に多孔質層
を形成する多孔質層形成工程と、前記元素を含む還元雰
囲気中での熱処理によって前記多孔質層の表面に前記元
素を含む再結晶層を形成する再結晶層形成工程と、前記
再結晶上に前記元素を含む前記結晶層を形成する結晶層
形成工程とを有することを特徴とする。また請求項７記
載の発明の要旨は、請求項６記載の半導体基板の製造方
法であって、前記結晶層形成工程では、前記再結晶層の
前記元素の組成と同一である前記結晶層を形成すること
を特徴とする。また請求項８記載の発明の要旨は、請求
項６記載の半導体基板の製造方法であって、前記結晶層
形成工程では、前記再結晶層の前記元素の組成とは異な
る前記結晶層を形成し、熱処理により前記結晶層の歪み
を前記多孔質層に解放する歪み解放工程を有することを
特徴とする。また請求項９記載の発明の要旨は、シリコ
ン基板上にシリコンとは格子定数が異なる元素を含む結
晶層を形成する半導体基板の製造方法であって、前記シ
リコン基板上に前記元素を含む第１結晶層を形成する第
１結晶層形成工程と、陽極化成により前記第１結晶層を
多孔質層に形成する多孔質層形成工程と、前記元素を含
む還元雰囲気中での熱処理によって前記多孔質層の表面
に前記元素を含む再結晶層を形成する再結晶層形成工程
と、前記再結晶上に前記元素を含む前記第２結晶層を形
成する第２結晶層形成工程とを有することを特徴とす
る。また請求項１０記載の発明の要旨は、請求項９記載
の半導体基板の製造方法であって、前記第１結晶層形成
工程では、前記シリコン基板の垂直方向に前記元素の組
成の異なる複数の層を形成することを特徴とする。また
請求項１１記載の発明の要旨は、請求項９又は１０記載
の半導体基板の製造方法であって、前記多孔質層形成工
程では、前記シリコン基板の垂直方向に多孔度が連続的
もしくは段階的に異なる前記多孔質層を形成することを
特徴とする。
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、シリコン基板上にシリコンとは格子定数が異
なる元素を含む結晶層を形成する半導体基板であって、
前記シリコン基板上に形成された多孔質層と、該多孔質
層上に形成された前記元素を含む再結晶層と、該再結晶
層上に形成された前記結晶層とを具備することを特徴と
する。また請求項２記載の発明の要旨は、請求項１記載
の半導体基板であって、前記結晶層は、ゲルマニウム
膜、シリコンゲルマニウム混晶膜、ＩＩＩ族およびＶ族
元素による化合物を含む半導体膜もしくはＩＩＩ族元素
の窒化物を含む半導体膜であることを特徴とする。また
請求項３記載の発明の要旨は、請求項１又は２記載の半
導体基板であって、前記結晶層の前記元素の組成は、前
記再結晶の前記元素の組成と同一であることを特徴とす
る。また請求項４記載の発明の要旨は、請求項１乃至３
のいずれかに記載の半導体基板であって、前記多孔質層
は、前記シリコン基板の垂直方向に多孔度が連続的もし
くは段階的に異なっていることを特徴とする。また請求
項５記載の発明の要旨は、請求項１乃至４のいずれかに
記載の半導体基板であって、前記多孔質層は、前記元素
を含み、前記元素の組成がそれぞれ異なる複数の層から
なることを特徴とする。また請求項６記載の発明の要旨
は、シリコン基板上にシリコンとは格子定数が異なる元
素を含む結晶層を形成する半導体基板の製造方法であっ
て、陽極化成により前記シリコン基板の表面に多孔質層
を形成する多孔質層形成工程と、前記元素を含む還元雰
囲気中での熱処理によって前記多孔質層の表面に前記元
素を含む再結晶層を形成する再結晶層形成工程と、前記
再結晶上に前記元素を含む前記結晶層を形成する結晶層
形成工程とを有することを特徴とする。また請求項７記
載の発明の要旨は、請求項６記載の半導体基板の製造方
法であって、前記結晶層形成工程では、前記再結晶層の
前記元素の組成と同一である前記結晶層を形成すること
を特徴とする。また請求項８記載の発明の要旨は、請求
項６記載の半導体基板の製造方法であって、前記結晶層
形成工程では、前記再結晶層の前記元素の組成とは異な
る前記結晶層を形成し、熱処理により前記結晶層の歪み
を前記多孔質層に解放する歪み解放工程を有することを
特徴とする。また請求項９記載の発明の要旨は、シリコ
ン基板上にシリコンとは格子定数が異なる元素を含む結
晶層を形成する半導体基板の製造方法であって、前記シ
リコン基板上に前記元素を含む第１結晶層を形成する第
１結晶層形成工程と、陽極化成により前記第１結晶層を
多孔質層に形成する多孔質層形成工程と、前記元素を含
む還元雰囲気中での熱処理によって前記多孔質層の表面
に前記元素を含む再結晶層を形成する再結晶層形成工程
と、前記再結晶上に前記元素を含む前記第２結晶層を形
成する第２結晶層形成工程とを有することを特徴とす
る。また請求項１０記載の発明の要旨は、請求項９記載
の半導体基板の製造方法であって、前記第１結晶層形成
工程では、前記シリコン基板の垂直方向に前記元素の組
成の異なる複数の層を形成することを特徴とする。また
請求項１１記載の発明の要旨は、請求項９又は１０記載
の半導体基板の製造方法であって、前記多孔質層形成工
程では、前記シリコン基板の垂直方向に多孔度が連続的
もしくは段階的に異なる前記多孔質層を形成することを
特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１０】（第１の実施の形態）図１は、本発明に係
る半導体基板の第１の実施の形態の構成を示す断面図で
ある。
る半導体基板の第１の実施の形態の構成を示す断面図で
ある。
【００１１】第１の実施の形態は、図１を参照すると、
シリコン基板１と、シリコン基板１の表面に形成された
多孔質層２と、多孔質層２の表面に形成されたゲルマニ
ウムが含まれた再結晶層３と、再結晶層３上にエピタキ
シャル成長させたゲルマニウム膜もしくはシリコンゲル
マニウム混晶膜であるエピタキシャル成長層４とからな
る。
シリコン基板１と、シリコン基板１の表面に形成された
多孔質層２と、多孔質層２の表面に形成されたゲルマニ
ウムが含まれた再結晶層３と、再結晶層３上にエピタキ
シャル成長させたゲルマニウム膜もしくはシリコンゲル
マニウム混晶膜であるエピタキシャル成長層４とからな
る。
【００１２】エピタキシャル成長層４を構成する結晶
は、シリコンとは格子定数が異なる結晶であり、ゲルマ
ニウムもしくはシリコンゲルマニウム混晶以外に、ＩＩ
Ｉ族およびＶ族元素による化合物を含む半導体、ＩＩＩ
族元素の窒化物を含む半導体であっても良い。
は、シリコンとは格子定数が異なる結晶であり、ゲルマ
ニウムもしくはシリコンゲルマニウム混晶以外に、ＩＩ
Ｉ族およびＶ族元素による化合物を含む半導体、ＩＩＩ
族元素の窒化物を含む半導体であっても良い。
【００１３】再結晶層３に含まれる元素は、エピタキシ
ャル成長層４を構成する結晶に含まれる元素と同一のも
のであり、第１の実施の形態では、エピタキシャル成長
層４がゲルマニウム膜もしくはシリコンゲルマニウム混
晶膜であるため、再結晶層３にもゲルマニウムが含まれ
る構成となっている。
ャル成長層４を構成する結晶に含まれる元素と同一のも
のであり、第１の実施の形態では、エピタキシャル成長
層４がゲルマニウム膜もしくはシリコンゲルマニウム混
晶膜であるため、再結晶層３にもゲルマニウムが含まれ
る構成となっている。
【００１４】シリコンゲルマニウム混晶膜である再結晶
層３は、シリコン単結晶膜よりも格子定数が大きくなる
と共に、再結晶層３の歪みは、多孔質層２に解放されて
いる。従って、再結晶層３は、再結晶層３と同じゲルマ
ニウム組成のシリコンゲルマニウム混晶膜を直接シリコ
ン単結晶層上にエピタキシャル成長させた場合に比べ、
歪みが緩和されている。
層３は、シリコン単結晶膜よりも格子定数が大きくなる
と共に、再結晶層３の歪みは、多孔質層２に解放されて
いる。従って、再結晶層３は、再結晶層３と同じゲルマ
ニウム組成のシリコンゲルマニウム混晶膜を直接シリコ
ン単結晶層上にエピタキシャル成長させた場合に比べ、
歪みが緩和されている。
【００１５】エピタキシャル成長層４のゲルマニウム組
成は、再結晶層３のゲルマニウム組成と同一であって
も、異なっていても良いが、エピタキシャル成長層４の
ゲルマニウム組成が再結晶層３のゲルマニウム組成と異
なっている場合には、エピタキシャル成長層４を形成
後、熱処理によりエピタキシャル成長層４に生じた歪み
が多孔質層２に解放されている。
成は、再結晶層３のゲルマニウム組成と同一であって
も、異なっていても良いが、エピタキシャル成長層４の
ゲルマニウム組成が再結晶層３のゲルマニウム組成と異
なっている場合には、エピタキシャル成長層４を形成
後、熱処理によりエピタキシャル成長層４に生じた歪み
が多孔質層２に解放されている。
【００１６】次に、第１の実施の形態の半導体基板の製
造方法について図２を参照して詳細に説明する。図２
は、図１に示す半導体基板の製造方法を説明するための
製造工程図である。
造方法について図２を参照して詳細に説明する。図２
は、図１に示す半導体基板の製造方法を説明するための
製造工程図である。
【００１７】まず、シリコン基板１の表面に、図２
（ａ）に示すように、陽極化成により多孔質層２を形成
する。陽極化成に使用する電解液としては、フッ化水素
とエチルアルコールとの混合液を用いる。また、陽極化
成では、流す電気の電流密度を変化させることによっ
て、連続的に又は段階的に多孔度の異なる多孔質層を形
成することもでき、電流密度を高くすると多孔度が大き
くなり、電流密度を低くすると多孔度は小さくなる。
（ａ）に示すように、陽極化成により多孔質層２を形成
する。陽極化成に使用する電解液としては、フッ化水素
とエチルアルコールとの混合液を用いる。また、陽極化
成では、流す電気の電流密度を変化させることによっ
て、連続的に又は段階的に多孔度の異なる多孔質層を形
成することもでき、電流密度を高くすると多孔度が大き
くなり、電流密度を低くすると多孔度は小さくなる。
【００１８】多孔質層２を形成した後に、ゲルマンなど
ゲルマニウム原料ガス５を含んだ水素等の還元雰囲気中
にて例えば９００℃から１１００℃の熱処理を施す。当
該熱処理により、多孔質層２の表面付近に、ゲルマニウ
ムを含んだ、すなわちシリコンゲルマニウム混晶の再結
晶層３が、図２（ｂ）に示すように形成される。ゲルマ
ニウム原料ガスの流量をコントロールすることにより、
再結晶層３のゲルマニウム組成を以降に形成するエピタ
キシャル成長層４のゲルマニウム組成と同一にすると好
適である。
ゲルマニウム原料ガス５を含んだ水素等の還元雰囲気中
にて例えば９００℃から１１００℃の熱処理を施す。当
該熱処理により、多孔質層２の表面付近に、ゲルマニウ
ムを含んだ、すなわちシリコンゲルマニウム混晶の再結
晶層３が、図２（ｂ）に示すように形成される。ゲルマ
ニウム原料ガスの流量をコントロールすることにより、
再結晶層３のゲルマニウム組成を以降に形成するエピタ
キシャル成長層４のゲルマニウム組成と同一にすると好
適である。
【００１９】次に、例えばＣＶＤ法により再結晶層３と
同じゲルマニウム組成のシリコンゲルマニウム混晶膜を
エピタキシャル成長させてエピタキシャル成長層４を形
成することにより、図１に示す第１の実施の形態の半導
体基板を得ることができる。エピタキシャル成長層４
は、再結晶層３により歪みが緩和されるため、高品質を
維持した状態で以下に数式１で示す臨界膜厚ｈｃよりも
厚く形成することができる。
同じゲルマニウム組成のシリコンゲルマニウム混晶膜を
エピタキシャル成長させてエピタキシャル成長層４を形
成することにより、図１に示す第１の実施の形態の半導
体基板を得ることができる。エピタキシャル成長層４
は、再結晶層３により歪みが緩和されるため、高品質を
維持した状態で以下に数式１で示す臨界膜厚ｈｃよりも
厚く形成することができる。
【００２０】
【数式１】
【００２１】また、再結晶膜３とゲルマニウム組成の異
なるシリコンゲルマニウム混晶膜もしくはゲルマニウム
膜をエピタキシャル成長させた場合、エピタキシャル成
長層４は、歪みを含んだ膜となる。しかし、エピタキシ
ャル成長させた後、熱処理を施すことでエピタキシャル
成長層４の歪みは、多孔質層３へ解放され、歪みの緩和
したエピタキシャル成長膜４を得ることができる。
なるシリコンゲルマニウム混晶膜もしくはゲルマニウム
膜をエピタキシャル成長させた場合、エピタキシャル成
長層４は、歪みを含んだ膜となる。しかし、エピタキシ
ャル成長させた後、熱処理を施すことでエピタキシャル
成長層４の歪みは、多孔質層３へ解放され、歪みの緩和
したエピタキシャル成長膜４を得ることができる。
【００２２】（第２の実施の形態）図３は、本発明に係
る半導体基板の第２の実施の形態の構成を示す断面図で
ある。
る半導体基板の第２の実施の形態の構成を示す断面図で
ある。
【００２３】第２の実施の形態は、図３を参照すると、
シリコン基板１と、シリコン基板１上に形成されたシリ
コンゲルマニウム混晶の第１多孔質層６と、第１多孔質
層６上に形成された第１多孔質層６とはゲルマニウム組
成が異なるシリコンゲルマニウム混晶の第２多孔質層７
と、第２多孔質層７の表面に形成されたゲルマニウムが
含まれた再結晶層８と、再結晶層８上にエピタキシャル
成長させたゲルマニウム膜であるエピタキシャル成長層
４とからなる。
シリコン基板１と、シリコン基板１上に形成されたシリ
コンゲルマニウム混晶の第１多孔質層６と、第１多孔質
層６上に形成された第１多孔質層６とはゲルマニウム組
成が異なるシリコンゲルマニウム混晶の第２多孔質層７
と、第２多孔質層７の表面に形成されたゲルマニウムが
含まれた再結晶層８と、再結晶層８上にエピタキシャル
成長させたゲルマニウム膜であるエピタキシャル成長層
４とからなる。
【００２４】エピタキシャル成長層４を構成する結晶
は、シリコンとは格子定数が異なる結晶であり、ゲルマ
ニウムもしくはシリコンゲルマニウム混晶以外に、ＩＩ
Ｉ族およびＶ族元素による化合物を含む半導体、ＩＩＩ
族元素の窒化物を含む半導体であっても良い。
は、シリコンとは格子定数が異なる結晶であり、ゲルマ
ニウムもしくはシリコンゲルマニウム混晶以外に、ＩＩ
Ｉ族およびＶ族元素による化合物を含む半導体、ＩＩＩ
族元素の窒化物を含む半導体であっても良い。
【００２５】再結晶層８に含まれる元素、すなわち第１
多孔質層６および第２多孔質層７に含まれる元素は、エ
ピタキシャル成長層４を構成する結晶に含まれる元素と
同一のものであり、本実施の形態では、エピタキシャル
成長層４がゲルマニウム膜もしくはシリコンゲルマニウ
ム混晶膜であるため、再結晶層８にもゲルマニウムが含
まれる構成となっている。
多孔質層６および第２多孔質層７に含まれる元素は、エ
ピタキシャル成長層４を構成する結晶に含まれる元素と
同一のものであり、本実施の形態では、エピタキシャル
成長層４がゲルマニウム膜もしくはシリコンゲルマニウ
ム混晶膜であるため、再結晶層８にもゲルマニウムが含
まれる構成となっている。
【００２６】第１多孔質層６と第２多孔質層７とのシリ
コンゲルマニウム混晶のゲルマニウム組成は、異なって
おり、第１多孔質層６と第２多孔質層７との多孔度も異
なる。
コンゲルマニウム混晶のゲルマニウム組成は、異なって
おり、第１多孔質層６と第２多孔質層７との多孔度も異
なる。
【００２７】次に、第２の実施の形態の半導体基板の製
造方法について図４を参照して詳細に説明する。図４
は、図３に示す半導体基板の製造方法を説明するための
製造工程図である。
造方法について図４を参照して詳細に説明する。図４
は、図３に示す半導体基板の製造方法を説明するための
製造工程図である。
【００２８】まず、例えばＣＶＤ法により、図４（ａ）
に示すように、シリコン基板１上にシリコンゲルマニウ
ム混晶膜９を形成し、さらに、シリコンゲルマニウム混
晶膜９上にシリコンゲルマニウム混晶膜９とはゲルマニ
ウム組成が異なるシリコンゲルマニウム混晶膜１０を形
成する。第２の実施の形態では、シリコンゲルマニウム
混晶膜９、１０の２層を積層する構成としたが、さら
に、ゲルマニウム組成の異なるシリコンゲルマニウム混
晶膜を積層しても良い。
に示すように、シリコン基板１上にシリコンゲルマニウ
ム混晶膜９を形成し、さらに、シリコンゲルマニウム混
晶膜９上にシリコンゲルマニウム混晶膜９とはゲルマニ
ウム組成が異なるシリコンゲルマニウム混晶膜１０を形
成する。第２の実施の形態では、シリコンゲルマニウム
混晶膜９、１０の２層を積層する構成としたが、さら
に、ゲルマニウム組成の異なるシリコンゲルマニウム混
晶膜を積層しても良い。
【００２９】その後、陽極化成によりシリコンゲルマニ
ウム混晶膜９、１０を多孔質化し、第１多孔質層６と第
２多孔質層７とを形成する。陽極化成に使用する電解液
としては、フッ化水素とエチルアルコールとの混合液を
用いる。ゲルマニウム組成の異なるシリコンゲルマニウ
ム混晶膜９、１０を多孔質化することにより、図４
（ｂ）に示すように、シリコン基板１に垂直方向で多孔
度の異なる第１多孔質層６と第２多孔質層７とを形成す
る。
ウム混晶膜９、１０を多孔質化し、第１多孔質層６と第
２多孔質層７とを形成する。陽極化成に使用する電解液
としては、フッ化水素とエチルアルコールとの混合液を
用いる。ゲルマニウム組成の異なるシリコンゲルマニウ
ム混晶膜９、１０を多孔質化することにより、図４
（ｂ）に示すように、シリコン基板１に垂直方向で多孔
度の異なる第１多孔質層６と第２多孔質層７とを形成す
る。
【００３０】この多孔度の異なる第１多孔質層６と第２
多孔質層７とを形成した後に、水素などの還元雰囲気中
にて例えば９００℃から１１００℃の熱処理を施す。こ
の熱処理により、第２多孔質層７の表面付近は、再結晶
化し、図４（ｃ）に示すように、高品質な再結晶層８が
形成される。また、この熱処理度にジシランなどのシリ
コン原料ガスもしくはゲルマンなどゲルマニウム原料ガ
スもしくはその両方を微量に供給することにより、より
高品質な結晶膜を形成する場合もある。
多孔質層７とを形成した後に、水素などの還元雰囲気中
にて例えば９００℃から１１００℃の熱処理を施す。こ
の熱処理により、第２多孔質層７の表面付近は、再結晶
化し、図４（ｃ）に示すように、高品質な再結晶層８が
形成される。また、この熱処理度にジシランなどのシリ
コン原料ガスもしくはゲルマンなどゲルマニウム原料ガ
スもしくはその両方を微量に供給することにより、より
高品質な結晶膜を形成する場合もある。
【００３１】次に、例えばＣＶＤ法によりゲルマニウム
結晶膜をエピタキシャル成長させてエピタキシャル成長
４を形成することにより、図３に示す第２の実施の形態
の半導体基板が得られる。形成されたゲルマニウム結晶
膜であるエピタキシャル成長４は、歪みを含んだ膜とな
るが、エピタキシャル成長後、熱処理を施すことによ
り、ゲルマニウム結晶膜の歪みは、第１多孔質層６およ
び第２多孔質層７に解放され、歪みの緩和したゲルマニ
ウム結晶膜であるエピタキシャル成長４を得ることがで
きる。
結晶膜をエピタキシャル成長させてエピタキシャル成長
４を形成することにより、図３に示す第２の実施の形態
の半導体基板が得られる。形成されたゲルマニウム結晶
膜であるエピタキシャル成長４は、歪みを含んだ膜とな
るが、エピタキシャル成長後、熱処理を施すことによ
り、ゲルマニウム結晶膜の歪みは、第１多孔質層６およ
び第２多孔質層７に解放され、歪みの緩和したゲルマニ
ウム結晶膜であるエピタキシャル成長４を得ることがで
きる。
【００３２】以上説明したように、本実施の形態によれ
ば、多孔質層の表面に設けた再結晶層によってエピタキ
シャル成長層の歪みが緩和されるように構成したため、
シリコン基板上にシリコンとは格子定数が異なる元素を
含む結晶層を形成するに際し、簡単なプロセスで、格子
定数の違いから生じる結晶層の歪みを十分に緩和するこ
とができるという効果を奏する。
ば、多孔質層の表面に設けた再結晶層によってエピタキ
シャル成長層の歪みが緩和されるように構成したため、
シリコン基板上にシリコンとは格子定数が異なる元素を
含む結晶層を形成するに際し、簡単なプロセスで、格子
定数の違いから生じる結晶層の歪みを十分に緩和するこ
とができるという効果を奏する。
【００３３】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。なお、各図において、同一構成要素
には同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。なお、各図において、同一構成要素
には同一符号を付している。
【００３４】
【発明の効果】本発明の半導体基板およびその製造方法
は、多孔質層の表面に設けた再結晶層によってエピタキ
シャル成長層の歪みが緩和されるように構成したため、
シリコン基板上にシリコンとは格子定数が異なる元素を
含む結晶層を形成するに際し、簡単なプロセスで、格子
定数の違いから生じる結晶層の歪みを十分に緩和するこ
とができるという効果を奏する。
は、多孔質層の表面に設けた再結晶層によってエピタキ
シャル成長層の歪みが緩和されるように構成したため、
シリコン基板上にシリコンとは格子定数が異なる元素を
含む結晶層を形成するに際し、簡単なプロセスで、格子
定数の違いから生じる結晶層の歪みを十分に緩和するこ
とができるという効果を奏する。
【図１】 本発明に係る半導体基板の第１の実施の形態
の構成を示す断面図である。
の構成を示す断面図である。
【図２】 図１に示す半導体基板の製造方法を説明する
ための製造工程図である。
ための製造工程図である。
【図３】 本発明に係る半導体基板の第２の実施の形態
の構成を示す断面図である。
の構成を示す断面図である。
【図４】 図３に示す半導体基板の製造方法を説明する
ための製造工程図である。
ための製造工程図である。
１ シリコン基板
２ 多孔質層
３、８ 再結晶層
４ エピタキシャル成長層
５ ゲルマニウム原料ガス
６ 第１多孔質層
７ 第２多孔質層
９、１０ シリコンゲルマニウム混晶膜
Claims (11)
- 【請求項１】 シリコン基板上にシリコンとは格子定数
が異なる元素を含む結晶層を形成する半導体基板であっ
て、 前記シリコン基板上に形成された多孔質層と、 該多孔質層上に形成された前記元素を含む再結晶層と、 該再結晶層上に形成された前記結晶層とを具備すること
を特徴とする半導体基板。 - 【請求項２】 前記結晶層は、ゲルマニウム膜、シリコ
ンゲルマニウム混晶膜、ＩＩＩ族およびＶ族元素による
化合物を含む半導体膜もしくはＩＩＩ族元素の窒化物を
含む半導体膜であることを特徴とする請求項１記載の半
導体基板。 - 【請求項３】 前記結晶層の前記元素の組成は、前記再
結晶の前記元素の組成と同一であることを特徴とする請
求項１又は２記載の半導体基板。 - 【請求項４】 前記多孔質層は、前記シリコン基板の垂
直方向に多孔度が連続的もしくは段階的に異なっている
ことを特徴とする請求項１乃至３のいずれかに記載の半
導体基板。 - 【請求項５】 前記多孔質層は、前記元素を含み、前記
元素の組成がそれぞれ異なる複数の層からなることを特
徴とする請求項１乃至４のいずれかに記載の半導体基
板。 - 【請求項６】 シリコン基板上にシリコンとは格子定数
が異なる元素を含む結晶層を形成する半導体基板の製造
方法であって、 陽極化成により前記シリコン基板の表面に多孔質層を形
成する多孔質層形成工程と、 前記元素を含む還元雰囲気中での熱処理によって前記多
孔質層の表面に前記元素を含む再結晶層を形成する再結
晶層形成工程と、 前記再結晶上に前記元素を含む前記結晶層を形成する結
晶層形成工程とを有することを特徴とする半導体基板の
製造方法。 - 【請求項７】 前記結晶層形成工程では、前記再結晶層
の前記元素の組成と同一である前記結晶層を形成するこ
とを特徴とする請求項６記載の半導体基板の製造方法。 - 【請求項８】 前記結晶層形成工程では、前記再結晶層
の前記元素の組成とは異なる前記結晶層を形成し、 熱処理により前記結晶層の歪みを前記多孔質層に解放す
る歪み解放工程を有することを特徴とする請求項６記載
の半導体基板の製造方法。 - 【請求項９】 シリコン基板上にシリコンとは格子定数
が異なる元素を含む結晶層を形成する半導体基板の製造
方法であって、 前記シリコン基板上に前記元素を含む第１結晶層を形成
する第１結晶層形成工程と、 陽極化成により前記第１結晶層を多孔質層に形成する多
孔質層形成工程と、 前記元素を含む還元雰囲気中での熱処理によって前記多
孔質層の表面に前記元素を含む再結晶層を形成する再結
晶層形成工程と、 前記再結晶上に前記元素を含む前記第２結晶層を形成す
る第２結晶層形成工程とを有することを特徴とする半導
体基板の製造方法。 - 【請求項１０】 前記第１結晶層形成工程では、前記シ
リコン基板の垂直方向に前記元素の組成の異なる複数の
層を形成することを特徴とする請求項９記載の半導体基
板の製造方法。 - 【請求項１１】 前記多孔質層形成工程では、前記シリ
コン基板の垂直方向に多孔度が連続的もしくは段階的に
異なる前記多孔質層を形成することを特徴とする請求項
９又は１０記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089827A JP2003282464A (ja) | 2002-03-27 | 2002-03-27 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089827A JP2003282464A (ja) | 2002-03-27 | 2002-03-27 | 半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282464A true JP2003282464A (ja) | 2003-10-03 |
Family
ID=29235309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089827A Withdrawn JP2003282464A (ja) | 2002-03-27 | 2002-03-27 | 半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282464A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005064658A1 (en) * | 2003-12-26 | 2005-07-14 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| JP2008218655A (ja) * | 2007-03-02 | 2008-09-18 | Silicon Technology Co Ltd | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 |
| JP2010212705A (ja) * | 2002-05-07 | 2010-09-24 | Univ Claude Bernard Lyon 1 | 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板 |
-
2002
- 2002-03-27 JP JP2002089827A patent/JP2003282464A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212705A (ja) * | 2002-05-07 | 2010-09-24 | Univ Claude Bernard Lyon 1 | 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板 |
| WO2005064658A1 (en) * | 2003-12-26 | 2005-07-14 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| US7238973B2 (en) | 2003-12-26 | 2007-07-03 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| US7750367B2 (en) | 2003-12-26 | 2010-07-06 | Canon Kabushiki Kaisha | Semiconductor member, manufacturing method thereof, and semiconductor device |
| JP2008218655A (ja) * | 2007-03-02 | 2008-09-18 | Silicon Technology Co Ltd | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
| JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
| JP4597259B2 (ja) | Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法 | |
| KR900000203B1 (ko) | 적층홈이 없는 단일 결정성 반도체장치 제조방법 | |
| JP2005524987A5 (ja) | ||
| US8703561B2 (en) | High quality GaN high-voltage HFETs on silicon | |
| JP4853364B2 (ja) | ＳｉＣ単結晶エピタキシャル薄膜の成長方法 | |
| JP2006080278A (ja) | 歪みシリコンウエハおよびその製造方法 | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| JPH11292698A (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| JP2007246289A (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| JP4213896B2 (ja) | 半導体基板の製造方法 | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JP2003282464A (ja) | 半導体基板およびその製造方法 | |
| JP2005072054A (ja) | 歪み緩和ＳｉＧｅ基板の製造方法 | |
| JP2003282463A (ja) | 半導体基板およびその製造方法 | |
| JP2004039766A (ja) | ３Ｃ−ＳｉＣ半導体又はＧａＮ半導体と、その製造方法 | |
| JP6636239B2 (ja) | 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス | |
| JP2936481B1 (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| JP2008218655A (ja) | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 | |
| JP2010278470A (ja) | Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法 | |
| JP4208078B2 (ja) | ＩｎＮ半導体及びその製造方法 | |
| JP2005340379A (ja) | 化合物半導体及びその製造方法 | |
| JP2001064096A (ja) | 半導体デバイス製作用単結晶ＳｉＣ複合素材及びその製造方法 | |
| JPH01291420A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |