TWI296462B - Compound semiconductor switch circuit device - Google Patents
Compound semiconductor switch circuit device Download PDFInfo
- Publication number
- TWI296462B TWI296462B TW094135632A TW94135632A TWI296462B TW I296462 B TWI296462 B TW I296462B TW 094135632 A TW094135632 A TW 094135632A TW 94135632 A TW94135632 A TW 94135632A TW I296462 B TWI296462 B TW I296462B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- pad
- electrode
- resistance
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 150000001875 compounds Chemical class 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052770 Uranium Inorganic materials 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 58
- 239000002184 metal Substances 0.000 description 58
- 230000002093 peripheral effect Effects 0.000 description 23
- 108091006146 Channels Proteins 0.000 description 20
- 101150116431 Slc44a2 gene Proteins 0.000 description 16
- 238000003780 insertion Methods 0.000 description 14
- 230000037431 insertion Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 12
- 101150099461 CTL2 gene Proteins 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 230000002238 attenuated effect Effects 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 206010036790 Productive cough Diseases 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 210000003802 sputum Anatomy 0.000 description 4
- 208000024794 sputum Diseases 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 101150059476 SLC44A3 gene Proteins 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101150050114 CTL1 gene Proteins 0.000 description 1
- 101100446289 Caenorhabditis elegans fbf-2 gene Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 241000555745 Sciuridae Species 0.000 description 1
- 241000239226 Scorpiones Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000000577 adipose tissue Anatomy 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 206010013781 dry mouth Diseases 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 101150052401 slc44a1 gene Proteins 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 210000000952 spleen Anatomy 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
‘1296462 - 九、發明說明： 【發明所屬之技術領域】 特別是關 本發明係關於化合物半導體開關電路裝置 ^卩+j插入損失之化合物半導體開關電路裝置 【先前技術】 仃動％4等移動體用通訊機器係大多使用呢頻之微 〉’且大多在天線之切換電路或收送訊之切換電路等;
用用以切換該等高頻訊辦的 的開關几件。上述元件由於係處 曰同狀故，因此大多運用使用有鎵、石申（GaAs)之場效带 曰日版（U下％之為FET)，而進行使前述開關電路本身積體 化之單石微波積體電路⑽C，monolithic microwave integrated cirwit)的開發也因此而被推進。 此外，如第13圖以及第14圖所示，為了大幅提升化 ^物半導體裝置之靜電破壞，—般係採用—種在被保 瘦π件之2端子間連接n+/i/n+構造之保護元件2〇〇的 技術。 第13圖係使用GaAs FET之被稱為sPDT(Single Pole
Double Throw，單極雙投開關）之化合物半導體開關電路裝 置的電路概要圖。 ./第1FET之FET1與第2FET之FET2的源極（或是汲極） -係連接於共通輸入端子1N，各FET1、FET2的閘極係經由 控制電阻R1、R2連接在第i控制端子（^11、第2控制端 子Ctl2,此外，各卩£1之汲極（或源極）係連接在第1輸出 端子0UT1、第2輸出端子0UT2。 317498 5 .1296462 ^ 乐14圖係顯示將第13圖之開關電路裝置積體化的化 合物半導體晶片的一例。 共通輪入端子IN、第1以及第2輸出端子OUT 1、0UT2、 形成第1以及第2控制端子ctl卜Ctl2的銲墊1、〇1、〇2、 • Cl C2係叹置在基板之周邊之以及feu的周圍 、 之源極包極315以及汲極電極31 β係配置成梳齒相互咬合 、的狀態，而在源極電極315以及汲極電極316之間配置有 ， 間極電極317。 在各銲墊330的周邊，設有用以提升隔離之周邊雜質 區域350。接著，將雜質區域之控制電阻R1以及R2接近 配置在共通輸入端子銲墊IN、第丨以及第2輸出端子銲墊 01、〇2。藉此，可將n+zi/n+構造之保護元件2⑽連接 在輸入端子IN—第1控制端子ctll (第2控制端子ctl2) 間、第1輸出端子0UT1(第2輸出端子0UT2)一第丨控制端 子ctll (第2控制端子Ctl2)間，以進行靜電的放電。（例 籲如參照專利文獻1)。 [專利文獻1]日本特開2004-103786號公報 【發明内容】 (發明所欲解決之課題） • 施加於共通輸入端子IN-第1控制端子Ctll (第2控制 -端子Ctl2)間的靜電能量，可有效地在形成該等端子之銲 墊附近放電。因此，保護元件最好連接在銲墊的附近。 各銲墊的周邊配置有用以提升隔離的周邊雜質區域 350。此外，弟1及弟2控制端子銲墊Q、C2與f?ETl、FET2 317498 6 .1296462 、的各閘極電極，係利用各連接手段分 係由雜質區域構成之具有預定之電⑽的電阻=電仏 阻）R1(R2)’可防止高頻訊號由閘極電極以高頻方式漏茂至 GND電位之控制端子。 ' 、因此，將控制電阻R1(R2)以4/zm之離開距離沿著共 •通輸入端子銲墊I接近配置。藉此，可使控制電阻ri(r2) .以及周邊雜質區域350，與兩者間之絕緣區域（⑽基板） 所構成的保護元件200連接於共通輸入端子謂_第 •端子⑽第2控制端子竭之間。藉此，上述 使靜電破壞電壓大幅提升。 但是，在第1控制端子銲墊ctll(第2控制端子銲墊 Ctl2)之附近使控制電阻R1(R2)接近共通輸入端子銲墊^ 時，會產生插入損失增大的問題。 輪入訊號之高頻類比訊號係被傳播至通輸入端子 IN。但是，由於控制電阻R1(R2)係以4/ζιη之距離接近共 籲通輸入端子銲墊I，因此輸入訊號的一部份有時會漏洩於 控制電阻R1 (R2)。控制電阻ri (R2)所連接之第1控制端子 Ctll(第2控制端子Ct 12)係呈高頻之GND電位，因此高頻 類比訊號會經由控制電阻R1(R2)漏洩至第1控制端子 .Ctll(第2控制端子Ctl2)。 • 原本，開關MMIC之插入損失係僅由FET内部之寄生成 分、亦即FET之寄生電阻成分、寄生電容成分、寄生電感 (inductance)所決定，而FET的性能係直接決定開關MMIC 之插入損失。 317498 7 1296462 局上第14圖之圖案而言’會因fet以外之圖案布
插入广\而產生高頻訊號的漏茂，因此會增加該部分之 =亦即，第14圖之圖案之開關MMIC mtrFET之寄生成分決定插入損失時的情形，會 大上m而導致插入損失劣化的問題。 (解決課題之手段） 個門於上述各種問題而創作者，係具有：複數 通連接在前述開關元件之源極或汲極的共 數個輪出端子;以及分別連接於前述=== 數個控制端子的化合物半導體開關 ： =件積體化於化合物半導體基板:前述開二^ 2接於前述各控制端子與對應該控制端子之前述開關元 連接〜個ί接手段；形成前述各端子的複數個銲墊；及 n W㈣連接手段與前述共通輸人 .傳=及第2傳導區域間配⑽ =而個連接手段係在對應之前述控制端子 又70件之連接點間，串聯連接有高電阻體。 (發明之效果） 本發明可獲得以下效果。 弟1 ’將5KQm的高電阻體連接在保護元件 之連接手段（控制電阻）。此外， 連接 子輝墊之附近、保護元件與控制端子輝墊=接在控制端 控制端子鮮塾到動作區域為止之連接手段中:形 317498 8 •1296462 端子料經由高電阻體，然後連接保護元件的圖案。 ^藉此，即使傳播共通輸入端子鲜塾τ之輸入訊號（高頻 ㉙比心虎）經由保護元件㈣至控制電阻 電阻體漏洩之訊號也會衰減。闵+甘斗 ' ^ 9哀減因此，其結果將使輸入訊號 播法以南頻方式漏浅於GND電位之控制端子⑴^(⑶2)。 I在不使插人損耗產生劣化的情況下，具備極大之 砰電破壞防止效果。此外’高電阻體係在短距離内具有高 電阻值並且可配置於鋒墊周邊，因此可在無須特別加大空 間的情況下進行連接。 第2，將回電阻體連接在第i控制端子銲墊以及第2 控制端子銲墊的附近。藉此，可確實地使漏线於串聯連接 於高電㈣之低電阻體等連接手段的高頻訊號衰減。如上 戶^ ’高頻訊號之漏$ ’其大部分是傳播於共通輸入端子 知墊之輸入訊號(高頻類比訊號），經由保護元件漏洩至控 制電阻的成分。但實際上’即使是少量，高頻訊號也會： >由基板而由高頻訊號所傳播之配線、電極、動作區域等漏 *至連接手段。例如，在數瓦特⑺之大電力白勺高頻訊號進 行傳播時無法忽視其漏洩成分。 亦即，虽咼電阻體連接在距離第丨控制端子銲墊（第2 控制端子銲墊亦同）較遠之位置，且高電阻體與第i控制端 ^輝墊之間連接有低電阻體或是配線料，高頻訊號會由 高頻訊號所傳播之配線、電極、動作區域等經由基板漏茂 至上述低電阻體等。接著漏浓的高頻訊號會 情況下直接漏絲第！控制端子。 _ 317498 9 1296462 第如本實施形態所示’係將高電阻體連接在低於 nL端子#墊1GMm的附近。藉此’即使存在高頻訊 端子㈣Γ1 , (而電阻體到第1控制 會。 為止的距離）縮短並減少漏攻高頻訊號的機 第3’在藉由離子植入形成動作區域之fet時，高電 阻體係為植入區域，例如與通道層具相同程度之峰值濃度 的錶貝區域’係以與通道層相同的步驟形成。低； I利用與動作區域之源極區域或汲極區域相同的步驟來形 、f此，、而艾更動作區域之離子植入圖案即可實施。 .弟4，為HEMT(高電子遷移度電晶體，Mgh 士也⑽ mobility transistor)時，高電阻體係藉由設置已去除蓋 罩(cap)層之凹部(recess)而露出蓋罩層下層之半導體層皿 =區域。藉由去除雜質濃度高的蓋罩層，而在形成高電曰阻 體的區域中薄膜電阻（sheet⑽土咖⑽）高的通道層會形 成主要的電流路徑。由於通道層的薄膜電阻高出蓋罩層數 倍之多，因此在做為包含蓋罩層之電阻層時，亦可在^距 離内獲得相同之電阻值。因此，可將在晶片内拉繞電阻的 距離設為數分之一，而在連接高電阻時可抑制晶片面積的 增大。另外，可在去除蓋罩層之對準標記形成步驟中同時 形成凹部，因此無須另行追加步驟即可形成高電阻體。 第5，藉由在障壁層上設置1：^叩層，可將inG叩層 做為蝕刻擋止層使用，而得以提高製程之穩定性。曰 第6，藉由在障壁層上設置111(^叩層，使凹部底部 317498 10 、1296462 露出表面穩定之J G ^ 並提高可靠性。？層，可確實地保護其下方的通道層 η第7’藉由去除蓋罩層使障壁層得以露出凹部 Hy來即可確實形成幾乎僅以通道層為主要電流路徑的 此外於卩讀層上之做為㈣擋止層使用之InGap# 摻雜雜質時，可藉由丰哈 apyf 曰由去除忒inGap層並以凹部底部做為障 土 g，而更加提高電阻元件的薄膜電阻。 【實施方式】 、，荼^ 1圖到第12圖，詳細說明本發明之實施形態。 :先’參照第1圖到第4圖，係以藉由2個開關元件構成 PDT開關電路裝置時的情形為例來說明本發明 形態。 只她 第1圖係顯示化合物半導體開關電路裝置的電路圖。2 個_元件之FET(FEn、聰）之源極電極（或汲極電極） #係連接共通輸入端子IN，而FET1以及FET2之閘極電極係 分別經由—第1連接手段以及第2連接手段，與ϋ端 ^ Ctlj、第2控制端子ctl2相連接。 此外，FET1以及FET2之汲極電極（或是源極電極）係 ，接於第1與第2之輸入端子〇UT1、〇UT2。施加於第工與 _第2控制端子Ctn、ctl2之控制訊號係相辅訊號，可使施 加有Η位準之訊號的一侧的FET形成〇N(導通）的狀態，並 將輪入共通輸入端子IN之高頻類比訊號傳達至其中一方 的輸出端子。第1連接手段及第2連接手段，係分別由雜 317498 11 1296462 侧亦同。 動作區域1〇〇係在GaAs基板11中離子植入n型雜質 ^由―⑽線所圍繞的長方形的區域’在動作區域100内 稍性地形成高濃度之n型雜質區域之源極區域18以及没 極區域19(參照第2圖（B))。 卜—FEm系由下側延伸而出之梳齒狀之3條銲墊金屬層3〇 與弟1輪出端子銲墊Q1連接的汲極電極16,其下方設有 由歐姆金屬層所形成之汲極電極。此外，由上側延伸而出 之梳齒狀之3個銲墊金屬層30係連接共通輸入端子鮮塾！ =源極電極15’而其τ方則設有歐姆金屬層所形成之源極 電極。 兩电極係配置成梳齒相互咬合的形狀，兩電極之間 貝:配置有5個梳齒形狀之閘極金屬層2〇所形成的閙極電極 ’亚與部份之動作區域⑽形成肖特基接合。另外由上 側延伸而出之正中央的梳齒的源極電極^ 5係在卩耵 丨FET2中共用，而有助於晶片之小型化。 ” 則之間極電極17，係在動作區域⑽外 層別所形成之間極配線120抽住各梳齒。並經由第U = 電阻CR1與第丨控制端子銲墊C1相連接。 各FET之源極電極及汲極電極，係歐姆 墊金屬層30之2層的雪朽搂1 ^ κ p 9、 弟2層的第2源極電極 15及弟及極電極16，係由銲墊金屬層％所形成 源極電極15及第2汲極電極16，係在動作區域⑽外以 銲墊金屬層30所形成之鮮墊配線13()捆住各梳齒。 317498 13 1296462 =aAs基板U中設置n型之通道層12，其兩側則設 置形成源極區域18以及汲極區域19之高濃度的n型㈣ 區域。閘極電極17係與通道層12形成肖特基接合。此外、， 在源極區域18及汲極區域1 9，設右Λ Μ， 又3田乐1層之歐姆金屬 層10所形成之源極電極13及汲極電極14。而1上方又如 前所述設有銲墊金屬層3〇所形成之源極電極15及汲極電° 極16，亚進行各元件之配線等（第2圖Q))。 纟各銲墊周邊及閘極配線12G的周邊，為提升隔離， 而配置有局濃度之雜質區域之周邊雜質區域15〇。周邊雜 質區域150係在直流電流流通之狀態下與各婷塾相連接 (以下為直流式連接），並在銲墊下方全面（或銲墊周邊）， 以超出鮮墊之方式設置。另外，周邊雜質區域亦可與鮮塾 以相隔5/^以下的距離配置於其周邊，並經由半絕緣基板 進打直流式連接。此外，同樣地周邊雜質區域150亦與閘 極配線120呈直流式連接。 »第1控制電阻⑽係由第工傳導區域之低電阻體lri 所構成’其部分係以串聯方式連接第3傳導區域之高電阻 體肥。亦即，高電阻體HR1係構成部份之第}控制電阻 ⑽。同樣地，第2控制電阻CR2係由第導區域之低電 阻，LR2所構成’其部分係以串聯方式連接第3傳導區域 之商電阻體HR2。亦即，高電阻體HR2係構成部份之第2 控制電阻CR2。另外，關於腿、贈係於後文敛述。 、、低電阻體LR1係離子植入區域，且與動作區域⑽之 、皁極區域18以及及極區域19具相同程度之高濃度（♦值濃 317498 14 1296462 度二1至1· 5x l〇18cm 3)的雜質區域。為100Ω /□程度之 低涛版電阻，且具有3至5ΚΩ程度之電阻值。由於離子植 入區域會隨著其深度變化而改變雜質濃度，因此離子植入 ，雜質濃度係以峰值濃度代表。低電阻體LR2亦為同 •樣之構造。此外’低電阻體LR1(LR2)亦可不連續，而第】 ‘控制電阻CR1(第2控制電阻㈣的—部分亦可以是金屬配 . 線。 - 而且，保護元件20〇係連接在共通輸入端子銲墊Ϊ及 第1輪出端子銲墊0UT1之附近。 在㈣明保護元件200。# 3圖係顯示保護元件2〇〇 勺囷第3圖（A)為才既念圖，第3圖（B)為電路相义要圖，第 3圖（C)為第2圖（A)之b-b線剖面圖。 如第3圖（A)所示，保護元件2〇〇係在第丨傳導區域 2〇1與第2傳導區域2〇2間配置絕緣區域2〇3的元件。第1 傳導區域201、第2傳導區域202例如係高濃度之n型雜 質區域。 第1傳導區域（以下稱之為第ln+型區域）201以及第 2傳導區域（以下稱之為第2n+型區域）2〇2，係以間隔可通 過靜电此1之距離、例如隔開4 # m的程度設置，其雜質濃 .度=者均為lx i〇17cnr3以上。此外，在第ln+型區域2〇1 *'人第2n +型區域202之間係抵接配置有絕緣區域203。在 此，所謂的絕緣區域203，並非完全呈電性絕緣，而是在 部份之半絕緣基板、或基板中離子植入絕緣物而絕緣化的 區域。此外，絕緣區域203的雜質濃度最好在1χ 1〇14咖一3 317498 15 1296462 以下的程度，而電阻率最好在iχ】〇6 Ω㈣以上。 第3圖⑻係將第2圖（A)則的部分置換為内部 電路的圖。在構成開關職的FET中，考量靜電 题 時閘極肖特基接合係呈逆偏壓狀態。此時的等效電路^ 成在閘極電極-源極電極間以及閘極電極一汲極電極間，‘ 連接有宵特基阻障二極體115的電路。 二:ET中，靜電破壞電壓最低的位置係在問極 動作區域购U特基接合部分。亦即，施加於閘極料 /及極^子D間、或是閘極端子極端子s間的 達閘極肖特基接合時，當到達之靜電能量超過間極 極I:或是超過閘極電極與汲極電極嶋 $皮“壓日守，會導致閑極肖特基接合的破壞。 ^ IN^ 1 CtH ^ 二之源極電極—閘極電極(或是閑極電極 間。此外FET2侧亦同。 ； 只要施加於共通輸人端子u—们控制端子 …能夠在到侧之閉極電極_^ 程中使靜電能量衰減即可。 間之刚’在_達過 元件：二其間連接保護元件2°°。藉此即可藉由保護 〇〇使轭加在为，特基二極體115的靜電能量放★以 防止靜電破壞。 的疔包此里放电，以 省略：=:為第2圖⑴…剖面圖。此外，以下雖 兄明但在弟2控制電阻CR2側亦同。 317498 16 .1296462 、構成第1控制電阻CR1的低電阻體LR1與動作區域ι〇〇 極區域18及汲極區域19相同，係高濃度之例如卩型 雜質區域（η+型區域）。此外，在各銲墊之周邊及連接銲墊 之配線的周邊，配置有第4傳導區域之周邊雜質區域15〇。 周邊雜質區域150係做為一種隔離對策而設置之高濃度的 η型雜質區域(η+型區域)，其目的在避免高頻訊號從：銲 塾及配線漏出。 ' 周邊雜質區域150係與各銲墊呈直流式連接，並在銲 墊下方全面（或銲墊下方周邊），設置成超出銲墊之方式。干 此外，亦可與銲墊以相隔m以下程度而設在銲塾的 邊。 ^ 各鮮墊之銲墊金屬層3G係如圖所示，與Ws半絕緣 性基板形成肖特基接合，而周邊雜質區域⑽ 形成肖特基接合。 一 口紅墊 低電阻體LR1係如第3圖（c)所示，配置在與共通 端子鲜墊1之周邊雜質區域150間隔的位置。_此， 可將低電阻體LR1做為第ln+ 曰 雜質區域150做盔从〇 肝接近之周邊 μ / 、為罘2η+型區域202、將半絕緣性基板η y 形成η+/ι/η十構造之保護元件200〇 、"之，係在共通輪人端子IN-控制端子ctll間、亦即則 200、/閘極端子間（或是沒極-閘極端子間）連接保護元件 此外，亦 有訊號之第1 12接近共通輸入端子鋒墊I，並連接至施加 控制端子銲墊C1至動作區域100為止之路徑 317498 17 • 1296462 置之靜電能量在到達 途中。藉此，可使施加在開關電路裝 動作區域前衰減。 使更=靜妾近的距離愈長者愈能夠 二:，因此其距離最好在以上。 山 ，猎由接近共通輸入端子銲塾Γ，並在此通 ”銲墊：與第i控制端子鮮墊C1間連接保護元件二， p可大幅提升靜電破壞電壓。 置，接近配 …'生 制端子Ctl1 —第1輸出端子⑽T1間連接保 件·(參照第2 _)。藉此，可使保護元件_、 、接在FET1之閘極-汲極端子間及閘極_源極端子間錐 方’而提升開關電路裝置之靜電破壞電㈣最低值。又 本實施形態之保護元件200,例如係藉由使周邊 區域150與低電阻體LR1接近配置而構成，係具有預定長 度的元件。此外’係將在第i連接手段CR1之路徑上、^ 護元件200之接近第！控制端子銲塾C1之一侧的端部，做 為第1控制電阻CR1與保護元件2〇〇的連接點cp。此 第2控制電阻CR2中亦同。 藉由連接保護元件200,可大幅提升開關MMIC之靜電 破壞電壓。然❿’如前所述，傳播於共通輸人端子鲜= 之輪入訊號，會經由接近之低電阻體LR1、LR2，漏洩於第 1控制端子銲墊C1以及第2控制端子銲墊C2。 弟 因此，在本實施形態中，在第丨控制端子（^11與保護 元件之連接點CP、及第2控制端子Ctl2與保護元件2〇〇\ 317498 18 .1296462 -之連接點cp之間，係分別連接高電阻體HR1、HR2。具體 而言，如圖所示，係在與第i控制端子銲墊C1、第2控 端子銲墊C2相隔100/zra以内的附近，於第i控制端子銲 墊C1、第2控制端子銲墊C2與保護元件2〇〇之間分別連 接高電阻體HR1、HR2。 第4圖係顯示第2圖（A)之c-c線剖面圖。 .如圖所示高電阻體UR1係與動作區域1〇〇之通道層12 同程度之濃度較低（峰值濃度：2至4x 1〇ncm—3)(高薄^電 阻）之n型雜質區域。薄膜電阻為1ΚΩ/Π左右，且具有讥 Ω以上（例如10ΚΩ)之電阻值。高電阻體HR2亦具備相同 構造。此外，在本實施形態中，第2圖中分別顯示HRi、 HR2之矩形本身並不具圖案上的意義。 此外，咼電阻體HR 1、HR2係分別連接在第1控制端子 銲墊C1以及第2控制端子銲墊C2之附近、第丨控制端子 銲墊C1、第2控制端子銲墊C2、連接共通輸入端子銲墊工 春之保護元件200間。亦即，高電阻體HR1(HR2)係連接在從 第1控制端子銲墊C1(第2控制端子銲墊C2)、到連接在最 接近第1控制端子銲墊C1(第2控制端子銲墊C2)之位置的 保護元件200為止的路徑上。 、 藉此，可確實使漏洩於控制電阻的高頻訊號衰減。第 -1控制電阻CR1(第2控制電阻CR2)，高電阻體HR1係呈串 耳外連接’並由低電阻體LR1或銲墊金屬層所形成之配線等 構成。 如上所述’尚頻訊號的漏洩，其大部分係包含傳播於 317498 19 .1296462 共通輸入端子銲墊丨之輸入訊號（高頻類比訊號），經由保 護元件漏洩於控制電阻CR1(CR2)的成分。但是實際上，即 使疋少1，尚頻訊號也會經由基板而由傳播有高頻訊號之 配線、電極、動作區域等漏洩至連接手段。例如，在數瓦 斗寸之大電力的高頻訊號進行傳播時無法忽視其漏泡成分。 亦即，當鬲電阻體HR 1連接在距離第1控制端子銲墊c 1 (第 2控制端子銲墊C2)較遠之位置，而高電阻體hri與第工 _铨制鳊子銲墊C1之間例如連接有低電阻體或配線等時，高 θ 號纟由傳播有尚頻乱號之配線、電極、動作區域等經 2基板漏洩至該低電阻體等。接著漏洩之高頻訊號會在未 哀減之情況下漏茂至帛i控制端子銲塾C1(第2控制端子 銲墊C2)。 因此，如本實施形態，係將高電阻體連接在距第i控 制端子銲墊Cl(第2控制端子銲墊⑶1QMm以下之附近工 處。如此一來，即使存在漏洩有高頻訊號之低電阻體 LR1(LR2)等，亦可縮短該距離（高電阻體到第}控制端子銲 墊C1為止的距離），並減少高頻訊號漏洩的機會。 〒 亦即，係在開關匪1C之第i及第2控制端子銲墊c卜 C2與連接閘極電極形餘制㈣線之第丨控制電阻 第2匕制电阻CR2中將5ΚΩ以上的高電阻體删 接在控制端子銲墊的附近。 連 藉由上述布局，即使高頻類比訊號由共通輸入端付 2 1漏絲低電阻體LR(LR2亦同），漏_也奋心 Ω左右以上之高電阻體HR1(HR2)而產生衰減。因 317498 20 !296462 H軸號實際上並不會到達第1控制端子銲墊c L子銲墊）。因此來自共通輸入端子鮮塾 號’不會以高财式漏絲GND電 ㈣讯 C1 Γ筮9如4丨山 ^"空制端子銲墊 !N第1上銲塾⑵。料，可抑制共通輪入端子 弟1輸出端子〇UT1 (第2輸出端子0UT2)之間的插入 損失的增加。 〈間的插入 二外，高電阻體mu、HR2如前先所述，係與通道層 2為同程度之雜f濃度。藉此，可在短距離㈣ 值而付以配置在銲墊周邊所空出的空間，同時可在不辦力 晶片尺寸的情況下減少插人損失的增加。此外，在過^ 只要變更通道層12之形成遮罩圖荦，即 刪、HR2。 ㈣-即可形成面電阻體 僅彻低電阻體LR1 (LR2)來獲得高電阻值（5κω以 上）時，必須儘量縮小其寬度，或確保充分的長度。但實 際上由於在圖案形成之微細化有一定之限制，因此必須二 #長度確保所希望的電阻值。但是，由連接點CP到控制端子 銲墊C1、或由連接點CP到控制端子銲墊以的路徑中的* 間，均無法容納5ΚΩ以上的電阻。因此，正因為配置 Ω以上的電阻而必須準備特別的空間，因而導致晶片面積 -的乓加因此，如本貫施形態所示，係以高電阻體jjR1、 .HR2構成5ΚΩ以上的電阻。如此—來，由於可充分收納於 連接點CP到控制端子銲墊C1、或連接點到控制端子銲 墊C2之路徑中的空間，故無須特別加大晶片尺寸。 如上所述，在本實施形態中，第1控制端子Ct 11 (第 317498 21 .1296462 2控制端子⑽）與共通輸人端子IN之間連接有保護元件 2〇〇。保護元件200係用以使低電阻體LR1 (LR2)與共通 輸入端子銲墊⑴妾近配置，且係以周邊雜質區域150與 GaAs基板11所構成。 藉此，可大幅提升靜電破壞電壓。但是，另一方面因 共通輸入端子銲墊I與低電阻體LR1 (LR2)接近配置，故 有時會發生輸人訊號之高頻自比訊號㈣於帛^控制端 銲墊C1 (第2控制端子銲墊C2)的情形。 —因此’係在保護元件200與第1控制端子銲墊C1間的 第1控制電阻CR1連接具有5ΚΩ以上之電阻值的高電阻體 HR 1 ( HR2 )。藉此，當咼頻類比訊號漏洩於保護元件2〇〇 方端子的低電阻體LR1時，即可藉由高電阻體hri進 行衰減因此貫質上並不會發生高頻類比訊號漏洩於第i ㈣端子銲墊C1的情形。因此，可利用保護元件200大幅 提升靜電破壞電壓，並利用高電阻體HR1來防止共通輸入 端子IN-第1輸出端子〇UT1 (第2輸出端子〇υτ2)間的插 入損失的劣化。 ^接著，參照第5圖說明第2實施形態。第2實施形態 係在2個開關元件中採用ΗΕΜΤ。此外，與第1實施形態'重 複的部分則省略其說明。 在採用ΗΕΜΤ的情況下，開關電路裝置的電路圖及平面 圖亦與第1圖以及第2圖（Α)相同。在第5圖中，係分別 顯示第2圖（Α)之a_a線（第5圖（A))、b_b線（第5 圖（B ))的剖面圖。 317498 22 1296462 如第5圖（A)所示，基板係一種在半絕緣性以杬基 板31上積層热#雜之緩衝層32，並在緩衝層32上，依序 積層構成電子供給層之n+A1GaAs層33、構成通道層（電 子遷移）之無摻雜的InGaAs層35、以及構成電子供給層 之n+AlGaAs層33的基板。在電子供給層33與通道層％ 之間，配置有間隔片層34。 曰 緩衝層32為未添加雜質的高電阻層，其膜厚約為數千 A左右。在電子供給層33上，積層構成障壁層36之無摻 雜的AlGaAs層，以確保預定之耐壓及夹止電壓 V〇Hage)。此外，更在最上層積層形成蓋罩層之n+GaAs 層37。在蓋罩層37中添加有高濃度的雜質，其雜 約 1 至 5x i〇18cir3。 電子供給層33、障壁層36、間隔片層34，係使用帶 隙大於通道層35的材料。此外，在電子供給層犯中，添 加有2至4x l〇〗8CM—3左右的n型雜質（例如以）。
料，藉由上述構造，由電子供給層”之⑴丄⑽ 層的施體雜質所產生的電子合朝 ^ ^ 7私千冒朝通運層35侧移動，而形 成电通路之通道。結果’電子與施體•離子會以異質 合界面為邊界形成空間上的分離。電子雖遷移 5,但由於未存在有施體·離子，因此庫倫散射 t 〇m scattering)的影響極少，故得以具有高電子遷 移没。 317498 23 1296462 以絕緣化區域50分離，且配置有HEMT之源極電極i3、i5、 汲極電極14、16以及閘極電極17之區域的半導體層。亦 即係以：包含所有構成電子供給層3 3、、通道（電子遷移） 層35、間隔片層34、障壁層36、蓋罩層37等之HEM/的 各半導體層的整體區域做為動作區域1 〇〇。 絕緣化層係在電性上非完全絕緣，而是藉由離子植入 雜質（B+)在磊晶（epitakial)層配置載子阱而絕緣化的 區域。亦即，絕緣化層50雖存在有做為磊晶層的雜質，但 係猎由絕緣化之B +植入而去活性化。 亦即，藉由在第2圖（A )之一點鏈線所示區域的外圍 形成絕緣化層50，而使HEMT的動作區域100分離。 如第5圖（A)所示，係藉由去除動作區域丨〇〇之添加 有南/辰度雜負的盍罩層3 7 ’設置源極區域3 7 s以及汲極區 域37d。在源極區域37s以及汲極區域37d中連接有由第j 層金屬層之歐姆金屬層10所形成的源極電極13、汲極電 籲極14，而在其上層則是藉由銲墊金屬層3〇形成源極電極 15、》及極電極16。 此外，係藉由蝕刻去除動作區域丨00中配置有閘極電 極17之部分的蓋罩層37，以露出無摻雜的AiGaAs層36， •並使第2層之金屬層之閘極金屬層2〇予以肖特基連接而形 成閘極電極17。 夕 HEMT之蟲晶構造係包含蓋罩層37。蓋罩層37的雜質 濃度約為1至5^1018〔13左右的高濃度，因此配置有蓋罩 層37的區域，就功能性而言可稱之為高濃度雜質區域。 317498 24 1296462 。、亦即，在HEMT的情況下，銲墊或配線周邊的周邊雜質 2域150同樣是藉由絕緣化區域5〇分離後而形成。此外'， 第1控制電阻CR1(第2控制電阻CR2)亦藉由確保具有所 電阻值之距離（長度）及寬度’再以絕緣化區域50 . 为離周圍而形成。 • 亦即，在本實施形態中，HEMT的雜質區域係指：未以 * B +植入而絕緣化之所有區域。 # 圖⑴係顯示第2圖⑴之b-b線剖面圖。 —與第1實施形態相同，將分別構成第1控制電組CRb 第2控制電阻CR2之低電阻體LR卜LR2,配置在與共通輸 入端子銲墊ί之周邊雜質區域15()距離的、 照第2圖（a))。 " 藉此，可使低電阻體LR1 (LR2)形成第ln+型區域 2〇1’而接近之周邊雜質區域150形成第2n+型區域2〇2。 在此如上所述，使用HEMT時，係藉由使絕緣化層5◦形成 _所希王的圖案，而分離雜質區域。亦即，在雜質區域的周 圍配置絕緣化層50，使其形成保護元件200的絕緣區域 Α Π Λ 〇 亦即’n+/i/n+構造之保護元件2〇〇係連接於丘 入端子控制端子Ctll間，亦即連接於㈣的源極 閘極端子間（或汲極-閘極端子間），而使開關_ 壞電壓得以大幅提升。 1輸出端子銲墊〇1接近配 苐1輸出端子0UT1間連接 此外，使低電阻體LR1與第 置’並在第1控制端子ct丨i〜 317498 25 1296462 保護端子200。藉此，可提升開關MMIC靜電破壞電壓的最 低值。 此外，將高電阻體HR1、HR2分別連接於第！控制端子 CR1以及第2控制端子CR2。以下，因FET2側係與ρΕτι 侧相同故省略其說明。 高電阻體HR1係與構成第丨控制電阻CR1之低電阻㉟ LR1串聯連接，且連接於第丨控制端子銲墊ci、與接近= 1控制端子銲墊ci之保護元件200之間。 、 參照第6圖，說明第2實施形態之高電阻體。第6圖 )’為第2圖（A)之c-c線剖面圖，第6圖⑴ 二圖^)之d-d線剖面圖。此外，高電阻體咖、 相同構造。 门 2施形態之高電阻體HR1，係以絕緣化層5G分離之 專^區域，係由去除蓋罩層37而露出蓋罩層37下方 之半導體層的區域所構成。 丨亦即高電阻請係具有钱刻過蓋罩層打之凹部 ’而在凹部101兩端則殘留形成連接用之接觸獨 I罩層37。接觸部102係如圖所示， 阻體LR1之蓋罩層37, „戈 且接運接低电 遠技财a μ a 又置電阻凡件電極（無圖示）以 運接配線Μ的區域。設置雷卩
之m汗 叹置電阻兀件電極時，可藉由HEMT 之乐1層金屬層之歐姆金屬層] 屬屏如命、區枚干 萄層10及弟3層金屬層之銲墊金 層3〇 ’與源極電極及汲極電極同樣地形成。 此外，如圖所示，磕姑古& 低電阻1^10士 u 體刪的接觸部102輿 "r “界雖不明確，但在此係以電阻元件 317498 26 1296462 電極進行接觸所需之最小限度的區域（在此例如長度為3 // m左右）做為接觸部1 。 此外+在圖中，障壁層36係由凹部101的底部露出。如 U斤、述’、错由設置露出障壁層36之凹部ι〇ι，可使接觸部 . 通運層35形成電阻體的電流路徑，而通 實質的電阻層。此外，通道層35之薄膜電阻係高出蓋罩 1 數倍（例如400 〇/口），因此可藉此在短距離内獲得具 • 值之高電阻體刪。在本實施形態中，係藉由設 凹邛101而設成薄膜電阻為Rs=4〇〇D/□左右的高電 阻體服1。凹部1〇1例如其長度為5〇"左右。 藉匕即使尚頻類比訊號由共通輸入端子銲墊I漏洩 2接近之低電阻體HR卜亦可利用5ΚΩ程度以上的高電阻 、，1使漏洩5孔號產生減衰。因此漏出之高頻訊號實際上 =到達f 1控制端子銲墊c卜因此，來自共通輪入端子 、干I之间頻讯號，不會以高頻方式漏茂至哪電位之第 .才工制^子#塾C1。亦即’可抑制共通輸入端子IN—第1 雨出端子〇UT1(第2輸出端子QUT2)間之插入損失的增加。 另一方面，如第6圖（B)所示，低電阻體LR1係藉由 石保必要之距離（長度）與寬度，並如第6圖（A)所示， 以絕緣化層50分離周圍而形成。低電阻層⑻因殘留有蓋 罩層37,故連接有高電阻體HR1的接觸部1〇2與蓋罩層 構成低電阻體LR1之雜質區域的構造係與肫町的磊曰 構造相同。因此包含蓋罩層37(雜質濃度約i至5χ 1〇1ς )，且就功能性而言可稱之為高濃度雜質區域。 317498 27 1296462 盍罩層37因雜質濃度高且厚度亦厚，因此蓋罩 電阻請之主要電流路徑。在此，係設定：薄 艇电阻Rs= ι〇〇ω/□左右。 棄旦僅以低電阻體LR1獲得高電阻值（ 5ΚΩ以上）時必須 里、、侣小見度，或確保充分的長度。但實際上因圖案化的 2化有所限制，因此必須藉由充分的長度來確保所希望 一、電阻值。因此，電阻愈大愈不易在晶片上容納於銲墊或 :之工隙間，因此會導致為了配置電阻而必須準備特別 、空間’而使晶片面積變大的問題。 士亦即欲以低電阻體LR1 (LR2)構成5ΚΩ以上之電阻 、、將热法凡全谷納於連接點CP到第1控制端子銲墊c卜 或連接=CP到第2控制端子銲墊C2之路徑中的空間。因 此在本實施形態中’係採用去除蓋罩層37而以薄膜電阻高 的通逼層35 ’做為實質電阻層的高電阻體HR1 ( HR2)。如 此—來，由於可充分地容納於連接點cp到第i控制端子銲 墊C1或連接點cp到第2控制端子銲墊C2之路徑中的空 間’因此無須特別增大晶片尺寸。亦即，即使是高電阻值二 亦可抑制晶片面積之增大’並使高頻類比訊號產生衰減。 第7圖顯示本發明之第3實施形態。第7圖顯示第2 圖（A)之d-d線剖面圖（第7圖⑴）、卜㈣剖面圖（第 7圖（B))及a—a線剖面圖（第7圖（◦))。 第3實施形態係於第2實施形態之障壁層⑽上設置 InGaP層40，並於高電阻體HR1 (HR2亦 底部露出InGaP層4〇的構造。 'M〇1 317498 28 ♦ 1296462 ，此，由於容易氧化之A1GaAs層的障壁層％係被表 面狀態穩定的InGaP層40所舜# # π後〃曰 ▲ m «的電阻。所復盖，故可獲传可靠性優於第 此外，GaAs蓋罩層37係在形成凹部101時可利用濕 蝕刻’簡單進行與InGap層之選擇比極大的選擇蝕刻。因 此可开> 成價廉且重現性良好之凹部1 〇 1。 此外，此時在動作區域100巾，係去除InGaI^40 使I1早壁層36 s出，以形成閘極電極17。此時可以 層40保杨壁層36直到進行閉極金屬& μ之蒸錢為止， 因此可提升ΗΕΜΤ的特性。 ^第8圖係顯示本發明之第4實施形態。第8圖係顯示 弟2圖⑴之d—d線剖面圖（第8圖（A))、b_b線剖面 圖（第8圖（B))及a-a線剖面圖（第8圖（c))。 弟4實施形態係在第2實施形態之障壁層％上設置 InGaP層40,並餘刻蓋罩層37及工⑽層4〇以設置凹部 101亦即，係為障壁層36露出於高電阻體HR1( HR2亦同） 之凹部101底部的構造。 同樣地在設有InGaP層40之第3實施形態中，除了通 這層35之外高濃度InGaP^亦形成電阻層，因此會產生薄 膜電阻略低於第2實施形態的問題。另一方面，在第4實 施形態中’由於凹部101中亦去除高濃度4〇，因 此與第1實施形態的情形相同，在實質上只能以通道層35 ㈣電阻層。因此’薄膜電阻會形成與第2實施形態同等 之㈣電阻，且較第3實施形態更能夠提高薄膜電阻值。 317498 29 1296462 $即可藉由與第3實施形態相同之長度與寬度來提高電阻 伟2外’此時在動作區域1〇0中，係去除MaP層40 吏層36露出，以形成間極電極17。此時係以㈣ 二？障壁層％直到進行間極金屬層2〇之蒸錢為止， 故可提升HEMT的特性。 盘乂下的實施形態係顯示開關·不同的圖案。此外， ·”弟圖相同的構成要素係標示相同的符號。 第9圖以及第10圖係顯示由連接複數段之m的2 =關元件所構成的高功率咖。第9圖係顯示第5實施 /怨之開關MM IC之一例的電路圖。 開關MMIC係由分別3段串聯連接m 與第⑽㈣所構成。此外，第贈群心一：： 的源極電極（或汲極電極）與第㈣群^的―端的順 _極電極（或汲極電極）係連接在共通輸入端子謂。此 _外，第1FET群F1的3個FET的閉極電極係分別經由第i 控制電阻CR1連接在第！控制端子ctu，而第衝群π 的3個間極電極則分別經由第2控制電阻⑴連接
:空：端子Ctl2。此外’第㈣群F1之另一端的m的汲 虽電極（或源極電極）係連接在第j輸出端子〇υτι，第MM =F2之$ ^的FET的沒極電極（或源極電極）則連接在 弟2輸出端子〇UT2。 施加於第1及第2控劍滅；p + 1 1 1。, &制&子Ctll、Ctl2之控制訊號為 補訊號，會使施加Η位準訊號之一側的m群導通（叫 317498 30 • 1296462 亚使被輸入共通輸入端子IN之高頻類比訊號傳達至任一 方=輸出端子。配置電阻的目的，係防止高頻訊號經由閘 極電極漏出於形成交流接地之控制端子Ctll、Ct 12的直流 電位。 如上所述，以串聯方式多段連接之第1FET群F1， FET1-1的源極電極係做為⑽了群以的源極s連接在共通 輸入端子IN，各FETh、_—2、_一3的閘極電極係 鲁、/、L之方式做為FET群F1之閘極G而連接在控制端子 Ctll ’而FET1-3之汲極電極則做為㈤了群F1之汲極D而 連接在輸出端子0UT1 (第2FET群F2亦同）。 、"第圖係將第9圖之電路積體化於！晶片之開關mmic 的平面圖。在GaAs基板配置用以進行開關的2個FET群（第 贈群F1、第肅群⑵。第贿群n係串聯連接例 如 FET1 1、FET1-2、FET1-3 之 3 個 FET 的 FET 群。而第 2FET群F2則串聯連接例如fet2-1、FET2-2、FET | 2-3之3個FET的FET群。在構成各FET群的6個閘 極包極中’分別連接有第1控制電ί1 且CR卜第2控制電阻 CR2。此外，連接共通輸入端子IN、輸出端子0UT1、〇UT2 之私極知墊I、〇1、〇2、以及分別連接在控制端子⑶1以 及Ctl2的2個電極銲墊C1以及C2，係設置在基板的周邊。 以虛線所示之第2層金屬層所形成的配線，係在形成 各FET之閘極電極時同時形成的閑極金屬層（例如Pt/Mo) 20,而以實線所示之第3層金屬層所形成的配線係用以進 行各兀件之連接以及銲墊之形成的銲墊金屬層（Ti/pt/Au) 317498 31 •1296462 30作為第1層i屬層且與基板歐姆接觸 (Au/Ge/Ni/Au)係用以形 姆孟屬層 Μ ^ - 1 成各FET之源極電極、汲極電極 、-曰，在罘〇圖中，因與銲墊金屬層重疊之故而未 顯示於圖中。 且炙故而未 弟1FET群F1及第2FET群心係對稱配置於晶片的中 心線，且具相同之構成，故以下僅說明咖了卵。則-! 係由上側延伸而出之梳齒狀的3個鮮塾金屬層加連接於丑 通輸入端子銲墊1的源極電極15 (或沒極電極），"、方、 具有由歐姆金屬層所形成之源極電極（或沒極電極)\此 外由下側延伸而出之梳齒狀的3個焊塾金屬層別為 FET1-1之汲極電極16 (或源極電極），在其下方呈 姆金屬層所形成之汲極電極（或+ ^ 人 配置成梳齒相互咬合之步狀上述兩電極係 又。之形狀，而兩者中間由閘極金屬層2〇 所形成之閘極電極17係配置成5個之梳齒形狀。 動作區域1 00係藉由在例如GaAs基板進行離子植入而 點鏈線㈣域。或是，在GaAs基板積層複數個半 :脰層’再藉由絕緣化層50分離，而形成於—點鏈線的區 域0 1 2中由上側延伸而出的g個源極電極1 汲極電極），係與FETH的汲極電極16相連接。在此，由 於》亥电極只疋南頻訊號的通過點，一般而言無需導出至外 部因此未配設銲墊。此外，由下側延伸而出的3個汲極電 極16(或源極電極），係與FET1_3的源極電極15相連接。 該電極同樣地只是高頻訊號的通過點，因此—般而言無導 317498 32 1296462 八卜卩之必要，故未配設銲墊。在該兩電極下方具有歐姆 孟蜀層。上述電極係配置成梳齒相互咬合之形狀，兩者間 由閘極金屬層20所形成之閘極電極17係配置成5條之栌 =形狀°以多段串聯之方式連接FET之開關電路裝置相車= j jTl #又的開關電路裝置，可在群關斷（〇FF )時承 =幸乂大的電壓振幅，因此乃形成高輸出開關電路裝置。此 、才在串聯連接FET時因形成連接部之m的源極電極或 沒極電極無需被導出至外部，因此不必配設銲墊。 qn /FET1~3係由上側延伸而出之梳齒狀的3條銲墊金屬層 ^源極電極15 (或汲極電極），其下方^有由電阻金屬 :所形成之源極電極13 (或汲極電極）。此外，由下側延 =出之梳齒狀的3條銲墊金屬層㈣連接於 屬%1 所的;r電極16咖極㈣，其下方設有由歐姆金 配之沒極電極14 (或源極電極）。上述兩電極係 成“相互咬合的形狀，而在兩㈣由閘極金 形成之閱極電極17係配置成5條之梳齒形狀。 :外’圖中之e_e線剖面圖，在藉由離子植入形成 作區域100之FET時，係盥第 時，係與第5圖U)相同 ⑴相同，而為随 外係=r^F1的各FET的閑極電極17,在動作區域⑽ 藉二:所構成之閑極配線120束住梳齒，並 曰—卫制電阻連接在第1控制端子銲墊C1。 -部2控：電阻⑶1係由低電阻體LR1所構成，而其中 77係以串聯方式連接高電阻體hr 1 〇 317498 33 1296462 接著，沿著共通輸入端子銲塾j接近配置第工控制带 Ϊ = 了體LR1。藉此，可於共通輸入端子銲墊二 弟U工制^子鋅墊C1間連接保護元件2〇〇。此外 圖…細圖係與第3圖（〇或第5圖（B)相同。 猎此’可大幅提升靜電破壞電壓。 此外，使低電阻體LR1與第i輪出端子銲墊qi接近配 置’山亚將保護元件連接於第U制端子⑴卜第 出h子OUT之間。藉此，可接弁,J 電壓的最低值。 W升開關電路裝置之靜電破壞 高電阻體HR1係連接在第丨控制端子鮮塾C1 f;:1控制端子銲塾Cl與最接近第1控制端子鮮二 之保護元件200之間。 南電阻體HR1之笫彳πι^ιαα i 弟1 ϋ圖的g—g線剖面圖，盥 圖或第6圖（—A)相同。亦即，藉由離子植入形成動作區域 〇〇之FET (第4圖）時的高電阻體HR1，係藉由於^ 3 基板中離子植入鱼形成诵、酋爲 " s ♦ ^ 、 逼層12之雜質相同的雜質，並使 夕成與通道層12相等的峰值濃产 、 電阻值。 ㈣成5ΚΩ以上的 ^卜為腿τ日守（第6圖⑷）之高電㈣m # 猎由絕緣化層50分離周圍，並關蓋罩層37形成凹部係 —而形成5ΚΩ以上的電阻值。採用ΗΕΜτ時第u圖的 W線剖面圖係與第6圖（B)相同。如第6圖（B)所口干， 因凹部101露出其下層之半導體層，而蓋罩層37下 導體層形成電阻層之故’而得以在短距離内提高電^值。 317498 34 1296462 接點tR2)構成5Κ Ω以上之電阻時，連 技制鳊子鋅墊C1 (第1控制端子銲墊C2亦 )的路控中的空間無法容納5ΚΩ以上的電阻。、 形能所干，益山、^ 々本只知 阳,\斤猎由以南電阻體删（赠）構成5ΚΩ以上的電 ，尸可在不特騎大晶片尺寸的情況下完成配置。 。】：=，輪體HR1係連接在：從第1控制端子鮮墊 到連接於轉近第1控制端子銲墊Π之保護元件⑽ 的路徑上。 、、糟此，即使輸入共通輸入端子鮮塾1之高頻類比訊 漏洩=低電阻體LR1 ’亦可藉由高電阻體HR1產生衰減。’" 因此實際上高頻類比訊號不會漏洩於第 门’而可抑制共通輪入端子IN_p輪出二子:(塾 輸出端子0UT2)間之插入損失的增大。 此外採用HEMT時之基板構造及高電阻體服丨，亦可 與第3實施形態或第4實施形態相同構造。 第11圖以及第12圖係顯示具有3個開關元件之卯奵 jSmgle Pole Three Throw)。第11圖係顯示第6實施形 悲之開關MM IC之一例的電路圖。 開關丽1C係由··分別3段串聯連接FET且形成開關元 件之第1FET群F1、第2FET群F2、第3FET群⑺所構成。 此外’第1FET群F1的-端的FET的源極電極（或汲極電 極）、第2FET群F2的-端的FET的源極電極（或沒極電極） 以及第3FET群F3白勺-端的FET的源極電極（或没極電極） 係連接在共通輸入端子IN。此外，第^旧群π的3個ρΕτ 317498 35 •1296462 的閘極電極係分別經由第丨控制電阻CR1連接在第1控制 端子ctll，第2FET群F2的3個閘極電極係分別經由第2 控制電阻連接在第2控制端子Ctl2。此外第3FET群”的 3個閘極電極係分別經由第3控制電阻CR1連接在第3控 . 制端子Ctl3。 " -此外，第1FET群F1的另一端的FET的汲極電極（或 •源極電極）係連接在第1輸出端子0UT1。另外，第2FET 馨f F2的另&的FET的 >及極電極（或源極電極）係連接在 ^ 2輸出端子0UT2,第补灯群⑺的另一端的fet的汲極 電極（或源極電極）則是連接在第3輸出端子〇UT3。 施加於第1、第2及第3控制端子Ctll、Ctl2、CU3 之控制訊號，係形成其中一方為H位準而另一方為L位準 的組合，可使施加有H位準訊號之FET群導通（〇n)，且可 將輸入共通輸入端子IN之高頻類比訊號傳達至任一方的 輸出端子。配置電阻的目的，係防止高頻類比訊號經由閘 ⑩極電極漏出至形成交流接地之控制端子au、ctl2、cti3 的直流電位。 第12圖係將第11圖之電路積體化於丨晶片之開關 ,丽1C的不意圖，第丨2圖（A)為平面圖，第12圖（B)為第12 ♦ 圖（A)之k-k線剖面圖。 - 於GaAs基板配置進行開關之3個FET群。第1FET群 Π例如係串聯連接、FET1-2、FET卜3之3個FET。 第 2FET 群 F2 係串聯連接 FET2-1、FET2-2、FET2-3 之 3 個 FET。第 3FET 群 F3 係串聯連接 FET3-1、FET3-2、FET3-3 317498 36 .1296462 之3個FET。 構成各FET群之9個間極電極係分別連接第丄控制電 阻CR卜第2控制電阻CR2、第3控制電阻⑽。另外，在 基板周邊設有：連接共通輸人端子IN、輸出端子謝、_ 之私極杯墊I、G卜G2，分別連接控制端子Gtu、⑴2及 Ctl3的3個電極銲墊ci、C2、及C3。
以虛線所*之第2層金屬層所形成之配線係在形成各 FET之閘極電極的同時所形成的閘極金屬層（例如
Pt/Mo)20,以實線所示之第3層金屬層所形成的配線，係 用以連接各元件以及形成銲墊的銲墊金屬層 (Ti/Pt/AU)3G °作為第1層金屬層且與基板歐姆接觸之歐 姆金屬層（AuGe/Ni/Au)，係用以形成各m之源極電極、 =電=:，在第12圖中，因與銲墊金屬層重疊之故而 未藏不於圖中。 弟1FET群F卜第咖群仏第3m群⑴系呈相同 籲之構造’因此在下文中係以第1F_F1為主進行說明 FETH係由上侧延伸之梳齒狀之3條銲塾金屬層3 於共通輸入端子銲墊ί而形成的源極電極15(或沒極電 極）’其下方係由歐姆金屬層所形成的源極電極⑷及^ •極）。此外，由下側延伸而出的梳齒狀的3條銲 - 30係FET1-1之汲極電極16(或源極電極），在其下方曰 由歐姆金屬層所形成的汲極電極(或源極電極）。、該兩： 係配置成梳齒相互咬合之形狀，兩者間由間極金屬層^ 所形成之間極電極17係配置成5條之梳齒形狀。曰 317498 37 .1296462 動作區域100係在例如GaAs基板中進行離子植入而形 成於一點鏈線的區域。或是，在GaAS基板積層複數個半導 體層，再藉由以絕緣化層5Q分離而形成於—點鏈線的區 域0 FET1 2中，由上側延伸而出之3條源極電極15 (戋 是汲極電極），係與FET1-1之汲極電極16相連接。在此\ 該電極只是高頻訊號的通過點，且就—般 部之必要，因此並未設置鮮塾。另外，由下側延 3條沒極電極16(或是源極電極），係與m卜3之源極電極 15相連接,。該電極同樣只是高頻訊號的通過點，且一 μ 須導出至外部，因此未設置銲墊。該兩電極下方設有歐又姆
Si;:者係配置成梳歯相互咬合的形狀，而在其間以 閘極孟屬層20形叙閘極電極17係 :::㈣方式連接多段…開關爾^ ❿ 丰又的開關電路裝置，由於在〇FF時，FET ' ^的電壓振幅，因此乃形成高輸出開關電路褒置。::日 觸接部之fet的源極電心電 般亚播V出外部的必要因此無須設置銲墊。 FET"之由上側延伸而出之梳齒狀的⑽ 係源極電極15(或汲極電極)，在1 -屬層 層所形成之源極電極13(或_;)。此：，=屬 :出之梳齒狀之3個銲墊金屬層3。，係連接 :：伸 屬層所形成之汲極電極14(或源極電極)。該兩^ 3】7498 38 • 1296462 成梳齒相互咬合之形狀，且在其間由閑極金屬層 之閘極電極17係配置成5條之梳齒形狀。 少成 另外，圖之1-1線剖面圖係在藉由離子植入形成動 區域100之FET的情況下係與第2圖⑻相同，而在Η - 之情況下，則與第5圖（Α)相同。 . 第if_f1之各FET之間極電極17，在動作區域_ .外，係由閘極金屬層20所構成之閘極配線12〇束住梳齿， 修並藉=第1控制電阻CR1連接在第i控制端子銲墊ci。 第1控制電阻CR1係利用低電阻體LR1所構成，而其 中一部份係串聯連接高電阻體HR1。 、 接著，沿著共通輸入端子銲墊丨接近配置第1控制電 ，CR1之低電阻體LR1。藉此，以在共通輸入端子銲墊I一 第1控制端子銲墊C1間連接保護元件200。此外，第12 圖之j-j線剖面圖，係與第3圖（c)或第5圖（B)相同。藉 此，可使靜電破壞電壓大幅提升。 曰 _、在此’關於第3FET君_ F3，並無法將低電阻體LR3接 I配置於共通輸入端子銲㉟！。因此乃利用連接於共通輸 =端子鋅墊I的銲墊配線丨3〇。亦即，在銲墊配線丨周 ^叹置周邊雜質區域150，並使低電阻體LR3與周邊雜 質區域接近配置。
藉此，如第12圖（Β)所示，可利用低電阻體lr3與銲 墊配線130之周邊雜質區域15〇及絕緣區域2〇3(GaAS基板 11或、、、巴緣化層50)連接保護元件2〇〇。此外，第12圖（B) 係頒不將η型雜質離子植入於GaAs基板時的情形，在HEMT 39 317498 1296462 的情況下’係在周圍設置絕緣 150及低電阻體。 以分離周邊雜質區域 接著使低電阻體LR1與第1畝 ，而在第1控制端子C、tll第端子銲㈣1接近配置 保護元件200。藉此，可提升開間連接 壓的最低值。 路衣置之靜電破壞電 高電阻體HR1係連接在第J控制 處，们控制端子銲墊C1與保護元件2〇〇干之=之附近 尚電阻體冊1之第12圖（A)之M , 4圖或第6圖(A)相同。亦即，在萨 ®，係與第 域_之謝的時（第4H之^由子植人形成動作區 ,^ 弟圖）之鬲電阻體HR1，係在GaAs其 板中離子植入與形成通道層1 土 脾贫、曰^之雜貝相同的雜質，並藉由 =权成與通道層12㈣之♦值濃度，而 的電阻值。 此外，HEMT時（第6圖（A))的高電阻體HR1，其周圍係 •由絕緣化層50所分離，並钱刻蓋罩層37而形成則以上、 的包阻值。在HEMT s寺之第12圖之mi線剖面圖係與第6 圖（B)相同。如第6圖（6)所示，因凹部1〇1露出其下層之 半導體層，且蓋罩層37下層的半導體層形成電阻層之故， -而得以以短距離提高電阻值。 • 單以低電阻體LR1(LR2、LR3)構成5ΚΩ以上之電阻 日守’無法完全收容於從連接點CP到第1控制端子銲墊 C1 (第2控制端子銲墊C2、第3控制端子銲墊C3亦同）之 路徑中的空間。如本實施形態所示，藉由以高電阻體 40 317498 1296462 HRUHR2、HR3)構成5ΚΩ以上之電阻，即可在無須特別加 大晶片尺寸的情況下進行配置。 此外高電阻體HR1係連接在··從第丨控制端子銲墊ci 到達連接於與第1控制端子銲墊C1最接近之位置的保護元 件200的路徑上。 • 因此，即使被輸入共通輸入端子銲墊I的高頻類比訊 .號漏洩至第1控制電阻CR卜亦可經由高電阻體而衰減。 -❿因此’實際上高頻類比訊號不會漏狀第i控制端子鮮塾 C1，而可抑制共通輸入端子IN—第1輸出端子0UT1 (第2 輸出端子OUT2)間的插入損失的增加。 此外，為ΗΕΜΤ時之基板構造以及高電阻體冊丨，亦可 做成與第3實施形態或是第4實施形態相同的構造。 此外’當第1開關元件F1以及第2開關元件叫第3 開關το件F3)為多段連接時，m之段數不受上例所限。 +此外，咼電阻體不限於雜質植入區域、或蝕刻蓋罩層 籲而露出下層之半導體層的區域，例如，亦可以是由蒸鐘後 之NiCr等所形成的金屬電阻。 【圖式簡單說明】 弟1圖係說明本發明的電路圖。 的（A)平面圖、（B)剖面圖。 的（A)概念圖、（B)等效電路圖 第2圖係說明本發明 第3圖係說明本發明 (C)剖面圖。 第4圖係說明本發明的剖面圖。 弟5圖⑴及⑻係說明本發明的剖面圖。 317498 41 1296462 第6圖（A )及（B )係說明本發明的剖面圖。 第7圖（A)至（C)係說明本發明的剖面圖。 第8圖（A)至（C)係說明本發明的剖面圖。 第9圖係說明本發明的電路圖。 第1 〇圖係說明本發明的平面圖。 第Π圖係說明本發明的電路圖。
第12圖係說明本發明的（A)平面圖、（β)剖面圖 第13圖係說明先前技術的電路圖。 【主 10 12 15 16 18 • 20 31 33 35 ^ 37 50 100 102 130 第14圖係說明先前技術的平面圖。 要元件符號說明】 歐姆金屬層 通道層 第2源極電極 弟2 >及極電極 源極電極 閘極金屬層 GaAs基板 電子供給層 通道層 蓋罩層 絕緣化層 動作區域 接觸部 銲墊配線 11 基板 13 弟1源極電極 14 弟1没極電極 17 閘極電極 19 没極電極 30 銲墊金屬層 32 缓衝層 34 間隔片層 36 障壁層 40 InGa 層 60 氮化膜 101 凹部 120 閘極配線 150 周邊雜質區域 317498 42
Claims (1)
1296462 十、申請專利範圍： I一種化合物半導體開關電路 關元件，·共通連接在前係，、有：複數個開 通輸入端子;分別件:W 複數個輸出端子;以及=源極的 合物半導體基板：…將以下構件積體化於化 前述開關元件； 前述：ί:連：前述各控制端子與對應該控制端子之 開關凡件的複數個連接手段； 形成别述各端子的複數個銲墊，· =\在1個前料接手段與前料通輸入端子 區域之保導區域以及第2傳導區域間配置絕緣 子與= 二述i個連接手段係在對應之前述控制端 體。 又凡件之連接點之間’串聯連接有高電阻 2.置如申Λ專’圍/ 1項之化合物半導體開關電路裝 控制端子二電阻體係連接在距形成前述對應之 利鳊于的銲墊100//D1以内。 317498 44 ,1296462 • 帛3傳導區域係由前述雜質之植入區域所構具 與萷述通道層同一程度的♦值濃度。 5如申^專利範圍第3項之化合物半導體開關電路裝 其中’前述開關元件係、在前述基板上積層有緩衝 •[電子供給層、通道層、障壁層以及形成蓋罩層之 半導體層的HEMT(高電子遷移度電晶體），而前述第^ 傳導區域係去除前述蓋罩層而露出該蓋罩層下方之 、 鈾述半導體層的區域。 • 6. 士口申睛專利範圍帛5項之化合物半導體開關電路裝 其中’刖述第3傳導區域之薄膜電阻係高於前述 蓋罩層。 7·如申請專利範圍帛5項之化合物半導體開關電路裝 置，其中’構成前述帛3傳導區域之半導體層的最上 層係為前述障壁層。 8. 如申明專利範圍第5項之化合物半導體開關電路裝 j，其中，係在前述障壁層上配置InGaP層，而構成 •前述第3傳導區域之半導體層的最上層係該Μ# 0 9. 如申請專利範圍第丨項之化合物半導體開關電路裝 置，其中，前述高電阻體係具有5ΚΩ&上之電阻值。 -10.如申請專利範圍第1項之化合物半導體開關電路裝 置，其中，前述第1傳導區域係前述連接手段的一部 份。 °丨 u.如申請專利範圍第1項之化合物半導體開關電路裝 置，其中，係具有與前述銲墊連接的配線，且在前述 317498 45 1296462 銲墊及/或配線的周 第2傳導區域係义 配置有弟4傳導區蜮， 卞〒匕哚係刖述苐4 而别述 12. 如申請專利範圍第 、、°°或々一邛份。 置，其中，係二:丄 合物半導體開關電路裝 13如申^直2、刖批/、通輸入端子傳輸高頻類比气垆 13. 如申相專利範圍第丨 Λ諕。 置，1中，〜 °物+導體開關電路裝 f部;分了广述高電阻體係構成前述丨個連接手段的
317498 46
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004371832A JP4939749B2 (ja) | 2004-12-22 | 2004-12-22 | 化合物半導体スイッチ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200623627A TW200623627A (en) | 2006-07-01 |
| TWI296462B true TWI296462B (en) | 2008-05-01 |
Family
ID=36695872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094135632A TWI296462B (en) | 2004-12-22 | 2005-10-13 | Compound semiconductor switch circuit device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8450805B2 (zh) |
| JP (1) | JP4939749B2 (zh) |
| KR (1) | KR100725884B1 (zh) |
| CN (1) | CN1794583B (zh) |
| TW (1) | TWI296462B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4535668B2 (ja) * | 2002-09-09 | 2010-09-01 | 三洋電機株式会社 | 半導体装置 |
| US20050121730A1 (en) | 2002-09-09 | 2005-06-09 | Tetsuro Asano | Protective device |
| JP2004260139A (ja) * | 2003-02-06 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4939750B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| TW200642268A (en) * | 2005-04-28 | 2006-12-01 | Sanyo Electric Co | Compound semiconductor switching circuit device |
| US7840195B2 (en) * | 2006-04-28 | 2010-11-23 | Infineon Technologies Ag | Multifunction-RF-circuit |
| US8502273B2 (en) * | 2010-10-20 | 2013-08-06 | National Semiconductor Corporation | Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same |
| JP5728258B2 (ja) * | 2011-03-10 | 2015-06-03 | 株式会社東芝 | 半導体装置 |
| JP6451605B2 (ja) * | 2015-11-18 | 2019-01-16 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
| JP6658253B2 (ja) * | 2016-04-21 | 2020-03-04 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7180359B2 (ja) * | 2018-12-19 | 2022-11-30 | 富士電機株式会社 | 抵抗素子 |
| KR20240051235A (ko) | 2021-09-01 | 2024-04-19 | 엑손모빌 케미칼 패턴츠 인코포레이티드 | 가변 온도 관형 반응기 프로파일 및 이로부터 제조된 중밀도 폴리에틸렌 조성물 |
Family Cites Families (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910587B2 (ja) | 1977-08-10 | 1984-03-09 | 株式会社日立製作所 | 半導体装置の保護装置 |
| US4387386A (en) | 1980-06-09 | 1983-06-07 | The United States Of America As Represented By The Secretary Of The Army | Microwave controlled field effect switching device |
| US4339285A (en) | 1980-07-28 | 1982-07-13 | Rca Corporation | Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation |
| JPS57128983A (en) | 1981-02-02 | 1982-08-10 | Nec Corp | Pin diode |
| US4843440A (en) | 1981-12-04 | 1989-06-27 | United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration | Microwave field effect transistor |
| GB2137412B (en) | 1983-03-15 | 1987-03-04 | Standard Telephones Cables Ltd | Semiconductor device |
| DE3334167A1 (de) | 1983-09-21 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterdiode |
| US4626802A (en) | 1984-12-24 | 1986-12-02 | Motorola, Inc. | GaAs FET oscillator noise reduction circuit |
| JPS61292965A (ja) | 1985-06-21 | 1986-12-23 | Hitachi Ltd | 半導体集積回路装置 |
| JPH07120672B2 (ja) | 1986-01-28 | 1995-12-20 | 日本電気株式会社 | 半導体装置 |
| US4965863A (en) | 1987-10-02 | 1990-10-23 | Cray Computer Corporation | Gallium arsenide depletion made MESFIT logic cell |
| JP2723936B2 (ja) | 1988-12-16 | 1998-03-09 | 株式会社日立製作所 | 半導体素子 |
| US5157573A (en) | 1989-05-12 | 1992-10-20 | Western Digital Corporation | ESD protection circuit with segmented buffer transistor |
| JP2864841B2 (ja) | 1992-02-04 | 1999-03-08 | 三菱電機株式会社 | 高周波高出力トランジスタ |
| US5374899A (en) | 1993-11-10 | 1994-12-20 | Itt Corporation | Self biased power amplifier employing FETs |
| JP3169775B2 (ja) | 1994-08-29 | 2001-05-28 | 株式会社日立製作所 | 半導体回路、スイッチ及びそれを用いた通信機 |
| JP2576433B2 (ja) | 1994-12-14 | 1997-01-29 | 日本電気株式会社 | 半導体装置用保護回路 |
| US5610790A (en) | 1995-01-20 | 1997-03-11 | Xilinx, Inc. | Method and structure for providing ESD protection for silicon on insulator integrated circuits |
| JPH08236549A (ja) | 1995-03-01 | 1996-09-13 | Oki Electric Ind Co Ltd | 半導体装置 |
| US5559363A (en) | 1995-06-06 | 1996-09-24 | Martin Marietta Corporation | Off-chip impedance matching utilizing a dielectric element and high density interconnect technology |
| US5654860A (en) | 1995-08-16 | 1997-08-05 | Micron Technology, Inc. | Well resistor for ESD protection of CMOS circuits |
| US5932917A (en) | 1996-04-19 | 1999-08-03 | Nippon Steel Corporation | Input protective circuit having a diffusion resistance layer |
| WO1997045877A1 (fr) | 1996-05-31 | 1997-12-04 | Hitachi, Ltd. | Dispositif semi-conducteur et sa fabrication |
| US5789799A (en) | 1996-09-27 | 1998-08-04 | Northern Telecom Limited | High frequency noise and impedance matched integrated circuits |
| KR19980043416A (ko) | 1996-12-03 | 1998-09-05 | 문정환 | 이에스디(esd) 보호 회로 |
| US5821827A (en) | 1996-12-18 | 1998-10-13 | Endgate Corporation | Coplanar oscillator circuit structures |
| KR100205609B1 (ko) | 1997-01-06 | 1999-07-01 | 윤종용 | 정전기 보호 소자 |
| US5841184A (en) | 1997-09-19 | 1998-11-24 | The Whitaker Corporation | Integrated emitter drain bypass capacitor for microwave/RF power device applications |
| JPH11111927A (ja) * | 1997-10-06 | 1999-04-23 | Sony Corp | 半導体装置およびその製造方法 |
| JPH11220093A (ja) | 1998-01-29 | 1999-08-10 | Sanyo Electric Co Ltd | 半導体集積回路 |
| US6265756B1 (en) | 1999-04-19 | 2001-07-24 | Triquint Semiconductor, Inc. | Electrostatic discharge protection device |
| JP2001217257A (ja) * | 2000-01-31 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP3375928B2 (ja) * | 2000-02-08 | 2003-02-10 | 富士通カンタムデバイス株式会社 | 半導体装置 |
| JP3831575B2 (ja) | 2000-05-15 | 2006-10-11 | 三洋電機株式会社 | 化合物半導体スイッチ回路装置 |
| US6580107B2 (en) | 2000-10-10 | 2003-06-17 | Sanyo Electric Co., Ltd. | Compound semiconductor device with depletion layer stop region |
| JP2002368194A (ja) | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| KR200293613Y1 (ko) | 2002-07-05 | 2002-11-02 | 류종하 | 가구용 높낮이 조절장치 |
| JP4535668B2 (ja) | 2002-09-09 | 2010-09-01 | 三洋電機株式会社 | 半導体装置 |
| US20050121730A1 (en) | 2002-09-09 | 2005-06-09 | Tetsuro Asano | Protective device |
| JP4236442B2 (ja) | 2002-10-17 | 2009-03-11 | 三洋電機株式会社 | スイッチ回路装置 |
| JP3902111B2 (ja) | 2002-10-21 | 2007-04-04 | 新日本無線株式会社 | スイッチ半導体集積回路 |
| JP2004260139A (ja) | 2003-02-06 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4128091B2 (ja) * | 2003-02-20 | 2008-07-30 | 三洋電機株式会社 | スイッチ回路装置 |
| JP2005340550A (ja) | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005353992A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| JP2005353991A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005353993A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| JP4939748B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| JP4939750B2 (ja) | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| JP2006310512A (ja) | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| TW200642268A (en) | 2005-04-28 | 2006-12-01 | Sanyo Electric Co | Compound semiconductor switching circuit device |
| JP5112620B2 (ja) | 2005-05-31 | 2013-01-09 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体装置 |
| ATE542839T1 (de) * | 2009-11-10 | 2012-02-15 | Basell Polyolefine Gmbh | Hochdruck-ldpe für medizinische anwendungen |
-
2004
- 2004-12-22 JP JP2004371832A patent/JP4939749B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-13 TW TW094135632A patent/TWI296462B/zh not_active IP Right Cessation
- 2005-12-13 CN CN2005101317077A patent/CN1794583B/zh not_active Expired - Fee Related
- 2005-12-15 KR KR1020050123945A patent/KR100725884B1/ko not_active IP Right Cessation
- 2005-12-22 US US11/314,178 patent/US8450805B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200623627A (en) | 2006-07-01 |
| KR100725884B1 (ko) | 2007-06-08 |
| JP2006179707A (ja) | 2006-07-06 |
| CN1794583A (zh) | 2006-06-28 |
| KR20060071877A (ko) | 2006-06-27 |
| JP4939749B2 (ja) | 2012-05-30 |
| US8450805B2 (en) | 2013-05-28 |
| CN1794583B (zh) | 2011-09-21 |
| US20060163659A1 (en) | 2006-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI296462B (en) | Compound semiconductor switch circuit device | |
| TWI339497B (en) | Chemical compound semiconductor device | |
| US10446687B2 (en) | Integrated circuit connection arrangement for minimizing crosstalk | |
| TWI304682B (en) | Chemical compound semiconductor switch circuit device | |
| US9728529B2 (en) | Semiconductor device with electrostatic discharge protection structure | |
| CN107195628B (zh) | 半导体器件 | |
| EP1245048A1 (en) | Apparatus for current ballasting esd sensitive devices | |
| EP1515371B1 (en) | Semiconductor device comprising a MOS transistor and method of making the same | |
| US8253218B2 (en) | Protective element and semiconductor device | |
| US4072976A (en) | Gate protection device for MOS circuits | |
| TWI297240B (en) | Chemical compound semiconductor switch circuit device | |
| JPS63501112A (ja) | Ｉｇｆｅｔ集積回路の静電放電からの保護 | |
| JP4535668B2 (ja) | 半導体装置 | |
| JP2004140184A (ja) | スイッチ回路装置 | |
| TWI276228B (en) | Protective element and semiconductor device using the same | |
| TWI222191B (en) | Semiconductor switch circuit device and manufacturing method therefor | |
| JP3875460B2 (ja) | 半導体装置 | |
| JP2004134589A (ja) | 半導体装置 | |
| JP2002026314A (ja) | 半導体装置 | |
| JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
| US7195961B2 (en) | SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure | |
| TWI830738B (zh) | 靜電放電保護裝置及其形成方法 | |
| US5886386A (en) | Method for making a bipolar transistor for the protection of an integrated circuit against electrostatic discharges | |
| JP2676899B2 (ja) | Ｍｏｓ集積回路装置用入力回路保護装置 | |
| JPH09129856A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |