TWI294149B - - Google Patents

Description

1294149 1九、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝置之製造方法，特別是關於將 電容器與MOS電晶體設置在同一半導體基板上之半導體 裝置的製造方法。 【先前技術】 從以前便已知具有MOS電晶體與電容器的半導體裝 置。另一方面，隨著近年來半導體裝置的高積體化，主動 *區的絕緣係廣泛利用代替局部氧化法（LOCOS)的淺溝槽絕 緣法（shallow trench isolation,以下稱為 STI 法）。此 STI 、 法為藉由高密度電漿化學氣相沈積（high density plasma CVD，HDPCVD)，在半導體基板中的淺溝槽填充二氧化矽 ’等絕緣材料，而將這些材料作為場絕緣膜者。 以下一面參照圖示，一面說明利用習知STI法之設置 電容器與高耐壓MOS電晶體於同一半導體基板上的半導 鲁體裝置之製造方法。第8圖、第9圖及第10圖為表示習知 例之設置電容器與高耐壓MOS電晶體於同一半導體基板 上的半導體裝置之製造方法的剖面圖，為表示電容器形成 區域R4者。 首先，如第8圖（a)所示，形成在P型矽基板200形成 有溝槽絕緣膜50的STI結構。接著在P型矽基板200的 表面，與各溝槽絕緣膜50鄰接形成例如5至10 nm之膜 厚的虛設氧化膜51 (例如熱氧化膜或由CVD法（chemical vapor deposition,化學氣相沈積）而成的TE0S膜）。 5 317649 1294149 “，N型雜質，例如石申離子，離子植入電容器來 邱：Γ:4猎此在p型矽基板200的表面形成電容器的下 圖⑻所示，以覆Λ/A去Γ虛設氧化膜51，如第8 %的方式，形成;; 板200的表面及溝槽絕緣媒 土 之膜厚的_2膜53。此_2膜5, 為作為未圖不之高耐壓職電晶體的閘極絕緣膜。 9 m=-Sl°:膜53作為電容器絕緣膜會過厚，因此如第 圖⑷所不’蝕刻去除叫膜53 :猎由例如旱的電容器= 夕曰々者弟1〇圖所不’在電容器絕緣膜54上形成由 、多晶石夕層構成的上部電極層55。 ·1^成由 、52、電容器絕緣膜54及上部 V下J電極層 [專利文獻υ曰本專利…二構成的電容器。 【發明内容】 本專利㈣2002—26261號公報 (發明所欲解決之課題） •在習知之半導體裝置之製造 不，心〇2膜53過度蝕列眸合弟9圖⑷所 緣。此係由於當進行^ 3 §挖掘溝槽絕緣膜50的邊 槽絕緣膜50所致，而且與 子植入溝 其蝕刻率會變高所致。 雜貝硪子的狀態相比， 再者，因為P型石夕基板2 入時會植A㈣料，相 謂述離子植 成加速氧化。因此，如第9圖二、:為54形成時會造 端部的角部60中，電容哭^ 不’在"^部電極層52 合^緣膜54的膜厚會變薄。

31764Q 6 1294149 因此，之後如第10圖所示 而形成電容器，如上所述，由於 jhh極層M， 厚較薄的部分以及膜厚不固定生絕^膜Μ的膜 易造成此部分之電容器絕緣膜54所^= 生電場集中，容 器壽命短的問題。 I巴緣破壞，而會有電容 (用以解決課題之手段） 本务明為鑑於上述課題而研創者，其主要 亦即本發明之半導體裳置之^ ^如下。 面將電容器與至少一個體基板的表 -板上之半導體裝置之製造方法，二半導體基 、述半導體基板之電容器形成區域二為電二形成與前 器形成區域，而形成下部電極層之步；==雨述電容 板上的全面形成第丨 / 别述半導體基 χ 弟、，、邑緣膑之步驟；在覆蓋與前述雷# „ 形成區域鄰接的前述元件 電奋斋 ►膜的一部分上及前述第^邑緣 緣臈上，形成光I:之牛S電晶二形成區域的前述第1絕 刻前述第！絕緣膜之步驟；至少在作為遮罩，钱 备t Ί m &上 哪至v在刖述電容器形成區域渺 絕緣膜，使前述第1絕緣膜與前述第2絕緣膜= 電容器絕緣膜之+驟·泣 > 、 、巴、，家艇作為 區域之前、ρ 二在形成於前述M〇S電晶體形成 絕緣膜上：上：：上形成間極電極’且在前述電容器 容哭偷^ 之步驟。根據上述製造方法，電 σ ::，的邊緣不會因勒刻而被削去，可形成均勾且: 电m 緣膜。再者，使電容器絕緣臈的兩端 317649 7 1294149 以高耐遷的較厚絕緣膜 薄絕緣膜形成時，可 Ή兩知之外的部分以較 再者，本發明之半導乙置巴::白:部分，確保耐·。 板的表面將電容器與少個衣&方法係在半導體基 導體基板上之半導體電晶體設置於同一半 成與前述半導體灵板:^衣造方法，其特徵為具有：形 成區域鄰接域及M0S電晶體形 成區域鄰接的元件分㈣^驟，將與别述電容器形 器形成區域且有緣覆蓋，形成在前述電容 ¥ ^ "开1 °卩的光阻層之步驟；以前述光阻；a# 驟二：體基板上之全面形成第1絕緣膜之步 =M:S在成區域之前述第1絕緣膜上形成閘極 (發明㈣容㈣緣膜上形成上部電極層之步驟。 、根據本發明之半導體裝置之製造方法，與電容器鄰接 的溝槽絕緣膜邊緣不會因餘刻而被削去，結果可形成均勻 且膜品質優異的電容器絕緣膜，因此不會發生電場集中] 而了防止電谷态的絕緣破壞。 一 【實施方式】 接著，一面參照圖示，一面說明本發明第 的半導體裳置之製造方法。 一悲 317649 8 1294149 如第！圖⑻所示，在P型矽基板】的表面藉由熱氧化 形成S1〇2膜2 (二氧化石夕膜）。接著在叫膜2上 CVD法形成具有㈣_之膜厚的多晶㈣3(ρ_出曰_ f—)、具有120⑽之膜厚的％化膜4(氮化石夕膜進一 步在S=Nd4上，形成具有複數個開口部％的光阻層5。 接著如第1圖⑻所不，以具有複數個開口部％的 光阻層5作為遮罩（mask)，將露出於開口部％的卟乂膜 /、多晶石夕膜3、S i〇 2膜2依序進行姓刻，進-步姓刻P型 石夕基板1的表面，而形成溝槽6a、6b、6c、6心心。溝样 6的珠度係以i pm為較佳。 接者’如第1圖（c)所示，例如藉由HDpcvd法，包 含溝槽6a、6b、6c、6d、6e内，而全面沈積3吻膜7 (hdpcvd 版然後’如第！ _所示，使用CMp法（Chemicai ^chanical P〇Hshing Meth〇d，化學機械研磨法柯磨训2 。此時，Si3N4膜4的作用是作為CMP終點檢 艇，在精由光學性手法檢測出已露出8队膜4的時間 =，使⑽停止。藉此方式，形成分別選擇性嵌埋在溝 曰 6a、6b、6c、6d、6e 的溝槽絕緣膜 7a、几、7c、7(j、 7e來作為元件分離絕緣膜。 *之後’如第2圖⑷所示，使用熱鱗酸等藥品將轧队 勝4去除，藉由乾式似彳去除多晶㈣3，再者 8叫膜2|虫刻去除。藉此形成適於微細化的m結構來作 :兀件分離結構。在此，於第2圖⑷中，Ri為高耐壓M〇s 電晶體形成區域、们為中耐壓M〇s電晶體形成區域、们 3J7649 9 1294149 =低耐壓MOS電晶體形成區域、R4為電容器形成區域。 :些Rl、R2、R3、R4之各區域係藉由相鄰接的溝槽絕緣 膜7a、7b、7c、7d、7e而彼此絕緣。 接著如第2圖（b)所示，在形成有溝槽絕緣膜、 7c 7d、7e之P型矽基板丨的表面，在與各溝槽絕緣膜^a、 7b、7c、7d、7e相鄰接的R1、R2、R3、R4之各區域，形 成例如5至10nm之膜厚的虛設氧化膜8 (例如熱氧化膜或 _由CVD法而成的TEOS膜）。 然後’如第2圖⑻所示，在電容器形成區域R4以外 ::區域R1、R2、R3的虛設氧化膜8上，藉由曝光及顯影 、处理而4擇性地形成光阻層9，以此光阻層9作 =N型雜質，例如砰離子，在加速電壓為％ 0，植入 /⑽#植入條件下，離子植入電容器、形成區 域R4,藉此形成電容器的下部電極層1〇⑽層）。在此， 虛設氧化膜8係具有緩和由於離子植入導致石夕基板^ 的任務。 接著’在去除光阻層9之後，將虛設氧化膜8韻刻去 二使/财基板1的表面露出。之後，如第2圖⑷所示， 以覆盖Rl、R2、R3、R4夕夂π n ^ η 之各£域的？型矽基板1的表面 ^絕緣膜73、7卜7卜7心76的方式，形成例如2〇· 之^厚的⑽们！（例如熱氧化膜或由㈣法 TEOS膜或HTO膜）。 接著，如第2圖⑷所示，在高 區域R1的SiO,膜lla上以月毕#千— 电日日版形成 _ 上以及覆盍電容器形成區域R4的 J0 317649 1294149 溝槽絕緣膜7a、7b之邊緣的Si〇2膜Ua的一部分上，藉 由曝光及顯影處理，選擇性地形成光阻層12。然後以此光 阻層12作為遮罩，藉由蝕刻來去除Si02膜11。 由於與電容器形成區域R4鄰接的溝槽絕緣膜7a、7b 的邊緣有光阻層12作為遮罩，所以不會被蝕刻。因此，防 止如白知例之溝槽絕緣膜7a、7b的邊緣過度挖掘的不良狀 況。 眷 在此，殘留在高耐壓MOS電晶體形成區域ri的Si〇2 -膜_14係成為高耐壓M0S電晶體的閘極絕緣膜Ua (膜厚 20 nm)。其中，貫際上係加上後述的Si〇2膜lib及Si02 ，膜11c而成為高耐壓用的閘極絕緣膜（iia+ub+iic)。 ,接著，如第3圖（a)所示，去除光阻層12之後，將p 型矽基板1熱氧化，在電容器形成區域R4、令耐壓M〇s 電晶㈣成區域尺2及低耐壓M〇s電晶體形成區域们， 形成比高耐壓M0S電晶體之閘極絕緣膜na更薄，例如7 #_的Si〇2膜llb。在此，以覆蓋電容器形成區域以之溝 槽絕緣膜7a及％之邊緣的方式所形成之si〇2膜山⑽ 厚T卜20 nm)與叫膜llb (膜厚丁2=7㈣整體成為電容 其中’實際上係重疊後述的叫膜Uc而成為電容器 用絕緣膜（lla+lle, llb+lle)。再者，形成在中耐塵则 電晶體形成區域R2的⑽膜llb係直接成為中耐璧则 電晶體的閘極絕緣膜llb (膜厚T2=7 nm)。其中，實際上 係重疊後述的训2膜llc而成為中耐壓用的閘極絕緣膜 317649 11 1294149 (llb+llc) 〇 接著，如第3圖（b)所示，在電容器形成區域R4、高 耐壓MOS包晶體形成區域R1及中耐壓電晶體形成 區或R2上被復光阻層14，將低耐壓電晶體形成區域 R3的Si〇2膜llb姓刻去除，而使p型矽基板1露出。 接著，如第3圖（c)所示，在去除光阻層14之後，將 矽基板1熱氧化，在低耐壓MOS電晶體形成區域们，形 •成比中耐疋]V[〇S電晶體之閘極絕緣膜J lb更薄，例如3謹 的Sl〇2膜llc。該Si〇2膜係成為低耐壓MOS電晶I#的閘 極絕緣膜11c (膜厚3nm)。 丑 接如第3圖⑷所示，在石夕基板1全面形成大約2〇〇 ^ /晶石夕膜15。接著以形成在該多晶石夕膜15上之未圖 電日I旱女弟4圖⑷所不，在高耐壓MOS 二日曰緣膜lla上形成問極電極…，在中_ > 的閘極絕緣膜爪上形成閘極電極心在低 在/晶體的閘極絕緣膜UC上形成閘極電極16c， 在電絕緣膜13上形成上部電極層17。 接著’以在高耐壓M〇s带s 域上呈古η > $曰曰體之離子植入層形成區 i 之未圖示的光阻層作為遮罩，…雜 /Μ:子’在加速電壓為3〇KeV，植入量為WO〗2 /cm的植入條件 _ 门 形成區域IU之高耐壓MOS:a猎:f高耐壓M〇s電晶體 離子植入層的源極/沒極區域形成 所形成之TEOS膜二“⑻)。接著，藉由CVD法 、、氧化膜沈積後，將該氧化膜蝕刻， 317649 12 1294149 而在=電極，之側壁部形成未圖示之側壁絕緣膜。 如第4圖（C)所示，以在R1、R2、之 的MOS電晶體之離 區或 圖示的光阻層作為逆"成&域上具有開口部之未 為罩 型雜質，例如砂離子，在加 行離子植入。夢此在R1 j 10 /cm的植入條件下進 错此在IU、R2、R3各區域之M〇s 雕 源極〈汲極區域形成離子植入層19(尚）。 日日版、 藉此在電容器形成區《R4形成電容器， 廳電晶體形成區域R1形成高耐壓聰電晶體，在 壓職電晶體形成區域R2形成中财壓咖電晶體，在 低耐堡M0S電晶體形成區域R3形成低耐壓M0S電晶體。 以上根㈣i實施形態’由於與電容器形成區域R4 ㈣㈣槽絕緣膜7a、7b邊緣有光阻層12作為遮罩，所 2 _2膜u蝕刻時’不會像習知例般過度挖掘溝槽絕 、、艇7a、7b的邊緣。於是，其結果形成膜品 =緣膜u，使電場集中不會發生，而可防止電容器的電； 緣破壞。 接著，—面參照圖示，一面說明本發明第2實施形能 的半導體裝置之製造方法。 “ 壯如第5圖⑷所示，#由與上述帛j實施形‘態的半導體 裝置之製造方法相同的步驟，形成在p型梦基板⑽形成 有溝槽絕緣膜20a、20b、20c、20d、20e的STI結構。 接著’如第5圖（b)所示，在P型石夕基板】〇〇的表面， 在與各溝槽絕緣膜20a、20b、20c、20d、20e鄰接的Ri、 3】7649 1294149 R2〆R3, R4之各區域’形成例如5至10 nm之膜厚的虛 叹氧化膜21 (例如熱氧化膜或由法而成的te〇s膜）。 然後以设盒與電容器形成區域R4 _接的溝槽絕緣 膜20a、20b邊緣的方 〕方式，在虛设氧化膜21上及溝槽絕緣 膜20a 20b 20c、20d、20e上，藉由曝光及顯影處理， 選擇性地形成光阻層23,而在電容器形成區域形成開 22 ° _ 接著’以該光阻層23作為遮罩，將N型雜質，例如 -砷離子，在加速電壓為7〇KeV，植入量為2x1〇14/c“ :植入條件下’離子植人開口部22 ’而形成電容器的下部電 極層24 (N層）。在此’由於以光阻層23 |蓋與電容器形 成區域R4鄰接的溝槽絕緣膜2如、施，因此雜質離子並 未植入溝槽絕緣膜2〇a、2〇b。再者，虛設氧化膜Η係具 有緩和由於離子植入導致矽基板1〇〇破壞的任務。 接著，去除光阻層23，之後將虛設氧化膜21蝕刻去 _除:使P型⑦基板1GG的表面露出。然後，如第$圖⑷ 所不，以覆盍P型矽基板100的表面及溝槽絕緣膜、 “ 2〇c 20d、20e的方式形成例如2〇 nm之膜厚的Si〇2 膜25 (例如熱氧化膜或由CVD法而成㈣〇s膜或是则2 膜）。 品妾著如第5圖（句所示，在高耐壓MOS電晶體形成 區域R1的Si〇J 25上，藉由曝光及顯影處理，選擇性地 =成光阻層26。然後以此光阻層26作為遮罩，藉由蝕刻 除Si〇2膜25。在此，殘留在高耐壓M〇S電晶體形成區 317649 14 1294149 域R1的Si02膜25係忐氐古工上r- “ ^ 糸成為回耐壓M0S電晶體的閘極絕緣 膜25a (膜厚了 1=20 nm)。再者，杏p汉卜★ ^ · I κ严示上加上後述的Si02 膜25b及Si02膜25c而成二 肉或為同耐壓用的閘極絕 (25a+25b+25c) 〇 在此，由於對於與電容器形成區域R4鄰接的溝槽絕 緣腰20a、20b’如上所述，並未植人由前述離子植入而產 生的雜質，因此其1 虫刻率較低，即使受到姓刻，溝槽絕緣 膜20a、20b的邊緣也不會被大幅挖掘。 接著’如第6圖⑷所示，去除光阻層％之後，將p 型石夕基板1〇〇熱氧化，而在電容器形成區域R4、中耐壓 MOS電晶體形成區域R2及低_廳電晶體形成區: 幻’形成比高耐壓M0S電晶體之閘極絕緣膜…更薄， 例如7 nm的叫膜25b。在此，形成在電容器形成區域 R4的Sl〇2膜25b係直接成為電容器絕緣膜27 (膜厚Τ2=7 nm)。 其中，實際上係重疊後述的Si〇2膜25c而成為電容器 用絶緣膜（27+25c)。再者，形成於中耐壓M〇s電晶體形成 區域R2的Si〇2膜25b係直接成為中耐壓M〇s電晶體的 閘極絕緣膜25b (膜厚T2=7 nm)。其中，實際上係重疊後 I的Si〇2膜25c而成為中耐壓用的閘極絕緣膜（^外+^化）。 “接著，如第ό圖（b)所示，以光阻層28覆蓋高耐壓河〇§ 電晶體形成區域R1、中耐壓M〇s電晶體形成區域、電 容器形成區域R4上，將低耐壓M0S電晶體形成區域R3 的Si〇2膜25b |虫刻去除，而使p型石夕基板1 〇〇露出。 317649 15 1294149 接著，如第6圖（c)所示，去除光阻層28之後，將p 型矽基板100熱氧化，在低耐壓M0S電晶體形成區域 形成比中耐壓MOS電晶體之閘極絕緣膜25b更薄，例如3 mn的Si〇2膜25c。此係成為低耐壓M〇s電晶體的閘極 緣膜25c (膜厚3 nm)。 接著，如第6(d)圖所示，在P型矽基板1〇〇全面形成 大約2〇0nm的多晶石夕膜29。接著以形成在該多晶石夕臈μ 货上之未圖示的光阻層作為遮罩，如第7圖⑷所示，在高 壓M〇S電晶體的閘極絕緣臈…上形成閘極電極3〇a 中耐[:職電晶體的閘極絕緣膜咖上形成閉極電極 3〇b’在低電晶體的閘極絕緣膜… 電極30:，在電容器絕緣膜27上形成上部電極層Μ成閉極 接著如第7圖（b)所示，以在高耐壓M〇s電晶 離子植入層形成區域上且右 _ 之 遮罩，蔣xr別—八有開口。卩之未圖示的光阻層作為 型雜質’例如磷離子，在加速電壓為 /em2_入條件下進行離子植入。藉此 二8電晶體形成區域ri之高耐壓m〇s電晶體 的源極/沒極區域形成離 电曰曰體 由CVD法形成之TE I7:層32 (N層）。接者，藉由 膜，而於閘極減膜沈積後,刻該氧化 接著二側壁部形成未圖示之側壁絕緣膜。 的二者電示，以……3之各區域 圖示的光阻層：='入層形成區域上具有開口部之未 速電壓為_ev=/AN型雜Β 里為2xl〇】5/cm2的植入條件下進 317649 16 1294149 •行離子植入。藉此在…，、们各區域之則”晶體的 源極/汲極區域形成離子植入層33 (N+層）。 藉此在電容器形成區域R4形成電容器，在高耐壓 MOS電晶體形成區域R1形成高耐壓M〇s電晶體，在中耐 壓MOS電晶體形成區域R2形成中耐壓M〇s電晶體，在 低耐壓MOS電晶體形成區域们形成低耐壓M〇s電晶體。 再者，根據此第2實施形態，因為下部電極層24係以光阻 籲層23作為遮罩，藉由離子植入而形成，所以其面積變得比 .第1實施形態的下部電極層10更小，使得電容器的電容值 r也得以變小。因此必須考慮此部分來進行設計。 、 以上根據第2實施形態，由於是以光阻層23作為遮 罩，對於與電容器鄰接的溝槽絕緣膜2〇a、2〇b並未植入雜 貝離子，所以在以〇2膜25蝕刻時，溝槽絕緣膜、2⑽ 的邊緣並不會被過度挖掘。於是，其結果形成膜品質優異 的電容器絕緣膜27，使電場集中不會發生，而可防止電容 φ器的絕緣破壞。 再者，於本發明之第i及第2實施形態中，雖然介紹 適用本發明於由P型矽基板構成的半導體裝置之製造方= 的例子，但是也可適用本發明於由N型矽基板構成的半導 體裝置之製造方法。此情況下之用以形成下部電極層Μ 的離子植入，例如可以將硼離子在加速電壓為15 Key，植 入量為2xl014/cm2的植入條件下進行。 再者，於本發明之第丨及第2實施形態中，雖然藉由 熱氧化形成各電晶體的閘極絕緣膜及電容器絕緣膜，但是 317649 1294149 並不限定於此，也可用CVD (化學氣相沈積）、PVD (物理 氣相沈積）等方法形成。 進一步而言，於本發明之第1及第2實施形態中，雖 然只說明了高耐壓MOS電晶體的LDD (Lightly Doped

Drain)構造之源極/汲極區域的例子，然而低耐壓或中耐 壓MOS電晶體也可以同樣採用ldd構造。 再者，於本發明之第1及第2實施形態中，雖然對於 籲在同一半導體基板上設置電容器及閘極絕緣膜之膜厚不同 ”的3種MOS電晶體之半導體裝置的製造方法進行說明， :但是亚不限定於此，亦可將本發明適用於在同一半導體基 • •板上設置電容器與至少一㈤M〇s電晶體之半導體裝置的 製造方法。 【圖式簡單說明】 第1圖⑷至⑷為說明本發明第！實施形態的半導體裝 置之製造方法的剖面圖。 第2圖（a)至⑷為說明本發明第ι實施形態的半導體裝 置之製造方法的剖面圖。 第3圖⑷至⑷為說明本發明第ι實施形態的半導體裝 置之製造方法的剖面圖。 弟4圖（a)至（¢)為說明本取 署夕制明弟1實施形態的半導體裝 置之製k方法的剖面圖。 第5圖（a)至（d)為說明本發 罢令制、止古ι ^ 月弟2貫施形恶的半導體裝 置之製造方法的剖面圖。 第6圖（a)至為說明本發 第2貫加形悲的半導體裝 317649 18 !294l49 '置之製造方法的剖面圖。 7 | 口 | ’圖（a)至（C)為說明本發明第2實施形態的半導體々 之製造方法的剖面圖。 < 制第8圖（a)及（b)為說明習知實施形態的半導體裝置 衣造方法的剖面圖。 制、上 囷（a)及（b)為說明習知實施形態的半導體裝置之 我造方法的剖面圖。 修、第10圖為說明習知實施形態的半導體裝置之製造方 • 法的剖面圖。 、。 【主要元件符號說明】 ’ 1、100、200 Ρ型矽基板 •2、 11 、 25、 53 Si〇2膜 3 15、29多晶矽膜4 Si3N4膜 9 12、14、23、26、28 光阻層 5h、22 開口部 6a、6b、6c、6d、6e 溝槽 • 7a、7b、7c、7d、7e、2〇a、2〇b、2〇c、2〇d、、％ 溝 槽絕緣膜 8 、 31 、 51 虛設氧化膜 10 、 24 、 52 下部電極層 11a、25a 高耐壓MOS電晶體的閘極絕緣膜 lib 、 25b 中耐壓MOS電晶體的閘極絕緣膜 11c 、 25c 低耐壓MOS電晶體的閘極絕緣膜 13 、 27 、 54 電容器絕緣膜 16a、16b、16c、17、30a、30b、30c 閘極電極 317649 19 1294149 18、32 離子植入層(N-) 19、33 離子植入層（N+) 31 ^ 55 上部電極層 60 角部 R1 面财壓MOS電晶體形成區域 R2 中财壓MOS電晶體形成區域 R3 低财壓MOS電晶體形成區域 R4 電容器形成區域 ❿ 20 317649

Claims (1)

1. 外wuuy說寻利甲請案 (96年11月1曰 1294149 十、申請專利範圍： [•-二導體裝置之製造方法，係在半導體基板的表面將 電容器與至少一個MOS電晶體設置於同一半導體基板 上之半導體裝置之製造方法，其特徵為具有·· 形成與前述半導體基板之電容器形成區域及m〇s 電晶體形成區域鄰接的元件分離絕緣膜之步驟； 將雜質離子植人前述電容器形成區域，而形成下部 電極層之步驟; 在前述半導體基板上的全面形成f i絕緣膜 驟； 、 在覆蓋與前述電容器形成區域鄰接的前述元件分 離絕緣膜邊緣之前述第丨絕緣膜的一部分上及前述 M〇S電晶體形成區域的前述第i絕緣膜上， 層之步驟； ^风尤阻 .以前述光阻層作為遮罩，蝕刻前述第丨絕緣膜之步 驟， 至夕在則34電容器形成區域形成第2絕緣膜，使前 =1絕緣膜與前述第2絕緣膜作為電容器絕緣膜 鄉，及 绫膜t形成於前述M0S電晶體形成區域之前述第1絕 :電：：成問極電極’且在前述電容器絕緣膜 4電極層之步驟。 Λ 置之製造方法’係在半導體基板的表面將 〜、至少-個MOS電晶體設置於同一半導體基板 3Π649修正本 21 第94142009號專利申請荦 (96年11月1曰') 1294149 上之半導體裝置之製造方法，其特徵為具有： 電曰導體基板之電容器形成區域及Mos 日日肢形減域鄰接的元件分離絕緣膜之步驟； =前述電容，成區域鄰接的元件分離絕緣膜 阻層之步驟； 電一成區域具有開口部的光 立以前述光阻層作為遮罩，將雜質離子植入前述開口 邛，而形成下部電極層之步驟； 在則述半導體基板上的全面形成第〗絕緣臈之步 將形成在前述電容器形成區域之前述第〗絕緣膜蝕 刻之步驟； 、 至^、在如述電容器形成區域形成第2絕緣膜，以前 述第2絕緣膜作為電容器絕緣膜之步驟；及 在形成於前述MOS電晶體形成區域之前述第丨絕 緣膜上形成閘極電極，在前述電容器絕緣膜上形成上部 電極層之步驟。 3·如申請專利範圍第1或2項之半導體裝置之製造方法， 其中，設前述第1絕緣膜的膜厚為T1，前述第2絕緣 膜的膜厚為T2時，係滿足ΤΙ > T2的關係。 4·如申請專利範圍第i或2項之半導體裝置之製造方法， 其中’前述元件分離絕緣膜係溝槽絕緣膜。 5·如申請專利範圍第3項之半導體裝置之製造方法，其 申’前述元件分離絕緣膜係溝槽絕緣膜。 22 317649修正本 1294149 第94142009號專利申請案 . (96年11月1曰） 6· —種半導體裝置之製造方法，係在半導體基板的表面將 電谷益及分別具備具有第1膜厚之閘極絕緣膜、具有第 2膜厚之閘極絕緣膜、具有第3膜厚之閘極絕緣膜的第 1、第2及第3 MOS電晶體設置於同一半導體基板上之 半導體裝置之製造方法，其特徵為具有： 與前述半導體基板的電容器形成區域、第i、第2 及第3 MOS電晶體形成區域之各區域鄰接而形成元件 I 分離絕緣膜之步驟； 將雜質離子植入前述電容器形成區域，而形成下部 電極層之步驟； _ 在前述半導體基板上之全面形成第1絕緣膜之步 在將與前述電容器形成區域鄰接的前述元件分離 絕，膜邊緣予以覆蓋之前述第1絕緣膜的-部分上及前 ^^第1 MGS電晶體形成區域的前述第1絕緣膜上，开i 成光阻層之步驟； ’ 别地尤阻層作為遮罩，將形成在前述電容哭形 =、前述第2及第3 M0S電晶體形成區域之前述第 、、、巴緣膜钱刻之步驟； 驟；在前料⑽基板上之全面形成第2絕、緣膜之) 將形成在前述第3 MOS電晶體形忐F p 絕緣臈_之步驟； η日私成^之两述第2 4^70 斧巴 至少在前述第3 MOS電晶體形成區域形成第 317649修正本 23 苐94142009號專利申請案 (96年11月1曰、) 1294149 • 緣膜之步驟；及 以形成於兩述弟1區域之前述第1絕緣膜作為第1 MO S電晶體的閘極絕緣膜，以形成於前述第2區域之 前述第2絕緣膜作為第2 M0S電晶體的閘極絕緣膜， 以形成於前述第3 MOS電晶體形成區域之前述第3絕 緣膜作為弟3 MOS電晶體的間極絕緣膜，以形成於前 述電容益區域之前述第2絕緣膜作為電容器絕緣膜，而 在鈾述弟1 MOS電晶體的閘極絕緣膜上形成第1閘極 電極，在前述第2 MOS電晶體的閘極絕緣膜上形成第2 閘，電極’在前述第3 M0S電晶體的閘極絕緣膜上形 成第3閘極電極，在前述電容器絕緣膜上形成上部電極 層之步驟。 7. -種半導體裝置之製造方法，係在半導體基板的表面網 电令益及分別具備具有第丨膜厚之閘極絕緣膜、具有第 2膜厚之閘極絕緣膜、具有第3膜厚之閘極絕緣膜的第 第2及第3⑽電晶體設置於同—半導體基板上之 半V體裝置之製造方法，其特徵為具有： #形，與前述半導體基板之電容器形成區域、第卜 :::弟3 M〇s電晶體形成區域鄰接的元件分離 艇之步驟； :與前述電容器形成區域鄰接的元件分離絕輸 :而在前述電容器形成區域形成開口部之步驟； 部，Si光:且層作為遮罩，將雜質離子植入前述開c /成下部電極層之步驟； 317649修正本 24 1294149 第94142009號專利申請案 (96年11月1日） 驟； 在岫述半導體基板上之全面形成第1 絕緣膜之步 、丄、、成在如述電谷器形成區域、前述第2及第3區 域之前述第1絕緣膜蝕刻之步驟； •在前述半導體基板上之全面形成第2絕緣膜之步 驟； 字幵y成在㈤述第3區域之前述第2絕緣膜蝕刻之步 夕在$述第3 MOS電晶體形成區域形成第3 緣膜之步驟；及 以形成在則述第〗區域之前述第丨絕緣膜作為第1 蘭電晶體的閘極絕緣膜，以形成在前述第2區域之 前述第=緣膜作為第2咖電晶體的閑極絕緣膜， 以瓜成在别34第3區域之前述第3絕緣膜作為第3 電晶體的閘極絕緣膜，以犯士 ， 、，、、》 胰以形成在珂述電容器形成區域之 前述第2絕緣膜作為電容器絕緣膜，在前述第j咖 電晶體的閘極絕緣膜上形成第1閘極電極，在前述第2 MOS電晶體的閘極絕緣臈上形成第2閘極電極，在前 述第3謂電晶體的閑極絕緣膜上形成第3閉極電 極’在前述電容器絕緣膜上形成上部電極層之步驟。 δ·如！請：：範圍第6或7項之半導體裝置之製造方法， 其/則述第1絕緣膜的膜厚|Τι，前述第2絕緣 膜的膜厚為T2，前述笫3 #时 月j义罘3 緣膜的膜厚 足T1>T2>T3的關係。 ^ 317649修正本 25 1294149 第94142009號專利申請案 (96年11月1曰） '9.如申請專利範圍第6或7項之半導體裝置之製造方法， 其中，前述元件分離絕緣膜係溝槽絕緣膜。 10.如申請專利範圍第8項之半導體裝置之製造方法，其 中，前述元件分離絕緣膜係溝槽絕緣膜。

   26 317649修正本