TWI291235B - Low temperature process for TFT fabrication - Google Patents

Low temperature process for TFT fabrication Download PDF

Info

Publication number
TWI291235B
TWI291235B TW093115867A TW93115867A TWI291235B TW I291235 B TWI291235 B TW I291235B TW 093115867 A TW093115867 A TW 093115867A TW 93115867 A TW93115867 A TW 93115867A TW I291235 B TWI291235 B TW I291235B
Authority
TW
Taiwan
Prior art keywords
gate
thin film
substrate
layer
gate insulating
Prior art date
Application number
TW093115867A
Other languages
English (en)
Other versions
TW200510883A (en
Inventor
Mark Hsiao
Dong-Kil Yim
Takako Takehara
Quan-Yuan Shang
William R Harshbarger
Original Assignee
Applied Materials Inc
Lg Philips Lcd Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc, Lg Philips Lcd Co Ltd filed Critical Applied Materials Inc
Publication of TW200510883A publication Critical patent/TW200510883A/zh
Application granted granted Critical
Publication of TWI291235B publication Critical patent/TWI291235B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Description

1291235 玖、發明說明： 【發明所屬之技術領域】 本發明係有關於用於製造可利用例如玻璃、石英 或塑膠做為基材之薄膜電晶體（TFTs)之改良方法。此 TFTs可用於一些裝置中，例如液晶顯示器。發明也有關 根據該改良方法所製出之TFTs。 【先前技術】 自從十數年前非晶矽（a-Si)薄膜電晶體（TFT)液晶 示器（LCDs)第一次出現在筆記型個人電腦中後 (a-Si)TFT-LCD之應用範圍即蓬勃發展。激起此發展的 因在於螢幕面積及（a-Si)TFT-LCD基底顯示器元件解析 之增加。目前，（a-Si)TFT-LCD基底顯示器元件可在筆 型個人電腦、近代桌上型電腦監視器、電視、及先進遊 器設備中發現。雖然現今TFT技術之主要應用是LCDs 但有許多可受益於（a_Si)薄膜電晶體技術之其他微電子 品。例如，已藉由在塗覆有X光轉換器材料之玻璃基材 結合（a-Si)TFTs與p-i-n光二極體成功地製出大面積义光 像器（imager)。可利用此型影像器來記錄尾端（f〇〇t)及前 (head)之南解析度影像。此外，已使用p通道TFTs來取 靜態隨機存取記憶體（SRAM)裝置之高電阻承載（i〇ads)， 導致改進之電池穩定度、低待命電流、以及電池面積之 低。在另一個例子中’製作有TFTs之高密度及高反應 度印表機及傳真機器也已經被展示過。藉由改變閘極金 種 於 顯 5 原 度 記 樂 產 上 影 端 代 這 降 速 屬 1291235 材料和操作條件，TFT可用來作為化學感應器，例
來偵測氣態氫濃度或液態鉀濃度之改變。基於TFT 許多其他裝置，例如人造視網膜或EEPROM(電子式 式程式化唯讀記憶體），也已經被展示過。 電子裝置中之（a-Si)TFT基底顯示器角色之 要用於此種顯示器内之玻璃基材尺寸以及始終更小 TFT結構之生產之改進。典型TFT-LCD基底顯示器 式矩陣顯示器，.之配置在第1圖中示出。該顯示器 模式下運用面板104後方之螢光燈1〇2操作。面板 個玻璃板構成：底部及頂部玻璃基材（1〇6、1〇8)。 料係經注入這兩個玻璃板間，非常均勻地填充一小f 幾個微米等級）。通常，使用扭轉向列（TN)LC模式 面板在每一個玻璃基材之外表面上皆需要極化膜 114 〇 顯示器之每一個像素皆由各自之a-si tft m 第1圖中，該等TFTs係以形成在該底部玻璃基材J 矩陣排列。每一個TFT係做為類比開關以控制 中界疋於該底部基材上之電極和頂部基材上之共同 所儲存之電荷。頂部玻璃基材上之彩色濾光層係由 要色度（chromaticity)構成：紅色、綠色、及藍色。 晝素電極係與該彩色濾光層之單一種顏色對準。 在TFT_LCD顯示器之顯示效能及螢幕尺寸 良的同時’ TFT-LCD市場之關鍵問題在於製造此種 之成本。在TFT-LCD顯示器可以在許多市場中實際 如，用 技術之 可清除 擴展需 之個別 ，主動 在傳輸 係由兩 液晶材 3隙（在 ，因此 112、 動。在 -之 x-y 電容器 電極間 三種主 每一個 持續改 顯示器 取代陰 1291235 降低製造 極射線管基底顯示器之前，成本改善是必須的 成本之一種方法是將彩色濾光片及TFT陣列熔合在一起
見，例如，Sakamoto 等，1 99 9 年， AM-LCD 文摘（AM-LCD
的’該技術在建構TFT陣列之方法上引進一些限制。彩色 滤光片通常是由有機材料構成。因為有機材料對溫度之敏 感性’彩色濾光片無法承受溫度超過3〇〇t任何時間。為 了改善溶合TFT陣列/彩色濾光片之製程窗，H〇ng等揭 示一種可以承受溫度高至30(TC之耐熱彩色濾光片。但 是’即便使用例如由Hong等所揭示那些之熱穩定彩色渡 光片’ TFT陣列必須利用不需使晶圓載座（suscept〇r)溫度 超過300°C之沈積技術來建構。此溫度限制是一項缺點， 因為習知TFT製造技術依賴高於溫度限制之晶圓载座溫 度，甚至是對於前述之高溫彩色濾光片。基材溫度會比晶 圓載座溫度低，因為在標準反應室中，晶圓載座係主動加 熱元件’例如AKT 1 600 PECVD(電漿增強化學氣相沈 積）（應用材料’勝塔克拉拉，加州所銷售）。溫度低多少取 決於製程和硬體條件。使用基本上低於40(rc之晶圓载座 &度會導致令人較不滿意之TFT效能特性。這些令人較不 滿意之效能特性可能與薄膜特性有關，例如閘極絕緣體剝 1291235 離、絕緣品質較差之閘極絕緣層、以及TFT之源極和汲極 區域内較低之鱗化氫（phosphine)含量。這些不預期結果可 藉由檢視典型TFT結構開始來得到較佳之暸解。 可用在顯示器裝置内之TFTs有數種類型。·這些類 型包含共平面式 TFTs、交錯排列式 TFTs(staggered TFTs)、半交錯排列式 TFTs(semi-staggei:ed TFTs)、反向交 錯排列式 TFTs(reverse staggered TFTs)(反向交錯排列之 雙層或反向交錯排列之三層）、背通道蝕刻反向交錯排列結 構（back-channel-etched inverted staggered structures)。交 錯排列式雙層及反向交錯排列式三層在Hiranaka等，1989 年，曰本應用物理期刊（Jpn. J. Appl· Phys.)28，2197 ;以 及 Kuo ’ 1991年，電化學協會期刊（J. Electrochem. Soc.)l 38，第63 7頁中討論。背通道蝕刻反向交錯排列結 構在Cheng，1997年，電化學協會期刊144，第2929頁中 討論。第2圖示出反向交錯排列TFT之剖面視圖。此TFT 具有形成在基材2 0 1上之閘極電極2 0 2。亦可選擇性地將 該閘極電極2 0 2之整個表面覆上陽極氧化膜2 0 3。閘極絕 緣膜2 0 4係經形成在閘極2 0 2上。多晶或非晶石夕膜2 0 5形 成在該閘極絕緣膜204上。該TFT係藉由形成源極區域 2 0 9 a及沒極區域2 〇 9 b，其係以不純物離子摻雜，以及通道 區域209’其並未以不純物離子摻雜，來完成。該通道區 域209係介於源極區域2〇9a和汲極區域2〇9b之間，並形 成在該閘極電極202對面。絕緣保護膜206a係經形成在該 通道區域209上，同時源極電極210a和汲極電極21 〇b係 1291235 分別形成在該源極區域209a和該汲極區域209b上。 取決於用在TFT内之閘極金屬和製程期間之基材溫 度，較低之基材溫度導致閘極金屬 202上之閘極絕緣膜 2〇4(第2圖）附著度不佳。其後閘極絕緣膜204之剝離損害 到該膜之絕緣特性。 不傾向於使用低溫製程之另一個原因在於相較於習 知沈積製程，此種製程導致基材溫度降低。表面溫度之降 低會使閘極絕緣膜有較低之密度。與高密度閘極膜相較， 低密度閘極絕緣膜之絕緣品.質較差，因此，他們是無法令 人滿意的。 使用降低之製程溫度之又另一種後果是，至少在 CVD沈積的情況中，磷化氫併入TFT之源極和汲極區域狀 況不佳。有數種用來形成TFT源極和汲極區域之方法。在 一方法中，含有不純物氣體，例如PH3(磷化氫）氣體，之 矽烷（SiH4)氣體藉由放電來分解以沈積n+ a-Si膜，因而形 成源極和沒極區域。在另一種方法中，含有不純物，例如 氫氣稀釋（hydrogen diluted)之ΡΗ3，氣體之氣體藉由放電 來離子化，並且形成之離子在沒有大規模分離之情況中被 加速並植入a - S i膜中以形成摻雜膜，例如^+ a - S i膜，因 此形成源極和汲極區域。此法被稱為離子佈植摻雜法（i〇n shower doping method)並且在，例如，日本專利公開第 63-194326 號、第 4-39967 號、第 5-243270 號、及第 6-37110 號中敘述。含磷摻雜之其他技術在核准予Murata等之美國 專利第5，5 7 6，2 2 9號中揭示。但是習知磷摻雜在低溫下更 1291235 加困難。這可由該TFT之源極和汲極區域之較高電阻得到 證實。為防止此問題發生，可以在離子植入期間使用有較. 高PH3濃度之進氣，以補償降低之磷化氫含量。但是，在 許多溶液中，即使在進氣中使用較高之PHr含量仍不足以 增加導電度。 考慮到前述背景，技藝中有對於利用在低於典型溫 度下成長之CVD膜來補償降低之TFT效能之需要。更明 確地說，技藝中有改善閘極金脣上之閘極絕緣臈之附著 度、改善閘極絕緣膜之電氣特性、改善TFT源極和没極區 域之電阻、以及改善TFT應力特性之需要。 【發明内容】 一般而言，本發明提供改善低製程溫度下在低成 本、大面積基材上製造TFTs之技術。本發明提供一種在 沈積閘極絕緣體前製備閘極金屬之新穎方法。在該新穎方 法中’閘極金屬係以Η2 (氫氣）電漿預處理以促進隨後沈積 之閘極絕緣體之附著度。在沈積閘極絕緣體前先預處理閘 極金属排除該絕緣體之剝離。此外，本發明提供改善閘極 絕緣層之電氣特性之方法。已發現閘極絕緣體最靠近主動 a-Si層之層（第2圖，通道區域209)在決定閘極絕緣體層之 電氣特性上是最重要的。因此，本發明提供一種形成閘極 絕緣層之雙層方法。在此雙層方法中高品質g-SiN(氮化矽） 膜做為與該主動層之介面，而應力較低之SiN層作為底 層。該高品質層維持預期之TFT特性，而該底層作用為最 1291235 小化總體應力。該雙層方法是有優勢的’因為其需要較y 時間來沈積該混合閘極絕緣層，因此改善總體產率。最後 本發明提供一種將磷化氫併入TFT之源極和汲極區域之'尤 積方法。在此沈積方法中，含有不純物氣體’例如PH3 ’ 之SiH4(矽烷）氣體藉由放電來分解，以沈積n a_Sl膜因 此形成源極和汲極區域。意外發現相對於習知沈積裝程 降低RF功率會增加併入該a-Si膜內之磷化氫，因此導致 令人滿意之電阻。 本發明之一態樣提供一種製造薄膜電晶體之方法。 在該方法中，閘極金屬係經沈積在基材上以形成該薄膜電 晶體之閘極。在一實施例中，該基材係由例如玻璃或石英 等材料製成。在另一實施例中，該基材係彩色濾光月。接 著，使該閘極經受H2電漿處理。最後，將閘極絕緣膜沈積 在閘極上。在某些實施例中，薄膜電晶體係多晶矽薄膜電 晶體或非晶矽薄膜電晶體。在某些實施例中，薄膜電晶體 係反向交錯排列式TFT。此外，在某些實施例中，彩色濾 光片係做為T F T基材。因此，在本發明之某些實施例中， 閘極金屬係直接沈積在彩色濾光片上。 在某些實施例中，使閘極經受多至十分鐘之H2電漿 處理。在其他實施例中，使閘極經受四至七分鐘之h2電漿 處理。在某些實施例中，不使用氫氣稀釋。在某些實施例 中，用來進行H2電漿處理之電漿增強化學氣相沈積 (PECVD)反應室之RF功率係介於約〇 〇25瓦特/平方公分 (Watts/cm2)和約0.5瓦特/平方八八門。产甘tL在 〜饤/十万公分間。在某些實施例 1291235 中，用來進行Η〗電漿處理之rf功率係在約〇·〇5瓦特/平 方公分至約0 · 2 5瓦特/平方公分範圍内。在某些實施例 中’在閘極經受Η:電漿處理時，該pECVD之壓力介於約 0.3托爾和約3托爾間。 本發明之另一態樣提供一種製造用在TFT基底顯示 器裝置内之薄膜電晶體之方法。該薄膜電晶體具有例如石 英或玻璃之絕緣基材，或者基材是彩色濾光片。在該方法 中’將閘極金屬沈積在基材上以形成薄膜電晶體之閘極。 接著’將閘極絕緣膜之第一層沈積在閘極上。最後，將閉 極絕緣膜之第二層沈積在閘極絕緣膜之第一層上。在某婆 實施例中，第一層的閘極絕緣膜具有比第二層的閘極絕緣 膜低之應力，其係與半導體層接合。此外，該第二絕緣層 之電氣特性比該第一絕緣層佳❶在某些實施例中，閘極絶 緣膜之第一層係以比該第二層高之沈積速率沈積，因此提 供製造產率優勢。 在本發明之另一態樣中，提供一種製造具有n +碎與 之薄膜電晶體，其在基材上形成源極和汲極區域。在該方 法中，n +矽膜在電漿增強化學氣相沈積（pECVD)反應室中 形成在基材上。該n +矽膜係在基材溫度維持在約3〇〇。〇或 更低，並且PECVD反應室之RF功率小於Ci χ 4〇〇瓦特期 間，藉由保持通入該反應室之矽烷、磷化氫及氫氣流來形 成在該基材上，其中Cl==[PECVD晶圓載座尺寸/ 200,000mm ]。在某些實施例中，肖？石夕膜係由非晶石夕製 成。在某些實施例中： 10 1291235 (i) 通入該沈積反應室中之矽烷氣流流速係 介於（每分鐘 Ci X 100標準立方公分）及 (每分鐘Ci X 1 000標準立方公分）間； (ii) 磷化氫氣流流速係介於（每分鐘 C! X 1·5 標準立方公分）及（每分鐘Ci X 10標準立 方公分）間；以及
(iii) 氫氣氣流流速係介於（每分鐘Ci X 400標 準立方公分）及（每分鐘C!x 900標準立方 公分）間。 在某些實施例中，該 n+矽膜之電阻小於約 240ohmcm(歐姆公分），並且n +碎膜沈積期間之PECVD射 頻功率係小於Ci X 300瓦特。在某些實施例中，該n +矽膜 係以介於 80 Angstroms/minute(埃/分鐘）和 900 Angstroms/minute間之速率形成。在某些實施例中，該晶 圓載座尺寸係400 X 500 mm2並且Ci是1。
本發明之另一實施例提供一種整合在做為彩色濾光 片之相同基材上之薄膜電晶體，該薄膜電晶體具有在基材 上形成源極和汲極區域之n +矽膜。該n +膜係在在電漿增強 化學氣相沈積（PECVD)反應室中，在基材溫度維持在約300 °C或更低，並且PECVD反應室之RF功率小於Ci X 400瓦 特期間，藉由保持通入該反應室之矽烷、磷化氫及氫氣流 來形成。 【實施方式】 11 I29i23 本發明提供在低溫下製造TFTs之方法。低溫TFT 製造製程在TFT基底顯示器裝置之製造上具有優勢酿因為 ^將TFT陣列直接建構在彩色慮光片上，因此降低製造成 本。本新穎方法處理在低於400 °C下進行習知TFT製造技 術所發生之許多障礙。此類障礙包含絕緣體層剝離、令人 …、法接t之南TFT電阻、以及具有令人無法接受之膜應力 之絕緣體層。 閘極絕緣體沈積前之閘極金屬Η〗電漿處理。本發喷 之第一態樣提供新穎之閘極絕緣體沈積前之閘極金屬I 電漿處理。取決於閘極202(第2圖）金屬和基材溫度，較 低之基材温度可導致閘極金屬上之閘極絕緣體膜2〇4之附 著度不佳。其後該膜之剝離會損害到絕緣體。意外發現以 H2電漿預預處理該閘極金屬可促進隨後沈積之閘極絕緣 體之附著度，並且防止剝離的發生。此外，發現Μ〆氮氣） 及N2〇(氧化亞氮）電漿在防止閘極絕緣體之剝離上是無效 的。因此，本發明之一態樣提供一種製造TFT之方法。通 常，TFT係用在例如液晶顯示器（Lcd)之襄置中。 本發明中用來製造TFT之步驟的順序會隨著TFT為 共平面式、交錯排列式、半交錯排列式、反向交錯排列式、 背通道钱刻反向交錯排列結構（見，例如，Tsai，1997年， 電化學協會期刊144,第2929頁）、或有一些其他結構而 改變。當TFT為反向交錯排列式TFT時所採用之步驟順序 將被描述。那些熟知技藝者能夠察知當使用其他Tft結構 時，如何改變所採取步驟之順序。在第一步驟中，將閘極 12 1291235
金屬沈積在基材上。基材可由任何適合材料製成，例如玻 璃或石英。在一實施例中，基材係由低溫、低鈉玻璃製成。 在另一實施例中，使用彩色濾光片做為基材。彩色濾光片 在，例如，美國專利第6,323,920號中敘述，其在此藉由 引用的方式全部併入本文中。閘極金屬是任何適合之TFT 閘極金屬。例示閘極金屬包含，但不限於，鉬、組、絡、 鈦、鋁、銅、鈕-鉬、鉬-鎢、或鉻-鎳。在一實施例中，閘 極金屬係紹、紹合金、銅、及銅合金。·一種特別適合之銘 合金是鋁-歛。閘極金屬係使用數種技術之任何一種來沈積 在基材上，例如但不限於，濺鍍或蒸鍍。見，例如，Van
Zant ’ 2000 年’微晶片製造（Microchip Fabrication)，第四 版，McGraw-Hill出版社，紐約。
在閘極金屬形成於基材上後，使閘極金屬經受h2 電漿處理一段時間。在某些實施例中，閘極金屬在形成閘 極前先經受H2電漿處理。在其他實施例中，閘極金屬在已 圖案化形成閘極後才經受H2電漿處理。為形成閘極，在基 材上沈積一金屬薄膜，然後，利用微影法將該金屬薄膜圖 案化為預期形狀以形成該閘極電極。例示閘極電極之結構 係閘極電極202(第2圖）。可使用電漿增強化學氣相沈積 (PECVD)反應器來使基材上之閘極金屬經受η〗電漿處 理°此類反應器在Van Zant，Id中揭示。根據本發明可用 之例不PECVD反應器包含桶狀輻射加熱pECvDs(barrel radiant-heated PECVDs)、水平管 pECVDs(h〇riz〇ntal tube PECVDs)、以及南後度電聚CVDs。此外，可使用AKT 13 1291235
PECVD 系統，包含 1600PECVD、3500PECVD、4300PECVD、 5500PECVD、及10KPECVD(應用材料，聖塔克拉拉，加 州）。第3圖示出根據本發明之方法可用之例示pecvd反 應器。該反應器包含沈積反應室312，其具有穿越上壁314 之開口，以及位於該開口内之第一電極3丨6。在某些情況 中’電極316係進氣歧管，而在其他情況中，上壁314係 實心的，而電極316則鄰接於上壁314之内表面。
在反應室312内有一與電極316平行延伸之呈平板 狀之晶圓載座3 1 8。晶圓載座3 1 8係經接地，以便作用為 第二電極。晶圓载座318係架設在垂直延伸通過沈積反應 室312之下壁322之軸320之末端上。軸320可被垂直移 動以容許晶圓載座318垂直移向或移離電極316。一舉升 板324在晶圓載座318和基本上與晶圓載座318呈水平之 沈積反應室312之下壁322間水平延伸。舉升梢326從舉 升板垂直向上凸出。該等舉升梢326係經安置而使其能夠 延伸通過晶圓載座3 1 8内之孔洞3 2 8，並且其長度係稍微 比晶圓載座3 1 8之厚度長。 一排氣口 3 3 0延伸通過沈積反應室3 1 2之側壁 332。排氣口 330係經連接至裝置（未示出）以排空該沈積反 應室312。一進氣管342延伸通過沈積反應室312之第一 電極或進氣歧管316，並且通過一氣體開關網路（未示出） 與多種氣體來源（未示出）連接。電極3丨6係連接至一電源 336。電源336通常是RF電源。 操作PECVD反應室310時，首先將基材載入沈積 14 1291235
反應室3 1 2内，並利用傳輪板（未示出）將其安置在晶圓载 座3 1 8上。用來做為薄膜電晶體基材3 8之一種基材尺寸係 400 mm乘5 00 mm之玻璃面板❶但是，不像半導體製造技 藝’絕緣基材（玻璃、石英等）工業並沒有統一具體之絕緣 基材尺寸。因此，由沈積設備310處理之基材事實上可以 是任何尺寸，例如5 50 mm乘650 mm、650 mm乘830 mm、 1 000 mm乘1200 mm或更大。此外，當使用彩色濾光片來 做為基材時，應暸解基材尺寸會由彩色濾光片尺寸來決定。
具有閘極金屬之基材經受H2電漿處理之時間長度 取決於閘極金屬和基材之確實規格。應瞭解在對於迅速執 行TFT裝置之製造之關注下，在h2電漿下有效之短時間 暴露係比較長時間之暴露更令人感興趣。因此，在一實施 例中，具有閘極金屬之基材係在PECVD反應室中暴露在 Hz電漿下一段多至1 〇分鐘之時間。在其他實施例中，具 有閘極金屬之基材係在PECVD反應室中暴露在H2電漿下 一段約4分鐘至約7分鐘之時間。但是，任何時間長度之 H2電漿暴露皆被本發明仔細考量，倘若此種暴露在防止絕 緣體從閘極金屬剝離方面是有效的，並且此種暴露不會損 害到基材或閘極金屬。 在使用PECVD反應室將閘極金屬暴露在H2電漿下 之實施例中，使用射頻誘導輝光放電，或其他電漿源在h2 氣體中誘發電漿場。在使用射頻誘導輝光放電來產生h2 電漿之實施例中，當基材尺寸為400mmx 500 mm時，射 頻（RF)功率在至少一部份之沈積步驟中係介於約5 〇瓦特 15 1291235 和約1千瓦特間。在某些實施例中，當基材尺寸為400 mm X 5 00 mm時，用來支持1!^112電漿之11卩功率係在約100 瓦特至約500瓦特範圍内。較大之基材尺寸需要更大的功 率，例如0 · 5、1、1 · 5或2瓦特/平方公分或更大。 在使用PECVD反應室將閘極金屬暴露在H2電漿下 之實施例中，反應室之壓力係低於大氣壓力。事實上，在 本發明之一實施例中，在閘極金屬暴露在H2電漿下之至少 一部分時間期間，化學氣相沈積反應室之壓力係小於 10 托爾。事實上，更典型地，壓力係介於約1托爾和約4托 爾間或更小。在使用PECVD反應室將閘極金屬暴露在H2 電漿下之實施例中，在閘極金屬暴露在H2電漿下之至少一 部分時間期間，H2氣體係以每分鐘約1 00標準立方公分至 約每分鐘1 0標準公升之流速供應至反應室中。在一實施例 中，H2氣體係以每分鐘約4標準公升之流速供應至反應室 中。在一具體實施例中，閘極金屬係經暴露在H2電漿下2 至7分鐘，並且H2氣體係以每分鐘約1至6公升之流速傳 送至PECVD反應室中。 在閘極金屬經受過H2電漿處理後，即將閘極絕緣層 204(第2圖）沈積在閘極上。絕緣膜可以是技藝中已知之任 何適合之絕緣體膜。代表性絕緣體膜包含，但不限於， SiNx、Si〇2(二氧化矽）、SiOxNy、Ta205(五氧化二鈕）、 ai2o3(三氧化二鋁）、以及雙介電材料。可利用電漿增強 CVD、常壓CVD、濺鍍、或陽極氧化法來施加該絕緣膜。 在反向交錯排列TFTs之情況中，於沈積該閘極絕 16 1291235 緣膜後，即沈積該半導體層（第2圖，205)。所建構之TFT 之特徵通常在於用來製造半導體層之材料。例如，當該半 導體層是多晶矽薄膜時，TFT即被稱為是多晶矽薄膜電晶 體。在另一實例中，當該半導體層是非-晶矽薄膜時，TFT 則被稱為非晶矽薄膜電晶體。在一實施例中，該丰導體層 係含有氫（a-Si:H)之非晶矽薄層。包含具有氫之非晶矽薄層
之 TFTs 被可替換地稱為（a-Si:H) TFTs 或 a-Si TFTs。a-Si TFTs —詞代表包含具有氫之非晶石夕層、之TFTs。在另一實 施例中，半導體層係多晶矽或硒化鎘（CdSe)。可利用電漿 增強CVD、常壓CVD、濺鍍、陽極氧化法、或相關技術來 沈積該半導體層。
一旦半導體層205已經加入，即形成源極209a和汲 極2 09b區域（第2圖）。有一些方法被用來形成TFT源極和 沒極區域。可利用該半導體層來形成源極和汲極區域，或 者可將一摻雜之半導體加入現有半導體層内。在添加摻雜 層至現有半導體層内之方法中，利用放電來分解含有不純 物氣體’例如PH3氣體，之siH4氣體以沈積11+ a-Si膜， 因此形成源極和汲極區域。在另一實施例中，含有不純物， 例如氮氣稀釋之PH3氣體，之氣體係利用放電來離子化， 並且將形成之離子加速並在沒有大規模分離之情況中植入 a-Sl膜中以形成摻雜膜，例如n+ a-Si膜，因此形成源極和 ;及極區域。用來形成源極和汲極區域之其他技術在技藝中 是已知的。在二實施例中，對a-Si:H TFTs來說，源極和 /及極區域係藉由在a-Si:H及源極和汲極電極間（第2圖， 17 1291235 2 10a和21 Ob)利用PECVD沈積重度磷摻雜（P-摻雜）之石夕膜 來形成。在一實施例中，源極和汲極電極2 1 0 a和2丨〇b係 藉由沈積例如鈦之金屬來形成，然後利用微影法將其圖案 化。關於在習知溫度下製造TFT之更多細節，參見美國專 利第5,576,229號，其在此藉由引用的方式併入本文中。
根據本發明製造TFT之製造步驟已經被揭示。因 此’本發明之一態樣提供一種具有一基材之薄膜電晶體， 其具有閘極在該基材上。在一實施例中，該基材係由玻璃 或石英製成。在另一實施例中，該基材係一彩色濾光片。 該TFT進一步包含形成在該閘極上之閘極絕緣膜。但是， 在該閘極絕緣膜形成在該閘極上之前，先使閘極經受 h2 電漿處理。根據本發明之此態樣之TFTs是多晶矽、非晶 矽、或硒化鎘薄膜電晶體。也就是說，該半導體層205 (第 2圖）係由多晶矽、非晶矽、或硒化鎘製成。此外，根據本 發明之此態樣之TFTs包含由絕緣體製成之絕緣膜，例如， SiNx、Si02、SiOxNy、Ta205、Al2〇3 〇
雙詹劈極·絕#禮。本發明之第二態樣提供一種降低 閘極絕緣體層2 04(第2圖）内之應力之新穎方法。基材溫 度之降低，這對於例如主動矩陣顯示器之裝置内之高效率 TFT製造來說是必須的，會導致閘極絕緣體層發生基本上 的變化。更明確地說，降低閘極絕緣體層沈積溫度會降低 該膜之絕緣品質。 因為所產生之降低之基材表面溫度會造成密度較低 18 1291235
之閘極絕緣膜，因此低溫製程是困難的。與高密度閘極膜 相較，低密度閘極絕緣膜之絕緣品質較差，並因此是無法 令人滿意的。為防止此種令人不滿意之結果發生’ 一種根 據本發明之新穎方法利用氫氣稀釋。在此方法中，使用電 漿增強化學氣相沈積（PECVD)或CVD來沈積SiNx、Si02、 Si0xNy、Ta205或Al2〇3膜（第2圖，膜204)。在沈積期間， PECVD或CVD反應室係以氫氣或氬氣填充以稀釋電漿。 在本發明之一實施例中，氫氣或氬氣係以介於1〇〇 sCCtn至 8 0 00 seem間之流速通入PECvd或CVD反應室中。在本 發明之另一實施例中，氫氣或氬氣係以約2〇〇至5〇〇〇 sccin 之流速通入PECVD或CVD反應室中。在又另一實施例中， 氫氣或氬氣係以約300至約4000 seem之流速通入PECVD 或CVD反應室中。 氣氣稀釋是有利的，因為其導致較高密度 膜。但是，閘極絕緣膜内不預斯之高壓膜應力是此方法$
一項缺點。太高的壓膜應力會使基材過度彎曲，而阻礙J
材之自動化處理。對高效率基材製程來說，基材之自動七
處理f必須的。為解決此問題，本發明運用所觀察到的TF 之電亂特性主要取決於絕緣膜最靠近半導體層Μ”第2圈 之500埃至1〇〇〇埃邱八 一 刀的現象。在本新穎方法中，具有 應力之高品質絕緣膜被且 、 ，、有低應力之低。口質絕緣膜覆蓋， 以形成具有良好丁 F Τ曾 虱特性及可接受之總體膜應力之售 層、.、邑緣體。在反向交錯排接 中先沈積低品質低廣 力膜0然後，將高品皙古寤 質π應力膜沈積在低品質膜上，以形 19 1291235 成/、有可接嗳之總體應力特性之雙絕緣層。
閘極絕緣體層之絕緣品質係該層密度之函數。在較 低基材製％溫度下，材料密度會降低，因此降低絕緣層品 質。如上所討論者，新穎製程技術藉由在絕緣層沈積期間 通入氫氣或氬氣至反應室中來增加閘極絕緣層之密度。但 疋，在基材溫度約4〇〇。<：或更低之下使用氫氣稀釋所形成 之閘極絕緣層的壓應力通常比所預期者高。因此，本發明 之實施例提供一種降低薄膜電晶體閘極絕緣層内之壓膜 應力之方法，甚至當製程期間基材溫度是400。(：或更低 時。此方法之步驟會關於反向交錯排列式TFT之製造來描 述。但是’那些熟知技藝者會暸解該等步驟之順序可被改 變以製造其他TFT結構。
在本發明之方法中，薄膜電晶體具有絕緣基材’例 如玻璃或石英，或者該基材是彩色濾光片。利用上述和在 例如Van Zant，Id.之參考文獻中找到之技術，將閘極金屬 沈積在該基材上，並經過處理以形成薄膜電晶體陣列之閘 極。接著，將閘極絕緣膜之第一層沈積在閘極上。通常， 閘極絕緣膜之第一層係在會產生具有降低之壓膜應力之膜 的條件下沈積。因此，在某些實施例中，閘極絕緣膜之第 一層係以降低之沈積速率沈積’以使壓膜應力小於約1 x l〇9d yne/cm2(達因/平方公分）。在某些實施例中’閘極絕 緣瞑之第一層係以降低之沈積速率沈積，以使壓膜應力小 於約5 X 1 09dyne/cm2。然後’以第二沈積速率將閘極絕緣 祺之第二層沈積在閘極絕緣膜之第一層上，因此形成該閘 20 1291235 極絕緣層。通常，第二層的閘極絕緣膜之沈積會產生厚度 介於約5 0 0埃和約1 2 0 0埃間之第二層的閘極絕緣膜。
閘極絕緣膜之第二層係在氫氣或氬氣稀釋條件下沈 積。在某些實施例中’用來形成該第二層之沈積速率係低 於用來沈積該第一層之沈積速率。因此’第二層的閘極絕 緣膜與第一層的閘極絕緣膜相比’有改善之絕緣品質。但 是，第二層的閘極絕緣膜之改善之絕緣品質係犧牲膜應力 而來。第二層的閘極絕緣膜之膜應力係在約 lx 109dyne/cm2至20 X l〇9dyne/cm2約範圍内。在某些實施例 中，第二層的閘極絕緣膜之膜應力係在約6 X 1 09dyne/cm2 至16 X 109dyne/cm2約範圍内。
雖然其他沈積技術是可能的’在本發明之一實施例 中，第一層的閘極絕緣膜之沈積和第二層的閘極絕緣膜之 沈積係在化學氣相沈積（CVD)反應室或電漿增強化學氣相 沈積（PECVD)反應室中執行。此外，第二脣的閘極絕緣膜 之沈積，以及選擇性地第一層的閘極絕緣膜，係在氫氣或 氬氣稀釋條件下執行。在此分別將氫氣稀釋條件和氬氣稀 釋條件界定為以介於約5 0 s c c m和5 0 0 0 s c c m間之流速將 氫氣或氬氣通入CVD或PECVD反應室中。在某些實施例 中’氫氣或氬氣稀釋條件係由在至少一部份之第二層沈積 期間將氫氣或氬氣通入CVD或PECVD反應室中來提供。 為了增加製造效率，在至少一部份之第一層和第二層沈積 期間’晶圓载座溫度係約400°C或更低。這容許彩色濾光 片直接與用在TFT基底顯示器裝置内之TFTs陣列熔合。 21 1291235 第一層的閘極絕緣膜和第二層的閘極絕緣膜係各自 由絕緣材料製成，例如，SiNx、Si02、Si〇xNy、Ta2〇5或 A1 2 〇 3 〇 在本發明之某些實施例中，本技術係用來建構非晶 石夕薄膜電晶體或多晶矽薄膜電晶體。此外，在本發明之某 些實施例中，絕緣基材係玻璃或石英。
既然本發明之此態樣之一般製程條件已經描述過， 現提供具體實例。在這些實例中，利用下方表1中所述之 製程條件來製造幾個不同siN層。在所有實驗中所使用之 晶圓載座溫度為29(TC。這造成250°C之基材溫度。表1 中所述之每一次運作皆使用AKT 1 600PECVD(應用材料， 聖塔克拉拉，加州）。在表1中，第二行至第五行分別提供 SiN膜沈積期間所應用之siH4、nHs、N2、和H2之相對流 速。第六行是SiN膜沈積期間所使用之PECVD之RF功率 密度’而第七行提供所使用之壓力。第八行示出SiN膜之 沈積速率’以每分鐘之埃數表示。最後，第九行示出SiN 膜以109dyne/cm2計之壓應力。壓膜應力係利用Tenc〇r FLX-2320(KLA-Tencor公司，聖荷西，加州）來量測。Tenc〇r FLX-232 0含有兩種固態雷射：波長670奈米、功率為 4mW(毫瓦）之皿A級雷射以及波長750奈米、功率為4mW 之瓜B級雷射。該系統可量測所有引起反射之膜之應力。 _製程條件 _ 膜類型 SiH4 NH3 N2 H2 RF(W/cm2)壓力 D/R(A 應 力 22 1291235 (比例）（比例）（比例） (比例） (托爾） /分鐘）（e9D/cm2) SiN 1 5 32 0.5 1.2 1000 3.6 SiN 1 5 32 40 0.5 1,2 710 10.8 SiN 1 5 32 40 0.6 1.2 790 11.1 SiN 1 3 32 40 0.6 1.2 790 12.5 SiN 1 5 32 40 0.6 1.2 780 15.2
表1中之每一列提供不同SiN膜之製程條件。每一 個膜之壓膜應力皆被量測。表1之第一列數據提供代表第 一層的閘極絕緣膜之製程條件。並未使用氫氣稀釋條件， 並且使用相對快速之沈積速率來形成此SiN膜。因此，利 用表1之第一列數據中所述之製程條件製造之SiN膜不具 有非常良好之絕緣特性。但是，該膜確實有非常好的壓膜 應力（3·6 X 109dynes/cm2)。表1列出之其餘製程條件確實 使用了氫氣稀釋條件以及相對較低之沈積速率。因此，雖 然利用這些製程條件製出之膜具有良好的絕緣特性，但其 也擁有高壓膜應力（10.8 X 109dynes/cm2.l5.2 χ 109dyneS/cm2)。因此使用例如表i第一列所揭示之那些製 程條件來製造絕緣底層（第一層），並且使用例如表1之後 的列中所揭示之那些製程條件之任一者來製造絕緣上層 (第二層），會產出具有可接受之總體膜應力和良好電氣絕 緣特性之絕緣雙層。 用來在基材溫度低於400°C下製造TFTs之絕緣膜， 同時最小化絕緣膜之壓應力之新穎方法已經揭示。據此， 23 1291235
本發明之一態樣提供利用這些新穎技術製出之TFTs。此類 TFTs通常被製造為用在例如主動矩陣顯示器之顯示器裝 置内之TFT陣列。使用低於400 °C之晶圓載座溫度改善了 製造此種顯示器裝置之效率。薄膜電晶體包含絕緣基材、 形成在絕緣基材上之閘極、以及第一及第二閘極絕緣膜。 第一及第二閘極絕緣膜係經沈積在閘極上以形成絕緣層。 第二閘極絕緣膜係以低於用來形成第一閘極絕緣膜之沈積 速率之沈積速率來沈積。此外，第二閘極絕緣膜之膜壓應 力比第一閘極絕緣膜高。在本發明之一實施例中，第二閘 極絕緣膜之厚度介於約500埃和約1200埃間。但是，第二 閘極絕緣膜之確實厚度可隨應用而變。據此，第二閘極絕 緣膜之厚度可能是約200埃至約300埃、約300埃至約500 埃、約5 0 0埃至約1 2 5 0埃、或多於1 2 5 0埃。在某些實施 例中，第二閘極絕緣膜之壓膜應力約1〇 X l09dynes/cm2至 約15 X 109dynes/cm2或更高。第一閘極絕緣膜和第二閘極 絕緣膜皆獨立地由例如SiNx、Si02、SiOxNy、Ta205或Al2〇3 等材料製成。在某些實施例中，薄膜電晶體係非晶矽薄膜 電晶體或多晶矽薄膜電晶體。此外，在某些實施例中，所 用之絕緣基材係石英或玻璃。 趙C座π + # α-Sz·腐。本發明之第三態樣指向改善 TFT源極和汲極區域之摻雜之技術。本技術可在，例如， 含有不純物氣體，例如PH3氣體，之SiH4氣體利用放電來 分解以沈積n+ a_Si膜之沈積方法中使用。此n+ a-Si膜作 24 1291235 用為TFT内之源極和汲極區域。較低之TFT處理溫度（低 於4 0 〇。(：）使磷化氫之併入在此種沈積方法中變得困難。這 可由較高之TFT電阻得到證實。通常’進氣中較高之pHs 濃度不足以增加TFT之導電度。但是，意外發現降低RF 功率，相較於習知沈積方法，會增加併入作用為TFT之源 極和沒極區域之n+ a-Si膜之填化氫。併入n+ a-Si膜之填 化氫之增加改善（降低）TFT電阻。
本發明之一實施例提供一種製造含有用來做為TFT 之源極和汲極區域之n+矽膜之薄膜電晶體之方法。在該 方法中，n+矽膜係經形成在基材上。通常，如在反向交錯 排列式TFT結構（第4A圖）之情況一般，在沈積n+矽膜 420前先將閘極402、絕緣層404、以及半導體層405沈積 在基材401上。然後該n+矽膜420作甩為TFT之源極和 汲極區域（第4B圖；409a、409b)。參見第4B圖，該TFT 係藉由形成源極和汲極電極（41〇a、41 Ob)和絕緣保護膜 406a來完成。
n+矽膜（第4A圖，420)係藉由基材維持在約3〇〇。(： 或更低之温度期間保持PECVD反應室中矽烷、磷化氫和 氫氣之正向流量來沈積。在某些實施例中，基材係維持在 約25 0°C或更低之溫度下。在某些實施例中，基材係例如 玻璃或石英之絕緣基材。在某.些實施例中，基材係彩色漁 光片。在使用AKT 1600PECVD並且PECVD反應室之晶圓 载座尺寸為400 mm X 500 mm2之情況中，沈積製程期間之 PECVD反應室之RF功率係小於400瓦特。當使用較大之 25 1291235 PECVD晶圓載座時’最大功率即增加。因此，更常見之最 大功率表示法是X 400瓦特，其中Ci = [pecvD晶圓載 座尺寸/ 20〇,〇〇〇 mm2]。在一實施例中，n+矽膜係由非晶 矽製成。
矽烧、填化氫、和氫氣之流速會隨著所用之 PECVD反應室尺寸而改變。已完成在16〇〇pECVD系統（應 用材料，聖塔克拉拉’加州）中使用400 X 500 mm2晶圓載 座之一些研究。一般情況中，流速可以晶圓載座表面積（晶 圓載座尺寸）之函數來估量。因此，可在1 600PECVD中為 400 X 5 00 mm2尺寸的晶圓载座將流速最大化，並且藉由將 矽烧、填化氫、和氫氣流速乘上C!來估量較大尺寸之晶圓 載座之流速，其中Cl = [PECVD晶圓載座尺寸/ 200,000 mm2]。在此，200,000 mm2之值係400 χ 500 min2晶圓載座
之面積。以此觀念’本發明之一實施例提供一種當PECVD 晶圓載座維持在約2 5 〇 °C或更低之溫度，並且pecVD反應 室之RF功率小於Ci X 400瓦特期間，藉由維持通入pEcvD 反應室中之砍烷、磷化氫和氫氣流在基材上形成n +破膜之 方法。通入沈積反應室中之珍烧流速係介於（每分鐘C ! χ 100標準立方公分）和（每分鐘Cl X 1 000標準立方公分） 間。此外，磷化氫之流速係介於（每分鐘X 1 .5標準立方 公分）和（每分鐘Ci x 10標準立方公分）間。在某些實施例 中，磷化氫係在流速介於（每分鐘c 1 X 3 0 〇標準立方公分） 和（每分鐘h X 2000標準立方公分）間之載氣中保持〇 5〇/〇 之平衡。最後，氫氣之流速係介於（每分鐘Ci X 4〇〇標準 26 1291235 立方公分）和（每分鐘Cl X 900標準立方公分）間。 本發明此態樣之優勢在於石夕膜之電阻被降低， 甚至當該膜係在25 0。(：或更低之基材溫度下沈積時。在以 250 C或更低之晶圓载座溫度下運作之已知技術中使用習 知RF功率里會製出電阻超過240 〇hm cm(歐姆公分）之 TFTs ’其係令人無法接受的高。使用本發明之技術，可在 低晶圓載座溫度下製造TFTs，並且仍然可製出電阻小於約 240 ohm cd或甚至小於約16〇 〇hm⑽之TFTs。為實現此 目標’限制PECVD射頻功率以使其小於a X 3〇〇瓦特， 其中係用在PECVD反應室中之晶圓載座尺寸除以 200,000mm2。在某些實施例中，限制pECVD射頻功率以 使其在源極和汲極區域沈積期間小於c〗χ 3 〇〇瓦特。這些 參數會使η+矽膜之沈積速率介於約80埃/分鐘和約900 埃/分鐘間或更小。在某些實施例中，所使用之該等參數 會使沈積速率介於約1〇〇埃/分鐘和約7〇〇埃/分鐘間。 既然本發明此態樣之一般製程參數已經描述，現提 供具體實例。在每一個下面提供之實例中，晶圓載座尺寸 係400 X 5 00 _2。此外，使用AKT 16〇〇pECVD系統（應 用材料）來執行製程。 實例1 °製程係在基材溫度為2 5 0 °c並且RF功率為 4〇〇瓦特下執行。通入pECVD反應室之矽烷氣流係每分鐘 〇〇“準立方公分在载氣中保持〇5%之平衡。 通入PECVD反應室之此pH;混合物氣流係丨〇〇〇 sccm。通 27 1291235 入PEC VD反應室之氫氣氣流係5 00 seem。該反應導致n + 摻雜之非晶矽膜以8 3 0埃/分鐘之沈積速率形成。所形成 之η摻雜之非晶碎膜之電阻係14Ό ohm cm。
實例2。製程係在基材溫度為2 5 0 °C並且RF功率為 150瓦特下執行。通入PECvd反應室之矽烷氣流係每分鐘 240標準立方公分（scem)。pi在載氣中保持〇 5%之平衡。 通入P E C V D反應室之此ρ η 3混合物氣流係6 0 0 s c c m。通 入PECVD反應室之氫氣氣流係600 seem。該反應導致n + 掺雜之非晶矽膜以5 7 0埃/分鐘之沈積速率形成。所形成 之n +摻雜之非晶矽膜之電阻係12〇 〇hm 。 實例3。製程係在基材溫度為1 5 0 °C並且RF功率為 100瓦特下執行。通入PECVD反應室之矽烷氣流係每分鐘 200標準立方公分（sccm)。Ph3在載氣中保持〇 5%之平衡。 通入PECVD反應至之此ρη3混合物氣流係400 sccm。通 入PECVD反應室之氫氣氣流係8〇〇 seem。該反應導致n + 摻雜之非晶矽膜以120埃/分鐘之沈積速率形成。所形成 之η摻雜之非晶石夕膜之電阻係220 〇hm cm。 實例4。在此實例中測試一些製程條件。所有沈積 皆在晶圓载座溫度為300 °C下執行。表2之第1行至第3 行分別提供用在n +摻雜之a_ si膜之製造中之矽烧相對流 速、平衡之PH3相對流速、以及h2相對流速。第4行係所 28 1291235 使用 之 PECVD反應 室（AKT 1600 PECVD)之 RF功 率密 度， 而 第5行< 係以每 分鐘埃數 計之沈 積速率。 第6行 表示 反應 期 間反應 室内之 壓力，而 第7行 提供晶圓 載座溫 度。 最後 > 第8行: 表示製 出後之膜 的電阻 ’以歐姆- 公分表 示。 表2 ： 製程條件 SiH4 ph3 h2 RF D/R 壓力 T s U S C 電阻 (seem) (seem) (seem) (W/cm2) 1 〔Angstroms (Torr: )re) (ohm /min) cm) 1 3 0.75 0.2 810 1.2 290 • 204 1 2 1.75 0.2 810 1.2 290 155 1 2.5 1.25 0.15 720 1.2 290 237 1 2.5 2.5 0.075 570 1.4 290 109 1 3.33 1.67 0.075 550 1.4 290 138 1 3.5 100 0.6 220 2.1 290 6656 將所有 數據一 起考量， 表2之 結果表示 RF功 率之 降低 促 進了 n+ 摻雜之 a-Si膜之電阻。 其他實施例及引證之參考文獻 在此引 證之所 有參考文 獻藉由 引用的方 式以及 為所 有相 同 程度之 效用完 全併入本 文中， 如同個別 出版品 或專 利或 專 利出版 品係具 體地並且 個別地 表明為藉 由參考 的方 式為 所 有效用 被併入 。雖然本 發明已 經關於一 些特定 實施 29 1291235 例來描述’但该描述是例示本發科，而不應被理解為限制 本發明。對那些熟知技藝者來說，可在不背離本發明之確 實精神和如附之申請專利範圍所界定之範圍下思及多種改 變。 【圖式簡單說明】 當將上面之詳細描述及所附之申請專利範圍與圖示 結合時’本發明之其他目的和特徵會更加容易瞭解，其中： 第1圖示出根據已知技藝之主動矩陣液晶顯示器。 第2圖示出反向交錯排列式tft之剖面圖。 第3圖示出根據已知技藝之PECvd反應室。 第4A和4B圖示出根據本發明之某些實施例之反向 交錯排列式TFT之製造。 【主要元件符號說明】 104 面板 102 螢光燈 106 底部玻璃基材 108 頂部玻璃基材 112 > 114 極化膜 201、38、401 基材 202 閘極電極 203 陽極氧化膜 204 閘極絕緣膜 205 非晶矽膜 206a、406a 絕緣保護膜 209a、409a 源極區域 209 通道區域 209b、409b 汲極區域 2 1 0 a、4 1 0 a 源極電極 210b、410b 汲極電極 312 沈積反應室 310 PECVD反應器 30 1291235
314 上壁 316 第一電極 318 晶圓載座 320 軸 322 下壁 324 舉升板 326 舉升梢 328 孔洞- 330 排氣口 332 側壁 336 電源 342 進氣管 402 閘極 404 絕緣層 405 半導體層 420 n+矽膜 31

Claims (1)

1291235 .拾、申請專利範圍： 1. 一種製造具有一基材之薄膜電晶體之方法，其中該基材 係由玻璃或石英組成，或者該基材係由一彩色濾光片組 成，該方法包含： 在該基材上沈積一閘極金屬； 以氫氣電漿處理該閘極金屬；以及 在該閘極上沈積一閘極絕緣膜。 2. 如申請專利範圍第1項所述之方法，其中該薄膜電晶體 係一多晶矽薄膜電晶體。 3. 如申請專利範圍第1項所述之方法，其中該薄膜電晶體 係一非晶矽薄膜電晶體。 4. 如申請專利範圍第1項所述之方法，其中上述之絕緣膜 至少包含SiNx、Si02(二氧化矽）、SiOxNy、Ta205(五氧 化二钽）或ai2o3(三氧化二鋁）。 5. 如申請專利範圍第1項所述之方法，其中該閘極絕緣膜 係利用電漿增強 CVD(化學氣相沈積）、常壓 CVD、濺 鍍、或陽極氧化法沈積在該閘極上。 6. 如申請專利範圍第1項所述之方法，其中該薄膜電晶體 32 1291235 係一背通道#刻反向交錯排歹1J (back-.channel-etched inverted staggered)結構 o 7.如申請專利範圍第1項所述之方法，其中該以氫氣電漿 處理該閘極金屬的步驟係在一電漿增強化學氣相沈積 反應室中藉由將具有該閘極之基材暴露在氫氣電漿下 一段多至十分鐘的時間執行之。
8 ·如申請專利範圍第1項所述之方法，其中該以氫氣電漿 處理該閘極金屬的步驟係在一電漿增強化學氣相沈積 (PECVD)反應室中藉由將具有該閘極之基材暴露在氫 氣電漿下四分鐘至七分鐘的時間執行之。
9.如申請專利範圍第8項所述之方法，其中在至少一部分 之該暴露步驟期間，該電漿增強化學氣相沈積反應室之 RF功率係介於約0.025瓦特/平方公分（watts/cm2)和約 0.5瓦特/平方公分間。 1 0 ·如申請專利範圍第8項所述之方法，其中在至少一部分 之該暴露步驟期間，該電漿增強化學氣相沈積反應室之 壓力係介於約〇 · 3托爾和約1托爾間。 33 1 1 ·如申請專利範圍第8項所述之方法，其中在至少一部分 1291235 之該暴露步驟期間，氫氣係以每分鐘約1 00標準立方公 分至每分鐘約10標準公升之流速供應至該PECVD反應 室中。
1 2 ·如申請專利範圍第1項所述之方法，其中上述之經受氫 氣電漿處理步驟係在一電漿增強化學氣相沈積反應室 中藉由將具有該閘極之基材暴露在氫氣電漿下二至七 分鐘的時間來執行，且其中在至少一部分之，該暴露步驟 期間，氫氣係以每分鐘約一至六公升之流速傳送至該電 漿增強化學氣相沈積反應室中。 1 3.如申請專利範圍第1項所述之方法，其中該彩色濾光片 包含一遮光層（light shielding layer)。 14. 一種薄膜電晶體，該薄膜電晶體至少包含：
一基材，其中該基材係由玻璃或石英組成，或者該基 材係由一彩色濾光片組成； 一閘極，位於該基材上；以及 一閘極絕緣膜，形成在該閘極上；其中在該閘極上沈 積該閘極絕緣膜之前，先使該閘極受氫氣電漿處理。 1 5.如申請專利範圍第1 4項所述之薄膜電晶體，其中該薄 膜電晶體係一多晶矽薄膜電晶體。 34 1291235 16.如申請專利範圍第14項所述之薄膜電晶體，其中該薄 膜電晶體係一非晶矽薄膜電晶體。 1 7.如申請專利範圍第1 4項所述之薄膜電晶體，其中該絕 緣膜至少包括 SiNx、Si02、SiOxNy、Ta205 或 Al2〇3。
1 8 .如申請專利範圍第1 4項所述之薄膜電晶體，其中該薄 膜電晶體係一背通道蝕刻反向交錯排列結構。 1 9.如申請專利範圍第1 4項所述之薄膜電晶體，其中該彩 色遽光片包含一遮光層。
20. —種降低薄膜電晶體閘極絕緣層之壓膜應力 (compressive film stress)之方法，該薄膜電晶體具有一 基材，其中該基材係由玻璃或石英組成，或者該基材係 由一彩色濾光片組成，該方法包含： 在該基材上沈積一閘極金屬； 在該閘極金屬上以一第一沈積速率沈積一第一層的閘 極絕緣膜；以及 在該第一層上以一第二速率沈積一第二層的閘極絕緣 膜，該第一層的閘極絕緣膜和該第二層的閘極絕緣膜形 成該閘極絕緣層；其中 35 1291235 該第二沈積速率係經選擇以使該第二層的閘極絕緣膜 之壓膜應力比該第一層的閘極絕緣膜低。 21.如申請專利範圍第20項所述之方法，其中沈積該第二 層、的閘極絕緣膜之步驟會造成厚度介於500埃和1200 埃間之第二層的閘極絕緣膜。
22.如申請專利範圍第20項所述之方法，其中沈積談第一 層的閘極絕緣膜步驟和沈積該第二層的閘極絕緣膜之 步驟係在一電漿增強化學氣相沈積（PECVD)反應室或 化學氣相沈積（CVD)反應室中執行，並且其中沉積該第 二層的閘極絕緣膜之步驟係在氫氣稀釋條件或氬氣稀 釋條件下執行。 23·如申請專利範圍第2〇項所述之方法，其中上述之氫氣 稀釋條件或氯氣稀釋條件係藉由在沈積該第二層之至 少—部分時間的期間，將氫氣或氬氣通入該CVD或 PECVD反應室中來提供。 24·如申請專利範圍第2〇項所述之方法，其中該第二層的 閘極絕緣膜之壓臈應力係約1 〇 X 1 〇9達因/平方公分 (dyne/cm2)至約15 x 1〇9達因/平方公分。 36 1291235 2 5.如申請專利範圍第2 0項所述之方法，其中該第一層的 閘極絕緣膜和該第二層的閘極絕緣膜之每一層係各自 由 SiNx、Si02、SiOxNy、Ta205 或 Α12〇3 組成。 26.如申請專利範圍第20項所述之方法，其中該薄膜電晶 體係一非晶矽薄膜電晶體或一多晶矽薄膜電晶體。
27.如申請專利範圍第20項所述之方法，其中該彩色濾光 片包含一遮光層。 28.如申請專利範圍第20項所述之方法，其中該絕緣基材 在該第一層和該第二層之至少一部份沈積期間之温度 係約400°C或更低。 29. —種薄膜電晶體，該薄膜電晶體包含：
一基材，其中該基材係由玻璃或石英組成，或者該基 材係由一彩色濾光片組成； 一閘極，形成在該絕緣基材上；以及 第一和第二閘極絕緣膜，該第一和第二閘極絕緣膜形 成沈積在該閘極上之絕緣層；其中該第二層的閘極絕緣 膜係以低於用來形成該第一層的閘極絕緣膜之沈積速率 之沈積速率來沈積，且其中該第二層的閘極絕緣膜之膜 壓應力比該第一閘極絕緣膜高。 37 1291235 3 〇 ·如申請專利範圍第29項所述之薄膜電晶體，其 二層的閘極絕緣膜之厚度介於500埃和約1200与 3 1.如申請專利範圍第29項所述之薄膜電晶體，其 二層的閘極絕緣膜之壓膜應力係約1 0 X 1 〇9達因 公分（dyne/cm2)至約15 X 109達因/平方公分。 3 2.如申請專利範圍第2 9項所述之薄膜電晶體，其 一層的閘極絕緣膜和該第二層的閘極絕緣膜之 係各自由 SiNx、Si02、SiOxNy、Ta205 或 Al2〇3 ί 3 3.如申請專利範圍第29項所述之薄膜電晶體，其 膜電晶體係一非晶矽薄膜電晶體或一多晶矽薄 體。 3 4.如申請專利範圍第29項所述之薄膜電晶體，其 緣基材係石英或玻璃。 3 5.如申請專利範圍第29項所述之薄膜電晶體，其 緣基材在沈積該第一和該第二閘極絕緣膜之一 期間之基材溫度係約400°C或更低。 中該第 .間。 中該第 /平方 中該第 每一層 S*成。 中該薄 膜電晶 中該絕 中該絕 段時間
38 1291235 n +矽膜之薄 電漿增強化 3 6 · —種製造一具有可提供源極和及極區域之 膜電晶體之方法，該方法包含： 在一絕緣基材上形成一 n +矽膜，其係於 學氣相沈積（PECVD)反應室中進行，其f
孩η矽膜係藉由在該基材溫度維持在約3〇〇。匸或更低 時保持通入該反應室之梦院、碟化氫和氫氣流的方式形 成在該絕緣基材上’並且其中該形成步驟期間之該 PECVD反應室之rF功率係小於Cl X 4〇〇瓦特，其中 Cp[該PECVD晶圓載座尺寸/ 。 3 7·如申請專利範圍第36項所述之方法，其中該Π +矽膜係 由非晶矽所組成。 38·如申請專利範圍第36項所述之方法，其中
(i) 通入該PECVD反應室中之矽烷流速係介於（每分鐘 Ci X 100標準立方公分）及（每分鐘C! X 1〇〇〇標準立方公 分）間； (ii) 構化氫流速係介於（每分鐘Ci X 1 ·5標準立方公分） 及（每分鐘C! χ 1〇標準立方公分）間；以及 (iii) 氫氣流速係介於（每分鐘Ci X 400標準立方公分） 及（每分鐘Ci X 900標準立方公分）間。 39 1291235 3 9.如申請專利範圍第36項所述之方法，其中該n +矽膜之 電阻係低於約240歐姆公分（ohm cm)。 40.如申請專利範圍第36項所述之方法，其中該n +矽膜之 電阻係低於約2 0 0歐姆公分（〇 h m c m)。 41_如申請專利範圍第36項所述之方法，其中該n +矽膜之 電阻係低於約1 60歐姆公分（ohm cm)。 4 2.如申請專利範圍第 36項所述之方法，其中該 PECVD 反應室之射頻功率係小於〇. 1 5瓦特/平方公分。 43. 如申請專利範圍第 36項所述之方法，其中該 PECVD 反應室之射頻功率係小於〇. 1瓦特/平方公分。 44. 如申請專利範圍第36項所述之方法，其中該n +矽膜係 以介於80埃/分鐘和900埃/分鐘間之速率形成。 4 5.如申請專利範圍第36項所述之方法，其中該n +矽膜係 以介於100埃/分鐘和700埃/分鐘間之速率形成。 4 6.如申請專利範圍第36項所述之方法，其中該基材尺寸 係 400 X 500 mm2 且 Ci 係為 1 1291235 4 7.如申請專利範圍第3 6項所述之方法，其中該薄膜電晶 體係用在一 TFT-LCD中，並且其中該薄膜電晶體係一 背通道蝕刻反向交錯排列結構。
48.如申請專利範圍第47項所述之方法，其中該TFT-LCD 具有一彩色濾光片，並且其中該彩色濾光片和該背通道 蝕刻反向交錯排列結構在該絕緣基材上整合在一起。 49.如申請專利範圍第36項所述之方法，其中該磷化氫係 在一流速介於（每分鐘Ci X 3 00標準立方公分）及（每分 鐘Ci X 2000標準立方公分）間之載氣中保持0.5 %之平 衡。
5 0.如申請專利範圍第36項所述之方法，其中該彩色濾光 片包含一遮光層。 5 1. —種與一彩色濾光片一起整合在相同絕緣基材上之薄 膜電晶體，該薄膜電晶體具有一在該基材上形成源極和 汲極區域之n +矽膜，其中該n+膜係在一電漿增強化學 氣相沈積（PECVD)反應室中藉由在該基材溫度維持在 約3 0 0 °C或更低時保持通入該反應室之矽烷、磷化氫和 氫氣流的方式形成，並且該PECVD反應室之RF功率係 41 1291235 小於C 1 x 4 Ο 0瓦特。 5 2.如申請專利範圍第51項所述之薄膜電晶體，其中該η + 石夕膜之電阻係低於約2 4 0歐姆公分（〇 h m c m)。 5 3.如申請專利範圍第51項所述之薄膜電晶體，其中該n + 石夕膜之電阻係低於約200歐姆公分（ohm cm)。
5 4 ·如申請專利範圍第5 1項所述之薄膜電晶體，其中該n + 石夕膜之電阻係低於約1 6 0歐姆公分（〇 h m c m)。 5 5.如申請專利範圍第5 1項所述之薄膜電晶體，其中該薄 膜電晶體係用在一 TFT-LCD中，並且其中該薄膜電晶 體係一背通道蝕刻反向交錯排列結構。
5 6.如申請專利範圍第51項所述之薄膜電晶體，其中該薄 膜電晶體係一多晶矽薄膜電晶體或一非晶矽薄膜電晶 體。 57. —種在一 CVD或PECVD反應室中形成一薄膜電晶體内 之閘極絕緣層之方法，該薄膜電晶體具有一基材，其中 該基材係由玻璃或石英組成，或者該基材係由一彩色濾 光片组成，該方法至少包含： 42 1291235 在該基材上沈積一閘極金屬，以形成該薄膜電晶體之 閘極；以及 在氫氣稀釋條件或氬氣稀釋條件下於該閘極上沈積該 閘極絕緣膜。 5 8 ·如申請專利範圍第5 7項所述之方法，其中該氫氣稀釋 條件或氬氣稀釋條件係藉由在沈積該閘極絕緣膜之至 少一部分時間的期間，將氫氣或氬氣通入該CVD或 PECVD反應室中來提供。 59. 如申請專利範圍第57項所述之方法，其中該氫氣或氬 氣係以介於 100 seem和 8000 seem間之流速通入該 PECVD或CVD反應室中。 60. 如申請專利範圍第57項所述之方法，其中該氫氣或氬 氣係以介於 200 seem和 5000 seem間之流速通入該 PECVD或CVD反應室中。 6 1 ·如申請專利範圍第1項所述之方法，其中該閘極金屬係 在該以氫氣電漿處理該閘極金屬步驟之前圖案化以形 成一閘極。 62 ·如申請專利範圍第6 1項所述之方法，其中該閘極金屬 43 1291235 係利用微.影法來圖案化以形成一閘極。 63 .如申請專利範圍第20項所述之方法，其中該閘極金屬 係在沈積該第一層的閘極絕緣膜之前圖案化以形成一 閘極。 44
TW093115867A 2003-06-02 2004-06-02 Low temperature process for TFT fabrication TWI291235B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/453,333 US7300829B2 (en) 2003-06-02 2003-06-02 Low temperature process for TFT fabrication

Publications (2)

Publication Number Publication Date
TW200510883A TW200510883A (en) 2005-03-16
TWI291235B true TWI291235B (en) 2007-12-11

Family

ID=33452118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093115867A TWI291235B (en) 2003-06-02 2004-06-02 Low temperature process for TFT fabrication

Country Status (4)

Country Link
US (2) US7300829B2 (zh)
KR (1) KR101199007B1 (zh)
TW (1) TWI291235B (zh)
WO (1) WO2004112104A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
US7303996B2 (en) * 2003-10-01 2007-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
WO2005122645A1 (ja) * 2004-06-11 2005-12-22 Sanyo Electric Co., Ltd. 表示パネルの製造方法および表示パネル
CN100378929C (zh) * 2004-12-13 2008-04-02 友达光电股份有限公司 薄膜晶体管元件的制造方法
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
KR100671824B1 (ko) * 2005-12-14 2007-01-19 진 장 역 스태거드 박막 트랜지스터 제조 방법
KR100776159B1 (ko) * 2006-08-31 2007-11-12 동부일렉트로닉스 주식회사 이미지 센서 소자의 컬러필터 제조 방법
US7939455B2 (en) * 2006-09-29 2011-05-10 Tokyo Electron Limited Method for forming strained silicon nitride films and a device containing such films
KR20080073017A (ko) * 2007-02-05 2008-08-08 삼성전자주식회사 표시판 및 그 제조 방법
US8114484B2 (en) * 2007-07-19 2012-02-14 Applied Materials, Inc. Plasma enhanced chemical vapor deposition technology for large-size processing
US7903219B2 (en) * 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
US20090174676A1 (en) 2008-01-04 2009-07-09 Apple Inc. Motion component dominance factors for motion locking of touch sensor data
KR20100033091A (ko) * 2008-09-19 2010-03-29 한국전자통신연구원 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
RU2466476C1 (ru) * 2011-05-03 2012-11-10 Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводникового прибора
US9178042B2 (en) 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
US9336723B2 (en) 2013-02-13 2016-05-10 Apple Inc. In-cell touch for LED
CN116560524A (zh) 2013-12-13 2023-08-08 苹果公司 用于自电容触摸传感器的集成触摸和显示架构
US10936120B2 (en) * 2014-05-22 2021-03-02 Apple Inc. Panel bootstraping architectures for in-cell self-capacitance
KR102293862B1 (ko) 2014-09-15 2021-08-25 삼성전자주식회사 반도체 소자의 제조 방법
CN107077260B (zh) 2014-09-22 2020-05-12 苹果公司 触摸控制器和用于触摸传感器面板的方法
CN112379792A (zh) 2014-10-27 2021-02-19 苹果公司 像素化自电容水排斥
KR102393372B1 (ko) 2014-11-11 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN107209602B (zh) 2015-02-02 2020-05-26 苹果公司 柔性自电容和互电容触摸感测系统架构
RU2596861C1 (ru) * 2015-02-13 2016-09-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
EP3491500B1 (en) 2016-07-29 2023-11-29 Apple Inc. Touch sensor panel with multi-power domain chip configuration
KR102573763B1 (ko) * 2017-10-12 2023-08-31 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 유발 손상을 감소시키기 위한 프로세스
CN109285872A (zh) * 2018-10-18 2019-01-29 武汉华星光电半导体显示技术有限公司 有机自发光二极管显示面板及其制作方法
US11157109B1 (en) 2019-09-06 2021-10-26 Apple Inc. Touch sensing with water rejection
CN113451412B (zh) * 2020-04-01 2023-08-29 重庆康佳光电科技有限公司 一种tft及其制作方法
US11662867B1 (en) 2020-05-30 2023-05-30 Apple Inc. Hover detection on a touch sensor panel

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4013929C2 (de) * 1989-05-02 1995-12-07 Toshiba Kawasaki Kk Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
JP2573384B2 (ja) * 1990-01-24 1997-01-22 株式会社東芝 半導体記憶装置とその製造方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
CA2034118A1 (en) * 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
DE69421463T2 (de) * 1993-07-30 2000-02-10 Applied Materials Inc Ablagerung des Siliziumnitrids
EP0661731B1 (en) * 1993-12-28 2000-05-31 Applied Materials, Inc. A single chamber CVD process for thin film transistors
US5441768A (en) * 1994-02-08 1995-08-15 Applied Materials, Inc. Multi-step chemical vapor deposition method for thin film transistors
US5753133A (en) * 1994-07-11 1998-05-19 Applied Komatsu Technology, Inc. Method and apparatus for etching film layers on large substrates
JP3146113B2 (ja) * 1994-08-30 2001-03-12 シャープ株式会社 薄膜トランジスタの製造方法および液晶表示装置
US6352910B1 (en) * 1995-07-11 2002-03-05 Applied Komatsu Technology, Inc. Method of depositing amorphous silicon based films having controlled conductivity
KR100190855B1 (ko) * 1995-12-22 1999-06-01 윤종용 엘시디용 칼라필터 및 그의 제조방법
US5820994A (en) * 1996-02-16 1998-10-13 Mitsui Chemicals, Inc. Laminate and method for preparing same
US5976993A (en) * 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
US5686335A (en) * 1996-07-22 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd Method of making high-performance and reliable thin film transistor (TFT) using plasma hydrogenation with a metal shield on the TFT channel
JPH1050607A (ja) * 1996-07-31 1998-02-20 Sony Corp 半導体装置の製造方法
US6157430A (en) * 1997-03-24 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same
US5849643A (en) * 1997-05-23 1998-12-15 Advanced Micro Devices, Inc. Gate oxidation technique for deep sub quarter micron transistors
US5969423A (en) * 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
JP3107024B2 (ja) * 1997-12-09 2000-11-06 日本電気株式会社 薄膜トランジスタの製造方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6245602B1 (en) * 1999-11-18 2001-06-12 Xerox Corporation Top gate self-aligned polysilicon TFT and a method for its production
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
JP4663139B2 (ja) * 2001-02-16 2011-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
US6770500B2 (en) * 2002-03-15 2004-08-03 International Business Machines Corporation Process of passivating a metal-gated complementary metal oxide semiconductor
US6841431B2 (en) * 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication

Also Published As

Publication number Publication date
WO2004112104A2 (en) 2004-12-23
US20080087960A1 (en) 2008-04-17
US7915114B2 (en) 2011-03-29
US20040241920A1 (en) 2004-12-02
TW200510883A (en) 2005-03-16
KR101199007B1 (ko) 2012-11-07
WO2004112104A3 (en) 2005-03-17
KR20060015332A (ko) 2006-02-16
US7300829B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
TWI291235B (en) Low temperature process for TFT fabrication
JP5317384B2 (ja) 膜形成先駆物質の制御による窒化シリコン膜の特性及び均一性の制御
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
JP6204917B2 (ja) アルゴンガス希釈によるシリコン含有層を堆積するための方法
US7988875B2 (en) Differential etch rate control of layers deposited by chemical vapor deposition
TW200915395A (en) Method of manufacturing thin film semiconductor device
TW200949904A (en) Microcrystalline silicon thin film transistor
US7186663B2 (en) High density plasma process for silicon thin films
TW201528524A (zh) 薄膜電晶體及其製造方法和應用
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
US7446023B2 (en) High-density plasma hydrogenation
TW201104752A (en) High temperature thin film transistor on soda lime glass
JP2008177419A (ja) シリコン薄膜形成方法
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2007173839A (ja) 半導体装置の作製方法
JP3130660B2 (ja) 薄膜トランジスタ及びその製造方法
JPH034564A (ja) 半導体装置の製造方法
JP3130661B2 (ja) 薄膜トランジスタ及びその製造方法
JP5199954B2 (ja) 半導体装置の製造方法
JPH0393273A (ja) 薄膜半導体装置の製造方法
JP3130659B2 (ja) 薄膜トランジスタ及びその製造方法
JP4023367B2 (ja) 半導体膜形成方法、及び半導体膜製造方法
JP3055170B2 (ja) 薄膜半導体装置の製造方法
JP2003178990A (ja) 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees