TWI287825B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI287825B
TWI287825B TW94110803A TW94110803A TWI287825B TW I287825 B TWI287825 B TW I287825B TW 94110803 A TW94110803 A TW 94110803A TW 94110803 A TW94110803 A TW 94110803A TW I287825 B TWI287825 B TW I287825B
Authority
TW
Taiwan
Prior art keywords
metal layer
region
substrate
wiring
electrode
Prior art date
Application number
TW94110803A
Other languages
English (en)
Other versions
TW200540959A (en
Inventor
Tetsuro Asano
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200540959A publication Critical patent/TW200540959A/zh
Application granted granted Critical
Publication of TWI287825B publication Critical patent/TWI287825B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1287825 ' 九、發明說明： [發明所屬之技術領域] 本發明係有關於一種半導體裝置，特别是有關减少插 入損耗（insertion loss)之半導體裝置。 ,[先前技術] 在行動電話等移動體用通信機器中，大多使用GHz頻 .蠢 帶之微波，在天線之切換電路或收發訊號之切換電路等 中，較多使用用以切換這些高頻信號之開關元件（例如：曰 參本專利特開平9-181642號）。該元件由於使用高頻，因此 . 大多採用一種使用砷化鎵（GaAs)之場效電晶體（以下稱 FET(field effect transistor))，因此，將前述開關電路本身 \ 積體化之單晶微波積體電路（MMIC，Monolithic Microwave Integrated Circuit)之開發正不斷發展。 第16圖係多級連接之化合物半導體開關電路裝置之 一例之示意圖。該電路係稱為SPDT(Single Pole Double • Throw，單極雙投）之化合物半導體開關電路裝置，複數級 串聯連接FET，而實現大功率（high-power)者。 在GaAs基板配置進行開關之2個FET群FI、FET群 ’ F2 〇 FET群F1係例如串聯連接FET1-1、FET1-2者。FET 群F2係例如串聯連接FET2-1、FET2-2者。構成各FET 群之4個閘極電極係分別連接有由灕質區域構成之電阻 Rl-1、Rl-2、R2-1、R2-2。共通輸入端子IN、輸出端子 0UT1、0UT2、對應控制端子Ctl-1、Ctl-2之電極焊墊I、 〇]、02、Cl、C2係設置於基板之周邊。以虛線表示之第 5 316954 1287825 ， 2層金屬層係在各FET之蘭描雨托π上士 之閘極电極形成時，同時形成之 極金屬層（偷/如)220，而實線表示之第3層金 以進行各元件之連接以及谭塾之形成之焊塾金屬】 nPt/Au)225 i 1層金屬層係歐姆連接於基板之歐姆金 眉層（AuGe/NMu)，形成有各阳之源極電極、汲極電極 := 兩:?取出電極，在第16㈣由於與焊塾金屬 附群心及FET群F2_相對於W之中心 稱之方式配置，由於構成同樣，以下對ρΕ 行 Γ2；Γ"1 極二端子焊塾1之源極電極215⑷及極電 電極而H 歐姆金屬層形成之源極電極（或沒極 =而釘側延伸之梳齒狀之9根蟬塾金屬層奶传 FETW之沒極電極216(或源極電極， 歐 姆金屬層形成之汲極電極(或源二下方有以匕 齒—狀配置，在其間由二：=係以梳 電極⑴係以16根梳齒狀配置，蜀層220形成之間極 FET1-2中’從上側延伸之梳 切係源極電極215(或沒極電極），在”=焊塾金屬層 層形成之源極電極（或汲極電極歐姆金屬 …焊塾金屬層225係連二而出: 命k ^ 韻3出端子焊墊01夕、、芬炻 电極216(或源極電極），在其下方有以 / 極電極216(或源極命椏）。# $ + 味姆金屬層形成之汲 (飞祕电極)。该兩電極係 置，在其間由閘極金屬層22。形成之閘極^ 3]6954 6 1287825 聯連路裝置係由將FET例如分別2段串 ㈣τ群以之卯^1以及第2FE1^F2所構成。、而第
之源極電極（或汲極電極）與第2FET r z 之 f e 丁 2 _ 1 夕、、店 入端子m - Λ、亟電極（或汲極電極）係連接於共通輸 2個二、接於第1控制端子Ctl-Ι，第2FET群F2之 2個問極電極係分別經由電阻，連接於第2控制端子⑽2。 並且，苐1FE丁群pi夕 極)係連接於筮】私山 之極電極(或源極電 之汲極恭"、、、雨出端子0UT1，第2FET群F2之FET2_2 '$圣或源極電極）係連接於第2輸出端子0UT2。 / r施加於第1與第2控制端子CtM、Ctl_2之控制作於 號’將施加有H位準之信號之一侧的群。 方之卜加於共通輸人端子1N之輸人信號傳送至任一 ctl二Γ子。電阻係對於成為交流接地之控制端子 ltl-1、Ctl-2 之吉、;ώ 力L电位，防止高頻信號經由閘極電極漏 • ffi之目的而配置。 之化表示該化合物半導體開關電路裝置積體化後 之化合物+導體晶片之1例。 ， 在GaAs基板配置進行開關之2個FET群FI、FE F2。FET群F1係例如串聯連接删-〗、者。而 群串聯連接咖小贿_2者。構成各附群之4 固閘極电極係分別連接有由雜質區域構成之電阻Μ.】、 R2 2。而分別對應於共通輸入端子JR、輸出 端子0UT1、〇UT2、控制端子⑽-2之t㈣y、 3]6954 ]2 1287825 * 〇1、〇2、。、。係設置於基板之周邊。而 第2層金屬層係在各FET 7又不 η t閘極電極形成時， 問極金屬層（膽。)2〇。以實線表 ^ =成之 夂分杜夕4 4立 < 弟3層金屬層係進行 各兀件之連接以及焊墊之形 (Ti/Pt/Ai〇25。第1岸n## 干 金屬層 層（錄胸㈣，雖形成各阳之源極電極、汲極電極： 及各電阻兩端之取出電極，作在 屬層重疊，所示圖中沒有圖:W圖中’由於與焊塾金 FET群F1以及FET群打係以晶片之中 對稱=’由於構成相同，以下有關F £ 了群F丨進行說^ 質之r=c係在GaAs基板io〇c離子植入n型雜 二二之長方形區域’在動作區域，内係 極=η型雜質區域構成之源極區域以及沒 、車垃FET1_1係從上側延伸之梳齒狀之8根焊墊金屬層25 在輸:端子烊墊1之源極電極15(或汲極電極)， 極電枉）而^姆金屬層形成之未圖示之源極電極（或沒 电糾。而伙下侧延伸之梳啬狀的9根谭墊金屬層⑴系 層8^^極€極16(或源極電極），在其下方以歐姆金屬 4區mn圖不之及極電極（或源極電極）係歐姆連接於動 狀配置，1門以m…5 梳齒喷合形 相私冰/屬層2G形成之間極電極17係以16
很梳齒狀配置，盥泝極F ]οπ ^ /、，原柽£域以及汲極區域間之動作區域 00c之一部分形成蕭特基接合。 336954 13 1287825 阳1-2卜從上側延伸之梳齒狀之8根焊墊金屬25 :源極電極15(或汲極電極），在其下方有由歐姆金屬層形 舻：：極電極(或汲極電極)。而從下側延伸之梳齒狀之9 ：金屬層25 ’係連接輸出端子焊墊01之汲極電極 :源極電極）’在其下方有以歐姆金屬層形成之汲極電 (或源極電極)。該兩電極係以梳齒嚙合之形狀配置，1 =閘極金屬層2〇形成之閘極電極17係以16根梳齒狀而 1己置。問極電極17係為pt埋入構造，與丁胸如之問極 电極相比’成為貫現高耐壓、低導通電阻之FET。 FET1-1之閘極電極⑴系在動作區域·外，經由間 極配線12〇’捆束各梳齒’經由閘極配線⑽以及電阻 連接在控制端子焊墊c卜FET1_2之閘極電極卩也 5祆工由閘極配線12〇，捆束各梳齒，透過閘極配線I〗。 以及電阻R1-2 ,連接於控制端子焊墊 电阻R1-1、R1_2係分別由向基板植入雜質之雜質區域 籲難1、嶋2形成’且連接動作區域職上之祕電極 17與控制端子C1。而FET群F2之電阻m、R2_2，也 分別由雜質區域1 〇〇b3、1 〇〇b4所形成。 在各焊塾周邊以及閘極配線12G之周邊，為提高隔離 性，配置高漠度雜質區域之周邊雜質區域_。周邊雜質 區域嶋係與各焊墊直接連接，在焊塾下方之全面（或谭 塾周邊），設置為從焊塾本身突出。而周邊雜質區域崎， 係以距離焊㈣5//m以下的方式，設置於其周邊，也可 經由半絕緣基板，直流連接各料。同樣地，在_配線 3J6954 】4 1287825 ' 120亦直流連接有周邊雜質區域1〇〇a。如此，周邊雜質區 域100a、焊墊或閘極配線12〇，並非經由氮化膜等來交流 連接，而是直流連接。並且，周邊雜質區域1〇〇a係與動作 區域100c直流連接。 ， 配置在絕緣膜上之金屬層間，絕緣膜上之金屬層與直 '流連接於動作區域100c之其他金屬層間，或絕緣膜上之金 屬層與任一雜質區域間之基板10表面，設置至少設有一部 鲁分之浮動電位之雜質區域200。 - 絕緣膜上之金屬層係成為配線或焊墊，配線係由焊墊 •金屬層25所形成之配線丨3〇。 - 其他金屬層係絕緣膜上之其他配線130、或與基板形 ，成蕭特基接合之金屬層（閘極配線12〇、閘極電極17)。 本巩明書中，所謂GaAs基板之雜質區域，係在GaAs 基板離子植入雜質之所有區域。因此，雜質區域以外的區 域係半絕緣基板之一部分。 _所。並且，雜質區域中，有雜質區域1〇〇與浮動電位之雜 質區域20〇(以下稱浮動雜質區域）。雜質區域ι〇〇係有動作 區域1〇〇C與直流連接於動作雜質區域100c之雜質區域。 直⑽連接於動作區域1〇〇c之雜質區域1〇〇，係為動作區域 職以外之其他雜質區域之焊墊（或閘極配線12())之周邊 100a^ 卜邛不％加任一電位之浮動電位，係島狀設置之 至5”〇】W3左右）之雜質區域。 亦即’具體而言，浮動雜質區域200係配置於：絕緣 316954 1287825 月吳上相鄰之金屬層間、絕緣膜上之金屬層—閘極配線ι2〇 門、、、巴、承膜上之金屬層—閘極電極1 7間、絕緣膜上之金屬 層周邊隸貝區域l〇〇a間、絕緣膜上之金屬層—電阻1〇〇b 間、絕緣膜^之金屬層—動作區域lGGe間之基板。 首先第1貫施形悲係在絕緣膜上相鄰之配線間，例 如在第1之FEHF1與第2之贿群？2之邊界之基板 表面’配置浮動雜質區域200之情況。 參照第3圖進行詳細說明。第3圖㈧係第2圖之a — a線剖1圖，第3圖（B)係第2圖b — b線之剖面圖。 如第3 ®(A)所示，串聯連接FET之區域中，在設於 基板ίο表面之氮化膜60上，延伸有由焊墊金屬層25所成 之配線uo。亦即，第1FET群F1侧之配線13〇係虚 肌丁群F2之動作區域]〇〇c連接，且與延伸於氮化膜6〇 上之其他配線13 0接近配置。 60上相鄰配置之配 ’設有浮動雜質區域 本實施形態係如上所述在氮化膜 φ線Π0間（虛線箭頭）之基板表面 200 〇 浮動雜質區域200與配線13〇係在夾設浮動雜質區域 200且相鄰之喊130間以可確㈣定隔雜之程度的距 離（例如4㈣左右）隔開。例#，化合物半導體開關電 置所要求之隔離性係2議以上。並且，由實驗可知在相 鄰高濃度之雜質區域間，如果有^m之隔開距離，即可 碟保2_以上之隔離性。而作為最容易引起干擾之 在連接於基板之相鄰的金屬層間，只要有心m之隔間距 J6 316954 1287855 離，即可確保20dB以上之隔離性。在氮化膜6〇上，具有 相鄰配線之本實施形態之圖案中，係距離配線130隔開4 # m，而配置例如2 # m寬度之浮動雜質區域200，並隔開 4 // m，而配置配線〗3〇。因此，可防止配線丨％間之極少 ，的高頻信號之洩漏，而防止插入損耗的增大。 -—在配線130傳送高頻類比信號，則氮化膜6〇成為電 容成分，高頻信號會通過氮化膜6〇。但是在本實施形態 籲中，=使鬲頻信號到達半絕緣基板1()，且在基板中空乏層 核寸亦可透過浮動雜質區域2〇〇，阻止該空乏層之擴 亦^卩’可充分確保隔離性，且可抑制插入損耗的增加。 如第3圖⑻所示，在配線13〇之角隅部相互鄰接區域 為了在鄰接之配線13G與其他配線⑽間（虛線箭頭） 面’配置至少—部分，可在各配線13G下方設置 >子動雜質區域2〇〇。浮動雜皙 1130突… 子動灕貝£域係以從個別之配線 ’ 勺方式，配置成島狀（參照第2圖）。 ★叮藉此，不僅是第1FET群F1與第2FET群邊界， 也可遮斷從配線13〇向晶 片邊緣部（第2圖中係晶片下方邊 方向延伸之空乏層。此時，突出尺寸有2㈣左右即充 或質！域200係由於可於源極區域以及汲極區域 成疋因ΓΓΓ寻、開關電路之η+型雜質離子植人步驟形 成’因此具有無須特別追 — ☆ 加步驟即可貫施之優點。 接者，麥照第4圖，右門去八α 有關本發明之第2實施形態進行 316954 17 1287825 說明。 第2實施形態係基本元件為HEMT之情況，成為與第 1實施形態所示之GaAsFET之情況同樣之圖案。亦即，由 於平面圖與第2圖相同，因此省略說明，參照第4圖之剖 . 面圖進行說明。第4圖（A)係第2圖之a-a線剖面圖，第4 圖（B)係第2圖之b-b線之剖面圖。 HEMT之基板30形成，係在半隔離性GaAs基板31 上積層無摻雜之缓衝層32。緩衝層32大多係以複數層形 胃成。並且，在緩衝層32上，依序積層有成為電子供給層之 _ n+型AlGaAs層33、成為通道（電子遷移）層之無換雜 InGaAs層35、以及成為電子供給層之n+型AlGaAs層33。 : 而在電子供給層33、通道層35間，配置有間隔件層34。 在電子供給層33上積層成為阻障層之無摻雜之 AlGaAs層36，確保預定之耐壓以及夾止電壓（pinch off voltage)，並在最上層積層成為覆蓋層（Cap layer)之n+型 • GaAs層37。在覆蓋層37連接有焊墊、源極電極、汲極電 極、或電阻之取出電極等金屬層，透過使雜質濃度成為高 濃度（1至5*1018cnT3左右），減小源極電阻、汲極電阻，並 提高歐姆性。 HEMT係從電子供給層之n+型AlGaAs層33之施體 (donor)雜質所產生之電子向通道層35側移動，而形成作 為電流路徑的通道。結果，電子與施體離子係將異質接合 (heterojunction)界面作為邊界，而成為空間性分離。電子 係移動於通道層3 5，但在通道層3 5中由於不存在成為電 316954 1287825 .子遷移率降低之原因的施體離子，因此庫侖散射（C〇u】_b scattering)之影響非常小，可具有高電子遷移率。 HEMT係藉由以選擇性形成在基板之絕緣化區域5〇 分離基板:而形成必要之圖案。在此，所謂絕緣化區域5〇 , -並非在电氣上兀全絕緣，❿係藉由離子注入雜質（B +)，在 —磊晶層設置載子之缺陷位準（trap level)，而絕緣化之區 域。例如’動作區域100c係將第2圖之一點虛線之區域透 I過絕緣化區域50分離而形成。 .、亦即，參照第2圖，動作區域100(；之成為源極區域（或 及極區域）之基板之覆盍層37上，連接有以第工層金屬層 之歐姆金屬層形成之源極電極（或汲極電極）。並且，在其 上層藉由焊墊金屬層25形成有源極電極15(或汲極電極 16)。 各焊墊（或閘極配線120)周邊之周邊雜質區域i〇〇a、 以及電阻100bl至I00b4,係經由絕緣化區域5〇而分離而 •形成者。 亚且，在第2實施形態中係如第4圖（八）所示，於在氮 化膜60上相鄰配線13〇間之基板配置有浮動雜質區域 200 〇 本說明書中，所謂HEMT之雜質區域，係指植入B + 而不會產生絕緣化之所有區域。在絕緣化區域5〇亦存在有 作為磊晶層之雜質，藉由用以絕緣化之B+植入而使之不活 性化。亦即，本說明書中，將以植入B+而不會產生絕緣化 之區域’作為相當於第】實施形態中藉由離子植入而產生 3]6954 19 1287825 之雜質區域之區域。亦即，絕緣化區域5Q並非雜質區域。 亚且，以絕緣化區域50分離之雜質區域中，有雜質區 域100以及浮動雜質區域120。雜質區域中，有動作區域 100c以及直流連接於動作區域1〇〇c之雜質區域。直流連 接於動作區域之雜質區域，係連接於動作以或論之其他 才准貝區域之知墊（或閘極配線）之周邊雜質區域】或電阻 1 〇〇b浮動雜貝區域200係不施加任一電位之浮動電位之 雜質區域。浮動雜質區域200之構造係與HEMT之磊晶層 構造相同，由於包含覆蓋層37(雜質濃度〗至5*10】8咖曰3 左右），因此在功能上可稱之為高濃度雜質區域。 浮動雜質區域200與配線13〇係在夾設浮動雜質區域 2〇〇而配置之配線13G @，以可確保預定隔離性程度之距 離（例如4 // m左右）隔開。 藉此’在配線Π0中傳送高頻類比信號，即使在高頻 ^虎通過氮化膜6〇’而空乏層在基板中擴展時，亦可藉由 •浮動雜質區域2〇〇阻止該空乏層之擴展。 亦即，可充分確保隔離性，且抑制插入損 特别是Η驗之情況，與㈣师丁比較之下，由於 f本几件之插入損耗小’所以在晶片内之高頻信號路徑中 有極少之高頻信號㈣之部位時，則作為_電路裝置之 插入損耗的增加更顯著。並且，絕緣化區域5〇也非:入+ 氣絕緣，在絕緣化區域50中，空乏層會延伸，且由:= 層之變化，信號會洩漏。 玉 但是，根據本實施形態 可藉由高濃度之浮動雜質區 336954 20 1287825 域200 ’防止向頻信號路徑中高頻信號之洩漏，並可减少 插入損耗。 如第4圖（B)所示，絕緣膜上之配線][3〇之各角隅部彼 此相鄰之區域中，為了在相鄰之配線130間之基板表面， 至少配置有一部分，而在各配線13〇下方，設有浮動雜質 區域、2〇〇。亦即，在各配線13〇間之基板設有絕緣化區域 50為了使其從各個配線130突出，以島狀殘留覆蓋層 3?(麥照第2圖）。藉此，不僅是第1FET群n與第2fet ，F2之邊界，也可遮斷從配線13〇向晶片端部（第2圖係 晶片下方邊緣）方向延伸之空乏層。 並且 该洋動雜質區域200係在HEMT之動作區域 -或電阻等同一步驟令，由於可透過絕緣化區域％之 圖案而形成，因此無須追加特別步驟即可實施。 參照第5圖至第8圖，說明本發明之第3實施形離。 第3實施形態係⑽了開關電路裝置之其他形態，第$圖 ·:电路概要圖’第6圖係將第5圖之電路積體化於1個晶 片之開關電路裝置。 如弟5圖所示，第3實施形態之開關電路裝置係基本 之^了開關電路裝置，第】附〗與第2助之源極電極 (極電極）連接於共通輸入端子m，FET1以及FET2 =1，:別透過電阻R1、R2’連接於第1與第2控 CU-2,亚且FET1以及F£T2之汲極電極（或 源極笔極）係、連接於第】與第2輪出端子⑽η、〇UT2。 施加於第1與第2控制端子⑶~】、加2之控制信號 3J6954 23 1287825
；r、互補b唬，將施加有H (ON) ^ ^ ^ 之乜唬之一側之FJB丁導通 (UN)將鞑加於共通輸入端 方之^ Ν之輸入信號傳送至任一 万之輸出糕子。電阻R]l、R2係以 制端子CU-丨、cu-2之直流電：= 為交流接地之控 電_漏之目的而配置。 防“頻信號經由閉極 並且’在使信號通過輸出端子0UT1日夺，對控 tl-Ι施加例如3V、對控制 2 二子，2時，對控制端子。〜 對ctl-l鉍加0V之偏壓信號。 如第6圖所示’在GaAs基板上，於中央部配置 進打開關之FET1以及FET2,在各FET > pq " ρ0 ρΊ μ 各FET之閘極電極連接電 R1、R2。而分別對應於共通輸入端子IN、第 輸出端子0UT1、0UT2、第1以及筮9
Pfl 0 罘1以及弟2控制端子Ctl-1、 之焊墊I ' 01、02、Cl、C2係在基板周邊，分 置於FET1以及㈣2之周圍。以虛線表示之第2層金屬又 =’係各FET之閘極電極17形成時，同時形成之間極金 層（Pt/Mo)20。實線表示之第3層金屬層’係進行各元件 之連接以及焊墊之形成之焊墊金屬層（Ti/pt/Au) 25Y 層金屬層係歐姆接合於基板之歐姆金屬層（AuGe/Ni/A 雖形成各FET之源極電極、汲極電極以及各電阻兩端之取 出電極，但在圖中係由於與焊塾金屬層重疊，因此圖中沒 有表示。 * FET1之’電極17與控制端子焊墊C1係經由電阻 R1相連接，FET2之閘極電極丨7與控制端子烊墊則_ 316954 22 1287825 由電阻R2相連接。 :晶片中心延伸之梳齒狀之9根輝 =出端子谭塾〇1之汲極電極16(或源極電極)，= 晶片中以二金屬層形成之汲極電極(或源極電極)。而從 金伸之梳齒狀之9根第3層金屬層之焊墊 、及^ Ί接於共通輸人端子焊塾I之源極電極15(或 汲二：，在其下方有以歐姆金屬層形成之⑽ 極係以梳齒輪喃合之形狀配置，其間以間極金 屬層2〇形成之閘極電極17係以17根梳齒形狀配置。 質之基板1 〇係設有如一點虛線之離子植入n型雜 、 品5職。在動作區域lGGe内，形成有高濃度 (η )雜貝之離子植入區域之源極區域以及沒極區域，分別 與源極電極15、搞命& f 1 + , /及枉书極16相連接。而閘極電極17則與 源極區域以及汲極區蛣閜 " 人 氣坟間之動作區域100c表面形成蕭特 丨基接合。 ΓΕΤ1之閘極電極17係在動作區域她外，經由間極 配線12G ’捆束各梳齒，並透過電阻ri，連接於控制端子 焊塾C1。FET2之開極電極17也同樣地由閘極配線， 捆束各梳齒，並透過電阻R2，連接於控制端子焊墊C2。 电阻Rl、R2係分別以在基板上植入高濃度之n型雜質之 雜質區域而形成。 : 閘極配線12G係與開極電極17同樣地，與基板形成蕭 特基接合。並且，在閘極配線12Q之周邊，配置有與閘極 316954 23 1287825 τ 配線120直流連接之周邊雜質區域1〇〇a。周邊雜質區域 1 〇〇a係設置於基板之雜質區域，與閘極配線丨2〇直接連 接’在閘極配線120下之全面（或閘極配線120周邊），設 置為從閘極配線120突出。藉此，可抑制從閘極配線12〇 •延伸於基板之空乏層之擴展，而可提高隔離性。並且從閘 _極配線120間隔5 // m以下左右之隔開距離，並設置於其 周邊，可經由半絕緣基板直流連接。只要有5//m以下左 鲁右之隔開距離，則可以認為閘極配線〗與周邊雜質區域 1 〇〇a充分直流連接。並且，周邊雜質區域！ 係與動作 、 區域100c直流連接。 基於同樣理由，在各焊墊之下方，也配置有與焊墊直 ••机連接之周邊雜質區域1 〇〇a。此時，也在焊墊之下方全面 (或焊墊下方周邊），從焊墊突出或與焊墊間隔5em以下左 右，而設置於周邊。
第3實施形態係如第7圖與第8圖所示，有設置於基 雜質區域100a、與氮化膜 置浮動雜質區域2 0 〇之情況。 第7圖（A)係第6圖之 上之配線130與閘極配線 線前頭）之基板表面，至小d 團之線剖面圖，為了在氮化膜6〇 配線120之周邊雜質區域1〇〇a間（虛 至J配置一部分，而在配線1 30下方 3J6954 24 1287825 配置島狀浮動雜質區域200之情況。配線130與用於確保 隔離性之閘極配線120之周邊雜質區域100a相近接之區域 中係有經由氮化膜60而泡漏高頻信號之情況。因此，透過 在兩者間配置島狀浮動雜質區域200，可遮斷從配線13〇 向基板洩漏之高頻信號。如前所述，抑制高頻信號從氮化 - 膜60上之配線130向閘極配線120之周邊雜質區域1 〇Qa 泡漏，同時抑制高頻信號從氮化膜60上之配線13〇向閘極 _配線120本身洩漏。結果導致可防止例如汲極（源極）閘極 -間之高頻信號之洩漏。 - 乍马八他圖案，如第7圖（B)所示，即使在配線13〇與 周邊雜質區域100a間之基板表面，配置浮動雜質區域 -200，也可取得同樣之效果。 θ第7圖（C)係絕緣膜上之金屬層為焊墊（例如輸出端子 焊墊〇1)之情況。在氮化膜上配置焊塾〇1時，為了吸收引 線接合時之衝擊，如圖所示，鍍金之情況較多。亦即，作 鲁ίί緣膜上之金屬層，可為由蒸鐘金屬膜構成之電鍍用金 屬Ρ1與鑛金層！>2 ,也可以是只有蒸鐘金屬膜ρι。 =使是在氮化膜上設置焊墊⑴時，在焊塾⑴下方虚 摩：在周邊配置浮動雜質區域即可 〇; 茂漏至基板。但是透過在焊塾二二頻… 配置浮動雜質區域200,可 …邊或僅是周邊 基㈣漏的情形。 向頻信號經由氮化膜60向 在痒塾下方設有周邊雜質區域】〇〇a。這是為了防止高 316954 25 1287825 m塾向基㈣漏而配置的。亦即，具有與前述焊 之·严執：子動雜質區域200同樣之作用者(例如第7圖⑻ A二。、〗下方之周邊雜質區域但是，此時，周邊 h區域係與焊墊直接接觸，並且與焊塾直流連接。 另一方面’第7圖（c)之情況下之焊塾下方之雜質區域係在 有氮化膜，且與焊塾沒有直流連接’並非為 周故亦隹貝區域100a，而是浮動雜質區域2〇〇。 接著，«8圖係表示在動作區域1〇〇c與氮化膜⑼上 =配線130間（虛線箭頭）配置浮動雜質區域2〇〇的情形。 弟8圖㈧係第6圖之d_d線剖面圖，第8圖（b)係第 之其他圖案。 雜質區域之動作區域100c係配置於從共通輸入端子 焊墊I延伸之配線13〇之兩侧。 因此’如第8圖（A)所示，為了在配線13〇與動作區域 =〇c間之基板表面至少配置有一部分，而在配線13〇下方 籲設置有島狀浮動雜質區域2〇〇。藉此，可遮斷從配線13〇 向基板洩漏之高頻信號。 而如第8圖（B)所示，在氮化膜60上之配線13〇與動 作區域100c間之基板表面配置浮動雜質區域2〇〇， 得同樣之效果。 接著，參照第6圖以及第9圖，對第4實施形態進行 說明。第4實施形態係與絕緣膜上之金屬層相鄰之其他金 屬層，係與基板形成蕭特基接合之金屬層，亦即間極電極 之情況，第9圖（A)係第6圖之e-e線剖面圖，第9圖（B) 316954 26 1287825 係其他圖案。 _如第6圖所示，閘極配線120與相反側之閘極電極17 刖柒係從雜質區域之動作區域100c突出，如第9圖所示， 係與未設置雜質區域之半絕緣基板形成蕭特基接合。因 •此，即使在該種閘極電極17與氮化膜60上之配線13〇近 •接之區域，也會有洩漏高頻信號之虞。 因此，如第9圖（A)所示，為了在配線〗3〇與閘極電極 _ 17間（虛線前頭）之基板表面至少配置有一部分，而在配線 下方《又置有浮動雜質區域2 〇 〇。藉此，可防止經由在基 •板上擴展之空乏層而洩漏之高頻信號。 土 如第9圖（B)所示，在配線13〇與閘極電極17間，配 置島狀之浮動雜質區域2〇〇,亦可獲得同樣之效果。 亚且，第1 〇圖至第12圖係表示第5及第6實施形態。 故些由於分別與第3以及第4實施形態為同樣之圖案，且 基本兀件係HEMT之情況，因此參照第6圖之平面圖進行 參況明。而第1〇圖（A)係第6圖之c_c線剖面圖，第η圖（A) 係第6圖之d_d線剖面圖，第u圖（A)係第6圖之e_e線 剖面圖。 如前所述之HEMT之情況，透過絕緣化區域5Ό來分 離基板30，而形成動作區域1〇〇c、周邊雜質區域i〇〇a、 電阻100b等雜質區域。 第5實施形態係在氮化膜60上之配線130與閘極配線 120之周邊4 |區域〗間（虛線箭頭），形成浮動雜質區 域200者。 、 316954 27 1287825 f 千如第10圖（A)所示，HEMT之閘極配線12〇(以及閘極 ，極17)係蒸鍍於蝕刻覆蓋層37之阻障層36{>此時在閘極 電極17、閘極配線120部分之光微影步驟後，進行覆蓋層 37之侧壁姓刻（side etching)〇 3//m左右而形成問極電極 P、閘極配線120。 亦即，在閘極配線120之正下方，係為用以確保耐壓 與夾止電壓之無摻雜A1GaAs層36，閘極配線12〇直流連 藝接之周邊雜質區域100a係配置於周圍之覆蓋層37。亦即， 閘極配線120係與周邊雜質區域1〇〇a未直接固接，只要有 僅左右之間隔距離，就可以說是直流充分連接。 並且，周邊雜質區域100a係與動作區域1〇〇c直流連接。 本實施形態係為了在與該閘極配線12〇直流連接之周 =雜貝區域100a與氮化膜6〇上之配線13〇間至少配置一 =刀，而利用絕緣化區域5〇將浮動雜質區域2〇〇分離在配 ^ 130下方而形成。此時，浮動雜質區域2〇〇從配線 擧大出之距離為2// m左右。藉此可充分確保隔離性，減少 插入損耗。 如前所述，抑制高頻信號從氮化膜60上之配線130 σ 3極配線120之周邊雜質區域丨洩漏，同時抑制高頻 L諕k氮化膜60上之配線〗3〇向閘極配線} 2〇本身洩漏。 、、’。果使付可防止例如汲極（源極）閘極間高頻信號之洩漏。 如第10圖（B)所示，在周邊雜質區域100a與配線130 間之基板e又置 >予動雜質區域2〇〇，也可獲得同樣之效果。 例如，從配線130間隔4//m，以⑺寬度配置浮動雜質 316954 28 12878.25， 區域200,並間隔4/im，配置雜質雜質區域l〇〇a。 並且，第11圖係在配線130_動作區域1〇〇c間設置浮 動雜質區域200之情況。 如第11圖（A)所示，為了在動作區域1〇〇c與配線13〇 間之基板至少配置一部分，而在配線丨3〇下方設置島狀浮 • 動雜質區域200。 如第11圖（B)所示，為了配置於動作區域1〇〇c與配線 # 130間/虛線箭頭），亦可配置島狀之浮動雜質區域之⑼❶ 第12圖係第6實施形態，係配線13〇與蕭特基金屬層 •(閘極電極17)相鄰之情況。 在HEMT之基板30，除了動作區域1〇〇c以及周邊雜 ·_質區域100a等雜質區域以外，還配置有絕緣化區域5〇。 亦即’仗動作區域l00c突出之閘極電極17之前端部係配 置於絕緣化區域50上，與基板形成蕭特基接合。 如此，即使在閘極電極17與氮化膜6〇上之配線 •相鄰時，也有高頻洩漏之虞。 因此如第12圖（A)所示，為了在配線與閘極電 極Π間^(虛線箭頭）之基板表面至少配置一部分，在配線 130下方設置島狀浮動雜質區域2〇〇。藉此，可經由擴展於 基板之空乏層，防止洩漏的高頻信號。 ^如第〗2圖（B)所示，在配線】3〇與閘極電極η間，設 置洋動雜質區域200，亦可獲得同樣之效果。 ,匕St13圖以及第15圖，說明本發明之其他實施形 心以疋刖述反向控制圖案（reverse control pattern)之 316954 29 1287825， SPDT開關電路裝置之其他形態，第13圖係開關電路裝置 之電路圖，第14圖係積體化第13圖之電路圖後之半導體 裝置之平面圊之一例，第15圖（A)(B)分別是第14圖之f-f 線、g-g線剖面圖。 - 如第13圖所示，該電路中，在進行開關之FET1與 _ FET2之輸出端子0UT1、0UT2與接地間，分別連接分路 (shunt)FET3、分路FET4，對於該分路FET3、分路FET4 之閘極，施加有向FET2與FET1之控制端子Ctl-2、Ctl-1 ，之互補信號。結果，FET1在ON(導通）時，分路FET4成 - 為ON狀態，FET2以及分路FET3則成為OFF(不導通）狀 〜 態。 在該電路中，在共通輸入端子IN-輸出端子0UT1之 ' 信號路徑ON，共通輸入端子IN-輸出端子OUT之信號路 徑OFF之情況下，分路FET4係成為ON狀態。亦即，對 輸出端子0UT2之輸入信號之洩漏，經由接地之外接電容 _C向接地端釋放，可提高隔離性。 如第14圖所示，基板係化合物半導體基板（例如 GaAs)，該基板中進行開關之FET1以及FET2(閘極寬度均 為600// m)配置於左右之中央部，在其下方配置分路FET3 以及分路FET4(閘極寬度均為300 //m)，並與分路FET3 以及分路FET4之源極電極連接，且連接於接地端子 GND。在各FET之閘極電極連接有電阻Rl、R2、R3、R4， 分別對應於共通輸入端子IN、第1以及第2輸出端子 OUT]、OUT2、第1以及第2控制端子Ctl-1、Ctl-2、接 30 316954 1287825 地端子GND之電極焊墊ί、〇1、〇2、C1、C2、G係設置 於基板周邊，用以接地之電容c以外接狀態連接於接地端 子 GND 〇 以虛線表示之第2層金屬層，係各FET之閘極電極形 •成時，同時形成之閘極金屬層2〇(Ti/Pt/Au)，以實線表示 .之第3層金屬層，係進行各元件之連接以及焊墊之形成之 焊墊金屬層25(Ti/Pt/Au)。第i層金屬層係歐姆連接於基 鲁板之歐姆金屬層（AuGe/Ni/Au)，雖形成各FET之源極$ 極、汲極電極以及各電阻兩端之取出電極，但在圖中由於 -與焊墊金屬層重疊’因此圖中未表示。 、 各FET之動作區域100c係形成於一點鏈線之區域之 雜質區域。FET丨（FET2也同樣）係從下側延伸之6根之梳齒 狀焊墊金屬層25連接於輸出端子焊墊〇1之源極電極 或汲極電極16)’在其下方有以歐姆金屬層形成之源極 電極（或汲極電極）’歐姆連接於動作區域1〇〇c之源極 籲極）區域。 1 、而從上側延伸之梳齒狀之6根焊墊金屬層乃係連接於 共通輸入端子焊墊I之汲極電極或源極電極】5)，在其 下方以歐姆金屬層形成之汲極電極（或源極極二 ，於動作區域驗之汲極（源峨域。㈣共通 焊墊I延伸之正中之梳齒的汲極電極16(或源極電極 與FET1以及FET2共用。該兩電極係以梳齒喷合形狀配 置’其間以閘極金屬層20形成之間極電極17以梳㈣狀 配置，與動作區域H)0c之一部分形成蕭特基接合。乂 316954 3] 1287825 ' =分路FET之FET3(FET4也同樣）中，從下側延伸之 ^狀的4根焊塾金屬層25係連接於接地端子谭塾「之 二:Ϊ 15(或汲極電極）’在其下方有以歐姆金屬層形成 …。电極（或汲極電極），並歐姆連接於動作區域1〇(^之 源極（汲極）區域。 山從上側延伸之梳齒狀之4根焊墊金屬層25係連接於輸 。立而子焊塾01之沒極電極16(或源極電極），在其下方以 歐姆金屬層形成之汲極電極（或源極電極）係與動作區域 形狀 源極)區域歐姆連接。該兩電極係以梳齒嗜合 置/、間以梳齒形狀配置有以閘極金屬層20形成之 ，極电極17 ’亚與動作區域職之—部分形成蕭特基接 合0 圖式之圖案中’將GND端子焊墊〇之周邊雜質區域 1〇〇a之—部分’延伸於進行開關動作之FET1、FET2，盘 為相對向配置之分路FET之FET3、fet4間。藉此，防^ >在動作區域lGGe外’從形成與基板蕭特基接合之閘極電極 κ展至基板之工乏層’到達鄰接且相對向配置之以 及FET4之閘極電極、源極區域以及汲極區域、動作區域 100c ° 各FET之閘極電極17係在動作區域外，由閉極 、泉120捆束，透過為雜質區域之電阻⑺⑽1至」〇仙4, 料於控制端子焊墊C1、C2。而周邊雜質區域·3係與 ~墊或閘極配線12G直流連接，並與動作區域1G()c直流 接。 316954 32 1287825 並且，如第15圖（A)所示，在氮化膜上之配線130-電 阻100bl(100b2)間（虛線箭頭）之基板，以島狀配置浮動雜 質區域200。 此外，如第15圖（B)所示，在氮化膜上之配線13 0、 控制端子焊墊C2之周邊雜質區域100a間（虛線箭頭）之基 板，以島狀配置浮動雜質區域200。 而當基本元件為HEMT時，以絕緣化區域50分離包 含浮動雜質區域200之雜質區域。藉此，可防止絕緣膜上 鲁之配線與電阻l〇〇b，或與焊墊周邊雜質區域100a所接近 . 之區域的高頻信號之洩漏。 ' 以上係以GaAsFET之情況為例進行說明，如第10至 ；12圖所示，即使為HEMT亦可同樣實施。 ’有關電阻，在GaAsFET之情況下，由於劑量或加速電 壓等離子植入條件不同等，亦可混入不同薄膜電阻（sheet resistance)之電阻，在HEMT之情況下，亦可混入有覆蓋 •層與無覆蓋層之電阻。任一電阻都是連接於動作區域之雜 質區域，這些電阻與絕緣膜上之配線接近時，透過將浮動 雜質區域配置於其間，可提高高頻信號之隔離性。 有關以HEMT之磊晶構造，在覆蓋層37與阻障層36 之間，進一步重覆AlGaAs層、GaAs層或具有InGaP層之 磊晶構造，也可同樣實施。 [圖式簡單說明] 第1圖係用以說明本發明之電路圖。 第2圖係用以說明本發明之平面圖。 33 316954 1287825 * 第3圖（A)及（B)係用以說明本發明之剖面圖。 第4圖（A)及（B)係用以說明本發明之剖面圖。 第5圖係用以說明本發明之電路圖。 第6圖係用以說明本發明之平面圖。 第7圖（A)至（C)係用以說明本發明之剖面圖。 第8圖（A)及（B)係用以說明本發明之剖面圖。 第9圖（A)及（B)係用以說明本發明之剖面圖。 _ 第10圖（A)及(B)係用以說明本發明之剖面圖。 第11圖（A)及（B)係用以說明本發明之剖面圖。 第12圖（A)及（B)係用以說明本發明之剖面圖。 第13圖係說明本發明之電路圖。 第14圖係說明本發明之平面圖。 第15圖係說明本發明之剖面圖。 第16圖係用以說明習知技術之平面圖。 第17圖係用以說明習知技術之剖面圖。 •[主要元件符號說明] 316954 10 基板 15 源極電極 16 >及極電極 17 閘極電極 20 閘極金屬層 25 焊墊金屬層 30 基板 31 GaAs基板 32 缓衝層 33 電子供給層 34 間隔件層 35 通道層 36 阻障層 37 覆蓋層 50 絕緣化區域 100 雜質區域 34 1287825 100a lOObl 120 200 212 216 220 周邊雜質區域 b2 ' b3、b4 雜質 閘極配線 浮動雜質區域 動作區域 沒極電極 閘極金屬層 60、260氮化膜 第1控制端子焊墊 第2控制端子焊墊 控制端子 共通輪入端子 第1輪出端子焊墊 第2輸出端子焊墊 OUTl、OUT2輪出端子 •Rl、R2、R3、R4、、幻 Pi 蒸鑛金屬膜
Cl C2 Ctl -1 IN ΟΙ 02
130 配線 210 半絕緣基板 215 源極電極 217 閘極電極 225 焊墊金屬層 330 配線 Ctl-2 控制端子 I P2 2、R2-1、R2-2 電阻 鐘金層 316954 35

Claims (1)

  1. ,1287825广、申請專利範圍： E ' ·—種半導體裝置，係具備： - 動作區域，設置於化合物半導 11域構成； 第941108〇3谭專利申請 ；yt Γ案 4月26日） 體基板上，且由雜質 第1金屬層，設置於前述動作區域上； 絕緣膜，設置於前述基板表面； 第2金屬層’與前述第i金屬層連接，且設置於前 述動作區域外的前述絕緣膜上；以及 設置於前述基板h且與前述動作區域直流連接之 3金屬層及/或與前述動作區域直流連接之其他雜 區域；並且 、 • 在前述絕緣膜上之與第2金屬層相鄰之前述第3金 '屬層間’及’或前述絕緣膜上之與第2金屬層相鄰之前 述任一雜質區域間的前述基板表面，設有配置至少一部 分之浮動電位之導電區域。 • 2.如申請專利範圍第1項之半導體裝置，其中，前述絕緣 膜上之第2金屬層及前述第3金屬層之至少一 接於前述動作區域之配線。 3.如申請專利範圍冑！項之半導體裝置，其中，前述絕緣 膜上之第2金屬層係配線或焊墊。 4·如申請專利範圍第〗項之半導體裝置，其中，前述第3 金屬層係設置於前述絕緣膜上。 5·如申請專利範圍第〗項之半導體裝置，其中，前述第3 金屬層係與前述基板形成蕭特基接合之金屬層。 316954修正版 36 .1287825' 第94110803號專利申請案 (96年4月26曰） 6· —種半導體裝置，係具備·· 複數個％效電晶體（FET)，具有設置於化合物半導 • 體基板上且由雜質區域構成之動作區域、連接於該動作 區域表面之源極電極、閘極電極以及汲極電極； 共通輸入端子焊墊，共通連接於至少2個前述FET 之源極電極或汲極電極； 第1及第2輸出端子焊墊，分別連接於至少2個前 馨 述FET之汲極電極或源極電極； 第1及第2控制端子烊墊，透過連接手段，連接於 前述FET之閘極電極； 、 絕緣膜’設置於前述基板表面之預定區域； 弟2金屬層與由弟1金屬屬構成之前述源極電極 • 以及汲極電極連接，且設置於前述動作區域外的前述絕 緣膜上；以及 设置於前述基板上，且與前述動作區域直流連接之 癱第3金屬層及/或與前述動作區域直流連接之其他雜質 區域；並且 在鈿述絕緣膜上之與第2金屬層相鄰之前述第3金 屬層間，及/或與前述絕緣膜上之與第2金屬層相鄰之 剷述任一雜質區域間的前述基板表面，設有配置至少一 部分之浮動電位之導電區域。 7·如申請專利範圍第6項之半導體裝置，其中，前述絕緣 膜上之第2金屬層以及前述第3金屬層之至少一者係為 連接於前述動作區域之配線。 316954修正版 37 .1287825 第94110803號專利申請案 (96年4月26日） ..如申請士利範圍第6項之半導體裝置，其中，前述絕緣 膜上之第2金屬層係配線或前述任一之焊墊。 -9·如申請專利範圍第6項之半導體裝置，其中，前述第3 金屬層係設置於前述絕緣膜上。 1〇.^申請專利範圍第6項之半導體裂置，其中，前述第3 ' 孟屬層係前述閘極電極或連接於該閘極電極之配線。 U.如=請專利範圍第6項之半導體裝置，其中，前述m _ 係高電子遷移率電晶體（HEMT)。 12·如申請專利範圍第6項之半導體裝置，其中， 曰前述其他雜質區域係設置於前述焊墊或連接於該 焊墊之配線周邊之雜質區域，或前述連接手段之一部 分。 ^申明專利範圍第i項或第6項之半導體裝置，其中， =述子動電位之導電區域的周圍係半絕、緣基板之一部 为或絕緣化區域。 •-申：專利範圍第1項或第6項之半導體裝置，其中， =前述浮動電位之導電區域，抑制從前述絕緣膜上之 金屬層延伸至前述基板之空乏層之擴展。 5·如申請專利範圍第丨g $笛 " 古 今W靶阗弟1項或弟6項之半導體裝置，其中， ^員類比信號係在前述絕緣膜上之第2金屬層進行傳 316954修正版 38
TW94110803A 2004-06-14 2005-04-06 Semiconductor device TWI287825B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175699A JP2005353991A (ja) 2004-06-14 2004-06-14 半導体装置

Publications (2)

Publication Number Publication Date
TW200540959A TW200540959A (en) 2005-12-16
TWI287825B true TWI287825B (en) 2007-10-01

Family

ID=35504680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94110803A TWI287825B (en) 2004-06-14 2005-04-06 Semiconductor device

Country Status (5)

Country Link
US (1) US7199407B2 (zh)
JP (1) JP2005353991A (zh)
KR (1) KR100742067B1 (zh)
CN (1) CN100527418C (zh)
TW (1) TWI287825B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
KR100685359B1 (ko) 2002-09-09 2007-02-22 산요덴키가부시키가이샤 보호 소자
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP2005353992A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
US9627883B2 (en) 2011-04-13 2017-04-18 Qorvo Us, Inc. Multiple port RF switch ESD protection using single protection structure
US9728532B2 (en) * 2011-04-13 2017-08-08 Qorvo Us, Inc. Clamp based ESD protection circuits

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
JP3417013B2 (ja) * 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP3393441B2 (ja) 1995-12-22 2003-04-07 ソニー株式会社 通信端末装置
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
JP4416288B2 (ja) * 2000-07-27 2010-02-17 三菱電機株式会社 逆導通サイリスタ
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP3712111B2 (ja) * 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
JP2002368194A (ja) 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US20030025154A1 (en) * 2001-08-02 2003-02-06 Haynie Sheldon D. LDMOS high voltage structure compatible with VLSI CMOS processes
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP2004134589A (ja) 2002-10-10 2004-04-30 Sanyo Electric Co Ltd 半導体装置
JP4128091B2 (ja) 2003-02-20 2008-07-30 三洋電機株式会社 スイッチ回路装置
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]

Also Published As

Publication number Publication date
JP2005353991A (ja) 2005-12-22
CN1716605A (zh) 2006-01-04
CN100527418C (zh) 2009-08-12
KR100742067B1 (ko) 2007-07-23
US20050285143A1 (en) 2005-12-29
KR20060049553A (ko) 2006-05-19
TW200540959A (en) 2005-12-16
US7199407B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
TWI287825B (en) Semiconductor device
US8569843B2 (en) Semiconductor device
CN100463228C (zh) 化合物半导体装置及其制造方法
US10446687B2 (en) Integrated circuit connection arrangement for minimizing crosstalk
KR20060110357A (ko) 집적 ⅲ-질화물 파워 디바이스
TW201409610A (zh) 於共同基板上之功率裝置整合
JP2006310512A (ja) 化合物半導体スイッチ回路装置
JP2001326501A (ja) 化合物半導体スイッチ回路装置
US7193255B2 (en) Semiconductor device with floating conducting region placed between device elements
US6853072B2 (en) Semiconductor switching circuit device and manufacturing method thereof
JP4939750B2 (ja) 化合物半導体スイッチ回路装置
US20240021604A1 (en) Monolithic component comprising a gallium nitride power transistor
US7339210B2 (en) Compound semiconductor switching circuit device
JP4535668B2 (ja) 半導体装置
US6891267B2 (en) Semiconductor switching circuit device
TWI222191B (en) Semiconductor switch circuit device and manufacturing method therefor
JP2007281551A (ja) 化合物半導体スイッチ回路装置
JP3702189B2 (ja) 化合物半導体スイッチ回路装置
US6903426B2 (en) Semiconductor switching device
JP2001326334A (ja) 化合物半導体スイッチ回路装置
JP2001326333A (ja) 化合物半導体スイッチ回路装置
JP2007048900A (ja) 化合物半導体装置
JP2004134434A (ja) スイッチ回路装置および化合物半導体装置の製造方法
JP2007048899A (ja) スイッチ回路装置
JP2002231897A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees