TWI284386B - Method for programming charge store memory cell and integrated circuit - Google Patents

Method for programming charge store memory cell and integrated circuit Download PDF

Info

Publication number
TWI284386B
TWI284386B TW094119598A TW94119598A TWI284386B TW I284386 B TWI284386 B TW I284386B TW 094119598 A TW094119598 A TW 094119598A TW 94119598 A TW94119598 A TW 94119598A TW I284386 B TWI284386 B TW I284386B
Authority
TW
Taiwan
Prior art keywords
voltage
memory cell
pulse
applying
stylized
Prior art date
Application number
TW094119598A
Other languages
English (en)
Other versions
TW200616148A (en
Inventor
Chao-I Wu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200616148A publication Critical patent/TW200616148A/zh
Application granted granted Critical
Publication of TWI284386B publication Critical patent/TWI284386B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

1284386
.............〇^_ 2 1 〇 — 月/J曰修(更)正替換頁 13648twfl.d〇c/〇〇6 九、發明說明： ^ 一 【發明所屬之技術領域】 本發明是有關於一種可電性程式化以及可擦除式非 易失性記憶體，且特別是有關於一種電荷捕捉記憶體的程 式化彳呆作方法。 【先前技術】 基於電荷儲存結構(charge storage structure)的電可程 式化可擦除非易失性記憶體技術被稱為EEPROM和快閃 記憶體(flash memory)，用於各種現代應用。有多種記憶胞 (memory cell)結構被用於EEPR〇M和快閃記憶體。隨著積 體電路尺寸的不斷縮小，人們對基於電荷捕捉介電層 (charge trapping dielectric layer)的記憶胞結構越來越感興 趣’因為其製造製程的可測量性（scalability)和簡單性 (simplicity)。例如，已知的基於電荷捕捉介電層的記憶胞 結構的產業名稱包括氮化物唯讀記憶、s〇N〇s和 PHINES。這些記憶胞結構通過將電荷捕捉在電荷捕捉介電 層（如胃氮化矽）中儲存資料。負電荷被捕捉後，記憶胞的啟 始電壓(threshold voltage)就會上升。通過除去電荷捕捉層 中的負電荷降低記憶胞的啟始電壓。 許多現有技術的器件中使用的基本技術之一是將電 荷注入電荷儲存單元，這種技術被稱為熱電子注入作的 electron injection)。熱電子注入是在記憶胞的控制閘極 (control gate)上施加而電壓、在汲極(办心)上施加高電壓、 並在源極(source)接地或施加低電壓。這種偏壓配置導致電 5 1284386 > 13648twfl.doc/006 96-3-19 流流入通道層(ehannd)，並且由於高控·極電_ 電場使熱電子由通道注入電荷儲存單元。利用熱電子注入 技術，式化的SONOS類型單元在本說明書中被稱為氮化 物唯讀記憶單元。 用於熱電子注入的偏壓方法存在許多種變化。這些變 化產生的-個主要問題是在於在一個大的陣列中記憶胞在 程式化操作中的表現並不一致所引起的。因此，對於某一 給定的程式化脈衝，注入單一器件上的陣列中記憶胞的電 荷儲存單元中的電荷量的分佈很寬。經過程式化脈衝後的 寬分佈的電荷使記憶胞啟始電壓的預測變得困難。相應 地’產生了試圖算出電荷分佈的演算法，典型的作法是在 施加私式化脈衝後執行一校驗操作，測試記憶胞在脈衝後 的啟始如果在第一脈衝後啟始未達到目標啟始，那麼就 重試程式化，之後再進行—次校輯作，如此類推。m〇〇m 等人在2002年5月28日授權的美國專利6,32〇,786 ‘‘ PR〇GRAMMING 0F NONVOLATILE MEMORY CELLS”和Parker在2〇〇1年4月17日授權的美國專利 6,219,276 "MULTILEVEL CELL ΡΚΟΟΚΑΜΜΙΝΟ^ ttf 論了這一問題。 〃某些傳統的程式化方法是基於施加恒定汲極電壓的 演算法、在程式化操作期間步進沒極電壓的演算法，以及 在程式化操作期間步進開極電壓的演算法。然而，這些用 於氮化物唯讀記憶的演算法不會在許多次脈衝後導致啟始 收斂同％要求進行校驗操作以便確定操作的結束。 驗知作非；娜 路。在浮置閘極恤^ Λ化决#法和支後電 以自㈣ 中’儘管—錄式化演管生i _旦疋能夠提高程式化速度和精確度。 σ 式化=====儲存記憶胞提供一種程 -個目標啟“的=化:=提:-種自收斂在多於 記憶胞進行多位讀存。1樣歧夠在一單個
1284386 , 13648twfl.doc/〇〇6 【發明内容】 方法本每個記㈣的多位元自收斂程式化 ♦符健;存讀胞具有在—錄底⑽源極和沒極、 二：，?σ—控制閘極。在一個實施例中，該方法包 料信，、存於記憶胞巾的多於兩個的㈣值巾確定一個資 " 並向该控制閘極施加一個對應該確定資料值的一組 =閘極電壓中的—_極電壓。程式化參數受到控制以 以Ϊ立―個由該選定的閘極電壓確定的自收斂啟始狀態。 =種方式，啟始電壓向一個對應該記憶胞確定資料值的 啟!!收斂。在各個實施例中，減少或消除了程式校驗 呆’攸而減少了程式操作所需要的總體時間，並提高了 兀件的性能。 該方法的實施方式包括： «待存儲於記憶胞的兩個以上資料值中確定一個資 料值； 在一程式操作中向控制閘極施加相對於一參考電壓 1284386 13648twfl.doc/006 96-3-19 向第一端子施加-相對於該參椒_ 極電堡、並向第二端子施加相對 /可电座的源 壓’從而向電荷儲存單元進行熱電電 移，為記憶胞建立一啟始電壓.和 引杳電何轉 對應確在定程;=定 ，"壓啟始收斂到對應該:定 在本發明的又一實施例中，在程 2儲兩個或超過兩個資料值的過程包括施加二連;己 脈衝南度的汲極電麗脈衝到記憶胞 ^串”有 =串包f，，的所述部分期二 ，（在弟-組脈衝之間不進行校驗操作） 你 第二部分期間施加的第二組脈衝、並包 ：：二、 至少兩個連續脈衝之間施加的校驗脈衝。—、、且脈衝中 發明=;記==型單元的技術中，在本 (讀。&4每—侧儲存多電位資料 列，3:置還電路記憶體，其包括記憶體陣 接到記憶體陣列，並適於分=力：4 極和錄的電壓提供電路。 原 電壓提供電路。如上所述，程式控制器適 1284386 ^ 13648twfl.doc/0〇6 96-3-19 操作 本發明適用於採賴電子注人程式化的電荷儲 =包，=氮化物唯讀記憶單元，在氣化物唯讀記憶單^ 2被捕捉到由氮切或其他材料構成的電荷捕捉層 包括洋置閘極快閃記憶體胞，在其中電荷被捕捉於多晶石夕 形成的導電性浮置閘極中。 夕日日矽
本發明的實現與現有技術相比要求更少的程式脈衝 和更短的程式化咖。射以由啟始的自收斂避免過多程 式^匕((^1^(^311111^1^)。根據本發明的實現，自收斂啟始 ，壓的電位可以被很好地控制，實現電荷儲存記憶胞中的 =儲存狀恶。根據本發明的實施例，可以通過設定閘極電 壓為對應待儲存資料值的電位而選擇目標啟始，同時減少 校驗操作所使用的時間。 本發明的其他特點和優點在以下詳細說明、附圖和權 利要求中可以看出。
為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 以下結合附圖M0及較佳實施例，對依據本發明提出 的（名稱）其具體實施例詳細說明如後。 圖1是適用於本發明實施例的氮化物唯讀記憶記憶胞 的簡化示意圖。該記憶胞在半導體基底100上實現。該記 憶胞包括分別由擴散區形成、被基底100中的一個通道隔 9 1284386 . 96-3-19 、 13648twfi.d0c/〇〇6 開的源極101和汲極102。控制閘極103覆蓋在該通道之 上。電荷儲存單元如電荷捕捉層104,被電荷捕捉層104 和控制閘極103之間的絕緣層1〇6如二氧化矽或氮氧化矽 隔離’其還被電荷捕捉層104和通道層之間的絕緣層如由 二氧化矽或氮氧化矽構成的介電層1〇5隔離。電荷捕捉層 104由典型的氮化物唯讀記憶單元中的氮化矽或氮氧化矽 構成。在其他實施例中，可以使用其他的電荷捕捉材料如 參 A1203、HfOX、ZrOX或其他金屬氧化物形成記憶胞。當 單元為熱電子程式化而被偏壓時，由電子“e，，符號代表的 電何被捕捉於氣化物層中。 通道為了用熱電子注入對記憶胞程式化，積體電路上 的控制電路向源極101施加源極電壓vs(如地電勢）、向汲 極102施加汲極電壓VD(一連串遞增或恒定電壓的脈衝）、 向控制閘極103施加閘極電壓VG(本例中是以對應多位元 記憶胞兩個以上資料值中的一個資料值的自收斂啟始電壓 所對應設置的恒定電壓值）、並向基底1〇〇施加基底電壓 譬 VB。該偏壓配置引發熱電子注入，該熱電子注入是由通道 中的電流流動導致的，該通道借助汲極附近的閘極介電質 105提供待注入的熱電子，並且其又收斂到一個啟始，下 面將詳細說明。 圖2疋包括一個使用具有由狀態機(对对。machine)實 現的自收斂程式操作的氮化物唯讀記憶胞實現的記憶體陣 列200。其他實施例使用具有電荷儲存單元而非典型氮化 物唯讀記憶單元中使用的氮化石夕電荷捕捉層的記憶胞，如 1284386 、 13 648twfl .doc/006 、 96-3-19 " 典型的快閃記憶胞中使用的導電性浮置閘極(COnductive ‘ floating Sate)和氮化物以外的材料構成的電荷捕捉層。行解 碼器201，對應線205上的位址，被耦接到多個在記憶體 陣列200中按行排列的字線202中。列解碼器203，對廡 線205上的位址，被耦接到多個在記憶體陣列2〇〇中按列 排列的位線204。線205上的位址送給列解碼器2〇3和行 解碼器201。方步驟206中提供有讀出放大器（3如此 φ amplifler)，並通過資料匯流排207耦接到列解碼器2〇3。 通過資料輸入線(data-in line)211由積體電路上的輸入/輸 出埠向資料登錄結構(圖中未示)提供資料。通過資料輸= 線(data-out line)212由步驟206中的讀出放大器向積體電 路上的輸入/輸出埠提供資料。 、 在某些實施例中，在晶片中包括有控制陣列中記 憶胞的讀、程式化和擦除的資源。根據本發明的實施例°， 實現-個自收餘式操作。這些資源包括步驟施代表的 讀/擦除/程式化供電電壓源和狀態機209,它_接到陣列 200、解碼器2(Π、203和積體電路上的其他電路，來 備的操作。 供電電壓源208在不同實施例中利用業界熟知的電荷 果、調壓器、分壓器等實現，用於供應讀、擦除和程式化 操作中使用的包括負電壓在内的各種電壓電位。 狀態機209支援讀、擦除和程式化操作。狀態機· 能夠利用業界熟知的專用邏輯電路實現。在另一實施例 中，控制器包括通用處理器，可以在同一積體電路實現， 11 1284386 s 13648twfl .doc/006 96-3-19 ' 該處理器執行一個電腦程式，控制設備的操作。在又一實 • 施例中，利用專用邏輯電路和通用處理器的組合實現狀$ 機。本發明的程式化操作在一些實施例中是自收斂的，^ 面結合圖3-1〇詳細說明。 圖3是本發明一實施例中用於為圖丨的氮化物唯讀記 早元進彳于程式化操作所施加的閘極和汲極電壓的示音 圖。程式化操作的設計是通過向電荷捕捉層1〇4注入電g φ 在記憶胞中建立目標啟始電壓。該程式化操作包括向選定 的記憶胞的源極施加源極電壓vs如地電勢或其他參考電 勢；向選定的記憶胞的汲極施加汲極電壓VD，如跡線 所示，向選疋的記憶胞的控制閘極施加一個對應待存入該 記憶胞的資料值的預定閘極電壓中選定的閘極電壓VG， 如跡線302_304所示；並施加基底偏壓VB如地電勢或其 他參考電勢。由圖3可以看出，程式化操作包括施加一連 串具有脈衝高度的沒極脈衝，例如，汲極脈衝在操作期間 基本上恒定在大約5伏特。閘極電壓VG基本上恒定保持 _ 在選定電位上，其與目標啟始電壓關聯。如圖所示，跡線 302上大約8伏的閘極電壓與資料值<1〇>對應，且目標啟 始大約2.5伏特。跡線303上大約1〇伏的閘極電壓與資料 值<οι>對應，並且目標啟始大約為31伏特。跡線3〇4上 大約12伏的閘極電壓與資料值<〇〇>對應，並且目標啟始 大約為3.7伏特。資料據值<11；>由被擦除的最低啟始狀態 表不，是利用熱空穴注入或其他加入正電荷或從電荷捕捉 結構除去負電荷的製程實現的。在圖3所示的特定例子 12 96-3-19
1284386 13648twfl.doc/006 中，汲極電壓VD是以一連串恒定脈衝高度大約為5伏特 歷時大約為1·0微秒的大約10個脈衝施加的。當然還可以 使用適合某一貝施例的其他脈衝寬度和脈衝高度。 脈衝之間的間隔可以採用零電壓的間斷。在本發明的 自收斂程式化演算法中，不執行校驗操作，脈衝的數量（或 程式化時間量)被預定為憑經驗確定的計數，從而可靠地在 整個陣列建立目標啟始電壓。如下述的實驗結果表明，可 以在相對少量的時間内實現自收斂，這樣本發明的各實施 例中可需要10微秒左右程式化時間（大約10個脈衝）。 圖4疋圖3所説明的程式化演算法的啟始電壓對程式 化時間圖形。VD恒定、VG在電位3〇2接近8伏特演算法 的反向碩出啟始看作是收斂到電位4〇〇所示的目標啟始。 VD恒定、VG在電位303接近1〇伏特演算法的反向讀出 啟始看作是收斂到電位401所示的目標啟始。VD恒定、 VG在跡線3〇4接近12伏特演算法的反向讀出啟始看作是 收斂到電位402所示的目標啟始。VD恒定、VG在電位接 近Η伏特演算法（圖3中未示）的反向讀出啟始看作是收 斂到電位403所示的目標啟始。 。圖5所示為圖1所示的根據本發明的一個實施例每個 早j存3位元資料’並步進汲極電壓的氮化物唯讀 錢早兀程式雜作所施加的閘極和汲極電壓。該程式化 ^作被設計為通過將電荷注人電荷捕捉層⑽在記憶胞中 目標啟始電壓。該程式化操作包括：向選定的記憶胞 的源極施加源極電壓VS，如地電勢或其他參考電勢；向選 13 1284386 96-3-19 , 13648twfl .doc/006 定的記憶胞的汲極施加汲極電壓VD，如跡線5〇i所示· 向選定的記憶胞的閘極施加控制閘極電壓VG，該電壓是 由對應待存儲於該單元的資料值的預定閘極電壓中選定的 一個電壓，如跡線502-508所示；並施加基底偏壓VB，如 地電壓或其他參考電壓。由圖5可以看出，程式化操作包 括施加-連串具有脈衝高度的没極脈衝，在操作期間，例 如，脈衝高度由大約7伏特增加到大約9伏特。閑極電壓 W基本上在-個選定電位保持恒定，其與目標啟 相互關聯。 圖6所不為圖5的程式演算法的啟始電壓對程 間的關係圖。如圖所示，大約為6伏特的閘 〇 值<11〇>，且目標啟始電位_大約為14伏= 大約為8伏特的閘極電壓跡線5〇3對應資料值<1〇卜，、 目標啟始電位謝大約為2.2伏特。大約為1〇 對值<1G()>，且目標啟始電位‘大 料值<011>寺。大約為12伏特的閘極電壓跡線505對應資 枓值011>，且目標啟始電位6〇3大約 、 14伏特的閘極電壓跡線5〇6對應資料值<〇1〇>，且尸啟 始電位604大约為4 S你Μ & 且目仏啟 :。大約為18伏特的 <_> ’且目標啟始電位_大約為6 =貝枓值 2〇伏特的閘極電壓的結果也有㉙ ^ & σ大約為 6〇7 ^ ^ 8·0 貝值<111〉由破擦除的、 14
1284386 13648twfl.doc/006 96-3-19 最低的啟始狀態代表，提供與3位元資料的8 ==?位。在圖3中所示的實例中，汲極電= 、，、、〇個約為I.0微秒長的脈衝施加，每一步捭 ;，，度，由大約7伏特增加到大約9:特一 =可以使用其他的適合於特定實施例的脈衝寬度二;
在圖3和圖5赫的實施财，在料輯之間沒有 私式技驗㈣。而是施加了預定數量的輯，並且 的自收斂性質，該演算法在施加該狀數量的脈 ==脈衝串結尾處增加一個校驗步驟，確保該 在另-種演算法中，如圖3和圖5所示可以在自收 斂脈衝組完成之後施加程式操作的第二部分。該第二部分 包括為了提供對記憶胞變化更好的控制而施加X的^驗^
驟:圖7中示出了沒有校驗操作的第—部分和有校驗操作 的第二部分的猶實例。圖7的程式化操 的第一部分頂，其包括：向選定的記憶胞的源極施= 極電壓VS’如地電勢或其他參考電勢；向選定的記憶胞的 汲極施加汲極電壓VD，如跡線7〇1所示；向選定的記憶 胞的閘極施加控制閘極電壓VG，該電壓是由對鹿待儲^ 於該單元的資料值的預定閘極電壓中選定的一個^壓，如 跡線702所示；並施加基底偏壓VB，如地電壓或其他參 考電壓。由圖7可以看出，程式化操作的第—部分71〇包 括施加一連串具有脈衝高度的汲極脈衝，例如，該脈衝高 15 1284386 ， 13648twfl.doc/006 96-3-19 上維在5伏特。閘極電壓基本上 7U相互位’讀目標啟始電位在第—目標電位 /丄二相互關聯，弟一目輕雷/ 槪吟^ ^ ^ 铩電位712略微小於目的程式校驗 欠始。在耘式插作的第二部分7 與目的程式校驗電位對應的塗鬧才紘被叹置為 操作，然後與下一個；匕目^電位士713 ’支援校驗 7H。然後間極電壓被設為^施=極脈衝 衝爪與下-個汲極電壓脈衝5 ’並且閉極電壓脈 ^ 电洤脈衡问時施加。重複該過程，直 到杈驗成功或達到最大重試次數後結束。 路私^所不為圖7中所說明的程式演算法的兩個部分中 啟始電壓對程式化時間的關係。在第一部分7 ， 啟始(read thre姻)收斂到對應待存儲資料值的第^ 式操作的第二部分中，讀出啟始增加到最 f(快。因為只需要對啟始作__， 且包括，驗操作’可以改善整個陣列的啟 速結束，包括但不限於7:::==^ 恒^間極電屢與步進沒極電愿、步進閉極電愿與恒定二極 電屡’以及雜㈣步進與汲極麵步進軸合。/ ° 圖9和圖10是實現上述技術的基本程式操^ 中，整個過程從儲存—特定資料值到—選定雜胞的J7 指令開始(步驟_)。該選定單元_極麵對應該特定 1 16 1284386 13648twfl .doc/006 96-3-19 料值被設定為某1壓電位(步驟 ，90制^否相預定的脈衝 ϋ 沒有達到脈衝計數，那麼演算法_步^2 麼程式化脈衝串完成。在本例 衝汁數，那 後執行細祕_ 衝^成 r 9〇5u；r^tr^t： =操作失敗(錄9G6)。程式操作失敗後可^ 脈衝串’或可以指示真實失敗，這取決於特定的實 H是圖7的程式操作。在圖1〇中，整個過程從儲 =特疋資料值到一選定記憶胞的程式指令開始(步驟 )口選疋早兀的閘極啟始對應該特定資料值被設定為 驟911)。然後，執行如圖7所示的自收敛 座|1 :-、的第一部分’包括施加—程式脈衝(步驟912)， 、Ί疋是否達到預定的脈衝計數（步驟9〇3)。如果在步驟 913 ’沒有達到脈衝計數，那麼演算法返回到步驟912施加 二個脈衝，如果在步驟913，達到了脈衝計數，那麼程 ^呆作的第-部分的-組脈衝在沒有校驗的情況下完成。 接考，在本例中’執行校驗操作(步驟914)。如果該單元成 功通=校驗，那麼程式操作完成(步驟915)。如果在步驟 914，沒有成功通過校驗’那麼施加程式操作第二部分的程 式脈衝(步驟916)。接著，判定在步驟917是否已經施加了 17 1284386 13648twfl.doc/006 96-3-19 重試脈衝，最大數。如果否，那麼演算法返回到步驟914 執行校驗操作。如果在步驟917已經達到了最大計數， 麼指示真正失敗(步驟918) 如本文所述，可以通過控制固定閘極電壓下的程 參數，到自飽和讀出啟始ντ，實現程式化速度和可I 的提同’ &些程式化參數包括祕電壓、源極電壓 寬度和程式化咖。閑極電壓是根麟儲存的資料值 的，從而為多電位單元應用定義多飽和啟始狀態。在」4b 實施例中’奴南於飽和祕狀態陳校驗電位，從而 在私式化序射不需要校驗操作。還有，可以採 個步驟的自飽和程式化操作’包括沒有校驗的第—部分和 有校驗的第二部分。根據㈣步縣作，在料序列:、、Γ 有校驗的第—部分，達到小於對應目標資料值的程式化= ==的目標啟始狀態。在第二部分，施加的程式脈衝= 驗步驟’減少了啟始電壓，從而改善了陣列中啟始 對於氮化物唯讀記憶、氮化物唯讀記憶型和浮置 體’自飽和讀出啟始是預定的、固定㈣極電壓， =者其他程式化參數。啟始電位多電位操作的啟始電位 °的電壓邊際(voltage margin)可以通過調節閑極電壓栌 ，。在程式化操作中程式校驗時間可以被除去或減少，^ 鬲了器件的性能。還有提供了兩步驟程式化方法， 牛 行中沒有校驗，第二步驟的執行中有校驗，減少 私式校驗所要求的時間’同時能夠進行啟始電齡佈的精 18 96-3-19
1284386 13648twfl.doc/006 確控制。 本發明提供一種氮化物唯讀記憶程式化的高速、自收 敛演算法和相關的基於電荷儲存結構的非易失記憶體。該 演算法也可以用於浮置閘極快閃記憶體。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明’任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1繪不為習知冷陰極平面燈之剖面圖。圖丨是根據 本發明一實施例的帶有程式化脈衝電壓的氮化物唯讀記憶
記憶胞的簡化示意圖。 U 、、〜圖2疋根據本發明一實施例的基於具有自收敛程式化 =鼻法的氮化物唯讀記憶記憶胞的積體電路存儲設備的簡 -圖3是根據本發明一實施例在程式化操作中向每 儿具有兩位元施加電壓的示意圖。 圖4是顯不圖3的程式化操作結果的啟 化時間的關係圖。 ^ -圖5是根據本發明-實施例在程式化操 %具有三位元施加電壓的示意圖。 』节似早 化時=Γ的程式化操作結果的啟始電壓對程式 圖7是根據本發明-實施例在程式化操作中施加的 電 19 1284386 13648twfl.doc/006 96-3-19 壓，包括沒有校驗操作的第一部分和有校驗操作的第二部 分。 圖8是顯示圖7的程式化操作結果的程式化演算法對 程式化時間的關係圖。 圖9是本發明實施例的程式化演算法的簡化流程圖。 圖10是本發明實施例的程式化演算法的簡化流程 圖，操作的第一自收斂部分之後是程式化和校驗脈衝。 【主要單元符號說明】 無 20

Claims (1)

1284386 . ' 13648twfl.doc/006 96-3-19 十、申請專利範圃·· 胞呈存記憶胞進行程式化的方法，該記憶 電;ί極和没極的第-和第二端子、-個 程式化括個控制問極’該對電荷儲存記憶胞進行 μ讀讎移至 操作包括： 為圯胞建立一啟始電壓，該程式化 一、· ί ίί化操▲作期間向該記憶胞的第二端子施加 脈衝1^度的祕電壓脈衝，該枝極電壓 所述程式化操作的該部分中施加的第一組 之間沒有校驗操作，以及在所述程式化 刼作的一弟二部分中施加第二組脈衝，並包括在第二 組，:的至少兩個連續脈衝之間施加校驗脈衝；一 屬、向力加一 Γ'於一參考電_閘極電 屬：二 對於該參考電壓的源極電 壓；以ί 子施加一相對於該參考電屢的汲極電 上恒姆 :閘極電壓，在該部分中電壓啟:收斂」::: 確定資料值的目標啟始。 爾應5亥 2.如申請專利範，項所 行程式㈣方法，娜-部分㈣化操作 21 1284386 . - 13648twfl.doc/〇〇6 96-3-19 會自行收斂。 邱加#作包括在所述程式化摔作的第- 並在該串沒極電®脈衝的 衝之間，增加该汲極電壓的脈衝高度。 、 行程=專項所述之對電荷館存記憶胞進 壓。 包括在操作期間將基底麵接到該參考電 衍4=專/Τ第1項所述之對電荷嫩 性的電荷捕捉層。 匕祜非導電 行二ttt利範圍第1項所述之對電荷儲存記憶胞進 法，該記憶胞中的電荷儲存單元包括導電性 行第1項所述之對電荷儲存記憶胞進 胞包括—個氮化物唯讀記憶胞。 行Γ第1項所述之對電荷儲存記憶胞進 仃私式化的方法，魏憶胞包括„快閃記憶胞。 9· 一種積體電路，包括： -個記憶體陣列，包括用以選擇程式化記憶胞 該記憶胞具有在基底中的作為源極和祕的第一和 弟二端子、-電荷儲存單元、和—控制閘極，其中該記憶 胞適於存儲兩個以上的資料值； 22 1284386 13648twfl .doc/006 96-3-19 :個祕到該記憶體陣列的電源電壓電路 制閘極、第一和第二端子分別施加閘極 電反、源極笔壓和汲極電壓；以及 -個祕龍解碼電路和該電㈣ ，器2適於引發因為熱電子注入使電荷轉移至電i儲 記憶胞中建立—啟始電壓，該程式化操
、在程式化操作__記憶胞㈣二端子施加 連串具有脈衝1¾度的汲極電壓脈衝，該枝極電壓 脈衝包括在所述程式化操作的所述部分中施加的第一 組脈衝，脈衝之間沒有校驗操作，以及在所述程式化 操作的-第二部分施加第二組脈衝，並包括在第二板 脈衝中至少兩個連續脈衝之間施加校驗脈衝； 向控制閘極施加-相對於—參考電壓的閑極電 壓、向第一端子施加一相對於該參考電壓的源極電
壓、並向第二端子施加-相對於該參考電壓的 壓； 在程式化操作的一個部分中保持閘極電壓基本 上恒定在-預定閘極電壓組中對應該確定資料值的一 個閘極電壓，在該部分中電壓啟始收斂到一個對朗 確定資料值的目標啟始。 "Λ 10·如申請專利範圍第9項所述之積體電路，其中的施 ^操作包括在所述程式化操作的第—部分中，向記憶胞的 弟-端子施加-連φ具有脈衝高度的汲極電壓脈衝，並在 23 1284386 . 13648twfl.doc/006 96-3-19 =串汲極電壓_岐少_連續 壓的脈衝高度。 曰刀次位电 專利範圍第9項所叙频電路，包括在所 扯式化㈣的第-部分中保制極麵為-定值。 1。2.如中請專利範圍第9項所述之積體電路，其中的基 底在麵作期間被耦接到該參考電壓。 Μ 如中睛專利範圍第9項所述之積體電路，其中該記 思匕的電荷儲存單元包括非導電性的電荷捕捉層。 ㈣t·如中睛專利範圍第9項所述之積體電路，其中該記 思L中的電荷儲存單元包括導電的浮置閘極。 •如申明專利範圍第9項所述之積體電路，其中該記 fe胞包括一氮化物唯讀記憶胞。 •如申明專利範圍第9項所述之積體電路，其中該記 fe月l包括一快閃記憶胞。 24
TW094119598A 2004-06-17 2005-06-14 Method for programming charge store memory cell and integrated circuit TWI284386B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58051804P 2004-06-17 2004-06-17
US11/133,990 US7190614B2 (en) 2004-06-17 2005-05-20 Operation scheme for programming charge trapping non-volatile memory

Publications (2)

Publication Number Publication Date
TW200616148A TW200616148A (en) 2006-05-16
TWI284386B true TWI284386B (en) 2007-07-21

Family

ID=36751522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094119598A TWI284386B (en) 2004-06-17 2005-06-14 Method for programming charge store memory cell and integrated circuit

Country Status (3)

Country Link
US (1) US7190614B2 (zh)
CN (1) CN100477008C (zh)
TW (1) TWI284386B (zh)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151692B2 (en) * 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US8264028B2 (en) * 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7642585B2 (en) * 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US20060198189A1 (en) * 2005-01-03 2006-09-07 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7315474B2 (en) * 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7161831B2 (en) * 2005-06-10 2007-01-09 Macronix International Co., Ltd. Leaf plot analysis technique for multiple-side operated devices
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7372732B2 (en) * 2005-11-23 2008-05-13 Macronix International Co., Ltd. Pulse width converged method to control voltage threshold (Vt) distribution of a memory cell
US7242622B2 (en) * 2005-12-06 2007-07-10 Macronix International Co., Ltd. Methods to resolve hard-to-erase condition in charge trapping non-volatile memory
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US7948799B2 (en) 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
US7414889B2 (en) * 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
TWI300931B (en) * 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) * 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
US20080123435A1 (en) * 2006-07-10 2008-05-29 Macronix International Co., Ltd. Operation of Nonvolatile Memory Having Modified Channel Region Interface
US8060806B2 (en) * 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7772068B2 (en) 2006-08-30 2010-08-10 Macronix International Co., Ltd. Method of manufacturing non-volatile memory
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
WO2008053472A2 (en) * 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7851848B2 (en) 2006-11-01 2010-12-14 Macronix International Co., Ltd. Cylindrical channel charge trapping devices with effectively high coupling ratios
US8101989B2 (en) * 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7697316B2 (en) 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) * 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US7397705B1 (en) * 2007-02-01 2008-07-08 Macronix International Co., Ltd. Method for programming multi-level cell memory array
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7737488B2 (en) * 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase
US7838923B2 (en) * 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7848148B2 (en) * 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US7643349B2 (en) * 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US7916551B2 (en) * 2007-11-06 2011-03-29 Macronix International Co., Ltd. Method of programming cell in memory and memory apparatus utilizing the method
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8189397B2 (en) * 2008-01-08 2012-05-29 Spansion Israel Ltd Retention in NVM with top or bottom injection
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8068370B2 (en) * 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US7952928B2 (en) * 2008-05-27 2011-05-31 Sandisk Il Ltd. Increasing read throughput in non-volatile memory
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8081516B2 (en) * 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8644078B2 (en) 2009-03-24 2014-02-04 Rambus Inc. Pulse control for nonvolatile memory
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9324439B1 (en) * 2014-10-20 2016-04-26 Sandisk Technologies Inc. Weak erase after programming to improve data retention in charge-trapping memory
KR20160059174A (ko) * 2014-11-18 2016-05-26 에스케이하이닉스 주식회사 반도체 장치
US9633737B2 (en) 2014-11-18 2017-04-25 SK Hynix Inc. Semiconductor device
CN110556145A (zh) * 2018-06-01 2019-12-10 北京兆易创新科技股份有限公司 一种存储单元的编程方法、装置、电子设备及存储介质
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448517A (en) 1987-06-29 1995-09-05 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
US5270969A (en) 1987-06-29 1993-12-14 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with nand cell structure
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
USRE35838E (en) 1987-12-28 1998-07-07 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure
US5355464A (en) 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
US5602789A (en) 1991-03-12 1997-02-11 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile and multi-level memory systemn with write-verify controller
US5278439A (en) 1991-08-29 1994-01-11 Ma Yueh Y Self-aligned dual-bit split gate (DSG) flash EEPROM cell
US5428568A (en) 1991-10-30 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Electrically erasable and programmable non-volatile memory device and a method of operating the same
US5644533A (en) 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
DE69330434T2 (de) 1993-05-28 2002-05-02 Macronix Int Co Ltd Flash-eprom mit block-löschmarkierungen für überlöschschutz.
KR0167874B1 (ko) 1993-06-29 1999-01-15 사토 후미오 반도체 기억장치
US5509134A (en) 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JP3512833B2 (ja) 1993-09-17 2004-03-31 株式会社東芝 不揮発性半導体記憶装置
US5408115A (en) 1994-04-04 1995-04-18 Motorola Inc. Self-aligned, split-gate EEPROM device
US5387534A (en) 1994-05-05 1995-02-07 Micron Semiconductor, Inc. Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells
US5485422A (en) 1994-06-02 1996-01-16 Intel Corporation Drain bias multiplexing for multiple bit flash cell
US5483486A (en) 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5602775A (en) 1995-03-15 1997-02-11 National Semiconductor Corporation Flash EEPROM Memory system for low voltage operation and method
WO1997002605A1 (en) 1995-07-03 1997-01-23 Jeewika Chandanie Ranaweera Method of fabricating a fast programming flash e2prom cell
US5566120A (en) 1995-10-19 1996-10-15 Sun Microsystems, Inc. Apparatus and method for controlling transistor current leakage
US5745410A (en) 1995-11-17 1998-04-28 Macronix International Co., Ltd. Method and system for soft programming algorithm
JPH09162313A (ja) 1995-12-12 1997-06-20 Rohm Co Ltd 不揮発性半導体記憶装置およびその使用方法
JP3976839B2 (ja) 1996-07-09 2007-09-19 株式会社ルネサステクノロジ 不揮発性メモリシステムおよび不揮発性半導体メモリ
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP3895816B2 (ja) 1996-12-25 2007-03-22 株式会社東芝 不揮発性半導体記憶装置とその制御方法、メモリカード、及び記憶システム
US6297096B1 (en) 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5966603A (en) 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP3558510B2 (ja) 1997-10-30 2004-08-25 シャープ株式会社 不揮発性半導体記憶装置
JPH11233653A (ja) 1998-02-13 1999-08-27 Sony Corp 不揮発性半導体記憶装置の消去方法
TW365686B (en) 1998-02-16 1999-08-01 Taiwan Semiconductor Mfg Co Ltd Method of manufacture of fabricating flash memory split-gate
US6587903B2 (en) 1998-02-27 2003-07-01 Micron Technology, Inc. Soft programming for recovery of overerasure
US6614070B1 (en) 1998-04-16 2003-09-02 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having a NAND cell structure
US6194272B1 (en) 1998-05-19 2001-02-27 Mosel Vitelic, Inc. Split gate flash cell with extremely small cell size
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6074917A (en) 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US6075727A (en) 1998-07-29 2000-06-13 Motorola, Inc Method and apparatus for writing an erasable non-volatile memory
TW451427B (en) 1999-02-19 2001-08-21 Mitsubishi Electric Corp Non-volatile semiconductor memory device and the driving method, operation method and manufacturing method of the same
US6496417B1 (en) 1999-06-08 2002-12-17 Macronix International Co., Ltd. Method and integrated circuit for bit line soft programming (BLISP)
US6172907B1 (en) 1999-10-22 2001-01-09 Cypress Semiconductor Corporation Silicon-oxide-nitride-oxide-semiconductor (SONOS) type memory cell and method for retaining data in the same
US6219276B1 (en) 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6363013B1 (en) 2000-08-29 2002-03-26 Macronix International Co., Ltd. Auto-stopped page soft-programming method with voltage limited component
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6556481B1 (en) 2001-02-21 2003-04-29 Aplus Flash Technology, Inc. 3-step write operation nonvolatile semiconductor one-transistor, nor-type flash EEPROM memory cell
US6538923B1 (en) 2001-02-26 2003-03-25 Advanced Micro Devices, Inc. Staircase program verify for multi-level cell flash memory designs
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6731544B2 (en) 2001-05-14 2004-05-04 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
KR20020092114A (ko) 2001-06-02 2002-12-11 김대만 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법
JP2002368144A (ja) 2001-06-13 2002-12-20 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6436768B1 (en) 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
US6720614B2 (en) 2001-08-07 2004-04-13 Macronix International Co., Ltd. Operation method for programming and erasing a data in a P-channel sonos memory cell
JP2003163292A (ja) 2001-08-13 2003-06-06 Halo Lsi Inc ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法
US6714457B1 (en) 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
TW503509B (en) 2001-10-29 2002-09-21 Macronix Int Co Ltd Manufacture method of substrate/oxide nitride/oxide/silicon device
US6512696B1 (en) 2001-11-13 2003-01-28 Macronix International Co., Ltd. Method of programming and erasing a SNNNS type non-volatile memory cell
US6657894B2 (en) 2002-03-29 2003-12-02 Macronix International Co., Ltd, Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells
US6690601B2 (en) 2002-03-29 2004-02-10 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US6614694B1 (en) 2002-04-02 2003-09-02 Macronix International Co., Ltd. Erase scheme for non-volatile memory
US6646924B1 (en) 2002-08-02 2003-11-11 Macronix International Co, Ltd. Non-volatile memory and operating method thereof
US6643185B1 (en) 2002-08-07 2003-11-04 Advanced Micro Devices, Inc. Method for repairing over-erasure of fast bits on floating gate memory devices
TWI305046B (zh) 2002-09-09 2009-01-01 Macronix Int Co Ltd
KR100615975B1 (ko) * 2002-09-24 2006-08-28 쌘디스크 코포레이션 비휘발성 메모리 및 그 감지 방법
US6552386B1 (en) 2002-09-30 2003-04-22 Silicon-Based Technology Corp. Scalable split-gate flash memory cell structure and its contactless flash memory arrays
JP2004152977A (ja) 2002-10-30 2004-05-27 Renesas Technology Corp 半導体記憶装置
US6836435B2 (en) 2002-12-13 2004-12-28 Freescale Semiconductor, Inc. Compaction scheme in NVM
US7233522B2 (en) 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US6912163B2 (en) 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
US6721204B1 (en) 2003-06-17 2004-04-13 Macronix International Co., Ltd. Memory erase method and device with optimal data retention for nonvolatile memory
US6979857B2 (en) 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
US6937511B2 (en) * 2004-01-27 2005-08-30 Macronix International Co., Ltd. Circuit and method for programming charge storage memory cells
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7187590B2 (en) * 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US6834012B1 (en) 2004-06-08 2004-12-21 Advanced Micro Devices, Inc. Memory device and methods of using negative gate stress to correct over-erased memory cells
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US20060044934A1 (en) * 2004-09-02 2006-03-02 Micron Technology, Inc. Cluster based non-volatile memory translation layer

Also Published As

Publication number Publication date
CN100477008C (zh) 2009-04-08
US20050281085A1 (en) 2005-12-22
CN1770326A (zh) 2006-05-10
US7190614B2 (en) 2007-03-13
TW200616148A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
TWI284386B (en) Method for programming charge store memory cell and integrated circuit
JP4869623B2 (ja) 電荷トラップ不揮発性メモリのための電荷均衡化を有する動作方式
US7151692B2 (en) Operation scheme for programming charge trapping non-volatile memory
US6937511B2 (en) Circuit and method for programming charge storage memory cells
TWI286754B (en) Algorithm dynamic reference programming
KR100675072B1 (ko) 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 데이터 유지 방법
TWI281161B (en) Method and system for self-convergent erase in charge trapping memory cells
JP5259918B2 (ja) 反転ビット線、電荷をトラップする不揮発性メモリ、およびその動作方法
TWI328882B (en) Methods to resolve hard-to-erase condition in charge trapping non-volatile memory
TWI313007B (en) Non-volatile semiconductor memory device and reference scheme for the same
TWI355662B (en) Reduction of leakage current and program disturbs
US7075831B2 (en) Method for erasing an NROM cell
JP2005527061A (ja) 予備消去ステップを用いてフラッシュメモリを消去する方法
US7272045B2 (en) Method for programming and erasing an NROM cell
JP2001307492A (ja) 不揮発性半導体メモリ装置の消去方法
JP2023532022A (ja) ランダムテレグラフノイズを呈するメモリセルのプログラム調整による、アナログ不揮発性メモリにおける読み出し電流の安定性を改善する方法
TW202119422A (zh) 藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法
TW200845369A (en) Methods of biasing a multi-level-cell memory
TWI321324B (en) Refresh scheme for dynamic page programming
TWI376790B (en) Two-bit non-volatile flash memory cells and methods of operating memory cells
TWI397073B (zh) 記憶胞的操作方法
JP2005184028A (ja) 不揮発性記憶素子
JPS63172471A (ja) 不揮発性メモリへの書き込み方法
US20220392543A1 (en) Method of improving read current stability in analog non-volatile memory by post-program tuning for memory cells exhibiting random telegraph noise
TWI361433B (en) Operating method of memory