TWI278042B - A semiconductor device and fabrication method thereof - Google Patents

A semiconductor device and fabrication method thereof Download PDF

Info

Publication number
TWI278042B
TWI278042B TW094147682A TW94147682A TWI278042B TW I278042 B TWI278042 B TW I278042B TW 094147682 A TW094147682 A TW 094147682A TW 94147682 A TW94147682 A TW 94147682A TW I278042 B TWI278042 B TW I278042B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
substrate
type
gate
Prior art date
Application number
TW094147682A
Other languages
English (en)
Other versions
TW200638487A (en
Inventor
Chien-Hao Chen
Chun-Feng Nieh
Karen Mai
Tze-Liang Lee
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37195524&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI278042(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200638487A publication Critical patent/TW200638487A/zh
Application granted granted Critical
Publication of TWI278042B publication Critical patent/TWI278042B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1278042 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種半導體元件 別是有鮮基叙半料元件===。，且特 【先前技術】 3電晶體，寸的微縮，為了控制短通道特性，垂直 接=度^向摻雜擴散的縮減已成為—主要的挑戰。一 和又it:要例如擊2)等p型摻雜物和銦之佈植，以中 ^極/練例如4或磷等N型摻雜物之侧 政，且甩以控制短通道效應。 ？'、 饮的ΪΓ，現行技術難以躲B/BF2在^的位置，以有 散之側向擴散，由於"㈣2具有高的擴 政=，因此其很容易在後續快速熱回火㈣id細福 佈植Γ「%町可_RT取加㈣料步射，從原來 域擴散出去，因此p型摻雜物之高的擴散能力係 減低:限制N型摻雜物從源極級極區域擴散出去的能力。 快速熱回火的溫度係為—種用以有效限制袋型和 、=佈植^的方法，而，其會影響源極/祕摻雜物的 活化，而導致驅動電流的減少。 另外，美國專利第漏號揭示—種限制p型或是 N型摻雜物擴散的方法，如第1圖所示，1電極μ形成 在-基底2上’N型摻雜物和P型摻雜物係導人閘電極16 及NMOS元件和PM0S元件淡摻雜源極/没極區 0503-A31591TWF/Wayne Lian 5 1278042 d〇Ped source/drain，以下可簡稱lDD)，其中箭號丨〇係代 表佈植步驟。在N型元件中，氮和氟係佈植入閘極6和淡 摻雜源極/汲極區8，在p型元件中，氮和碳係佈植入閘極 矛&摻雜源極/>及極區8，其中氮、碳和氟具有阻止各^ ，雜物擴散的功能，因此，可控制回火步驟中摻雜物之擴 散’而形成具有較高的雜質濃度和更為侷限剖面的淡換^ 源極/汲極區8 〇 少、 外、,，為了達到更佳的效果，亦必須侷限μ摻雜物 Κ政，杲國專利申請號第2〇〇4/〇1〇2〇13號揭示在 讀之深源極/跡區16侷限叙輪廓的方法，如第 :示’在基底20上形成閘極12之後，導入例如砷之“ 爹雜物以形成LDD區14，之後形成間隙^ u，且箭 植。後續，導入磷以形成深源極/汲極區Μ，且二 氣亦¥入相同之區域。另添加的碳或㈣ 士 其可能的原因是因為磷幾乎沒有被二掉有土； 在不過度增加短通道特性下，改進電晶_動電流。 之垂=产碳、氣和/或氣，以有效控制接面 效的侷限摻雜物侧向擴散人。 〃並不此有 【發明内容】 根據上述問題，本發明之一目的為 NM0S元件之短通道舰。 0503-A31591TWF/Wayne Lian 6 d 1278042 、、本發明提供一種半導體元件。一半導體美底 道區。一閘極介雷έ士播私妖L 、 土 ·* /、有 k 附電構於半導體基底之通道區上方。-閘極位於閘極介電結構上。一、 準於閘極之if H⑼ 4雜雜/錄时質上對 4雜源極/祕區包括N型掺雜物。 重#雜源極/汲極區位於 區包括N型拎祕*牛導體基底中，重摻雜源極/汲極 籬m 重摻雜源極/祕區和通道區之距 離班較4雜源極/沒極區和通道區之距離為遠。—p型袋型
/¼型區實質上沿著重掺雜源粉絲區之邊緣設置，而邊緣 ，位於-相近於通道區之—邊一擴散崎區位於半導體 基底中，且實質上對準於閘極之邊緣。 本，明提供一種半導體元件。一擴散阻滞區位於基底 中。一第一導電型態之源極/汲極區位於基底中，且實質上 包容於擴散阻滯區。一相對導電型態之袋型/環型區實質上 鄰近於源極/汲極區和基底間之接面，且袋型/環型區實質上 包容於擴散阻滯區。
本發明提供一種半導體元件。一源極/汲極區位於基底 中。一袋型（pocket)區實質上鄰近於源極/汲極區和基底間 之接面，袋型實質上包容於擴散阻滯區。 本發明提供一種半導體元件。一源極/汲極區位於基底 中。一環型(hallo)區實質上鄰近於源極/汲極區和基底間之 接面，環型區實質上包容於擴散阻滯區。 本發明麵:供一種半導體元件。一源極/汲極區位於基底 中’其中源極/汲極區實質上包容於一擴散阻滞區。 本發明提供一種半導體元件。一源極/汲極區位於基底 〇503-A31591TWF/Wayne Lian 7 1278042 中。一淡摻雜源極/汲極區位於基底中，且鄰近基底表面和 源極/汲極區，其中淡摻雜源極/汲極區實質上包容於一擴散 * 阻滯區。 ” '本發明提供一種半導體元件之製造方法。首先，提供 一基底，並形成一閘極於基底上。其後，形成一擴散阻滯 區於基底中，其中擴散阻滯區鄰近於閘極邊界。接著，形 成一 P型摻雜區於基底中，其中P型摻雜區實質上不超過 擴政阻颅區之範圍。後續，形成一淡摻雜源極/汲極區於基 >底中，其中淡摻雜源極/汲極區實質上不超過P型摻雜區之 範圍。 本發明提供一種半導體元件之製造方法。首先，提供 一基底，並形成一閘極於基底上。其後，以一第一傾斜角 度，進行一第一佈植製程，以形成一擴散阻滯區於基底中。 接著，以一第二傾斜角度，進行一第二佈植製程，以形成 一 P型摻雜區於基底中，其中第二傾斜角度小於第一傾斜 角度。後續，以閘極為罩幕，進行一實質上垂直之角度之 佈植’以形成一淡摻雜源極/汲極區於基底中。接下來，形 成一間隙壁於閘極侧壁，並以閘極和間隙壁為罩幕，佈植 形成一源極/汲極區於基底中。 本發明提供一種半導體元件之製造方法。首先，提供 ，一包括通道區之半導體基底，形成一閘極介電結構於通道 ， 區上方。其後，形成一閘極於閘極介電結構上方，以閘= • 做為罩幕，進行一第一佈植製程，將一擴散阻滯材料二= 入半導體基底，以形成一擴散阻滯區。接著，以閘極做為 0503-A31591TWF/Wayne Lian 8 1278042 罩幕進行一第二佈植製程，佈植一 p型摻雜物，以於半導 體基底中形成一 p型之袋型(pocket)區/環型（hall〇)區。後 續，沿著閘極之侧壁形成一閘極間係壁，並以閘極和閘極 ' 間係壁做為罩幕，進行一第三佈植製程，佈植一第一 摻雜物，以形成一重摻雜源極/汲極區於半導體基底中。 本發明提供一種半導體元件之製造方法。首先，形成 —閘極介電結構於半導體基底上方，並形成—閘極於間極 介電結構上方。其後，形成一 N型之淡摻雜源極/沒極區， • N型之淡摻雜源極/汲極區實質上對準於閘極之侧壁，並形 成一 N型之重摻雜源極/汲極區於基底中。接著，形成一^ 型之袋型（pocket)區/環型（hallo)區，其中p型之袋型(p〇cket) 區/環型_1〇)區之-部分實質上沿著重摻雜源極/没極區 之邊緣，而邊緣係位於鄰近於一位於閘極下的通道區之一 邊。後續，至少在N型之重摻雜源極/汲極區之邊緣形成一 擴散阻滯區’擴散阻滯區實質上重疊於p型之袋p 區/環型(_〇)區和N型之重摻雜源極/沒極區。 【實施方式】 以下將詳細揭示本發明較佳實施例， =明;用方法’本發明雖然键供許= 之 教導本發明之應用及實施，而 下之_伴隨著圖式說明 在圖式中，實施例之形狀或是厚度可 號 擴大，以簡化或 0503-A31591TWF/Wayne Lian 9 1278042 是方便標示。圖式中各元件之部分將以分別描述說明之， λ 值得注意的是，圖中未繪示或描述之元件，可以具有 熱習此技藝之人士所知的形式。此外，當敘述—層係位於 基板或是另一層上時，此層可直接位於基板或是另一芦 上，或是其間亦可以有中介層。 曰 為製造一具有良好邊界輪廓的NMOS元件，較佳的情 況是源極和汲極區具有大陡峭度的Ν型摻雜區，而二陡; _ 度的Ν型摻雜區即是指具有良好定義邊界的摻雜區。本發 明之較佳實施例係使用Ρ型摻雜物以中和Ν型摻雜物的^ 政，因為Ρ型摻雜物亦會向外擴散，其中和Ν型摻雜物^ 效果會減少，本發明實施例有針對此一問題提出說明。 5月芩照第3圖，一閘極介電結構44和一閘極46依序 形成在一基底40上，基底40所組成之材料可包括以、 SiGe、SiGe有應變矽、絕緣層上有矽、絕緣層上有矽鍺、 絕緣層上有鍺或相類似的材料，閘極介電結構44較佳為具 鲁有高介電常數的材料。首先，形成一閘極介電層於基底仙 上，並且形成一例如包括多晶矽、金屬、金屬矽化物的閘 極層於閘極介電層44上，之後，定義閘極f極層和閘極介 電層’以分別形成閘極46和閘極介電結構44。 ' ·其後，可進行一預非晶化佈植製程（pre-amorphized ，implant，以下可簡稱PAI，並在第3圖中以箭號仏標示）， -以減少摻雜通道效應和促使摻雜物的活化。在本發明之較 •佳實施例中，上述之預非晶化佈植製程係佈植矽或鍺，然 而，在另一實施例中，其亦可佈植例如氖、氬、氪、氙和/ 0503-A31591TWF/Wayne Lian 10 1278042 或氡的鈍氣。預非晶化佈植製程步驟係玎避免後續之摻雜 物在晶格結構間之間隙穿透移動，而刻達所不希望的深 度，而預非晶化佈植製程步驟可使至少例如多晶矽之閘極 46頂部和單晶矽之基底4〇暴露的部分轉變為非晶的狀態。 第4圖揭示佈植擴散阻滯雜質的製轾步驟，而此擴散 阻π雜質較佳包括碳、氟、氮和/或其結合，此佈植步驟係 以箭號49標示，且佈植係可傾斜約〇。〜5〇。。較佳者，上述 之佈植步_為包括第—傾斜佈植和第二傾斜佈植之兩個 傾斜的佈植，其中第一傾斜佈植和第二傾斜佈植均以一固 定角度朝向閘極，而形成擴散阻滯區54。在進行上述之傾 斜佈植後，擴散阻滯區54係延伸到閘極46下方，而可呈 有較佳的效果。擴散阻滯雜質之較佳摻雜量約介ς lE14/cm2〜lE16/cm2之間。佈植能量可部分決定佈植之深 度，佈植旎1之較佳範圍係介於1KeV〜5〇KeV之間，另外， 形成擴散阻滯區54之較佳深度約為5腿〜⑽請。當 擴散阻滯區54之後，較佳—併摻雜擴散阻滯雜質係進二閑 極46中’此外，右是有需要，可在此將擴散阻滯雜質換 入閘極46中之步驟使用例如罩較義之微影製程。… ::圖揭示例如B、BF2和In等p型摻 ， 而傾斜佈植係以箭號50標示，佈㈣度可與基底之 向夾以約0。〜50。，而藉由此傾钭 _ 且乃 唆 、斜佈植50形成P型摻雜區 而^ n、5圖僅為—示意圖，而之 驟更可包括淡摻㈣LDD和重雜之源極 ^ 細之部分會在第8圖揭示。p型摻雜區56可以是袋^ 0503-A31591TWF/Wayne Lian 11 1278042 (pocket)/或是環型(hal〇) ’在本發明之較佳實施例巾，p型 推雜區56之尺寸較擴散阻滯區54小，另外，p型掺雜區 、56 可稱為袋型/環型區56。另外，形成袋型/環型區％ 土^知了包括不只一佈植步驟，其詳細之部分會在後續之 章_節一併和第8圖描述之。擴散阻滯區54較佳可包圍袋型 2裒型區56 ’如此可阻滯p型摻雜物的擴散，因此，較佳者， 袋型/環型區56之深度D2係較擴散阻滯區54之深度m 籲小:在*本發明之較佳實施例中，p型之袋型/環型區％係位 ' 於後、开> 成之LDD區和重摻雜之源極/汲極區邊緣，以中 • 和Ν型摻雜物之側向擴散。 第6圖係揭示淡摻雜源極/汲極區（LDD)6〇的形成，淡 摻雜源極/汲極區6〇係藉由佈植例如磷和砷之n型雜質形 ^ 布植步驟係以箭號62標示，而其方向大約垂直基底， /义杉雜源極/汲極區在閘極介電結構下延伸之距離較佳小 於擴散阻滯區54在閘極介電結構下延伸之距離，因此，可 _ 有效的阻滯淡摻雜源極/汲極區60之擴散，而在所預期之 區歲了較易達到較佳約lEi4/cm3〜lE16/cm3之高濃度，另 外’形成淡摻雜源極/汲極區6〇和袋型/環型區56之先後順 乂換之後’可選擇性的活化淡推雜源極/沒極區換雜 物。 第7圖揭示間隙壁64和重摻雜源極/汲極區66(例如N 型）的形成。一對間隙壁64係沿著閘極介電結構44和閘極 -46之侧壁形成，如所熟習之技術，間隙壁64可以下列的 方去形成·首先毯覆性沉積一介電層於全部的區域上，之 12 〇503-A31591TWF/Wayne Lian 1278042 後，進行非等向性蚀刻移除位於水平表面的介電層，而如 此遺留下間隙壁64。 間隙壁64係用以形成N+源極/汲極區66，如箭號68 ~ 所標示，例如磷和砷之N型摻雜物之佈植深度較佳係較 LDD區60佈植深度為深，而N+源極/汲極區66之濃度較 佳約介於lE15/cm3〜lE17/cm3之間。 後續，可對前述佈植之雜質進行活化，而活化之步驟 叮採用例如爐管退火、快速熱退火(rapid thermal anneal， Ψ 以下可簡稱RTA)、雷射退火和照射等活化製程，在活化步 驟中’ P型摻雜物和N型摻雜物會進行垂直和橫向的擴散， 然而，因為擴散阻滯區54係位於擴散之路徑上，其可減少 P型摻雜物和N型摻雜物之擴散，而較少的N型雜質擴散 可達成較尚濃度的LDD區60和N+源極/汲極區66，也因 此可具有較高的驅動電流。較少的p型摻雜物擴散可使在 N型摻雜區邊緣的p型摻雜物具有較高的濃度，也因此， 具有較鬲的中和能力，特別是，較少擴散入通道區雜質可 改進短通道特性。 較佳者，擴散阻滯元件和N型摻雜物（亦可能包括p 型摻雜物）亦可掺雜入閘極46中，而擴散入閘極介電結構 - 之雜質可減少，以改進元件的可靠度。 • 第8圖揭示在活化之後一 LDD區60、P型袋型/環型 • 區74、78和N型源極/没極區66分佈的實施例，其中包括 _ 碳/氟/氮之擴散阻滯元件之傾斜佈植更進一步導入閘極46 下的區域，如此擴散阻滞區54和N型及p型區重疊，因 0503-A31591TWF/Wayne Lian 13 1278042 為擴散阻滯元件的效果，LDD區的和N型源極/⑽區的 具有較少的擴散。為改進N+區66的輪廊，p型之換雜物 -般是形成袋型/環型結構，如所示的袋型/環㈣ ' P型摻雜物可進行不只-次的佈植，在不同的區域，和/或 不同的深度形成袋型/環型區，舉例來說，區域78和74係 沿著N+源極/沒極區之輪廓形成，區域78可以鋼佈植，且 區域74可以B或BF2佈植，因為銦較硼為重，复相較於 蝴’可較容易的佈植至較深的深度，因為多次的佈植，每 •個區域較容易得到較高濃度的摻雜物，因此可形成固定的 輪廓，需注意的是，因為擴散阻滯區54的存在，區域74 和78具有較高濃度的掺雜物。當重摻雜源極/沒極區 中之N型雜質擴散入區域74和78，此μ之摻雜物係被 中和，如此形成具有較高陡仙面之Ν+源極/汲極區Μ。 乂為了有最佳的效果，擴散阻滞區54較佳係包圍袋型/ %型區74、78 ’ LDD區60 # Ν+源極/沒極區66之底部區 域至接近通道區（可稱為通道侧）。袋型/環型區74、78係較 佳位於Ν+源極/汲極區66於通道側之邊緣，且亦較佳沿著 Ν+源極/汲極區之底部邊緣，以抑制垂直方向上的擴散:而 較多的袋型/環型區可沿著Ν+源極/沒極區之底部形成。 ‘ 帛9圖揭示在形切化物⑽、接觸#刻阻擋層 .82(C〇ntact etch stop layer，以下可簡稱 CESL)、層間介電層 • 84(inter-layer dielectric，以下可簡稱ILD)、接觸插塞％辛曰口 .金屬線88後之本發明較佳實施例結構。為形成金屬石夕化物 80 ’ -例如鈷、鎳、铒、鉬、鉑或相似材料之較薄的金屬 0503-A31591TWF/Wayne Lian 1278042 層（未緣示）制彡成在轉切，接著，對元件錢行回火 以在所沉積的金屬間和位於其下所暴露的區域，形成金屬 石夕化物80 ’之後’移除剩餘的金屬層。較佳者，係以毯覆 性的/儿積形成接觸餘刻阻擋層，此層係具有兩個目的，第 其提供應力至元件，以增加載子的移動率，第二，其 保護位於其下的材料層，防止過度㈣。之後，沉積層間 介電層84⑨接觸餘刻阻擋㉟82 i方。之後形成接觸插塞 86和金屬線88’其巾形成此結構之製程係為熟f之技術， 在此不再進一步揭示。 雖然本發明較佳的實施例提供形成nm〇s元件的方 法’熟f此技術的人士仍可利此方法，以使用分別相反 型悲的衣型/¼型H、LDD區和N+源極/没極區形成pM〇s 元件。 第1〇圖和第11圖係揭示本發明較佳實施例的效果， 第10圖揭示删濃度和深度的關係圖。曲線102係顯示第-例示元件之效果，其中第一例示元件係進行預非晶化步 植，且以觸和碳進行共佈植(eo_implanted)。曲線搬係顯 示第二例示元件之效果，其中第二例示元件僅具有爛佈 植。如圖所示，曲線102比曲線104具有較大的㈣声， 由曲線1G4可得知第二例示元件之接面深度大約為又刪 埃’另外’因為擴散阻滯的效果，第—例示元件之 度係較第二例以件之接面深度為小，其大約為256埃，， 此外，第-例示元件之㈣於接祕度之片電阻亦較第二 例示元件為小，因此，第1G圖清楚的顯示擴散阻滯^ 0503-A31591TWF/Wayne Lian 15 1278042 對於硼之擴散之阻滞效果。 另外，磷之分佈㈣示相似的絲 度和深度的關係圖。曲線106係顯干第一初口竭不 果，盆中第一如—w 糸』不弟二例不元件的結 地! 進行預非晶化步植和以磷和碳進 灯，、植。曲線1G8係顯示第四例示元件的結果，二 例：兀件僅具有磷佈植。如圖所示，曲線ι〇6比曲線‘ 具有車父大的_度’第四例示元件之接面深度大約為1125 埃，因為擴散阻滯的效果，第= * _ 弟一例不兀件之接面深度係較 第四例不70件之接面深度為小，其大約為708埃，第三例 不兀件之有關於接面深度之片電阻亦較第四例示元件為 小0 根據第11圖和第12圖，可發現額外的碳/氣/氮和p 型佈植摻雜物之結合可顯著的改進顧⑽元件的輪廊，降 低片電阻和減少接面深度。本發明之較佳實施例提供許多 優點，第一點，在所預期之區域，較少之擴散可導致較高 的活化程度（或是濃度），且因此降低片電阻，另外，亦減 夕日日矽閘極空乏效應（p〇lysilic〇n gate d叩leti〇n effect) 〇 第二點，較大的陡峭度代表較少的硼和磷擴散入閘極介電 結構，導致較佳的閘極氧化膜耐壓（gate〇xideintegrity，以 下可簡稱GOI)和起始電壓控制。第三點，擴散阻滯可達成 高濃度的閘極、LDD區和N+源極/汲極區，且因此增加飽 和電流。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 0503-A31591TWF/Wayne Lian 16 1278042 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
0503-A31591TWFAVayne Lian 17 1278042 【圖式簡單說明】 型摻雜物擴散的 第1圖揭示習知技術限制P型或是N 方法。 =圖_另-習知技術限制㈣摻雜物擴散的方&。 圖〜第7圖揭不本發明一實施例限制p 型摻雜物擴散製程之中間結構刹面圖。 第8圖揭示本發明一實施例限 擴散結構活化後之剖面圖。 型摻雜物
第9圖揭示本發明一實施例限制p 擴政結構在形成金屬内連線後之剖面圖 型或是N型摻雜物 實施例限制p型 第10圖和第11圖係揭示本發明較佳 或是N型摻雜物擴散的效果。 【主要元件符號說明】 22〜佈植； 44〜閘極介電結構； 8預非晶化佈植製程； 50〜p型摻雜物的佈植； 56〜P型摻雜區； 62〜N型雜質佈植； 66〜重摻雜源極/汲極區; 74、78〜袋型/環型區； 82〜接觸蝕刻阻擋層； 86〜接觸插塞； 1〇〜佈植； 40〜基底； 46〜閑極； 49〜擴散阻滯雜質佈植； 54〜擴散阻滯區； 60〜淡摻雜源極/汲極區； 64〜間隙壁； 68〜重掺雜佈植； 80〜碎化物； 84〜層間介電層； 88〜金屬線。 0503-A31591TWF/Wayne Lian

Claims (1)

1278042 十、申請專利範圍： 1. 一種半導體元件，包括： - 一半導體基底，具有一通道區； . 一閘極介電結構，位於該通道區上方； 一閘極，位於該閘極介電結構上； 一淡摻雜源極/汲極區，實質上對準於該閘極之邊緣， 該淡摻雜源極/汲極區包括一 N型摻雜物； 一重摻雜源極/汲極區，位於該半導體基底中，該重摻 φ 雜源極/没極區包括一 N型摻雜物，且和通道區之距離較淡 摻雜源極/没極區和通道區之距離為遠； ' 一 Ρ型袋型/環型區，實質上沿著該重摻雜源極/汲極區 之邊緣，該邊緣係位於一相近於該通道區之一邊；及 一擴散阻滯區，位於該半導體基底中，實質上對準於 該閘極之邊緣。 2. 如申請專利範圍第1項所述之半導體元件，其中該 擴散阻滯區延伸入位於該閘極下之一區域。 • 3.如申請專利範圍第1項所述之半導體元件，其中該 擴散阻滯區所組成之材料係擇自下列族群·碳、亂、鼠和 上述組合。 - 4.如申請專利範圍第1項所述之半導體元件，其中該 . 擴散阻滯區之深度係實質上較該Ρ型袋型/環型區為深。 • 5.如申請專利範圍第1項所述之半導體元件，其中該 . 擴散阻滯區具有一輪廓邊，該輪廓邊和該通道區之距離實 質上較該Ρ型袋型/環型區至該通道區之距離為近。 0503-A31591TWFAVayne Lian 19 1278042 6.如申請專利範圍第1項所述之半導體元件，其中該 擴散阻滯區之深度實質上較該淡摻雜源極/汲極區為深。 — 7.如申請專利範圍第1項所述之半導體元件，其中該 〜 擴散阻滯區具有一輪廓邊，該輪廓邊和該通道區之距離實 質上較該淡摻雜源極/没極區至該通道區之距離為近。 8. 如申請專利範圍第1項所述之半導體元件，其中該 擴散阻滯區之深度實質上較該重摻雜源極/汲極區為深。 9. 如申請專利範圍第1項所述之半導體元件，其中該 φ 擴散阻滯區具有一輪廓邊，該輪廓邊和該通道區之距離實 質上較該重摻雜源極/汲極區至該通道區之距離為近。 * 10.如申請專利範圍第1項所述之半導體元件，其中 該Ρ型袋型/環型區所組成之材料係擇自下列族群：Β、 BF2、In和上述組合。 11.如申請專利範圍第1項所述之半導體元件，其中 該重摻雜源極/沒極區和該淡摻雜源極/没極區所組成之材 料係擇自下列族群：砷、磷和上述的組合。 • 12.如申請專利範圍第1項所述之半導體元件，其中 該P型袋型/環型區係實質上沿著該重摻雜源極/汲極區之 底部邊緣設置。 _ 13.如申請專利範圍第1項所述之半導體元件，其中 該閘極包括一擴散阻滯材料和一 N型摻雜。 14. 一種半導體元件，包括： 一基底； 一擴散阻滯區，位於該基底中； 0503-A31591TWFAVayne Lian 20 1278042 一第一導電型態之源極/汲極區，位於該基底中，且該 第-導電型態之源極/沒極區實質上包含於該擴散阻滞區 -中；及 、-相反之第二導電型態之袋型/環型區，實質上鄰近於 該源極/没極區和該基底間之接面，該袋型/環型區實質上包 含於該擴散阻滯區中。 ' 15. 如申請專利範圍第14項所述之半導體元件，其中 該第一導電型態是N型。 八 16. 如申請專利範圍第14項所述之半導體元件，其中 該源極/沒極區更包括-淡摻雜源極/汲極區和一重換雜區。 17. 如申請專利範圍第14項所述之半導體元件，1中 該擴散阻滯區所組成之材料係擇自下列族群：碳、氣二、氮 和上述組合。 18· —種半導體元件，包括·· "基底， 一源極/汲極區，位於該基底中；及 一袋型（pocket)摻雜區，實質上鄰近於該源極/汲極區 和該基底間之接面’該袋型區實質上包含於該擴散阻滞區 中。 19. 如申請專利範圍第18項所述之半導體元件，尚包 括一閘極設置於基底上，其中該擴散阻滯區延伸入位於該 閘極下之一區域。 20. 如申請專利範圍第18項所述之半導體元件，其中 該擴散阻滯區所組成之材料係擇自下列族群：石炭、氣、氣 0503-A31591TWFAVayne Lian 21 1278042 和上述組合。 21.如申請專利範圍第18項所述之半導體元件，其中 • 該擴散阻滯區之深度係實質上較該袋型區為深。 ~ 22.如申請專利範圍第18項所述之半導體元件，其中 該袋型區所組成之材料係擇自下列族群· B、BF2、In和上 述組合。 23. 如申請專利範圍第18項所述之半導體元件，其中 該袋型區係實質上沿著該重摻之雜源極/汲極區之底部邊 > 緣設置。 24. 如申請專利範圍第19項所述之半導體元件，其中 該閘極包括一擴散阻滯材料和一 N型摻雜。 25. —種半導體元件，包括： 一基底； 一源極/汲極區，位於該基底中；及 一環型（hallo)掺雜區，實質上鄰近於該源極/汲極區和 該基底間之接面，該環型區實質上包含於該擴散阻滯區中。 ί 26.如申請專利範圍第25項所述之半導體元件，尚包 括一閘極設置於基底上，其中該擴散阻滯區延伸入位於該 閘極下之一區域。 - 27.如申請專利範圍第25項所述之半導體元件，其中 、該擴散阻滯區所組成之材料係擇自下列族群：碳、氟、氮 . 和上述組合。 . 28.如申請專利範圍第25項所述之半導體元件，其中 該擴散阻滯區之深度係實質上較該環型區為深。 0503-A31591TWFAVayne Lian 22 1278042 29.如申請專利範圍第25項所述之半導體元件，其中 該環型區所組成之材料係擇自下列族群：B、BF2、In和上 * 述組合。 、 30.如申請專利範圍第25項所述之半導體元件，其中 該環型區係實質上沿著該重摻雜源極/汲極區之底部邊緣 設置。 31.如申請專利範圍第26項所述之半導體元件，其中 該閘極包括一擴散阻滯材料和一 N型摻雜。 _ 32. —種半導體元件，包括： 一基底；及 一源極/没極區’位於該基底中’其中該源極/没極區實 質上包含於一擴散阻滯區中。 33. 如申請專利範圍第32項所述之半導體元件，尚包 括一閘極設置於基底上，其中該擴散阻滯區延伸入位於該 閘極下之一區域。 34. 如申請專利範圍第32項所述之半導體元件，其中 • 該擴散阻滯區所組成之材料係擇自下列族群：碳、氟、氮 和上述組合。 35. 如申請專利範圍第32項所述之半導體元件，其中 . 該擴散阻滯區之深度係實質上較該源極/汲極區為深。 36. 如申請專利範圍第33項所述之半導體元件，其中 該閘極包括一擴散阻滯材料和一N型摻雜。 37· —種半導體元件，包括： 一基底； 0503-A31591TWF/Wayne Lian 23 1278042 一源極/汲極區，位於該基底中；及 一淡掺雜源極/汲極區，位於該基底中，且鄰近該基底 表面和該源極/汲極區，其中該淡摻雜源極/汲極區實質上包 • 含於一擴散阻滯區中。 38. 如申請專利範圍第37項所述之半導體元件，尚包 括一閘極設置於基底上，其中該擴散阻滯區延伸入位於該 閘極下之一區域。 39. 如申請專利範圍第37項所述之半導體元件，其中 • 該擴散阻滯區所組成之材料係擇自下列族群：碳、氟、氮 和上述組合。 ' 40.如申請專利範圍第37項所述之半導體元件，其中 該擴散阻滯區之深度實質上較該淡摻雜源極/汲極區為深。 41. 如申請專利範圍第37項所述之半導體元件，其中 該重摻雜源極/汲極區和該淡摻雜源極/汲極區所組成之材 料係擇自下列族群：砷、磷和上述的組合。 42. 如申請專利範圍第38項所述之半導體元件，其中 _ 該閘極包括一擴散阻滯材料和一 N型摻雜物。 43. —種半導體元件之製造方法，包括： 提供一基底； ^ 形成一閘極於該基底上； . 形成一擴散阻滯區於該基底中，且該擴散阻滯區鄰近 於該閘極邊界； . 形成一 P型摻雜區於該基底中，其中該P型摻雜區實 質上不超過該擴散阻滯區之範圍；及 0503-A31591TWFAVayne Lian 24 1278042 形成一淡掺雜源極/汲極區於該基底中，其中該淡摻雜 源極/汲極區實質上不超過該p型掺雜區之範圍。 44. 如申請專利範圍第43項所述之半導體元件之製造 方法，其中形成一擴散阻滯區於該基底中之步驟係採用傾 斜角度離子佈植方法，且該擴散阻滯區延伸入位於該閘極 下之一區域。 45. 如申請專利範圍第43項所述之半導體元件之製造 方法，其中該擴散阻滯區所組成之材料係擇自下列族群： 碳、氟、氮和上述組合。 46. 如申請專利範圍第43項所述之半導體元件之製造 方法，其中形成一 P型摻雜區於該基底中之步驟係採用傾 斜角度離子佈植方法。 47. 如申請專利範圍第43項所述之半導體元件之製造 方法，其中該P型摻雜區係用作袋型/環型區，且其所組成 之材料係擇自下列族群：B、BF2、In和上述組合。 48. —種半導體元件之製造方法，包括： 提供一基底； 形成一閘極於該基底上； 以一第一傾斜角度，進行一第一佈植製程，以形成一 擴散阻滯區於該基底中； 以一第二傾斜角度，進行一第二佈植製程，以形成一 P型摻雜區於該基底中，其中該第二傾斜角度小於該第一 傾斜角度； 以該閘極為罩幕，以實質上垂直於該基底之角度，進 0503-A31591TWF/Wayne Lian 25 1278042 行一第三佈植製程，以形成一淡摻雜源極/汲極區於該基底 中； < 形成一間隙壁於該閘極側壁；及 - 以該閘極和該間隙壁為罩幕，進行一第四佈植製程， 形成一源極/汲極區於該基底中。 49.如申請專利範圍第48項所述之半導體元件之製造 方法，其中該擴散阻滯區所組成之材料係擇自下列族群： 石炭、H、氮和上述組合。 > 50.如申請專利範圍第48項所述之半導體元件之製造 方法，其中該P型摻雜區係用作袋型/環型區，且其所組成 之材料係擇自下列族群：B、BF2、In和上述組合。 51. 如申請專利範圍第48項所述之半導體元件之製造 方法，其中該第一傾斜角度實質上為0°〜50°。 52. 如申請專利範圍第48項所述之半導體元件之製造 方法，其中該第一佈植製程之摻雜量實質上為 lE14/cm2〜lE16/cm2 〇 I 53.如申請專利範圍第48項所述之半導體元件之製造 方法，其中第一佈植製程之佈植能量範圍實質上介於 IKeV〜50KeV。 ▲ 54. —種半導體元件之製造方法，、包括： _ 提供一半導體基底，包括一通道區； 形成一閘極介電結構，於該通道區上方； 形成一閘極’於該閘極介電結構上方； 以該閘極做為罩幕，進行一第一佈植製程，將一擴散 0503-A31591TWFAVayne Lian 26 1278042 v材料佈植人該半導體基底，以形成—擴散阻滞區； 以該閘極做為罩幕，進行一第二佈植製程，佈植一 p =雜物’以於該半導體基底中形成—？型之袋型(p〇cket) 區/ί展型（hallo)區； 沿著該閘極之侧壁形成一閘極間係壁；及 制以該閘極和該閘極間係壁做為罩幕，進行一第三佈植 該，佈植n歸雜物，以形成—重掺雜源極級極 區於該半導體基底中。 _ μ.如t請專#範目帛μ項所狀半導體元件之製造 方法，更包括使用該閘極做為罩幕，佈植一第二N型摻雜 物，以形成一淡摻雜源極/汲極區（LDD)。 56.如申吻專利範圍第54項所述之半導體元件之製造 方法，其中該第一佈植製程具有一傾斜角度，且該角度實 質上介於0°〜50°。 57·如申請專利範圍第54項所述之半導體元件之製造 方法’其中該第二佈植製程具有一傾斜角度，且該角度實 • 質上介於0°〜50。。 58·如申請專利範圍第54項所述之半導體元件之製造 方法，更包括佈植一另一 P型摻雜物，以形成另一袋型 (pocket)區/環型（hallo)區，其中該袋型(pocket)區/環型（hallo) 區和該另一袋型（pocket)區/環型（hallo)區具有不同的深度。 59. 如申請專利範圍第54項所述之半導體元件之製造 方法，更包括對該半導體基底和該閘極進行預非晶化佈植。 60. 如申請專利範圍第54項所述之半導體元件之製造 0503-A31591TWF/Wayne Lian 27 1278042 方法，其中該第一佈植製程之佈植能量實質上介於 IKeV〜50 KeV 之間。 ， 61.如申請專利範圍第54項所述之半導體元件之製造 ^ 方法，其中該第一佈植製程之摻雜量實質上介於 lE14/cm2〜lE16/cm2 之間。 62. 如申請專利範圍第54項所述之半導體元件之製造 方法，更包括： 在將該擴散阻滯材料佈植入該半導體基底時，同時在 丨 將該擴散阻滯材料佈植入該閘極；及 在形成該重摻雜源極/汲極區時，同時在將該N型摻雜 物佈植入該閘極。 63. 如申請專利範圍第54項所述之半導體元件之製造 方法，更包括： 在佈植該第一 N型摻雜物之後，進行一回火步驟，其 中在該回火步驟中，該擴散阻滯材料阻滯該淡摻雜源極/汲 極區、P型之袋型（pocket)區/環型（hallo)區和該重摻雜源極 ./没極區中離子之擴散。 64. —種半導體元件之製造方法，包括： 提供一半導體基底； 形成一閘極介電結構’於該半導體基底上方； 形成一閘極，於該閘極介電結構上方； 形成一 N型之淡摻雜源極/汲極區，實質上對準於該閘 極之側壁； 形成一 N型之重摻雜源極/汲極區於該基底中； 0503-A31591TWFAVayne Lian 28 1278042 形成一 p型之袋型（pocket)區/環型（hallo)區，該p型之 袋型（pocket)區/環型（hallo)區之一部分實質上沿著該重摻 雜源極/汲極區之邊緣，該邊緣係位於鄰近於一位於該閘極 下的通道區之一邊；及 形成一擴散阻滯區，至少在該N型之重摻雜源極/汲極 區之邊緣，實質上重疊於該P型之袋型（p〇cket)區/環型 (hallo)區和該N型之重摻雜源極/汲極區。 65·如申請專利範圍第64項所述之半導體元件之製造 方法，其中該擴散阻滯區至少在鄰近該通道區之一邊重疊 該淡掺雜源極/汲極區。 66·如申請專利範圍第64項所述之半導體元件之製造 方法’其中形成該擴散阻滯區包括以一介於〇。〜5〇。之角度 佈植一擴散阻滯材料。 67·如申請專利範圍第66項所述之半導體元件之製造 方法’其中該擴散阻滯係擇自下列族群：碳、氟、氮和上 述的組合。 68·如申請專利範圍第64項所述之半導體元件之製造 方法，其中形成該P型之袋型(pocket)區/環型（hall〇)區包括 以一介於0。〜50。之角度佈植一 P型雜質。 69·如申請專利範圍第68項所述之半導體元件之製造 方法’其中該P型雜質係擇自下列族群：硼、氟化棚、銦 和上述之組合。 70·如申請專利範圍第64項所述之半導體元件之製造 方法，更包括： 0503-A31591TWF/Wayne Lian d 1278042 在形成該重摻雜源極/汲極區時，同時在將該N型摻雜 物佈植入該閘極；及 在將該擴散阻滯材料佈植入該半導體基底時，同時在 將該擴散阻滯材料佈植入該閘極。
0503-A31591TWF/Wayne Lian 30
TW094147682A 2005-04-25 2005-12-30 A semiconductor device and fabrication method thereof TWI278042B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/114,567 US7498642B2 (en) 2005-04-25 2005-04-25 Profile confinement to improve transistor performance

Publications (2)

Publication Number Publication Date
TW200638487A TW200638487A (en) 2006-11-01
TWI278042B true TWI278042B (en) 2007-04-01

Family

ID=37195524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094147682A TWI278042B (en) 2005-04-25 2005-12-30 A semiconductor device and fabrication method thereof

Country Status (3)

Country Link
US (1) US7498642B2 (zh)
CN (1) CN1855540A (zh)
TW (1) TWI278042B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037326A1 (en) * 2005-08-09 2007-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow source/drain regions for CMOS transistors
US20070224745A1 (en) * 2006-03-21 2007-09-27 Hui-Chen Chang Semiconductor device and fabricating method thereof
US7795101B2 (en) * 2006-04-03 2010-09-14 United Microelectronics Corp. Method of forming a MOS transistor
US7741699B2 (en) * 2006-06-09 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having ultra-shallow and highly activated source/drain extensions
KR100806791B1 (ko) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법
US8664073B2 (en) 2007-03-28 2014-03-04 United Microelectronics Corp. Method for fabricating field-effect transistor
US7888223B2 (en) * 2007-03-28 2011-02-15 United Microelectronics Corp. Method for fabricating P-channel field-effect transistor (FET)
US8354718B2 (en) * 2007-05-22 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an arrangement for suppressing short channel effects
US20090050980A1 (en) * 2007-08-21 2009-02-26 Texas Instruments Incorporated Method of forming a semiconductor device with source/drain nitrogen implant, and related device
US7851339B2 (en) * 2008-05-29 2010-12-14 Promos Technologies Pte. Ltd. Method of repairing deep subsurface defects in a silicon substrate that includes diffusing negatively charged ions into the substrate from a sacrificial oxide layer
US7736968B2 (en) * 2008-10-27 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing poly-depletion through co-implanting carbon and nitrogen
KR101501741B1 (ko) * 2009-01-05 2015-03-11 삼성전자주식회사 비 휘발성 메모리 소자 및 그의 형성방법
CN101539389B (zh) * 2009-04-13 2012-05-30 马建春 使弹头表面痕迹的测量姿态保持统一标准的定位方法
JP5285519B2 (ja) * 2009-07-01 2013-09-11 パナソニック株式会社 半導体装置及びその製造方法
US8012843B2 (en) 2009-08-07 2011-09-06 Varian Semiconductor Equipment Associates, Inc. Optimized halo or pocket cold implants
US20110215299A1 (en) * 2010-03-08 2011-09-08 Mears Technologies, Inc. Semiconductor device including a superlattice and dopant diffusion retarding implants and related methods
CN102194748B (zh) * 2010-03-15 2014-04-16 北京大学 半导体器件及其制造方法
US20120038007A1 (en) * 2010-08-16 2012-02-16 International Business Machines Corporation Field Effect Transistor Device With Self-Aligned Junction
US8273642B2 (en) * 2010-10-04 2012-09-25 United Microelectronics Corp. Method of fabricating an NMOS transistor
CN102543736B (zh) * 2010-12-15 2014-10-01 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN102737965A (zh) * 2011-04-12 2012-10-17 中芯国际集成电路制造(上海)有限公司 一种Halo结构的形成方法
CN103378134B (zh) * 2012-04-28 2016-01-06 中芯国际集成电路制造(上海)有限公司 栅极结构及形成方法、半导体结构及形成方法
CN103594511B (zh) * 2012-08-13 2017-02-08 中国科学院微电子研究所 半导体器件及其制造方法
KR20140104062A (ko) * 2013-02-15 2014-08-28 삼성전자주식회사 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
CN104752220B (zh) * 2013-12-31 2018-03-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
KR102274771B1 (ko) * 2014-03-10 2021-07-09 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
US9773554B2 (en) * 2014-04-01 2017-09-26 Macronix International Co., Ltd. Composite impurity scheme for memory technologies
US9312189B2 (en) * 2014-04-03 2016-04-12 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved implantation processes
CN107104051B (zh) * 2016-02-22 2021-06-29 联华电子股份有限公司 半导体元件以及其制作方法
CN108615764B (zh) * 2016-12-09 2021-06-04 旺宏电子股份有限公司 半导体结构
CN108695160B (zh) * 2017-04-05 2022-05-27 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法及半导体器件
CN109427584B (zh) * 2017-08-29 2022-05-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
CN109473357B (zh) * 2018-10-29 2022-05-27 上海华力集成电路制造有限公司 Mos晶体管的制造方法
US20230326969A1 (en) * 2022-04-08 2023-10-12 Macronix International Co., Ltd. Transistor structure and manufacturing method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
US5262664A (en) * 1990-06-30 1993-11-16 Goldstar Electron Co., Ltd. Process for formation of LDD transistor, and structure thereof
US5108935A (en) * 1990-11-16 1992-04-28 Texas Instruments Incorporated Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
US5585286A (en) * 1995-08-31 1996-12-17 Lsi Logic Corporation Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device
US5719425A (en) * 1996-01-31 1998-02-17 Micron Technology, Inc. Multiple implant lightly doped drain (MILDD) field effect transistor
US5933721A (en) * 1997-04-21 1999-08-03 Advanced Micro Devices, Inc. Method for fabricating differential threshold voltage transistor pair
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
US6225151B1 (en) * 1997-06-09 2001-05-01 Advanced Micro Devices, Inc. Nitrogen liner beneath transistor source/drain regions to retard dopant diffusion
JP2000012856A (ja) * 1998-06-26 2000-01-14 Sony Corp Ｍｏｓトランジスタの製造方法
US6271095B1 (en) * 1999-02-22 2001-08-07 Advanced Micro Devices, Inc. Locally confined deep pocket process for ULSI mosfets
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions
US6475885B1 (en) * 2001-06-29 2002-11-05 Advanced Micro Devices, Inc. Source/drain formation with sub-amorphizing implantation
US6555439B1 (en) * 2001-12-18 2003-04-29 Advanced Micro Devices, Inc. Partial recrystallization of source/drain region before laser thermal annealing
US6680250B1 (en) * 2002-05-16 2004-01-20 Advanced Micro Devices, Inc. Formation of deep amorphous region to separate junction from end-of-range defects
US20040031970A1 (en) * 2002-08-13 2004-02-19 Srinivasan Chakravarthi Process for retarding lateral diffusion of phosphorous
US20040102013A1 (en) * 2002-11-27 2004-05-27 Jack Hwang Codoping of source drains using carbon or fluorine ion implants to improve polysilicon depletion
JP2005033098A (ja) * 2003-03-05 2005-02-03 Nec Electronics Corp 半導体装置及びその製造方法
US7545001B2 (en) * 2003-11-25 2009-06-09 Taiwan Semiconductor Manufacturing Company Semiconductor device having high drive current and method of manufacture therefor
US7135372B2 (en) * 2004-09-09 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon device manufacturing method
US7320921B2 (en) * 2005-03-22 2008-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Smart grading implant with diffusion retarding implant for making integrated circuit chips
US20060234455A1 (en) * 2005-04-19 2006-10-19 Chien-Hao Chen Structures and methods for forming a locally strained transistor

Also Published As

Publication number Publication date
US20060244080A1 (en) 2006-11-02
TW200638487A (en) 2006-11-01
CN1855540A (zh) 2006-11-01
US7498642B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
TWI278042B (en) A semiconductor device and fabrication method thereof
TWI336133B (en) Ultra-shallow and highly activated source/drain extension formation using phosphorus
US8394687B2 (en) Ultra-abrupt semiconductor junction profile
US6365476B1 (en) Laser thermal process for fabricating field-effect transistors
TWI301326B (zh)
US7091093B1 (en) Method for fabricating a semiconductor device having a pocket dopant diffused layer
US20060284249A1 (en) Impurity co-implantation to improve transistor performance
CN100552974C (zh) 半导体元件及其形成方法
TW560069B (en) Groove gate field-effect transistor and method of manufacturing the same
US8039375B2 (en) Shallow junction formation and high dopant activation rate of MOS devices
TW200843109A (en) Fin field-effect transistor
JP2007273550A (ja) 半導体装置の製造方法および半導体装置
US6437406B1 (en) Super-halo formation in FETs
TW200837951A (en) Low noise transistor and method of making same
TWI311786B (en) Method for slowing down dopant-enhanced diffusion in substrates and devices fabricated therefrom
JPH1050988A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP2004508717A5 (zh)
US20040132260A1 (en) Process for fabricating a short-gate-length MOS transistor and integrated circuit comprising such a transistor
JP2009049074A (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
US6514829B1 (en) Method of fabricating abrupt source/drain junctions
CN111066154A (zh) 降低源极和/或漏极区域与沟道区域之间的串联电阻
US7151032B2 (en) Methods of fabricating semiconductor devices
TWI527130B (zh) 半導體裝置及其製造方法
JP3371875B2 (ja) 半導体装置の製造方法
JP4186247B2 (ja) 半導体装置の製造方法および導電性シリコン膜の形成方法