JP2009049074A - 電界効果トランジスタ及び電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタ及び電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP2009049074A
JP2009049074A JP2007211687A JP2007211687A JP2009049074A JP 2009049074 A JP2009049074 A JP 2009049074A JP 2007211687 A JP2007211687 A JP 2007211687A JP 2007211687 A JP2007211687 A JP 2007211687A JP 2009049074 A JP2009049074 A JP 2009049074A
Authority
JP
Japan
Prior art keywords
region
diffusion
depth
amorphous
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007211687A
Other languages
English (en)
Other versions
JP5303881B2 (ja
Inventor
Kenichi Okabe
堅一 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007211687A priority Critical patent/JP5303881B2/ja
Priority to US12/171,676 priority patent/US7892933B2/en
Publication of JP2009049074A publication Critical patent/JP2009049074A/ja
Priority to US12/984,144 priority patent/US8164142B2/en
Application granted granted Critical
Publication of JP5303881B2 publication Critical patent/JP5303881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

【課題】 エクステンション領域におけるチャネル方向の不純物濃度分布を急峻にすることができる。
【解決手段】 基板上にゲート絶縁膜を介して形成されたゲート電極と、基板の第１の深さまで形成された、不純物を含有する不純物拡散領域と、第１の深さよりも深い第２の深さまで、基板に形成された、不活性物質を含有する不活性物質含有領域と、第２の深さよりも深い第３の深さまで、基板に形成された、不純物の拡散を抑制する拡散抑制物質を含有する拡散抑制領域と、を有し、基板はシリコンからなり、不活性物質は、シリコン以上に重い物質からなり、不活性物質は、ゲルマニウムである。
【選択図】図１

Description

本発明は、エクステンション領域を有する電界効果トランジスタ及び電界効果トランジスタの製造方法に関する。
近年、電界効果トランジスタの微細化に伴い、短チャネル効果によって所望の電気特性を得ることができない問題がある。短チャネル効果を抑制するためには、ソース領域及びドレイン領域よりも浅く、不純物をイオン注入したエクステンション領域を形成する構成が採用されている。しかしながら、従来のようにエクステンション領域を形成しただけでは、電界効果トランジスタの微細化に伴う短チャネル効果の抑制に不十分である。
電界効果トランジスタの更なる微細化に伴う短チャネル効果を抑制するためには、現在、ポケットやハローと呼ばれる局部的にチャネル部の基板中の不純物濃度を上昇させる手法と、エクステンション領域を従来よりも浅く形成する手法が取られている。エクステンション領域を従来よりも浅く形成する上で重要なのは、不純物を注入する際のエネルギーを単に低くすることではなく、熱処理後の拡散不純物濃度分布を急峻にすることである。これは、不純物濃度分布がなだらかな場合、エクステンション領域を浅くするための不純物の導入量を抑えることとなる。そのため、エクステンション領域の抵抗が高くなり、電界効果トランジスタの電流駆動能力の低下を招いてしまう。
エクステンション領域の不純物濃度分布を急峻にするためには、アニールの短時間化や低温化が図られている。しかし、イオン注入後のダメージに起因する増速拡散によって、所望な急峻性を得ることは難しく、上記不純物の拡散を制御する必要がある。上記不純物の拡散を制御する技術の一つに、ポケット領域を形成する工程によって同時にエクステンション領域を形成する領域をアモルファス化し、不純物の拡散を抑制する拡散抑制物質をアモルファス化した領域と結晶領域との界面にイオン注入する技術が提案されている（例えば、特許文献１参照）。
特開２００４−２３５６０３号公報
上述した技術において、ポケット領域にインジウムやアンチモン等の重い元素を注入することにより、自動的にアモルファス領域が形成される。しかし、ポケット領域の電気的特性を制御する必要があるため、アモルファス領域を形成するためのドーズ量を十分に打ち込むことは込むことはできない。そのため、アモルファス領域の形成が不十分になるという問題があった。
本発明の目的は、エクステンション領域における不純物濃度分布を急峻にすることができる電界効果トランジスタ及び電界効果トランジスタの製造方法を提供することである。
本発明の課題を解決するための第１の側面として、本発明は、基板上にゲート絶縁膜を介して形成されたゲート電極と、前記基板の第１の深さまで形成された、不純物を含有する不純物拡散領域と、前記第１の深さよりも深い第２の深さまで、前記基板に形成された、不活性物質を含有する不活性物質含有領域と、前記第２の深さよりも深い第３の深さまで、前記基板に形成された、前記不純物の拡散を抑制する拡散抑制物質を含有する拡散抑制領域と、を有する電界効果トランジスタを提供する。
本発明の課題を解決するための第２の側面として、本発明は、基板の第４の深さまでアモルファス領域を形成する工程と、不純物の拡散を抑制する拡散抑制物質を含有する拡散抑制領域を、前記第４の深さよりも深い第５の深さまで、前記基板に形成する工程と、前記第４の深さよりも浅い第６の深さまで、前記基板に前記不純物を有する不純物拡散領域を形成する工程と、前記基板を熱処理する工程と、を含むことを特徴とする電界効果トランジスタの製造方法を提供する。
本発明によれば、導電型を付与する不純物をエクステンション領域に形成する際、エクステンション領域の下側、つまり第１の深さよりも深い第２の深さにおいてアモルファス領域と結晶との界面が形成され、その界面部分に拡散抑制物質が偏析する。拡散抑制物質が偏析することによって、アモルファス領域のイオン注入によって生じる点欠陥の消費は、拡散抑制物質が偏析した場所で行われる。拡散抑制物質によって、エクステンション領域より離れた下側の深い位置において点欠陥が消費されるので、エクステンション領域における不純物の増速拡散を抑制できる。そのため、不純物濃度分布を急峻にすることができる電界効果トランジスタ及び電界効果トランジスタの製造方法を提供できる。
以下、本発明の第１の実施例及び第２の実施例について説明する。ただし、本発明は各実施例に限定されるものではない。
（第１の実施例）
本発明の第１の実施例において、図１から図６までの図は、ｎ型ＭＩＳトランジスタ１０の構造及びｎ型ＭＩＳトランジスタ１０の製造方法を詳細に説明するものである。なお、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとは電界効果トランジスタのことをいう。第１の実施例におけるｎ型ＭＩＳトランジスタ１０の構造及び製造方法は、エクステンション領域１７の下側、つまり第１の深さよりも深い第２の深さにおいてアモルファス領域１４と結晶との界面が形成されることを特徴とする。そのため、アモルファス領域１４内にエクステンション領域１７が形成された後に拡散が発生するだけの熱負荷が印加されると、アモルファス領域１４と結晶との界面に拡散抑制物質が偏析する。拡散抑制物質の偏析は、その界面における点欠陥を消費するため、エクステンション領域１７におけるｎ型不純物の拡散が抑制される。エクステンション領域１７におけるｎ型不純物の拡散が抑制されるため、エクステンション領域１７における不純物濃度分布を急峻にすることができる。
図１は、第１の実施例に係るｎ型ＭＩＳトランジスタ１０の構造を示す。図１Ａは、ｎ型ＭＩＳトランジスタ１０の平面図である。図１Ｂは、図１ＡのＸ−Ｘ´線に沿った断面図である。
図１Ａにおいて、ゲート電極は１３、エクステンション領域は１７、サイドウォールは１８、不純物濃度が高いソース領域は１９ａ、不純物濃度が高いドレイン領域は１９ｂ、活性領域は５０、素子分離領域は６０により示す。
図１Ａに示すように、素子分離領域６０はｎ型ＭＩＳトランジスタ１０の周囲に設けられている。活性領域５０は、素子分離領域６０に画定されている矩形の領域である。ゲート電極１３は、その矩形状のパターン部分が活性領域５０の中央部を横断するように設けられている。サイドウォール１８は、ゲート電極１３の周囲に設けられている。エクステンション領域１７は、活性領域５０に、ゲート電極１３に隣接して所定の幅に設けられている。なお、後で図１Ｂに示すように、不活性物質含有領域１４ａ、拡散抑制領域１６及びエクステンション領域１７は、上面から見た場合にほぼ重なっている。不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂは、上面から見た場合に、活性領域５０のうち、ゲート電極１３及びエクステンション領域１７を除いた領域に設けられている。
図１Ｂにおいて、ｐ型シリコン基板は１１、ゲート絶縁膜は１２、ゲート電極は１３、不活性物質含有領域は１４ａ、ポケット領域は１５、拡散抑制領域は１６、エクステンション領域は１７、サイドウォールは１８、不純物濃度が高いソース領域は１９ａ、不純物濃度が高いドレイン領域は１９ｂ、シリサイド層は２０、ソース領域は２６ａ、ドレイン領域は２６ｂにより示す。なお、図１Ｂのうち、図１Ａで説明した構成と同様の構成には同一の符号を付す。
ゲート絶縁膜１２は、ｐ型シリコン基板１１上に形成されている。ゲート絶縁膜１２の膜厚は例えば１ｎｍから２ｎｍ程度である。
ゲート電極１３は、ｐ型シリコン基板１１上に、ゲート絶縁膜１２を介して形成されている。ゲート電極１３の高さは、例えば１００ｎｍ程度である。ゲート電極１３の幅は、例えば２５から９０ｎｍ程度である。ゲート電極１３は、ポリシリコンにより構成することができる。
ソース領域２６ａ及びドレイン領域２６ｂは、ｐ型シリコン基板１１中に設けられている。エクステンション領域１７は、ソース領域２６ａ及びドレイン領域２６ｂの一部である。エクステンション領域１７は、ｎ型の導電型を付与する不純物をイオン注入した領域である。エクステンション領域１７は、ゲート電極１３の矩形パターンの長辺から例えば８０ｎｍまでの範囲に、且つｐ型シリコン基板１１の内部において、その表面から第１の深さまで、例えば最大深さ４０ｎｍ（不純物濃度が１．０×１０１８ｃｍ−３以上の範囲において）までの範囲に形成されるのが望ましい。
エクステンション領域１７の形成幅は、後述するｐ型シリコン基板１１上におけるサイドウォール１８の形成幅に依存する。エクステンション領域１７は、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂを不純物のイオン注入によって形成する際に、ゲート電極１３及びサイドウォール１８によって、不純物のイオン注入をマスクすることにより形成されるからである。エクステンション領域１７は、ソース領域２６ａ及びドレイン領域２６ｂのチャネル部への空乏層の広がりの影響を低減し、ｎ型ＭＩＳトランジスタ１０の短チャネル効果を抑制するために設けられている。なお、ｎ型ＭＩＳトランジスタ１０におけるチャネル部は、ゲート電極１３直下のｐ型シリコン基板１１に形成される。すなわち、チャネル部は、ソース領域２６ａとドレイン領域２６ｂとによって挟まれている領域である。
不活性物質含有領域１４ａは、シリコン以上に重い不活性物質を含有する領域である。本実施例における不活性物質は、ゲルマニウムであることが望ましい。なお、不活性物質は、シリコン、ゲルマニウム、キセノン、又はアルゴンであってもよい。不活性物質含有領域１４ａは、後述するシリコンがアモルファス状態で存在するアモルファス領域１４を熱処理によって結晶化された領域である。
アモルファス状態とは、一般的にはシリコンと、他のシリコンとの結合が切断されている状態のことをいう。ただし、本実施例においては、シリコンと他のシリコンとの間に多少結合があってもよい、アモルファス状態は、ｐ型シリコン基板１１の結晶状態を、不活性物質のイオン注入によって崩すことによって実現可能である。
不活性物質含有領域１４ａは、ｐ型シリコン基板１１中にあり、ゲート電極１３の矩形状バターンの長辺に隣接するように配置されている。不活性物質含有領域１４ａは、上面から見た場合、エクステンション領域１７と重なるように設けられている。従って、不活性物質含有領域１４ａは、ゲート電極１３の矩形パターン部分の長辺から８０ｎｍの範囲に形成され、エクステンション領域１７の下側である第１の深さよりも深い第２の深さまでに形成される。不活性物質含有領域１４ａは、エクステンション領域１７よりも深く、ｐ型シリコン基板１１の表面から第１の領域よりも深い第２の深さである最大深さ５０ｎｍの範囲に形成される。
不活性物質含有領域１４ａの形成幅は、後述するｐ型シリコン基板１１上におけるサイドウォール１８の形成幅に依存する。不活性物質含有領域１４ａは、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂをイオン注入によって形成する際に、ゲート電極１３及びサイドウォール１８によって、不純物のイオン注入をマスクすることにより形成されるからである。
なお、後述するように、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂにｎ型のイオン注入を行う際に、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂも不活性物質含有領域１４ａと同様にアモルファス状態となる。しかし、本実施例における不活性物質含有領域１４ａは、サイドウォール１８下のｐ型シリコン基板１１において、不活性物質のイオン注入によって形成される領域のことをいう。
拡散抑制領域１６は、ｐ型シリコン基板１１中にあり、ゲート電極１３の矩形状パターンの長辺に隣接するように配置されている。拡散抑制領域１６は、エクステンション領域１７にイオン注入する不純物の拡散を抑制するために、拡散抑制物質をイオン注入することにより設けられている。拡散抑制物質の濃度ピークは、アモルファス領域１４の界面と一致しているか、又はアモルファス領域１４の界面より下側の、第２の深さよりも深い第３の深さまでに形成される。図１Ａに示すように、拡散抑制領域１６は、ゲート電極１３を除く活性領域５０に形成されている。
ポケット領域１５は、ｐ型シリコン基板１１中にあり、ゲート電極１３の矩形状バターンの長辺に隣接するように配置されている。ポケット領域１５は、エクステンション領域１７の下側に設けられている。ポケット領域１５は、ソース領域２６ａとドレイン領域２６ｂとの間のパンチスルー効果を抑制するために設けられている。
ポケット領域１５の最大形成深さは、ｐ型シリコン基板１１の表面から例えば最大深さ４０ｎｍの範囲で形成されるのが望ましい。ポケット領域１５は、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂをイオン注入によって形成する際に、ゲート電極１３及びサイドウォール１８によって、不純物のイオン注入をマスクすることにより形成されるからである。
サイドウォール１８は、ゲート電極１３の側壁上に形成される。サイドウォール１８は、絶縁材料である酸化シリコンを用いることができる。サイドウォール１８の形成幅は、例えば１０〜８０ｎｍの厚みで形成するのが望ましい。理由は、エクステンションの注入エネルギーと、製造プロセスにおいて印加される熱負荷による拡散を考慮するからである。
不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂは、ｐ型シリコン基板１１上のサイドウォール１８が位置する端部から所定の幅に設けられている。図１Ａに示すように、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂは、ゲート電極１３を除く活性領域５０に形成されている。不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂの最大形成深さは、ｐ型シリコン基板１１の表面から例えば１００ｎｍまでの範囲で形成されるのが望ましい。
シリサイド層２０は、ゲート電極１３、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂの表面上に設けられている。シリサイド層２０は、例えば５〜３０ｎｍの厚みで形成するのが望ましい。なお、本発明において、シリサイド層２０を形成することは必須ではない。
図２から図４までの図は、第１の実施例によるｎ型ＭＩＳトランジスタ１０の製造方法を説明するものである。
図２Ａは、ゲート絶縁膜１２及びゲート電極１３を形成する工程を説明する。
ゲート絶縁膜１２は、ｐ型シリコン基板１１の上に形成される。ｐ型シリコン基板１１は、ｐ型導電性不純物濃度が例えば１．０×１０１６ｃｍ−３である。ゲート絶縁膜１２は、例えば、ＣＶＤ法、又は熱酸化法と熱窒化法とを組み合わせて形成される窒化酸化シリコン（ＳｉＯＮ）によって構成されている。
ゲート電極１３は、ゲート絶縁膜１２上に形成される。ゲート電極１３は、ＣＶＤ法等により、ゲート絶縁膜１２上に多結晶シリコン膜（不図示）を例えば膜厚１００ｎｍ程度に堆積し、フォトリソグラフィーによってレジストパターンを形成し、次いで異方性エッチングによって多結晶シリコン膜をパターニングして電極形状とすることにより形成される。
図２Ｂは、ｐ型シリコン基板１１の第４の深さまでアモルファス領域１４を形成する工程を説明する。
アモルファス領域１４は、ゲート電極１３をマスクとしてｐ型シリコン基板１１の基板中の第４の深さまで、アモルファス領域１４に不活性物質をイオン注入することによって形成される。不活性物質は、例えばゲルマニウムを用いることができる。不活性物質のイオン注入条件は、例えば加速エネルギー５ｋｅＶから３０ｋｅＶ、及びドーズ量５×１０１３／ｃｍ２から２×１０１５／ｃｍ２である。
ＬＳＳ（Ｌａｎｄｗａｒｄ、Ｓｃｈａｒｆｆ、Ｓｃｈｉｏｔｔ）理論によれば、イオンを注入する際、横方向（チャネル方向）におけるイオンの投影飛程は、縦方向（イオン注入方向）におけるイオンの投影飛程の半分程度になると推測される。後述するエクステンション領域１７にイオン注入するリンのドーズ量を１×１０１５／ｃｍ２と設定し、イオン注入されたリンが縦方向（イオン注入方向）に１×１０１８／ｃｍ３の濃度で１５ｎｍの範囲内で拡散分布すると仮定した場合、横方向（チャネル方向）における平均的な拡散距離は約７ｎｍであると推測される。アモルファス領域１４は、最終的な熱処理が印可されたときのエクステンション領域１７の拡散距離より深く形成するので、基本的に、アモルファス領域の横方向は注入直後のエクステンション領域１７の横方向距離より広くなる。たとえば、ゲルマニウムのイオン注入条件を０°にて縦方向（イオン注入方向）に２５ｎｍのアモルファス領域１４を形成するように設定した場合、横方向（チャネル方向）に１２ｎｍの広がりを有するようになり、エクステンション領域１７を内包するようになる。
また、アモルファス領域１４を形成する際のｐ型シリコン基板１１に対するゲルマニウムのイオン注入角度は、０°から３０°までに設定してもよい。ゲルマニウムのイオン注入角度を最大３０°に設定することによって、アモルファス領域１４は、エクステンション領域１７をチャネル方向においてより外側に形成されるようになるからである。
なお、アモルファス領域１４の形成方法は、ここではイオン注入を用いたが、プラズマドーピングなど用いてアモルファス領域１４を形成してもよい。アモルファス領域１４の形成に用いる元素は、ゲルマニウムのほかに、シリコン、キセノン又はアルゴンを用いてもよい。
図２Ｃは、ポケット領域１５を形成する工程を説明する。
ポケット領域１５は、ゲート電極１３をマスクとして、ｐ型シリコン基板１１のポケット領域１５にｐ型導電性不純物を斜めイオン注入することによって形成される。斜めイオン注入は、矢印１５ａに示すように、基板法線から例えば０度から４５度の範囲で傾けて行うことが望ましい。斜めイオン注入の角度を最大４５°に設定することによって、ポケット領域１５は、チャネル方向においてもアモルファス領域１４の外側に形成されるようになるからである。
ｐ型導電性不純物は例えばインジウムを用いることができる。斜めイオン注入の条件は、加速エネルギー３０ｋｅＶから１００ｋｅＶ、及びドーズ量は１方向当たり１×１０１２／ｃｍ２から２×１０１３／ｃｍ２である。
なお、ポケット領域１５を形成するｐ型導電性不純物は、ボロンを用いても良い。ボロン注入の条件は、加速エネルギー３ｋｅＶから１５ｋｅＶ、及びドーズ量１×１０１２／ｃｍ２から２×１０１３／ｃｍ２である。
図２Ｄは、不純物の拡散を抑制する拡散抑制領域１６を、第４の深さよりも深い第５の深さまで、ｐ型シリコン基板１１に形成する工程を説明する。
拡散抑制領域１６は、ゲート電極１３をマスクとして、ｐ型シリコン基板１１に、拡散抑制物質の濃度ピークをアモルファス領域１４の界面に有するようにイオン注入することによって形成される。拡散抑制物質は、炭素を用いることが望ましい。拡散抑制物質のイオン注入条件は、加速エネルギー２ｋｅＶから１５ｋｅＶ、及びドーズ量５×１０１３／ｃｍ２から２×１０１５／ｃｍ２である。
なお、ｐ型シリコン基板１１に対する拡散抑制物質のイオン注入角度は、０°から３０°までに設定してもよい。拡散抑制物質のイオン注入角度を最大３０°に設定することによって、拡散抑制領域１６は、エクステンション領域１７の下側、つまり第４の深さよりも深い第５の深さまで形成されるようになるからである。また、拡散抑制物質として用いる炭素は、単体だけでなくクラスターを用いても良い。また、拡散抑制物質は、炭素の代わりに窒素又はフッ素を用いても良い。
図３Ａは、第４の深さよりも深い第６の深さまで、ｐ型シリコン基板１１にエクステンション領域１７を形成する工程を説明する。
エクステンション領域１７は、ソース領域２６ａ及びドレイン領域２６ｂの一部である。エクステンション領域１７は、ｐ型シリコン基板１１にｎ型の導電型を付与する不純物を、アモルファス領域１４よりも浅く、つまり第４の深さよりも浅い第６の深さまでイオン注入することによって形成される。さらに、最も高温の熱負荷が印加されてアモルファス領域１４であった部分が消えても、エクステンション領域１７は、熱負荷前に存在したアモルファス領域１４よりも浅くなるように形成される。
エクステンション領域１７は、ゲート電極１３をマスクとしてｐ型シリコン基板１１のエクステンション領域１７にイオン注入を行うことによって形成される。ｎ型導電性不純物は、例えばリンを用いることができる。エクステンション領域１７におけるリンのイオン注入条件は、加速エネルギー０．５ｋｅＶから５ｋｅＶ、及びドーズ量１×１０１４／ｃｍ２から３×１０１５／ｃｍ２である。また、エクステンション領域１７の形成に用いるリンは、分子イオンを用いても良い。
エクステンション領域１７はアモルファス領域１４内に形成されるため、リンのイオン注入におけるチャネリングは抑制される。リンのイオン注入におけるチャネリングは抑制されるため、エクステンション領域１７の不純物のイオン注入時における不純物濃度分布が狭く形成することができる。
なお、ｐ型シリコン基板１１に対するリンのイオン注入角度は、０°から３０°までに設定してもよい。リンのイオン注入角度を最大３０°に設定することによって、横方向拡散量を自在に制御できる。アモルファス領域１４の形成におけるゲルマニウムのイオン注入角度、ポケット領域１５の形成におけるボロンのイオン注入角度、又は拡散抑制領域１６の形成における炭素のイオン注入角度は、そのとき任意でかまわない。エクステンション領域１７は、十分に浅いので角度をつけても十分にアモルファス領域１４の内側に形成されるようになるからである。
なお、エクステンション領域１７を形成するｎ型導電性不純物は、砒素又はアンチモンを用いても良い。砒素注入の条件は、加速エネルギー０．５ｋｅＶから５ｋｅＶ、及びドーズ量１．０×１０１４／ｃｍ２から３．０×１０１５／ｃｍ２である。また、エクステンション領域１７の形成に用いる砒素及びアンチモンは、分子イオンを用いても良い。
図３Ｂは、アモルファス領域１４の界面に拡散抑制物質が偏析するようにｐ型シリコン基板１１を熱処理する工程を説明する。熱処理工程は、ポケット領域１５の不純物及びエクステンション領域１７の不純物を活性化するために行う。
熱処理工程における条件は、９００℃から１０２５℃で昇温及び降温の時間を除くと、ほぼ０秒（９００℃から１１００℃で、１０秒以下でもよい）のＲＴＡ処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：急速高温熱処理）が望ましい。熱処理工程は、例えば、窒素等の不活性雰囲気中で行う。なお、熱処理工程は、フラッシュランプ及びレーザーアニールによって実施してもよい。
熱処理工程により、拡散抑制物質である炭素の濃度分布は注入直後の状態から変化する。まず、熱処理工程により、アモルファス領域１４の界面に濃度ピークを有する拡散抑制物質の炭素は、アモルファス領域１４が結晶成長する際に発生する残留欠陥（ＥＯＲ：Ｅｎｄ ｏｆ Ｒａｎｇｅ）に、拡散抑制物質が偏析する。このとき、アモルファス領域１４は回復するが、熱負荷が拡散抑制物質の偏析を発生させるのに十分でない場合は、最終的な製造工程において印加される最も高温の熱付加時に偏析が生じる。
アモルファス領域１４の界面におけるｐ型シリコン基板１１の結晶欠陥に入り込んだ炭素によって、点欠陥の凝集も同時に生じるので系全体としてエネルギー的に安定した状態となり、熱処理工程によって拡散しにくくなる。その結果、拡散抑制物質である炭素は、アモルファス領域１４の界面に偏析するようになる。
エクステンション領域１７にイオン注入されたリンは、アモルファス領域１４の界面に偏析することで、増速拡散の原因となる点欠陥の消費を促すので拡散が抑制される。その結果、エクステンション領域１７にイオン注入されたリンは、元のアモルファス領域１４において急峻な分布を形成するようになる。
なお、本熱処理工程によって、アモルファス領域１４は結晶化するため、アモルファス領域１４とｐ型シリコン基板１１との界面は消滅する。なお、元のアモルファス領域１４は、図１に示す不活性物質含有領域１４ａとなる。
図３Ｃは、サイドウォール１８を形成する工程を説明する。サイドウォール１８は、例えば酸化シリコンによって形成される。
まず、絶縁材料である酸化シリコン膜は、ゲート電極１３を覆うように、例えばＣＶＤ法により約１０ｎｍから８０ｎｍ形成される。具体的な酸化シリコン膜の形成方法は、低圧ＣＶＤ法により、例えばテトラエトキシシラン（ＴＥＯＳ）とＯ２をソースガスとして基板温度４００℃から７００℃以下の温度で反応させる方法を用いることができる。基板温度４００℃から７００℃以下とする理由は、エクステンション領域１７に注入したリンの異常拡散を防ぐためである。
次に、サイドウォール１８は、ｐ型シリコン基板１１の全面において、酸化シリコン膜を異方性エッチングすることにより形成される。酸化シリコン膜１４ｃのエッチングは、フッ素系ガスであるＣ４Ｆ８を含有するＣ４Ｆ８／Ａｒ／Ｏ２ガスを用いることができる。このように、サイドウォール１８は、絶縁材料によって、ゲート電極１３の側壁上に形成される。
図３Ｄは、不純物濃度の高いソース領域１９ａ及び不純物濃度の高いドレイン領域１９ｂを形成する工程を説明する。
図３Ｄに示すように、不純物濃度の高いソース領域１９ａ及び不純物濃度の高いドレイン領域１９ｂは、ゲート電極１３及びサイドウォール１８をマスクとして、ｐ型シリコン基板１１の不純物濃度の高いソース領域１９ａ及び不純物濃度の高いドレイン領域１９ｂにｎ型導電性不純物をイオン注入することによって形成される。ｎ型導電性不純物は、例えばリンを用いることができる。不純物濃度の高いソース領域１９ａ及び不純物濃度の高いドレイン領域１９ｂにおけるリンのイオン注入条件は、加速エネルギー３．０ｋｅＶから２０．０ｋｅＶ、及びドーズ量２．０×１０１５／ｃｍ２から１．０×１０１６／ｃｍ２である。また、ｎ型導電性不純物は、砒素を用いてもよい。また、ｎ型導電性不純物は、リン又は砒素の分子イオンを用いても良い。
その後、イオン注入した各種不純物は、１０００℃で１０秒間程度のアニール処理によって活性化させることができる。
図４は、シリサイド層２０を形成する工程を説明する。
シリサイド層２０を形成する金属は、ゲート電極１３、ソース領域１９ａ及びドレイン領域１９ｂの表面上に堆積させる。本実施例において、シリサイドを形成する金属は例えばコバルトである。ゲート電極１３、ソース領域１９ａ及びドレイン領域１９ｂの表面におけるコバルトの堆積は、例えばコバルトターゲットを用いて２５０Ｗ程度のＤＣバイアスを印加したスパッタリングによって行うことができる。コバルトは、例えば約３ｎｍから８ｎｍの厚みで堆積するのが望ましい。ゲート電極１３、ソース領域１９ａ及びドレイン領域１９ｂの表面におけるコバルトの１次シリサイド化反応は、窒素雰囲気中で例えば５００℃程度及び３０秒間の低温アニーリングによって行うことができる。その後、未反応のコバルト膜は、例えば過酸化アンモニア水（ＮＨ３・Ｈ２Ｏ２・Ｈ２Ｏ）混合液又は硫酸過酸化水素（Ｈ２ＳＯ５・Ｈ２Ｏ２）混合液により除去する。なお、未反応のコバルト膜は、過酸化アンモニア水（ＮＨ３・Ｈ２Ｏ２・Ｈ２Ｏ）混合液と硫酸過酸化水素（Ｈ２ＳＯ５・Ｈ２Ｏ２）混合液とを混合して除去してもよい。次に、ゲート電極１３及びｐ型シリコン基板１１の表面上における２次シリサイド化は、例えば７００℃程度の高温アニーリングを窒素（Ｎ２）雰囲気中で約３０秒間行うことによって行うことができる。
このように、シリサイド層２０は、ゲート電極１３、不純物濃度が高いソース領域１９ａ及び不純物濃度が高いドレイン領域１９ｂの表面上に形成される。また、シリサイド層２０は、コバルト（Ｃｏ）膜の形成後に保護膜としてチタン膜あるいは窒化チタン（ＴｉＮ）膜を形成してもよい。この場合、シリサイド層２０の膜厚は５ｎｍから３０ｎｍである。なお、本発明において、シリサイド層２０を形成することは必須ではない。
そして、ｎ型ＭＩＳトランジスタ１０は、不図示の層間絶縁膜の形成、不図示のコンタクト孔の形成、及び不図示の配線の形成等の諸工程を経て完成する。
なお、本実施例は、ゲート電極を形成した後にソース領域及びドレイン領域となる一対の不純物拡散領域を形成する場合を例示した。しかし、本発明は本実施例に限定されるものではなく、上記の形成順序を適宜変更することも考えられる。
本実施例は、アモルファス領域１４を形成するための不活性物質のイオン注入工程、ポケット領域１５を形成するためのイオン注入工程、拡散抑制物質である炭素のイオン注入工程、エクステンション領域１７を形成する工程の順で進行する場合を例示したが、各工程の順番は任意である。
但し、各工程の順番によっては、アモルファス領域１４の形成によるアモルファス化の効果により、ポケット領域１５及びエクステンション領域１７のイオン注入の濃度分布が影響を受けるため、それぞれの最適設計が必要となる。
図５は、第１の実施例のｎ型ＭＩＳトランジスタ１０による各イオン注入の濃度分布を示す模式図を説明する。図５の縦軸は、各注入物質の濃度（ｃｍ−３）を示す。図５の横軸は、ｐ型シリコン基板１１表面からの深さ（ｎｍ）を示す。
図５Ａは、図１Ｂの線Ａ−Ｂに示す断面における、アモルファス領域１４の界面に拡散抑制物質が偏析するようにｐ型シリコン基板１１を熱処理する前の各イオン注入の濃度分布を説明する。５１ａは、アモルファス領域１４に含有されるゲルマニウムの濃度分布を示す。５２ａは、ポケット領域１５に含有されるインジウムの濃度分布を示す。５３ａは、拡散抑制領域１６に含有される炭素の濃度分布を示す。５４ａは、エクステンション領域１７に含有されるリンの濃度分布を示す。矢印５５は、アモルファス領域１４にゲルマニウムをイオン注入する際にｐ型シリコン基板１１の結晶性が崩れたｐ型シリコン基板１１からの深さを示す。
図５Ａに示すように、ｐ型シリコン基板１１におけるアモルファス領域１４と結晶界面において、ポケット領域１５におけるインジウムの濃度ピーク５２ａ及び拡散抑制領域１６における炭素の濃度ピークを有する。
図５Ｂは、図１Ｂの線Ａ−Ｂに示す断面における、アモルファス領域１４の界面に拡散抑制物質が偏析するようにｐ型シリコン基板１１を熱処理した後の各イオン注入の濃度分布を説明する。５１ｂは、アモルファス領域１４に含有されるゲルマニウムの濃度分布を示す。５２ｂは、ポケット領域１５に含有されるインジウムの濃度分布を示す。５３ｂは、拡散抑制領域１６に含有される炭素の濃度分布を示す。５４ｂは、エクステンション領域１７に含有されるリンの濃度分布を示す。矢印５５は、アモルファス領域１４にゲルマニウムをイオン注入する際にｐ型シリコン基板１１の結晶性が崩れたｐ型シリコン基板１１からの深さを示す。
図５Ｂに示すように、ｐ型シリコン基板１１におけるアモルファス領域１４と結晶界面において、拡散抑制領域１６における炭素の濃度ピークが急峻になっていることがわかる。次いで、エクステンション領域１７に含有されるリンの濃度分布が、アモルファス領域１４において急峻に形成されていることがわかる。
ここで、本実施例における上記した各注入のＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析法）による濃度分布について説明する。
図６は、本実施例で説明した各注入のＳＩＭＳによる濃度分布を示す特性図である。図６の縦軸は、各注入物質の濃度（ｃｍ−３）を示す。図５の横軸は、ｐ型シリコン基板１１表面からの深さ（ｎｍ）を示す。
図６において、実線２１はエクステンション領域１７にリンをイオン注入して、ＲＴＡ処理した後のリンの濃度分布を示す。なお、実線２１は、従来技術によって形成されたエクステンション領域１７におけるリンの濃度分布を示す。
実線２２はポケット領域１５にインジウムをイオン注入して、ＲＴＡ処理した後のインジウムの濃度分布を示す。
実線２３は、以下の工程を経たエクステンション領域１７におけるリンの濃度分布を示す。最初の工程はｐ型シリコン基板１１にゲルマニウムをイオン注入してアモルファス領域１４を形成する工程である。次の工程は、ポケット領域１５にインジウムをイオン注入する工程である。次の工程は、拡散抑制領域１６を形成する炭素の濃度ピークがアモルファス領域１４の界面にくるようにイオン注入する工程である。次の工程は、アモルファス領域１４と拡散抑制領域１６との間にあるエクステンション領域１７にリンをイオン注入する工程である。次の工程は、エクステンション領域１７にリンをイオン注入した後にＲＴＡ処理した工程である。
実線２４は、以下の工程を経た炭素の濃度分布を示す。最初の工程は、アモルファス領域１４にゲルマニウムをイオン注入する工程である。次の工程は、ポケット領域１５のインジウムをイオン注入する工程である。次の工程は、拡散抑制領域１６を形成する炭素の濃度ピークがアモルファス領域１４の界面にくるようにイオン注入する工程である。次の工程は、拡散抑制物質としての炭素の濃度ピークがアモルファス領域１４の界面にくるようにイオン注入した後にＲＴＡ処理した後の工程である。
矢印２５は、アモルファス領域１４の深さを示す。
図６に示すように、従来技術における実線２１におけるリンの濃度分布は、ＲＴＡ処理の後は、なだらかな分布で全く急峻にならない。一方、実線２３は、エクステンション領域１７におけるリンが、ｐ型シリコン基板１１のアモルファス領域１４と結晶との界面より浅い範囲で急峻な濃度分布を示すことがわかる。さらに、実線２２は、ｐ型シリコン基板１１のアモルファス領域１４と結晶との界面近傍において、拡散抑制物質である炭素が偏析することを示すことがわかる。以上のことから、実線２３のようなリンの濃度分布、及び実線２４のような拡散抑制物質の濃度分布は、エクステンション領域１７におけるリンの拡散を制御できることがわかる。
まず、熱処理工程により、アモルファス領域１４の界面に濃度ピークを有する拡散抑制物質の炭素は、アモルファス領域が結晶成長する際に発生する残留欠陥（ＥＯＲ：Ｅｎｄ ｏｆ Ｒａｎｇｅ）に、拡散抑制物質が偏析する。このとき、アモルファス領域１４は回復するが拡散抑制物質が偏析しない熱負荷の場合は、最終的に印加される最も高温の熱付加時に偏析が生じる。一方、アモルファス領域１４の界面におけるｐ型シリコン基板１１の結晶欠陥に入り込んだ炭素によって、点欠陥の凝集も同時に生じるので系全体としてエネルギー的に安定した状態となるため、拡散抑制物質である炭素は、アモルファス領域１４の界面に偏析するようになる。
エクステンション領域１７にイオン注入されたリンは、アモルファス領域１４の界面に偏析した拡散抑制領域１６によって拡散が抑制される。その結果、エクステンション領域１７にイオン注入されたリンは、もともとあったアモルファス領域内で、急峻な分布を形成するようになる。
本発明の第１の実施例におけるｎ型ＭＩＳトランジスタ１０の構造及び製造方法によれば、エクステンション領域１７の下側、つまり第１の深さよりも深い第２の深さにおいてアモルファス領域１４と結晶との界面が形成されることを特徴とする。そのため、アモルファス領域１４内にエクステンション領域１７が形成された後に拡散が発生するだけの熱負荷が印加されると、アモルファス領域１４と結晶との界面に拡散抑制物質が偏析する。拡散抑制物質の偏析は、その界面における点欠陥を消費するため、エクステンション領域１７におけるｎ型不純物の拡散が抑制される。エクステンション領域１７におけるｎ型不純物の拡散が抑制されるため、エクステンション領域１７における不純物濃度分布を急峻にすることができる。
（第２の実施例）
本発明の第２の実施例において、図７から図１２までの図は、ｐ型ＭＩＳトランジスタ３０の構造及びｐ型ＭＩＳトランジスタ３０の製造方法を詳細に説明するものである。なお、ＭＩＳトランジスタとは電界効果トランジスタのことをいう。第２の実施例におけるｐ型ＭＩＳトランジスタ３０の製造方法は、エクステンション領域３７の下側、つまり第１の深さよりも深い第２の深さにおいてアモルファス領域３４と結晶との界面が形成されることを特徴とする。そのため、アモルファス領域３４内にエクステンション領域３７が形成された後に拡散が発生するだけの熱負荷が印加されると、アモルファス領域３４と結晶との界面に拡散抑制物質が偏析する。拡散抑制物質の偏析は、その界面における点欠陥を消費するため、エクステンション領域３７におけるｐ型不純物の拡散が抑制される。エクステンション領域３７におけるｐ型不純物の拡散が抑制されるため、エクステンション領域３７における不純物濃度分布を急峻にすることができる。
図７は、第２の実施例に係るｐ型ＭＩＳトランジスタ３０の構造を示す。図６Ａは、ｐ型ＭＩＳトランジスタ３０の平面図である。図７Ｂは、図７ＡのＸ−Ｘ´線に沿った断面図である。
図７Ａにおいて、ゲート電極は３３、エクステンション領域は３７、サイドウォールは３８、不純物濃度が高いソース領域は３９ａ、不純物濃度が高いドレイン領域は３９ｂ、活性領域は５０、素子分離領域は６０により示す。
図７Ａに示すように、素子分離領域６０はｐ型ＭＩＳトランジスタ３０の周囲に設けられている。活性領域５０は、素子分離領域６０に画定されている矩形の領域である。ゲート電極３３は、その矩形状のパターン部分が活性領域５０の中央部を横断するように設けられている。サイドウォール３８は、ゲート電極３３の周囲に設けられている。エクステンション領域３７は、活性領域５０に、ゲート電極３３に隣接して所定の幅に設けられている。なお、後で図６Ｂに示すように、不活性物質含有領域３４ａ、拡散抑制領域３６及びエクステンション領域３７は、上面から見た場合にほぼ重なっている。不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂは、上面から見た場合に、活性領域５０のうち、ゲート電極３３及びエクステンション領域３７を除いた領域に設けられている。
図７Ｂにおいて、ｎ型シリコン基板は３１、ゲート絶縁膜は３２、ゲート電極は３３、不活性物質含有領域は３４ａ、ポケット領域は３５、拡散抑制領域は３６、エクステンション領域は３７、サイドウォールは３８、不純物濃度が高いソース領域は３９ａ、不純物濃度が高いドレイン領域は３９ｂ、シリサイド層は４０、ソース領域は４７ａ、ドレイン領域は４７ｂにより示す。なお、図６Ｂのうち、図６Ａで説明した構成と同様の構成には同一の符号を付す。
ゲート絶縁膜３２は、ｎ型シリコン基板３１上に形成されている。ゲート絶縁膜３２の膜厚は例えば１ｎｍから２ｎｍ程度である。
ゲート電極３３は、ｎ型シリコン基板１１上に、ゲート絶縁膜３２を介して形成されている。ゲート電極３３の高さは、例えば１００ｎｍ程度である。ゲート電極３３の幅は、例えば２５から９０ｎｍ程度である。ゲート電極３３は、ポリシリコンにより構成することができる。
ソース領域３６ａ及びドレイン領域３６ｂは、ｎ型シリコン基板３１中に設けられている。エクステンション領域３７は、ソース領域４７ａ及びドレイン領域４７ｂの一部である。エクステンション領域３７は、ｐ型の導電型を付与する不純物をイオン注入した領域である。エクステンション領域３７は、ゲート電極３３の矩形パターンの長辺から例えば８０ｎｍまでの範囲に、且つｎ型シリコン基板３１の表面から例えば最大深さ４０ｎｍ（不純物濃度が１．０×１０１８ｃｍ−３以上の範囲において）までの範囲に形成されるのが望ましい。
エクステンション領域３７の形成幅は、後述するｎ型シリコン基板３１上におけるサイドウォール３８の形成幅に依存する。エクステンション領域３７は、不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂを不純物のイオン注入によって形成する際に、ゲート電極３３及びサイドウォール３８によって、不純物のイオン注入をマスクすることにより形成されるからである。エクステンション領域３７は、ソース領域４７ａ及びドレイン領域４７ｂのチャネル部への空乏層の広がりの影響を低減し、ｐ型ＭＩＳトランジスタ３０の短チャネル効果を抑制するために設けられている。なお、ｐ型ＭＩＳトランジスタ３０におけるチャネル部は、ゲート電極３３直下のｎ型シリコン基板３１に形成される。すなわち、チャネル部は、ソース領域３６ａとドレイン領域３６ｂとによって挟まれている領域である。
不活性物質含有領域３４ａは、シリコン以上に重い不活性物質を含有する領域である。本実施例における不活性物質は、ゲルマニウムであることが望ましい。なお、不活性物質は、シリコン、ゲルマニウム、キセノン、又はアルゴンであってもよい。不活性物質含有領域３４ａは、第１の実施例と同様に、後述するシリコンがアモルファス状態で存在するアモルファス領域３４を熱処理によって結晶化された領域である。
不活性物質含有領域３４ａは、ｎ型シリコン基板３１中にあり、ゲート電極３３の矩形状バターンの長辺に隣接するように配置されている。不活性物質含有領域３４ａは、上面から見た場合、エクステンション領域３７と重なるように設けられている。従って、不活性物質含有領域３４ａは、ゲート電極３３の矩形パターン部分の長辺から８０ｎｍの範囲に形成され、エクステンション領域３７と重なるように形成される。不活性物質含有領域３４ａは、エクステンション領域３７よりも深く、ｎ型シリコン基板３１の表面から最大深さ５０ｎｍの範囲に形成され、の下側である第１の深さよりも深い第２の深さまでに形成される。不活性物質含有領域３４ａは、エクステンション領域３７よりも深く、ｎ型シリコン基板３１の表面から第１の深さよりも深い第２の深さである最大深さ５０ｎｍの範囲に形成される。
不活性物質含有領域３４ａの形成幅は、第１の実施例と同様に、後述するｎ型シリコン基板３１上におけるサイドウォール３８の形成幅に依存する。
なお、後述するように、不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂにｎ型のイオン注入を行う際に、不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂも不活性物質含有領域３４ａと同様にアモルファス状態となる。しかし、本実施例における不活性物質含有領域３４ａは、サイドウォール３８下のｎ型シリコン基板３１において、不活性物質のイオン注入によって形成される領域のことをいう。
拡散抑制領域３６は、ｎ型シリコン基板３１中にあり、ゲート電極３３の矩形状パターンの長辺に隣接するように配置されている。拡散抑制領域３６は、エクステンション領域３７にイオン注入する不純物の拡散を抑制するために、拡散抑制物質をイオン注入することにより設けられている。拡散抑制物質の濃度ピークは、アモルファス領域３４の界面と一致しているか、又はアモルファス領域１４の界面より下側の、第２の深さよりも深い第３の深さまでに形成される。図７Ａに示すように、拡散抑制領域３６は、ゲート電極３３を除く活性領域５０に形成されている。
ポケット領域３５は、ｎ型シリコン基板３１中にあり、ゲート電極３３の矩形状パターンの長辺に隣接するように配置されている。ポケット領域３５は、エクステンション領域３７の下側に設けられている。ポケット領域３５は、ソース領域４７ａとドレイン領域４７ｂとの間のパンチスルー効果を抑制するために設けられている。
ポケット領域３５の最大形成深さは、第１の実施例と同様に、ｎ型シリコン基板３１の表面から例えば最大深さ４０ｎｍの範囲で形成されるのが望ましい。
サイドウォール３８は、ゲート電極３３の側壁上に形成される。サイドウォール３８は、絶縁材料である酸化シリコンを用いることができる。サイドウォール３８の形成幅は、第１の実施例と同様に、例えば１０〜８０ｎｍの厚みで形成するのが望ましい。
不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂは、ｎ型シリコン基板３１上のサイドウォール３８が位置する端部から所定の幅に設けられている。図７Ａに示すように、不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂは、ゲート電極３３を除く活性領域５０に形成されている。不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂの最大形成深さは、ｎ型シリコン基板３１の表面から例えば１００ｎｍまでの範囲で形成されるのが望ましい。
シリサイド層４０は、ゲート電極３３、不純物濃度が高いソース領域３９ａ及び不純物濃度が高いドレイン領域３９ｂの表面上に設けられている。シリサイド層４０は、第１の実施例と同様に、例えば５〜３０ｎｍの厚みで形成するのが望ましい。
図８〜図１０までの図は、第２の実施例によるｐ型ＭＩＳトランジスタ３０の製造方法を説明するものである。
図８Ａは、ゲート絶縁膜３２及びゲート電極３３を形成する工程を説明する。
ゲート絶縁膜３２は、ｎ型シリコン基板３１の上に形成される。ｎ型シリコン基板３１は、ｎ型導電性不純物濃度が例えば１．０×１０１６ｃｍ−３である。ゲート絶縁膜３２は、例えば、ＣＶＤ法、又は熱酸化法と熱窒化法とを組み合わせて形成される窒化酸化シリコン（ＳｉＯＮ）によって構成されている。
ゲート電極３３は、ゲート絶縁膜３２上に形成される。ゲート電極３３は、ＣＶＤ法等により、ゲート絶縁膜３２上に多結晶シリコン膜（不図示）を例えば膜厚１００ｎｍ程度に堆積し、フォトリソグラフィーによってレジストパターンを形成し、次いで異方性エッチングによって多結晶シリコン膜をパターニングして電極形状とすることにより形成される。
図８Ｂは、第１の実施例の図２Ａで説明した工法と同様の工法を用いて、ｎ型シリコン基板３１の第４の深さまでアモルファス領域３４を形成する工程を説明する。
図８Ｃは、ポケット領域３５を形成する工程を説明する。
ポケット領域３５は、ゲート電極３３をマスクとして、ｎ型シリコン基板３１のポケット領域３５にｎ型導電性不純物を斜めイオン注入することによって形成される。斜めイオン注入は、矢印３５ａに示すように、基板法線から例えば０度から４５度の範囲で傾けて行うことが望ましい。斜めイオン注入の角度を最大４５°に設定することによって、ポケット領域３５は、チャネル方向においてもアモルファス領域３４の下側に形成されるようになるからである。
ｎ型導電性不純物は例えばアンチモンを用いることができる。斜めイオン注入の条件は、加速エネルギー３０ｋｅＶから１００ｋｅＶ、及びドーズ量は１方向当たり１×１０１２／ｃｍ２から２×１０１３／ｃｍ２である。
なお、ポケット領域３５を形成するｎ型導電性不純物は、砒素もしくはリンを用いても良い。砒素注入の条件は、加速エネルギー２５ｋｅＶから１００ｋｅＶ、及びドーズ量は１方向当たり１×１０１２／ｃｍ２から２×１０１３／ｃｍ２である。リン注入の条件は、加速エネルギー１５ｋｅＶから７０ｋｅＶ、及びドーズ量は１方向当たり１×１０１２／ｃｍ２から２×１０１３／ｃｍ２である。
図８Ｄは、第１の実施例の図２Ａで説明した工法と同様の工法を用いて、不純物の拡散を抑制する拡散抑制領域３６を、第４の深さよりも深い第５の深さまで、ｎ型シリコン基板３１に形成する工程を説明する。
図９Ａは、第４の深さよりも深い第６の深さまで、ｎ型シリコン基板３１にエクステンション領域３７を形成する工程を説明する。
エクステンション領域３７は、ソース領域４７ａ及びドレイン領域４７ｂの一部である。エクステンション領域３７は、ｎ型シリコン基板３１にｐ型の導電型を付与する不純物を、アモルファス領域３４よりも浅く、つまり第４の深さよりも浅い第６の深さまでイオン注入することによって形成される。さらに、最も高温の熱負荷が掛かってアモルファス領域３４であった部分が消えても、エクステンション領域３７は、熱負荷前に存在したアモルファス領域３４よりも浅くなるように形成される。
エクステンション領域３７は、ゲート電極３３をマスクとしてｎ型シリコン基板３１のエクステンション領域３７にイオン注入を行うことによって形成される。ｐ型導電性不純物は、例えばボロンを用いることができる。エクステンション領域３７におけるボロンのイオン注入条件は、加速エネルギー０．２ｋｅＶから５．０ｋｅＶ、及びドーズ量１．０×１０１４／ｃｍ２から２．０×１０１５／ｃｍ２である。
エクステンション領域３７はアモルファス領域３４内に形成されるため、ボロンのイオン注入におけるチャネリングは抑制される。ボロンのイオン注入におけるチャネリングは抑制されるため、エクステンション領域３７の不純物のイオン注入時における不純物濃度分布が狭く形成することができる。
なお、ｎ型シリコン基板３１に対するボロンのイオン注入角度は、０°から３０°に設定してもよい。ボロンのイオン注入角度を最大３０°に設定することによって、横方向拡散量を自在に制御できる。アモルファス領域３４の形成におけるゲルマニウムのイオン注入角度、ポケット領域３５の形成におけるアンチモンのイオン注入角度、又は拡散抑制領域１６の形成における炭素のイオン注入角度は、そのとき任意でかまわない。エクステンション領域１７は、十分に浅いので角度をつけても十分アモルファス領域の内側に形成されるようになるからである。
なお、エクステンション領域３７の形成の際には、ボロンの替わりにフッ化ボロン、又はクラスターボロンを用いても良い。エクステンション領域３７におけるフッ化ボロンを用いたイオン注入条件は、加速エネルギーを１ｋｅＶから５ｋｅＶ、及びドーズ量１．０×１０１４／ｃｍ２から２．０×１０１５／ｃｍ２である。
図９Ｂは、アモルファス領域３４の界面に拡散抑制物質が偏析するようにｎ型シリコン基板３１を熱処理する工程を説明する。熱処理工程は、ポケット領域３５の不純物及びエクステンション領域３７の不純物を活性化するために行う。
熱処理工程における条件は、９００℃から１０２５℃で昇温及び降温の時間を除くと、ほぼ０秒（９００℃から１１００℃で、１０秒以下でもよい）のＲＴＡ処理が望ましい。熱処理工程は、例えば、窒素等の不活性雰囲気中で行う。なお、熱処理工程は、フラッシュランプ及びレーザーアニールによって実施してもよい。
熱処理工程により、拡散抑制物質である炭素の濃度分布は注入直後の状態から変化する。まず、熱処理工程により、アモルファス領域３４の界面に濃度ピークを有する拡散抑制物質の炭素は、アモルファス領域３４が結晶成長する際に発生する残留欠陥（ＥＯＲ：Ｅｎｄ ｏｆ Ｒａｎｇｅ）に、拡散抑制物質が偏析する。このとき、アモルファス領域は回復するが、拡散抑制物質が偏析しない熱負荷の場合は、最終的に印可される最も高温の熱付加時に偏析が生じる。
アモルファス領域３４の界面におけるｎ型シリコン基板３１の結晶欠陥に入り込んだ炭素によって、点欠陥の凝集も同時に生じるので系全体としてエネルギー的に安定した状態となり、熱処理工程によって拡散しにくくなる。その結果、拡散抑制物質である炭素は、アモルファス領域３４の界面に偏析するようになる。
エクステンション領域３７にイオン注入されたボロンは、アモルファス領域３４の界面に偏析することで、増速拡散の原因となる点欠陥の消費を促すので拡散が抑制される。その結果、エクステンション領域３７にイオン注入されたボロンは、元のアモルファス領域３４内で、急峻な分布を形成するようになる。
なお、本熱処理工程によって、アモルファス領域３４は結晶化するため、アモルファス領域３４とｎ型シリコン基板３１との界面は消滅する。なお、元のアモルファス領域３４は、図７Ｂに示す不活性物質含有領域３４ａとなる。
図９Ｃは、第１の実施例の図３Ｃで説明した工法と同様の工法を用いて、ゲート電極３３の側壁上にサイドウォール３８を形成する工程を説明する。
図９Ｄは、不純物濃度の高いソース領域３９ａ及び不純物濃度の高いドレイン領域３９ｂを形成する工程を説明する。
図９Ｄに示すように、不純物濃度の高いソース領域３９ａ及び不純物濃度の高いドレイン領域３９ｂは、ゲート電極３３及びサイドウォール３８をマスクとして、ｎ型シリコン基板３１の不純物濃度の高いソース領域３９ａ及び不純物濃度の高いドレイン領域３９ｂにｐ型導電性不純物をイオン注入することによって形成される。ｐ型導電性不純物は、例えばボロンを用いることができる。不純物濃度の高いソース領域３９ａ及び不純物濃度の高いドレイン領域３９ｂにおけるボロンのイオン注入条件は、加速エネルギー１．０ｋｅＶから５．０ｋｅＶ、及びドーズ量２．０×１０１５／ｃｍ２から１．０×１０１６／ｃｍ２である。なお、不純物濃度の高いソース領域３９ａ及び不純物濃度の高いドレイン領域３９ｂの形成の際には、ボロンの替わりにフッ化ボロン（ＢＦ２、ＢＦ）、若しくはクラスターボロンを用いても良い。
その後、イオン注入した各種不純物は、１０００℃で１０秒間程度のアニール処理によって活性化させることができる。
図１０は、第１の実施例の図４で説明した工法と同様の工法を用いて、シリサイド層４０を形成する工程を説明する。
そして、ｐ型ＭＩＳトランジスタ３０は、不図示の層間絶縁膜の形成、不図示のコンタクト孔の形成、及び不図示の配線の形成等の諸工程を経て完成する。
なお、本実施例は、ゲート電極を形成した後にソース領域及びドレイン領域となる一対の不純物拡散領域を形成する場合を例示した。しかし、本発明は本実施例に限定されるものではなく、上記の形成順序を適宜変更することも考えられる。
本実施例は、アモルファス領域３４を形成するための不活性物質のイオン注入工程、ポケット領域３５を形成するためのイオン注入工程、拡散抑制物質である炭素のイオン注入工程、エクステンション領域３７を形成する工程の順で進行する場合を例示したが、各工程の順番は任意である。
但し、各工程の順番によっては、アモルファス領域３４の形成によるアモルファス化の効果により、ポケット領域３５、エクステンション領域３７のイオン注入の濃度分布が影響を受けるため、それぞれの最適設計が必要となる。
図１１は、第２の実施例のｐ型ＭＩＳトランジスタ３０による各イオン注入の濃度分布を示す模式図を説明する。図１１の縦軸は、各注入物質の濃度（ｃｍ−３）を示す。図１１の横軸は、ｎ型シリコン基板３１表面からの深さ（ｎｍ）を示す。
図１１Ａは、図１１Ｂの線Ａ−Ｂに示す断面における、アモルファス領域３４の界面に拡散抑制物質が偏析するようにｎ型シリコン基板３１を熱処理する前の各イオン注入の濃度分布を説明する。６１ａは、アモルファス領域３４に含有されるゲルマニウムの濃度分布を示す。６２ａは、ポケット領域３５に含有されるアンチモンの濃度分布を示す。６３ａは、拡散抑制領域３６に含有される炭素の濃度分布を示す。６４ａは、エクステンション領域３７に含有されるボロンの濃度分布を示す。矢印６５は、アモルファス領域３４にゲルマニウムをイオン注入する際にｎ型シリコン基板３１の結晶性が崩れたｎ型シリコン基板３１からの深さを示す。
図１１Ａに示すように、ｎ型シリコン基板３１におけるアモルファス領域３４と結晶界面において、ポケット領域３５におけるアンチモンの濃度ピーク６２ａ及び拡散抑制領域３６における炭素の濃度ピークを有する。
図１１Ｂは、図７Ｂの線Ａ−Ｂに示す断面における、アモルファス領域３４の界面に拡散抑制物質が偏析するようにｎ型シリコン基板３１を熱処理した後の各イオン注入の濃度分布を説明する。６１ｂは、アモルファス領域３４に含有されるゲルマニウムの濃度分布を示す。６２ｂは、ポケット領域３５に含有されるアンチモンの濃度分布を示す。６３ｂは、拡散抑制領域３６に含有される炭素の濃度分布を示す。６４ｂは、エクステンション領域３７に含有されるボロンの濃度分布を示す。矢印６５は、アモルファス領域３４にゲルマニウムをイオン注入する際にｎ型シリコン基板３１の結晶性が崩れたｎ型シリコン基板３１からの深さを示す。
図１１Ｂに示すように、ｎ型シリコン基板３１におけるアモルファス領域３４と結晶界面において、拡散抑制領域３６における炭素の濃度ピークが急峻になっていることがわかる。次いで、エクステンション領域３７に含有されるボロンの濃度分布が、アモルファス領域３４において急峻に形成されていることがわかる。
ここで、本実施例における上記した各注入のＳＩＭＳによる濃度分布について説明する。
図１２は、本実施例で説明した各注入のＳＩＭＳによる濃度分布を示す特性図である。図１２の縦軸は、各注入物質の濃度（ｃｍ−３）を示す。図５の横軸は、ｎ型シリコン基板３１表面からの深さ（ｎｍ）を示す。
図１２において、実線４１はポケット領域３５にアンチモンをイオン注入して、エクステンション領域３７にボロンをイオン注入して、その後ＲＴＡ処理した後のボロンの濃度分布を示す。なお、実線４１は、従来技術によって形成されたエクステンション領域３７におけるボロンの濃度分布を示す。
実線４２はポケット領域３５にアンチモンをイオン注入して、ＲＴＡ処理した後のアンチモンの濃度分布を示す。
実線４３は、アモルファス領域３４にゲルマニウムをイオン注入し、アモルファス領域３４に重畳するようにエクステンション領域３７にボロンをイオン注入し、その後ＲＴＡ処理した後のボロンの濃度分布を示す。
実線４４は、以下の工程を経たエクステンション領域３７におけるボロンの濃度分布を示す。最初の工程は、ｎ型シリコン基板３１にゲルマニウムをイオン注入してアモルファス領域３４を形成する工程である。次の工程は、ポケット領域３５にアンチモンをイオン注入する工程である。次の工程は、拡散抑制領域３６を形成する炭素の濃度ピークがアモルファス領域３４の界面にくるようにイオン注入する工程である。次の工程は、アモルファス領域３４と拡散抑制領域３６との間にあるエクステンション領域３７にボロンをイオン注入する工程である。次の工程は、エクステンション領域３７にボロンをイオン注入した後にＲＴＡ処理した工程である。
実線４５は、以下の工程を経た炭素の濃度分布を示す。最初の工程は、アモルファス領域３４にゲルマニウムをイオン注入する工程である。次の工程は、ポケット領域３５のアンチモンをイオン注入する工程である。次の工程は、拡散抑制物質としての炭素の濃度ピークがアモルファス領域３４の界面にくるようにイオン注入する工程である。次の工程は、拡散抑制物質としての炭素の濃度ピークがアモルファス領域３４の界面にくるようにイオン注入した後にＲＴＡ処理した後の炭素の濃度分布を示す。
矢印４６は、アモルファス領域３４の深さを示す。
図１２に示すように、従来技術における実線４１におけるボロンの濃度分布は、ＲＴＡ処理の後は、なだらかな分布で全く急峻にならない。一方、実線４３は、注入直後のエクステンション領域３７におけるボロンの濃度分布である。実線４３におけるボロンは、ｎ型シリコン基板３１のアモルファス領域３４と結晶との界面より浅い範囲で存在することがわかる。実線４４は、熱負荷が印加された後のエクステンション領域３７におけるボロンの濃度分布である。実線４４におけるボロンは、ｎ型シリコン基板３１のアモルファス領域３４と結晶との界面より浅い範囲で存在し、急峻な濃度分布を示すことがわかる。
さらに、実線４５は、ｎ型シリコン基板３１のアモルファス領域３４と結晶との界面近傍において、拡散抑制物質である炭素が偏析することを示すことがわかる。以上のことから、実線４４のようなボロンの濃度分布、及び実線４５のような拡散抑制物質の濃度分布は、エクステンション領域３７におけるボロンの拡散を制御できることがわかる。
まず、熱処理工程により、アモルファス領域３４の界面に濃度ピークを有する拡散抑制物質の炭素は、アモルファス領域３４が結晶成長する際に発生する残留欠陥（ＥＯＲ：Ｅｎｄ ｏｆ Ｒａｎｇｅ）に、拡散抑制物質が偏析する。このとき、アモルファス領域３４は回復するが拡散抑制物質が偏析しない熱負荷の場合は、最終的に印加される最も高温の熱付加時に偏析が生じる。一方、アモルファス領域３４の界面におけるｎ型シリコン基板３１の結晶欠陥に入り込んだ炭素によって、点欠陥の凝集も同時に生じるので系全体としてエネルギー的に安定した状態となるため、その結果、拡散抑制物質である炭素は、アモルファス領域３４の界面に偏析するようになる。
エクステンション領域３７にイオン注入されたボロンは、アモルファス領域３４の界面に偏析した拡散抑制領域３６によって拡散が抑制される。その結果、エクステンション領域３７にイオン注入されたボロンは、もともとあったアモルファス領域３４内で、急峻な分布を形成するようになる。
本発明の第２の実施例におけるｐ型ＭＩＳトランジスタ３０の構造及び製造方法によれば、エクステンション領域３７の下側、つまり第１の深さよりも深い第２の深さにおいてアモルファス領域３４と結晶との界面が形成されることを特徴とする。そのため、アモルファス領域３４内にエクステンション領域３７が形成された後に拡散が発生するだけの熱負荷が印加されると、アモルファス領域３４と結晶との界面に拡散抑制物質が偏析する。拡散抑制物質の偏析は、その界面における点欠陥を消費するため、エクステンション領域３７におけるｐ型不純物の拡散が抑制される。エクステンション領域３７におけるｐ型不純物の拡散が抑制されるため、エクステンション領域３７における不純物濃度分布を急峻にすることができる。
（付記１）
基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記基板の第１の深さまで形成された、不純物を含有する不純物拡散領域と、
前記第１の深さよりも深い第２の深さまで、前記基板に形成された、不活性物質を含有する不活性物質含有領域と、
前記第２の深さよりも深い第３の深さまで、前記基板に形成された、前記不純物の拡散を抑制する拡散抑制物質を含有する拡散抑制領域と、
を有することを特徴とする電界効果トランジスタ。
（付記２）
前記基板はシリコンからなり、前記不活性物質は、前記シリコン以上に重い物質からなることを特徴とする付記１に記載の電界効果トランジスタ。
（付記３）
前記不活性物質は、ゲルマニウムであることを特徴とする付記１又は付記２に記載の電界効果トランジスタ。
（付記４）
前記拡散抑制物質は、炭素であることを特徴とする付記１乃至付記３の何れかに記載の電界効果トランジスタ。
（付記５）
前記不純物はリン、砒素、ボロン、フッ化ボロン、又はクラスターボロンのいずれかであることを特徴とする付記１乃至付記４の何れかに記載の電界効果トランジスタ。
（付記６）
基板の第１の深さまでアモルファス領域を形成する工程と、
不純物の拡散を抑制する拡散抑制物質を含有する拡散抑制領域を、前記第１の深さより深い第２の深さまで、前記基板に形成する工程と、
前記不純物を有する不純物拡散領域を、前記第１の深さよりも浅い第３の深さまで、前記基板に形成する工程と、
前記基板を熱処理する工程と、
を含むことを特徴とする電界効果トランジスタの製造方法。
（付記７）
前記アモルファス領域は、前記不活性物質をイオン注入して形成することを特徴とする付記６に記載の電界効果トランジスタの製造方法。
（付記８）
前記基板はシリコンからなり、前記不活性物質は、前記シリコン以上に重い物質からなることを特徴とする付記６又は付記７に記載の電界効果トランジスタの製造方法。
（付記９）
前記不活性物質は、ゲルマニウムであることを特徴とする付記６乃至付記８の何れかに記載の電界効果トランジスタの製造方法。
（付記１０）
前記拡散抑制物質は、炭素であることを特徴とする付記６乃至付記９の何れかに記載の電界効果トランジスタの製造方法。
（付記１１）
前記不純物はリン又はボロンであることを特徴とする付記６乃至付記１０のいずれかに記載の電界効果トランジスタの製造方法。
図１は、第１の実施例によるｎ型ＭＩＳトランジスタ１０の構成を示す図である。 図２は、第１の実施例によるｎ型ＭＩＳトランジスタ１０の製造方法を示す断面図である。 図３は、第１の実施例によるｎ型ＭＩＳトランジスタ１０の製造方法を示す断面図である。 図４は、第１の実施例によるｎ型ＭＩＳトランジスタ１０の製造方法を示す断面図である。 図５は、第１の実施例のｎ型ＭＩＳトランジスタ１０による各イオン注入の濃度分布を示す模式図である。 図６は、第１の実施例のｎ型ＭＩＳトランジスタ１０による各イオン注入のＳＩＭＳによる濃度分布を示す図である。 図７は、第２の実施例によるｐ型ＭＩＳトランジスタ３０の構成を示す図である。 図８は、第２の実施例によるｐ型ＭＩＳトランジスタ３０の製造方法を示す断面図である。 図９は、第２の実施例によるｐ型ＭＩＳトランジスタ３０の製造方法を示す断面図である。 図１０は、第２の実施例によるｐ型ＭＩＳトランジスタ３０の製造方法を示す断面図である。 図１１は、第２の実施例のｐ型ＭＩＳトランジスタ３０による各イオン注入の濃度分布を示す模式図である。 図１２は、第２の実施例のｐ型ＭＩＳトランジスタ３０による各イオン注入のＳＩＭＳによる濃度分布を示す図である。
符号の説明
１０ ｎ型ＭＩＳトランジスタ
１１ ｐ型シリコン基板
１２ ゲート絶縁膜
１３ ゲート電極
１４ アモルファス領域
１４ａ 不活性物質含有領域
１５ ポケット領域
１６ 拡散抑制領域
１７ エクステンション領域
１８ サイドウォール
１９ａ 不純物濃度が高いソース領域
１９ｂ 不純物濃度が高いドレイン領域
２０ シリサイド層
２１ リンの濃度分布
２２ インジウムの濃度分布
２３ リンの濃度分布
２４ 炭素の濃度分布
２５ アモルファス領域の形成範囲
２６ａ ソース領域
２６ｂ ドレイン領域
３０ ｐ型ＭＩＳトランジスタ
３１ ｎ型シリコン基板
３２ ゲート絶縁膜
３３ ゲート電極
３４ アモルファス領域
３４ａ 不活性物質含有領域
３５ ポケット領域
３６ 拡散抑制領域
３７ エクステンション領域
３８ サイドウォール
３９ａ 不純物濃度が高いソース領域
３９ｂ 不純物濃度が高いドレイン領域
４０ シリサイド層
４１ アンチモンの濃度分布
４２ ボロンの濃度分布
４３ ボロンの濃度分布
４４ ボロンの濃度分布
４５ 炭素の濃度分布
４６ アモルファス領域の形成範囲
４７ａ ソース領域
４７ｂ ドレイン領域
５０ 活性領域
６０ 素子分離領域

Claims (10)

  1. 基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記基板の第１の深さまで形成された、不純物を含有する不純物拡散領域と、
    前記第１の深さよりも深い第２の深さまで、前記基板に形成された、不活性物質を含有する不活性物質含有領域と、
    前記第２の深さよりも深い第３の深さまで、前記基板に形成された、前記不純物の拡散を抑制する拡散抑制物質を含有する拡散抑制領域と、
    を有することを特徴とする電界効果トランジスタ。
  2. 前記基板はシリコンからなり、前記不活性物質は、前記シリコン以上に重い物質からなることを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記不活性物質は、ゲルマニウムであることを特徴とする請求項１又は請求項２に記載の電界効果トランジスタ。
  4. 前記拡散抑制物質は、炭素であることを特徴とする請求項１乃至請求項３の何れかに記載の電界効果トランジスタ。
  5. 前記不純物はリン、砒素、ボロン、フッ化ボロン、又はクラスターボロンのいずれかであることを特徴とする請求項１乃至請求項４の何れかに記載の電界効果トランジスタ。
  6. 基板の第４の深さまでアモルファス領域を形成する工程と、
    不純物の拡散を抑制する拡散抑制物質を含有する拡散抑制領域を、前記第４の深さよりも深い第５の深さまで、前記基板に形成する工程と、
    前記第４の深さよりも浅い第６の深さまで、前記基板に前記不純物を有する不純物拡散領域を形成する工程と、
    前記基板を熱処理する工程と、
    を含むことを特徴とする電界効果トランジスタの製造方法。
  7. 前記アモルファス領域は、前記不活性物質をイオン注入して形成することを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
  8. 前記基板はシリコンからなり、前記不活性物質は、前記シリコン以上に重い物質からなることを特徴とする請求項６又は請求項７に記載の電界効果トランジスタの製造方法。
  9. 前記不活性物質は、ゲルマニウムであることを特徴とする請求項６乃至請求項８の何れかに記載の電界効果トランジスタの製造方法。
  10. 前記拡散抑制物質は、炭素であることを特徴とする請求項６乃至請求項９の何れかに記載の電界効果トランジスタの製造方法。
JP2007211687A 2007-08-15 2007-08-15 電界効果トランジスタ及び電界効果トランジスタの製造方法 Expired - Fee Related JP5303881B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007211687A JP5303881B2 (ja) 2007-08-15 2007-08-15 電界効果トランジスタ及び電界効果トランジスタの製造方法
US12/171,676 US7892933B2 (en) 2007-08-15 2008-07-11 Semiconductor device and method of manufacturing semiconductor device
US12/984,144 US8164142B2 (en) 2007-08-15 2011-01-04 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007211687A JP5303881B2 (ja) 2007-08-15 2007-08-15 電界効果トランジスタ及び電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2009049074A true JP2009049074A (ja) 2009-03-05
JP5303881B2 JP5303881B2 (ja) 2013-10-02

Family

ID=40362287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007211687A Expired - Fee Related JP5303881B2 (ja) 2007-08-15 2007-08-15 電界効果トランジスタ及び電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (2) US7892933B2 (ja)
JP (1) JP5303881B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276744A1 (ja) * 2021-06-30 2023-01-05 パナソニックＩｐマネジメント株式会社 撮像装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5303881B2 (ja) * 2007-08-15 2013-10-02 富士通セミコンダクター株式会社 電界効果トランジスタ及び電界効果トランジスタの製造方法
JP5159708B2 (ja) * 2009-06-17 2013-03-13 パナソニック株式会社 半導体装置及びその製造方法
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
US8884341B2 (en) * 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US9064796B2 (en) * 2012-08-13 2015-06-23 Infineon Technologies Ag Semiconductor device and method of making the same
JP6043193B2 (ja) * 2013-01-28 2016-12-14 株式会社東芝 トンネルトランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2004068588A1 (ja) * 2003-01-31 2004-08-12 Fujitsu Limited 半導体装置及びその製造方法
JP2006059843A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 半導体装置とその製造方法
WO2007080647A1 (ja) * 2006-01-13 2007-07-19 Fujitsu Limited 半導体装置の製造方法
JP2008147548A (ja) * 2006-12-13 2008-06-26 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02270335A (ja) 1989-04-12 1990-11-05 Toshiba Corp 半導体装置及びその製造方法
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JP3442154B2 (ja) 1993-09-16 2003-09-02 三菱電機株式会社 半導体装置の製造方法
JPH1079506A (ja) 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6534348B1 (en) * 1998-04-14 2003-03-18 Texas Instruments Incorporated Ultrascaled MIS transistors fabricated using silicon-on-lattice-matched insulator approach
US7010683B2 (en) * 2000-01-14 2006-03-07 Howlett-Packard Development Company, L.P. Public key validation service
US6642115B1 (en) * 2000-05-15 2003-11-04 International Business Machines Corporation Double-gate FET with planarized surfaces and self-aligned silicides
JP3904936B2 (ja) 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
US7257711B2 (en) * 2001-11-08 2007-08-14 The Johns Hopkins University Efficient authenticated dictionaries with skip lists and commutative hashing
JP4236992B2 (ja) * 2002-06-24 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7231523B1 (en) * 2003-09-02 2007-06-12 Sun Microsystems, Inc. Method and apparatus for facilitating secure extension of an application
JP3737504B2 (ja) 2004-03-31 2006-01-18 松下電器産業株式会社 半導体装置の製造方法
JP2006013284A (ja) 2004-06-29 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US20060041337A1 (en) * 2004-08-19 2006-02-23 Augsburger Brett N Web-enabled engine reprogramming
JP2006093658A (ja) 2004-08-25 2006-04-06 Toshiba Corp 半導体装置及びその製造方法
TWI271866B (en) * 2005-05-18 2007-01-21 Au Optronics Corp Thin film transistor and process thereof
US20080234919A1 (en) * 2007-03-16 2008-09-25 Curtis Paul Ritter Performing application review validation testing for an engine as installed in an application
US20090006860A1 (en) * 2007-06-26 2009-01-01 John Gordon Ross Generating multiple seals for electronic data
JP5303881B2 (ja) * 2007-08-15 2013-10-02 富士通セミコンダクター株式会社 電界効果トランジスタ及び電界効果トランジスタの製造方法
US8321933B2 (en) * 2007-11-14 2012-11-27 Caterpillar Inc. Securing electronic control unit code

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2004068588A1 (ja) * 2003-01-31 2004-08-12 Fujitsu Limited 半導体装置及びその製造方法
JP2006059843A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 半導体装置とその製造方法
WO2007080647A1 (ja) * 2006-01-13 2007-07-19 Fujitsu Limited 半導体装置の製造方法
JP2008147548A (ja) * 2006-12-13 2008-06-26 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023276744A1 (ja) * 2021-06-30 2023-01-05 パナソニックＩｐマネジメント株式会社 撮像装置及びその製造方法

Also Published As

Publication number Publication date
US20090045459A1 (en) 2009-02-19
JP5303881B2 (ja) 2013-10-02
US7892933B2 (en) 2011-02-22
US8164142B2 (en) 2012-04-24
US20110101428A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
JP5283827B2 (ja) 半導体装置の製造方法
US7217627B2 (en) Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same
JP5235486B2 (ja) 半導体装置
JP3523151B2 (ja) Ｍｏｓトランジスタの製造方法
TWI336133B (en) Ultra-shallow and highly activated source/drain extension formation using phosphorus
US6500720B2 (en) Method of manufacturing semiconductor device
US20100001317A1 (en) Cmos transistor and the method for manufacturing the same
JP5303881B2 (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
US8044470B2 (en) Semiconductor device and method of fabricating the same
JP2006059843A (ja) 半導体装置とその製造方法
JP5401803B2 (ja) 半導体装置の製造方法
US7429771B2 (en) Semiconductor device having halo implanting regions
WO2007080647A1 (ja) 半導体装置の製造方法
JP4299866B2 (ja) 半導体装置の製造方法
KR100540490B1 (ko) 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법
US7235450B2 (en) Methods for fabricating semiconductor devices
JP5060002B2 (ja) 半導体装置の製造方法
JPWO2004114413A1 (ja) 半導体装置及びその製造方法
JP2005093907A (ja) 半導体装置およびその製造方法
JP2007288051A (ja) 半導体装置及びその製造方法
KR101131965B1 (ko) 반도체 장치 제조방법
KR100743620B1 (ko) 반도체소자의 저접합 형성방법
JP2000012836A (ja) 半導体装置および半導体装置の製造方法
KR20040008634A (ko) 피모스트랜지스터의 제조 방법
JP2005347731A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5303881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees