TWI271738B

TWI271738B - Multiple stage method and system for sensing outputs from memory cells

Info

Publication number: TWI271738B
Application number: TW094126523A
Authority: TW
Inventors: Jhon-Jhy Liaw
Original assignee: Taiwan Semiconductor Mfg
Priority date: 2004-08-05
Filing date: 2005-08-04
Publication date: 2007-01-21
Also published as: CN100538876C; CN1838313A; TW200617954A; US7203112B2; US20060028889A1

Description

1271738 九、發明說明：【發明所屬之技術領域】本發明係關於積體電路之設計、/ 進行讀取之制邊際的方法與純。U糾進對於記鮮元的資料【先前技術】利雜:之磁阻性隨機細己憶體(ma_

元的技術之—二 2存貝n· DRAM與sram，mram材需要藉著固定電 ^源以保猶儲存之資觸非揮發裝置。趣在諸電源供應有限之可攜式產品方面具有特別的優勢。 4寸 MRAM早το經由被編程為高或低電阻狀態以儲存一資料位元。傳讀取Μ讓單元僅運用一感測放大器以比較特定腿Μ單元之輪出電流乂及來自於對茶考MRAM單元之參考電流。該參考MRAM單元的其中之-被編程為高電阻狀態，而另—則被編程為低電阻狀態。接著施加」預定賴至該的MRAM單元上减生—輸出電流，而施加敢電墨至該荼考MRAM單兀時則產生參考電流。該等參考電流經平均後將與輪出電流相比較。若輸出電流大於平均參考電流時，感測放大器將輸出邏輯「〗」（或邏輯「0」）之訊號。該傳統方法t於對輸出電流與參考電流進行比較時僅有範圍較小的感測邊際(sense margin)。若輪出電流自其平均狀態偏移稍高時，將產生感測 I口果之錯#。因此需要改進其設計以增進感測邊際。【發明内容】

0503-A30944TWF 5 1271738 •、有紐此’本《之目的在贿供-觀喊測-記鮮元之輸出的方法，其中—憶早7G可在-高電阻狀態與—低電阻狀態間進行轉換，以解決習知技術存在之問題。於一實施例中，該方法包括施加一預定電麼至該記憶單元以產生反映該記憶單元之—電阻狀態的—輪出電流，並施加該預疋電U至數轉考§£憶單元以產生反映該高電阻雜之—第一參考電流以及反映該低電阻狀態之—第二參考電流。接著提供表示該輸出電流與該第-參考電流之差距的-第—相差值，以及表示該輪出電流與該第二 _電流之差距的1二相差值。接著比較該第_滅值與該第二相差值 • 以產生表不槪憶單凡之該電阻狀態之-數位輸出(digital output)。本發明亦於-實施例中提供一種用以感測一記憶單元(_町細)之輪出的電路，其中該記憶單元可於—高電阻狀賴_低電阻狀態間轉換。該電路包括-至數個參考記憶單元，_至航憶單元。該餅亦包括一電壓，，用⑽加-預定電壓至該記鮮元喊生反_記憶單元之一電阻狀悲的-輸出電流’以及用以施加該預定電壓至該等參考記憶單元以產生反映該高電阻狀態的-第-參考電流以及反映該低電阻狀態的一第二參考電流。該電路還包括-組-至數個差動放大器(雌咖制啦卿㈣，耦接至该§己憶單兀與該等參考記憶單元，以提供一表示該輸出電流與該第一參考電流之差距的-第-相差值，以及提供—表示該輸出電流與該第二參考電流之差距的-第二相差值。該電路還包括至少一感測放大器，減至該等差紐大器，動：ubM第-相差值與該第二減值，以產生表示該記憶單元之該電阻狀態的一數位輸出。【實施方式】第1圖顯示傳統之感測電路100。感測放大器1〇2耦接至一平均器 (averager)118以及包含有複數之MRA1V[單元的記憶陣列1〇4。平均器H8 再耦接至包括複數之參考MRAM單元的參考陣列106。記憶陣列1〇4中的 0503-A30944TWF 6 1271738 、MRAM早兀的列次(r〇w)是藉字元線WLl〜WLn來指定。而對應於每一字 =線WL的列夂之參考陣列1〇6含有至少一個被編程為「1」之參考祖嫩早7L，以及至少一個被編程為「〇」之參考MRAM單元。記憶陣列刚中的MRAM單兀的订次(c〇lumn)是藉位元線BLi〜BLn來指定。記憶陣列· 之特定MRAM單元的行次可藉γ選取線yseli".yseln上之選取信號來選取二其中鱗Y選取線控制了選取雜，例如NMOS元件1G8及^。每-記憶單元可編程為高電阻狀態(Rhigh)或低電阻狀態⑻㈣)，其分別對應，邏輯與邏輯「〇」或兩者相反。至少-個參考MRAM單元被編程一為n電崎糾表不邏輯「丨」，而至少—個參考mram單元被編程為低電喊態以表示邏輯「〇」。於讀取過程中，選取一特定的mram單元、— 王间電阻狀態之參考MRAM單元、以及一呈低電阻狀態之參考罐施，元。施加―默電壓·較縣之單元上，缝生-流賴特定mram 早=之輸出電流I、-流經該呈高電阻狀態之參考mram單摘第一參考電流II、以及一流經該呈低電阻狀態之參考MRAM單元的第二參考電流 =平均為11S將第一參考電济』與第二參考電流工2平均以提供一參考電 *(11+12)/2。接著感測放大器1〇2比較輸出電流工與參考電流(η卿2，以齡得到邏輯「〇」或邏輯「丨」之触輪出。、「舉例來說:於-讀取動作中，首先選取包括mram單元m、被編程，一1」的第*考MRAM單元114、以及被編程為r 〇」的第二參考Mram 早兀116的字元線WU。若導通蘭⑽元件應，來自嫩鳩單元出的^出電流將流入感測放大器。來自參考MRAM單元ιΐ4與ιΐ6之平: 均電流的參考電流亦流入感測放大器1〇2。感測放大器撤比較輸參考電流以得到一數位輸出。於此範例中，n表示來自高電阻之參考MRAM單元m之參考雷流。 =表示來自低電阻之參考祖施單元116之參考電流。參考電流之^值 (11+12)/2。來自M讀單元112讀_扣減平均辨電_+12)/2

0503-A30944TWF 1271738 較。若輪出電流1小於(I1+I2)/2 ’感測放大請便輪出邏輯「！」。言’當MRAM單元114為高電阻狀態，輸出電流工之值近似於^。之感測邊際定義為Μ議單元112之輪出電流與平均器⑽ 之千句乡。。考電流兩者之相減值。若以算式表示，感測邊際為(ιι_ΐ2)/2。當 Μ讀早凡114為低電阻狀g，輸出電流〗之值近似於u。此時若以^ 表示，感測邊際再度為(11-12)/2。來自高電阻值之MRAM單元114之輸出電流工的值可能自^大的偏離’其:能，因於讀取過程中的波動。若偏移值超過感測邊陣·，將 • 產生錯誤之讀取結果。因此最好能增加感測邊際，以便能约容許較高的輸出電流I之偏移量。第2圖所示為磁穿隧接面(magnetic tameling細比⑽，顧)之歐綱單元的截面圖200。典型之MTJMRAM單元包括一層絕緣材質2〇2被夹擠於兩個磁性材質之電極中。絕緣材質2〇2也被稱為穿隨障壁㈣〇㈣ barrier)。其中一電極為固定鐵磁性層(丘如免職哪咖匕㈣綱 -強大的磁場以將其本身之磁極化(magnetic p〇larizati〇n)鋪在一特定方向。另一電極為自由鐵磁性層饵eeferromagneticlayer)2〇6，其可隨意轉動， ❺其磁極化方向可保持在兩方向中的一個。自由鐵磁性層206之頂端連接至電極並連至位元線208。固定鐵磁性層204之底端連至一電極並連至字元線210。與其他種類之s己憶單元相同，MTJMRAM單元有-邏輯低態與一邏輯冋恶。§固疋鐵磁性層204與自由鐵磁性層2〇6之磁場有相同之極化方向， MTJ MRAM料便處於低電阻狀！|。#兩者磁場之極化方向相反，㈣ MRAM單元便處於高電阻狀態。若欲讀取其狀態，可施加一自其中一磁性層牙過絕緣層202以至另一磁性層的電流並偵測電流之值。電阻之面低決定了流過MRAM單元的輸出電流值。傳統上會運用感測放大益以比杈輸出電流與平均參考電流。然而，如同上述，感測放大器之 0503-A30944TWF 8 )271738 、感貝^不僅僅為南低電阻狀態之電流兩者差異值的-半。於製造mram單 =的衣中的_個擾動可以輕易地使輸出電流超出感測邊際。於是，最好能增加感測邊際以增進MRAM單元讀取時之可靠度。第3圖顯示根據本發明實施例之感測電路3〇〇。一感測放大器—與兩 :差動放大器(differential ampiifier)304、3〇6被_^^ 1陣歹】310，其中記憶陣列3〇8包含複數之mram單元，而參考陣列“ο ，^數之參考單元。記憶陣列3Q8中的mram單元的列次(㈣疋藉子元線WLl.^WLii來指定。而對應於每一字元、線肌的列次之參考陣 •歹】310 3有至少一個被編程為「1」之參考MRAM單元，以及至少-個被編私為「0」之參考MRAM單元。記憶陣列3〇8巾的祖歲單元的行次 (column)是藉位元線BL1".BLn來指定。記憶陣列綱之特定嫌崩^單元 2行次可藉γ縣線yseu—yseln上之選補絲選取，其巾該等γ 選取線控制了選取元件，例如NMOS元件312及314。當讀取被編程為「1」之MRAM單元316時，便選取MRAM單元316、儲存1」的苓考MRAM單元S18、以及儲存「〇」的參考單元。接著施加一預定電壓至位元線BL1、耦接至第一參考MRAM單元318之第 _ —參考位元線BL-ref’l”、以及爐至第二參考MRAM單元32〇之第二參考位讀BL—ref G。感測電路3⑻更可包括—源極軸器細腦_㈣㈤以將該預定電壓箝制於—段諸如G.3V至lv之區間中。由於施加了該電壓，該特定歐AM單元316產生一輸出電流工，第一參考助⑽單元训產生反應其南電阻狀態之第一參考電流n，而第二參考Mram單元32〇產生反應其低電阻狀態之第二參考電流12。一差動放大器(differential amplifier)3〇4與3〇6分別經由位元線及參考位元線BL_ref’l，，、BL—ref，〇”耦接至MRAM單元316與參考碰雇單元训、 320。差動放大器3〇4將來自參考MRAM單元318的第一參考電流“減去輸出電流I ’以得到第-差額㈣。差動放大器3〇6將輸出電流工減去來自

0503-A30944TWF 9 1271738 >考MRAM單％ 320的第二參考電流12，以得到第二差額㈣）。耦接至第-與第二差動放大器3〇4與3〇6的感測放大器迎於比較第 -差額與第二差額後，輸出表示儲存於mram單元316中之值的數位輸出感;則故際’其定義為第—差額(IM)與第二差額㈣)之差額，將等於 (12)21 w MRAM單το 316為高電阻狀態’輸出電流之值約等於^，而感測邊際變成(12-11)。此時之感測邊際為傳統感測電路之感測邊際值 (II Ι2)/2 #兩倍。當MRAM單元316為低電阻狀態，輪出電流之值約等於 12 ’而感測邊際變成(11_12)。此時之感測邊際再次為傳統感測電路之感測邊際值(11-12)/2的兩倍。因此感測電路3〇〇可忍受輸出電流】更大的偏移量。換句話說，偏移量必須超出感測邊際(11_12)時才會造成通施單元316一的讀取錯誤。值得注意岐感測放大L包含—電流鏡(_ent如耐)崎電流信號轉換為電屡信號。本發明不健可以應用於mram單元，亦可以應用於其他記憶單it，例如相，變侧隨機存取記紐恤心琴福⑽ me啊娜)或鐵電隨機存取記憶體―咖_ FRAM) ο ? 一第4Α圖繪出根據本發明另一實施例之感測電路彻。感測電路為三階段之系統，其中感測放大器4〇2與5個差動放大器4〇4、4〇6、概、仙、 =2共同提供-提高後的感測邊際。差動放大器姻、.與侧共同形成第-ρ皆段之放大器，而差動放大器、410與412構成第二階段之放大器，感測放大器402卿成第三階段。差動放大器4〇6祕至包含複數碰趟單兀的記憶陣列414以及-位讀BL—ref，Q”，該位元線见―好，『傳參考陣列416之參考電流。參考陣列416中對應於每一字元線肌包括至少-佩編程為「！」的參考MRAM單元424，以及至少—個被編程為「〇」的多考MRAM單元你。可以藉著字元線WL上的選擇信號以選取記憶陣列414中的某-列mram單元。亦可以藉著γ選取線YsEu…奶則其

0503-A30944TWF 10 1271738 中條上的遥擇^號以選取某一特定规趟單元的列次，其中y選取線分別控制不同的選擇元件，如上例如NMOS元件418與420。差動放大器404之兩輸入立而皆被輕接至位开綠 ▲ 兀、、泉BL—ref 1，其傳送來自被編程為「1」的一列參考MRAM單元之參考電流。頁疋的MRAM單元422讀取一資料位元時，便施加一預定電壓搞接至JVtRAM單元422的位元線、雛至編程為高電阻狀態的第一參考 M^M早兀424之參考位元線见―ren”、以及減至編程為低電阻狀態 ^考MRAM單元傷之翏考位元線见一政，〇，，。差動放大器撕輸出€輯0」U虎至差動放大器41〇。差動放大器楊將來自祖編單元之輸出電*減去辨位碰见—㈣，『上的參考電流，或逆向相減。差動放大器”彻將來自參考位元線见―ref，Q，，上的參考電流減去參考位元線见—⑷上的芬考電流，或逆向相減。第二階段之差動放大器410比較差動放U4之輸出與差動放大器概的輸出，並輸出祖趣單元似與 MRAM單元426之輸出電流的相差值。而差動放大器412比較差動放大器二〇6之輸出與差動放大器4〇8的輸出，並輸出敵應單元似與魔趟 f兀424之如出電流的相差值。第三階段之感測放大器樣比較差動放大 σσ 410與412輸出的兩相差值，並提供一表示儲存於祖疆單元似之值的數位輪出。忒兩個相差值的相差為，此處之u為來自歐施單元似之參考電流，而12為來自MRAM私426之參考電流，而τ輕應單疋422之輪出電流。當MRAM單元似為低電阻狀態，輸出電紅約等於 12。因此感測電路之感測邊際變成㈣）。此時之感測邊際為傳統咸測電路之感測邊際值(11_寧的兩倍。t MRAM單元422為高電阻狀態，輸出電流I、約等於Π ’而感測邊際變成御）。此時之感測邊際再次為傳统感測電路之感測邊際值(11-12)/2的兩倍。因此感測電路可忍受的輪出電流之偏移量較傳統感測電路為大。

0503 - A30944TWF 11 1271738 第4B圖繪出根據本發明另一實施例之感測電路 ^ 43〇 ^ 5 432 ΓΓΐ

獨共同提供-提高後的感測邊際。差動放大器432、434與伽共同形成第-階段之放大器，而差動放大器438與44〇構成第二階段之放大器，感測放大器430則形成第三階段。差動放大器434 _接至包含複數應m單元的記憶陣列442以及-位元線BL_refT，，該位猶扯—的，，傳送來7 參考陣列444之參考電流。參考陣列444中對應於每—字元線肌包括至少-個被編程為％的參考MRAM單元，以及至少一個被編程為「〇」的參考MRAM單元。可以藉著字元線肌±的選擇信號以選取記憶陣列撕中的某-列MRAM單元。亦可以藉著γ選取線丫咖..其中一條上的選擇信號以選取某一特㈣娜單元的列次，其中制不同的選擇元件，例如漏S元件楼與桃。差動放大器Μ2之兩輸= 知皆_妾至位元線BL_ref，0”，其傳送來自參考mram陣列物中被編程為「0」的一列參考MRAM單元之參考電流。當自一預定的MRAM單元450讀取一資料位元時，便施加一預定電壓至雛至MRAM單元的位元線、_至編程為高電峨㈣第一袁考

==^元452之她元線扯―ref，r，、以及祕至編程為低電阻狀態屮、彡「早凡454之參考位元線虹―ref，G”。差動放大器432輸 ^ H虎至差動放大器、438。差動放大器似將來自MRAM單元動放減去參考位兀線见-1^’1’’上的參考電流，或逆向相減。差 BL ref;:參考位元線BL-ref，〇”上的參考電流減去參考位元線㈣^ 電流，或逆向相減。第二階段之差動放大器438比較差之輸出與差動放大器434的輸出，並輸出舰Μ單元獅 MRAM早元452之輪屮雷、、古沾士a至y士 434之於出鮮說值。而差動放大器440比較差動放大器單元大器436的輸出’並輪出MRAM單元450與腹M 早兀物彻軸相差值。第三階段之_

0503-A30944TWF 12 )271738 一 440輪出的兩相至值’並提供一表示儲存於MRAM單元450之值的數位輸出。之4兩们相差值的相差為(ll+i2>21，此處之11為來自MRAM單元452 一 “ L而12為來自MRAM單元454之參考電流，而I為MRAM單 12。π ^出電^MRAM單元450為低電阻狀態，輸出電流1約等於雷路之咸忍丨1電路428之感測邊際變成(11_12)。此時之感測邊際為傳統感測㈣^祭值(11蝴的兩倍。當M職單元為高電阻狀態，輸測^’而感測雜變成_。此時之感測邊際再次為傳統感之偏严=k際值(11娜的兩倍。因此感測電路428可忍受的輸出電流之偏私置較傳統感測電路為大。本發明猎著運用至少兩階段之感測電路的放大 _陶元的方法與電路。兩個參細單元大哭相歧，ί 來與縣之™單元經錄階層之放可自行補^位猎2加轉MRAM時之感測邊際。藉著縮小製程之波動，自丁補仏位70線負載效應(bit-line loading effeet)。保留本發明的精神 —紅的改交，依'然可以瞭，上述，即使孰寺㈣，亦因此熟習此項技術細，二'：技術者作出各種型式之修改、替換雜，口要 _構物亚未超越本發明之請求項之範,而仍符 =改艾/、要屬於本發明之保護範疇。 σ X月之精神，便仍然

0503-A30944TWF 13 1271738 【圖式簡單說明】第1圖為傳統的感測電路；第^圖為-MRAM單元喊關； ^ 3圖為根據本發明實施例的增進制邊際之感測電路； f 4A圖為根據本發明另—實施例的增進感測邊際之感測電路；第4B圖為才艮據本發明又另_實施例的增進感源靡祭之感測電路。【主要元件符號說明】

' 102〜感測放大器(sense amplifier); 104〜ώ憶陣列（包含有複數tMRAM單元）； 106〜苓考陣列(包括複數之參考MRAM單元）； 108、110〜NMOS 元件； 112〜MRAM 單元； 114〜被編程為「1」的參考乂^^^單元； 116〜被編程為「〇」的參考％^^^單元； 118〜平均器(averager) ; WL1…WLn〜字元線； BLl—BLn〜位元線； YSEL1...YSELN〜Y選取線； 200〜MRAM 單元， 202〜穿隧障壁層(tunneling barrier); 204〜固定鐵磁性層(fixed ferromagnetic layer); 206〜自由鐵磁性層(free ferromagnetic layer); 208〜位元線(bit line) ; 210〜字元線(word line); 212〜數位線(digit line) ; 300、400、428〜感測電路； 302、402、430〜感測放大器(sense amplifier); 304、306、404、406、408、410、412、432、434、436、438、440〜差動放大器(differential amplifier); 308、414、442〜記憶陣列（包含複數之MRAM單元）； 310、416、444〜參考陣列(包含複數之參考MRAM單元）； 0503-A30944TWF 14 1271738 312、314、418、420、446、448〜NMOS 元件； ' 316、422、450〜MRAM 單元； 318、424、452〜被編程為「1」的參考MRAM單元； 320、426、454〜被編程為「0」的參考MRAM單元； BL_refT’〜第一參考位元線； BL_ref’0”〜第二參考位元線； WLl".WLn〜字元線； BLl."BLn〜位元線， YSEL1."YSELN〜Y 選取線。 15

0503-A30944TWF

Claims

1271738 十、申請專利範圍： —1·-種用以感測-記憶單元(memorycell)之輸出的方法，其中該記憶單兀可在一高電阻狀態與一低電阻狀態間進行轉換，該方法包括：」施加-預定電壓至該記憶單元以產生反映航憶單元之—電阻狀態的 -輸出，，並施加該預定電壓至—至數個參考記憶單元以產生反映該高電阻狀m考電流以及反映該低電喊態之n、考電流；提供表示該輸出電流與該第一參考電流之差距的供表示該細電流與鄉二參考電流之差距的—第二相差^目^值’减第-被值與該第二減值喊生表示該記鮮元之該電阻狀恶之一數位輸出(digital output)。 2·如申請專利範圍第i項所述之用以感測一記憶單元之輪出的方法 ^於，施加該歡電壓之步驟之前，選取該記憶單元、位於—高電阻狀恶之-第-參考記憶單元、以及位於—低餘狀態之_第二參考記^元。中忒k供该弟一相差值之步驟更包括下列步驟：、將該第—參考電流輸人―第—差動放大H (differential 節點如plifler)之一第 = 亥輪出電流輸入該第一差動放大器之一第二節點；以及以自該第 ,藉著將4第—參考電流減去該輸出電流或兩者之逆向相一差動放大器輪出該第一相差值。其專利細第3項所述之用喊測—域單元之-的方法，中^ki、该弟二相差值之步驟更包括下列步驟·· 將"亥輸出電流輸入一第二差動放大器之一第一節點；以及以自該第將/第一參考電流輸入該第二差動放大器之一第二節點，·以、，藉著將顯㈣流減去該第二參考糕或兩者之逆向相減，二差動放大器輪出該第二相差值。 0503-A30944TWF 16 1271738 5·如申睛專利範圍第1項所述之用以感測一記憶單元之吟中該提供該第一相差值與該第二相差值之步驟更包括下列步=出的方法，其將ϋ亥苐一參考電流輸入一第一差動放大器之一第一點； ρ,:、、έ輿〜第-〜〜節將該輪出電流輸入一第二差動放大器之一第一節點，並電流輪入該第二差動放大器之一第二節點；以及兀：4第二參专將為第一參考電流輸入一第三差動放大器之一第一節點，、、：_ 參考電流輪入該第三差動放大器之一第二節點。迷將碡第〜

6. 如申请專利範圍第5項所述之用以感測一記憶單元之中雜供該第一相差值與該第二相差值之步驟更包括下列步驟·勺方决，其二第四差動放大ϋ執行自該第-差動放大！！之輸出減去… 方大益之輪出、或逆向相減，以產生該第二相差值；以及 Λ〜差動二-第五差動放大器執行自該第二差動放大器之輸出減去^〜放大為之輸出、或逆向相減，以產生該第一相差值。弟〜差動 7. 如申請專利範圍第1項所述之用以感測—記憶單元中該提供該第-相紐與該第二相差值之步驟更包括下列^出的方法’其點；將該第二參考電流輸人—第—差動放大器之—第—節點與—第^ 將該輪出電流輸人-第二差動放大器之一第—節點，並將 ‘ 電流輪^該第二差動放大器之一第二節點；以及 μ弟蓼考將该第二參考電流輸入—第三差動放大器之一第—節點參考電流輪人該第三差動放大器之―第二節點。中專利綱第7姻述之肋感測—記憶單元之輪出的方法，I 中输ij弟一相差值與該第二相差值之步驟更包括下列步驟：其差動以第四差動放大器執行自該第—差動放大器之放大器之輪出、«向相減，以產生該第-相差值；以及亥弟 0503-A30944TWF 17 1271738 弟五差動放大器執行自該第二差動放大器之輪出減去該物出、或思向相減，以產生該第二相差值。左動中該目範圍*第1項所述之用以感測一記憶單元之輪出的方法，复亥弟一相是值與該第二相差值之步驟更包括下列步驟：，、將4第_相差值輸入一感測放大器的一第一節點；將忒第二相差值輸入該感測放大器的一第二節點；以及自σ亥感測放大$輸出基於比較該第_相差值與該第數位輪出。差值所侍的該

ι〇·種用以感測一記憶單元(memory cell)之輸出的電 i开可认 -^ ，、^该$己憶阻狀態與一低電阻狀態間轉換，該電路包括：一至數個參考記憶單元，耦接至該記憶單元；一電壓源，用以施加一預定電壓至該記憶單元以產生反映該記憶單元之一電阻狀態的-輸出電流，以及用以施加該就電壓至轉參考記憶單兀以產生反映該高電阻狀態的一第一參考電流以及反映該低電阻狀態的一第二參考電流；〜組一至數個差動放大器(differential amplifier)，搞接至該記憶單元與該等參考記憶單元，以提供一表示該輸出電流與該第一參考電流之差距的一第一相差值，以及提供一表示該輪出電流與該第二參考電流之差距的一第二相差值；以及至少一感測放大器，耦接至該等差動放大器，用以比較該第一相差值與該第二相差值，以產生表示該記憶單元之該電阻狀態的一數位輸出。 11·如申請專利範圍第10項所述之用以感測一記憶單元之輸出的電路，其中该組差動放大器包括一第一差動放大器，用以自該第一參考電流減去該輸出電流或將兩者逆向相減，以產生該第一相差值。 12·如申請專利範圍第η項所述之用以感測一記憶單元之輸出的電路’其中該組差動放大器包括一第二差動放大器，用以自該輪出電流減去 0503-A30944TWF 18 1271738 該弟-，考電滅將兩者逆向相減， 13.如申請專利範圍第ω 相呈值。路，其中該組差動放大器包括：、^用以制-記憶單元之輸出的電弟差動放大态，用以接收i ^ 一第二差動放大器，用以自考電流並輸出—零輸出；逆向相減；以及 Μ出笔流減去該第二參考電流或將兩者苐二差動放大态，用以自該證—▲ 雨者逆向械。考電流減去該第-參考電流或將 14·如申請專利範圍第13 、路，其中該組差動放大器更包括2 &用以感測—記憶單元之輸出的電一第四差動放大器，耦接至該镔一盥哕第-罢勤妨女哭》认弟共该弟二差動放大器，用以接收該弟嫩大,之輸“提供該第二相差值；以及一弟五差動放大|§，輕接至兮楚_ 第-& —麟第三差動放大器，用以接收該弟-_弟二呈動放大狀輪出以提供該第—相差值。 15·如申請專繼_ 1Q項㈣之用路，其中該組差動放大器包括：扎早较輪出的電 :=，，第二參考電流並輸出-零輸出；逆向相減Γ以及自該輪出電流減去該第一參考電流或將兩者兩者m繼11，㈣自H她咖㈠考電流或將 16·如申請專利範圍第15 路，其中該組差動放大器更包括! 乂感測—記憶單元之輸出的電第接至該第—與該第二差動放大器，用以接收該弟，、5亥弟一差動放大益之輪出以提供該第—相差值；以及 -第五差減大器，_至該第二與該第三差動放大器，用以接收該 0503-A30944TWF 19 .1271738 第二與該第三差動放大器之輸出以提供該第二相差值。 17·如申請專利範圍第1〇項所述之用以感測一記憶單元之輸出的電路’其中心己fe單元為一磁阻性隨機存取記憶體(magnet〇-resistive rand〇m access memory，MRAM)單元、相變化型隨機存取記憶體(pha於change mndom access memory，PRAM)單元、或鐵電隨機存取記憶體(ferr〇dectric random access memory，FRAM)單元。 18. 如申請專利範圍第i〇項所述之用以感測一記憶單元之輪出的電路，更包括一源極隨耦器(source f〇U〇Wer)，用以控制該電壓源以將該預定電壓箝制於一介於0.3V至1.0V的範圍間。 19. 如申請專利範圍第10項所述之用以感測一記憶單元之輪出的電信號轉換為電壓信號。 20·-種用以制-記憶單元(memQry㈣)之輸出的電路，其中該記情單元墟至-位元線與-字元線並可於_高電阻狀態與—低電阻狀換，該電路包括： -第-參考記憶單，其處於該高電阻狀態，減至該字盘一參考位元線；、第-茶考記憶單元，其處於該低電阻狀態，耗接至該字元線與一第 ^參考位元線，並可_字元線上的―馨健選取觀憶單元、ς 荼考❼It單元、以及鱗二參考記憶單元； …-電壓源，用以施加—預定電壓至該位元線、該第—參考位元線、與 .亥第一參考位碰，以產生反映該記憶單元之—電阻狀態的—輪六，以及產生反映该第一參考記憶單元之該高電阻狀態的一第—參考，、，產生反映销二參考記憶單元之該低電阻狀態的—第二參考電流；至數個差動放大益(dlfferential ampli㈣，、經由該位元一與該第二參考位元線分_接至該記憶單元與該第-與該第二參考魏 0503-A30944TWF 20 .1271738 單元，以提供一表示該輪出電流與該 ^ 值’以及提供一表示該輪出電流與:::距的-弟-相差值；以及茨弟一麥考电流之差距的一第二相差至少一感測放大器，耦接5兮楚、/去/ 细亥第二彳目諸触以，㈣比較相差值 …2二”_々n表示該記憶單元之該電阻狀態的—數位輸出。路，其:崎冰糊吻_之輸出的電逆二參考電流減去該輪_或將兩者、^第二差動放大器，肋自該輪出電流減去該第二圯向相減，以產生該第二相差值。 /亏電級次將兩者 22·如申請專利範圍第2〇頊所、+、路，其中該組差減大器包括：之㈣制—記憶單元之輸出的電 3==’_接_第—參輪糊—零輸出；逆向相減；以及 "輪出笔流減去該第二參考電流或將兩者 -第三差動放大器，用以自該第二參考電流減去兩者逆向相減。乐參考電流或將 23·如申請專利範圍第22項所述之用以感測〜路，其中該組差動放大器更包括：〜、σ心早凡之輸出的電 -第四差減大ϋ，輪至該帛_與第-與該第二差動細之輸出以提供該第二減值^，用以接收該 -第五差練大ϋ，_至該第二與該第三差缺第二與該第三差動放大器之輸“提供該第_相絲。-’用以接收該 24.如申請專利範圍第20項所述之用以感測路，其中該組差動放大器包括：、早％之輸出的電 0503-A30944TWF 21 1271738 •-第一差動放大器，甩以接收該第二參考電流並輸出一零輸出；一第二呈動放大器’用以自該輸出電>;u減去該第一參考電 >筑或將兩者逆向相減；以及一第三差動放大器，用以自該第二參考電流減去該第一參考電流或將兩者逆向相減。 25. 如申請專利範圍第24項所述之用以感測一記憶單元之輸出的電路，其中該組差動放大器更包括：一第四差動放大器，耦接至該第一與該第二差動放大器，用以接收該第一與該第二差動放大器之輸出以提供該第一相差值；以及一第五差動放大器，耦接至該第二與該第三差動放大器，周以接收該第二與該第三差動放大器之輸出以提供該第二相差值。 26. 如申請專利範圍第20項所述之用以感測一記憶單元之輸出的電路，其中該記憶單元為一磁阻性隨機存取記憶體(magneto-resistive random access memory, MRAM)單元、相變化型隨機存取記憶體(phase-change random access memory, PRAM)單元、或鐵電隨機存取記憶體(ferroelectric random access memory，FRAM)單元。 27. 如申請專利範圍第20項所述之用以感測一記憶單元之輸出的電 1 路，更包括一源極隨搞器(source follower)，用以控制該電壓源以將該預定電壓箝制於一介於0.3V至1.0V的範圍間。 28. 如申請專利範圍第20項所述之用以感測一記憶單元之輸出的電路，其中該感測放大器包括一電流鏡負載(crnrent mirror load)，周以將電流信號轉換為電壓信號。 0503-A30944TWF