TWI269371B - A method of preparation of an epitaxial substrate - Google Patents

A method of preparation of an epitaxial substrate Download PDF

Info

Publication number
TWI269371B
TWI269371B TW093115800A TW93115800A TWI269371B TW I269371 B TWI269371 B TW I269371B TW 093115800 A TW093115800 A TW 093115800A TW 93115800 A TW93115800 A TW 93115800A TW I269371 B TWI269371 B TW I269371B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
epitaxial
preparing
base substrate
Prior art date
Application number
TW093115800A
Other languages
English (en)
Other versions
TW200501239A (en
Inventor
Bruce Faure
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW200501239A publication Critical patent/TW200501239A/zh
Application granted granted Critical
Publication of TWI269371B publication Critical patent/TWI269371B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915Separating from substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1269371 玖、發明說明: 發明所屬之技術領域 本發明係關於製備磊晶基材的方法,特別是GaN、 Si Ge、A IN或InN嘉晶基材。以及在彼上或彼内製造的電 子裝置。 先前技術 蠢晶係將材料結晶層沈積於同樣具結晶性的基材上之 方法。蟲晶生長的特徵為基材的結晶性結構會在要生長的 材料之磊晶層内再生。藉以,該磊晶層内通常也會再生該 基材的缺陷。該等磊晶層通常都應用於電子或光電應用方 面。其中對於,例如,用於藍光、紫光或紫外光雷射二極 體的氮化鎵磊晶層特別有興趣,因為氮化鎵具有大的能帶 間隙。 基本上可將磊晶技術分成二個族群。第一族群為均相 磊晶,其中要生長的材料具有與該基材相同的本質,表示 其結晶學結構與其化學本f基本上相同。用於業界的實施 例為矽在矽基材上的均相磊晶,或砷化鎵在砷化鎵基材上 的蠢晶生長。 又更感興趣的稱之為異相蠢晶,其中將要成長的薄膜 長在本質不同的基材上。這在所需材料無法以結晶性基材 的形態取得的情況中特別重要。異相蠢晶與生倶來就有兩 個主要U :該二材料的結晶性結構的差異,以及其熱膨 脹係數的差異。此等差異導致薄膜内部產生應力,結果導 1269371 致錯位(dislocation)缺陷。 除上述會導致磊晶層品質不足的問題以外,也有可能 使基材由於其與生俱有的特性而無法完全地適用於使用2 晶層特殊特性的裝置方面的應用。例如,若要在碳化石夕I 長氮化鎵,將可達到較佳的蠢晶生長;然而,若以氮化鎵 用作發光裝置,碳化矽基材就沒有幫助,因為碳化矽基材 會擷取太多的光線。 就此技藝的現況而言,有許多已知可用以克服上述問 題的方法;然而,無一提出同時能夠進行均相磊晶生長與 異相磊晶生長,並且可克服上述三不同問題的基材。例如 美國專利案第5,759,898號顯示可在絕緣層覆矽的晶圓上 成功地生長磊晶矽鍺薄膜,其中矽鍺層長在薄矽膜(約工6 奈米)上,該薄矽膜本身位於二氧化矽層上,而該二氧化石夕 層又位於矽晶圓上。在此結構中,與在整塊矽基材上直接 生長石夕鍺膜相比,矽鍺膜内出現的位錯將大幅地減少。 另一方法如WO 99/39377所示,其中藉由離子植入建 立所謂的柔性基材(compliant substrate)。在此方法中,藉 由離子植入;成材料内的脆化層(fragiHsed layer),同時在 表面上建立極薄層。此頂層與基材經由脆化層部分地分 離’並某程度地緩和結晶性結構失序及要生長的磊晶層與 原始基材頂層之熱膨脹,藉以使得蠢晶層的應力至少部分 鬆弛。 此二方法某個程度地克服上述問題;然而,由於原始 基材存在的負面影響無法排除,且有時候出現的原始基材 1269371 γ外加的長成磊晶層並不相容,所以進一步的加工步驟必 需移除原始基材,而導致更高的製造成本。 發明内容 因此本發明的目的在於提供可進一步降低基材的影響 同時具經濟效益而可實行之製備磊晶基材的方法。該目的 可利用根據申請專利範圍第1項之方法加以解決。 自基底基材的剩餘部分剝離偽基材可解決大部分上述 問題。有時候市售可得的基底基材與要生長的均相或異相 Μ晶層之生長並不相容,此不相容性將隨著獲得與基材剩 餘部分無關的偽基材而減少,因此幾乎不會受到基材剩餘 部分之不欲的性質所影響。藉以可使仍就存在的次層在此 方法中的影響力減至最小,而不再扮演主要的角色。 關於基底基材與所需的磊晶層之間的結晶學結構不相 备性,以及其熱膨脹係數的差異,建立根據本發明的偽基 材亦有其優點,這就如同設於該基底基材表面上的剛性層 本身已經以異相磊晶法長成一樣。這表示為剛性層選擇適 當的材料,端視基底基材與後繼磊晶層的性質而定,就可 条低此專不相谷性。再者,在偽基材表面上生長所需的遙 曰曰層的期間可能發生的應變有一大部分可吸收至偽基材 内。因此,由此進步的方法製造而建立的偽基材就可用以 提供較佳品質的磊晶層或膜。 為了得到經分離的偽基材,剛性層具有足以使偽基材 自由挺立特性的厚度。這表示偽基材必須強到足以忍受與 1269371 加工步驟 ,例如藉 ’或夠穩定而可以適當手段 此將其置於不同裝置中以便 基材剩餘部分分離的 自基材剩餘部分移除 進行進一步的加工。 A 了進步改善蟲晶其 土材的、、、口日日口口貝,剛性層之生 長、均相或異相磊 B9 '丨】離與生長進行期間的溫度分布 如下· a)在第一溫度筋圚士 又靶圍日寸生長剛性層,該第-溫度係經選 擇,以便在達到磊晶+ 1以 生長的同時,纖弱界面不會發生 而使偽基材變形或遭到破壞, 存b)-旦剛性層具有足夠的厚度,就停止生長並提高溫 纖弱的界面更進-步變弱而達到剝離以建立偽基材的 目的’換-個方式也可不用熱能而用機械能達到在纖弱界 面處剝離的目的,以及 Ο剝離之後再選擇溫度使得蠢晶層的生長條件最佳 化而獲得改良的結晶品質。 藉此在剝離之前選擇溫度以平衡結晶性生長並防止剝 離,而剝離之後溫度僅需配合生長參數。 根據較佳具體例,蟲晶層生長可在溫度比第一溫度範 圍更尚的第三溫度時進行。藉此可為屋晶層選擇比剛性層 生長溫度更高的最佳生長溫度’而與基底基材剩餘部分中 發展而成的應力無關。 在另一較佳具體例中,在設置剛性層之前進行植入。 已知在離子植人期間植人的離子不但會㈣基材内的結晶 性結構到希望的程度,也會將缺陷導入離子行經的層内。 1269371 這表示若在設置剛性層之後進行離子植入,剛性層將包含 有可此會影響要生長的磊晶層品質之缺陷。因此,最好先 進行離子植入然後再長剛性層。 在本發明變化例中,次層可具有高達約5微米的厚 度,明確地高達約2微米,更明確地高達到約丨微米的厚 度。選擇較厚的次層有以下的優點,可以較小剛性層的厚 度就能得到自由挺立的偽基材,藉此加速此過程。另一方 面,藉由選擇較小的厚度,可使任何不想要的次層材料性 貝’例如在光學應用中的光吸收性,減至最低。藉由調整 離子能量可輕易地管制次層的厚度控制。厚度也可低於以 上指示的數值。根據一具體例,可在偽基材上設置均相或 、相猫日日層之七先自偽基材除去次層及/或剛性層。 較佳第一溫度範圍可從約室溫至900,更明確地至 〇C ’弟一溫度範圍可從大於900 °C至約11〇〇 °c,及/或 第三溫度始於大於900乞之溫度。以此等就可使磊晶基材 具有改良的結晶品質,特別是GaN。 另一較佳具體例包含在植入之前先對基底基材表面施 加犧牲層,特別是薄二氧化矽(si〇2層)。透過此犧牲層, 在後績加工步驟中進行植入。這樣將有助於防止基材表面 又到般有機及粒子污染,該污染可能在高能量離子植入 時發生。 於較佳方法中’該犧牲層可在設置剛性層之前去除 或,換句話說,在離子植入之後。如上所述,高能量離子 植入可成會導致有機污染。施加犧牲層時,污染物會固著 1269371 在此層上,隨著在後續步驟中移除犧牲層也會將該污染去 除再者,該犧牲層的結晶學性質或熱膨脹係數可能不適 合進一步蟲晶生長所需的剛性層或磊晶層。 在另一較佳具體例中,可藉由沈積法施加剛性層,明 確地况藉由磊晶沈積法,更明確地說藉由分子束磊晶法 (MBE) ’藉由金屬有機化學氣相沈積法(m〇cvd),藉由氫 化物氣相磊晶法(HVPE)或藉由濺鍍法。此等方法皆可生長 良好品質的結晶性剛性層,其品質對於要成功生長良好品 質的磊晶層很重要。 根據本發明另一形態,該剛性層可長到足以使該偽基 材具有自我支撐特性的厚度,明確地說說介於至少約5微 米至50微米的厚度,更明確地說介於至少1〇微米至微 米的厚度。此等厚度與剛性層,最後連同次層,可供予偽 基材以足夠的穩定性使其表面在分離步驟期間不會變形或 遭到破壞。 在設置剛性層之前,以及改良該剛性層的品質之前, 可預先處理基底基材的表面,特別是以HF蝕刻、電漿蝕刻 或標準清洗流程一(SCI)配合標準清洗流程二(SC2)加以處 理。 改良偽基材的品質之另一方法可在剛性層之外再設置 至少一附加層,該附加層可設置於剛性層表面或基底基材 與剛性層之間。此等層皆有助於克服結晶學結構與熱膨脹 方面剩餘的差異性。因此,藉由施加此類附加層,可進一 步減少殘餘應力而得到改良的磊晶膜。 1269371 為更進一步改良要生長的蠢晶層之品質,另一較佳具 體例中在基底基材上設置至少二附加層,其中至少一附加 層在植入原子物種之前設置。因此在植入原子物種之前進 行在基底基材上的第一層或多層結構之磊晶。然後可以該 第一層或多層結構作為供剛性層生長用的成核層,而剛性 層生長在植入步驟之後進行。 在本發明另一變化例中’在植入原子物種之前先將該 原子物種植入至少一附加層内,因此在基本上平行於表面 之至少一附加層内建立層狀區帶,藉以定義出纖弱的界 面。這表示在剝離步驟之後,就不再有來自原始基材的材 料出現,因此可進一步減少殘餘應力,得到改良的磊晶膜。 事貫上,在此例中接著以基底基材剩餘部分構成整個基底 基材本身且由該至少一附加層位於纖弱界面以下的部分面 對基底基材。 ^在較佳方法中,在分離偽基材之後,對基底基材剩餘 部分的表面進行研磨,特別是以化學機械研磨(cMp),並再 用作為後續偽基㈣備方法的基底基材。這表示終於在較 叩貴的單晶系基材之外,可製造出相當的、不可忽視產量 的南品質偽基材。 宙在另一較佳具體例中,基底基材係由石夕、碳化石夕、藍 寶石、砷化鎵、磷化銦(InP)或鍺(Ge)所成群組其中之一製 成。關於磊晶生長,此等基材通常皆為單晶係且可能會出 現具有不同結晶方向的面。此等基材可輕易地購得,又因 為其性質會變化,所以可形成供生長 贫八里不同偽基材的良 11 1269371 好基底,藉以生長又更大量具有良好結晶性質的磊晶層。 為了更進一步改良要生長的磊晶層品質,在另一較佳 具體例中利用與要生長的均相或異相磊晶層相同的材料製 成磊晶剛性層,使得該均相或異相磊晶層可以均相磊晶生 長模式生長。這表示在磊晶膜與偽基材之間幾乎沒有結晶 性結構與熱膨脹係數之差異,而可得到高品質磊晶膜。 本發明另一變化例中,剛性層可具有與均相或異相磊 晶層相似的結晶性結構及/或熱膨脹係數,使得該均相或異 相蠢曰曰曰層可以異相蠢晶生長模式生長。若基底基材的結晶 性結構或熱膨脹係數差異過大,較佳為選擇具有界於此二 值之間的性質之材料的剛性層。藉此,就可獲得具良好結 晶性質的剛性層以及後續步驟中具良好性質的爲晶膜。 在較佳具體例中,該剛性層可由氮化鎵(GaN)、氮化 鋁(A1N)氮化銦(InN)、矽鍺(SiGe)、磷化銦(〖⑽)、砷化錄 (GaAS)或該等材料之合金,如AlGaN、InGaN、InGaAs或
AlGaAs,所成群組其中之一或多者構成。電子以及光電應 用對此等材料特別有興趣且可以數層的形式配置於剛性層 中〇 有時候會在基底基材與氮化鎵等剛性層之間設置附加 層或數層,特佳由A1N、GaN、A1GaN或其組合所成群組 其中之一或多者構成緩衝層,端視基底基材與剛性層的材 料而疋。利用此等材料充當缓衝層,可限制最後產生的束 缚,導致要長在偽基材上的磊晶膜的品質之改善。此等材 料可以數層的形式設置。 12 1269371 在本發明另一變化例中,偽基材的背面,其係未收載 均相或異相蠢晶層且由剝離的結果建立的表面,具有介於 約20至200 A RMS的表面粗糙度,明碟地說介於約20至 150 A RMS,更明確地說介於2〇至i〇〇 A rmS。基於此事 實’即使偽基材與基材剩餘部分實際上分離且並未受背面 存在所影響,偽基材與基材剩餘部分之間仍具有足夠的摩 擦而使基材的位置可較良好地維持在基材剩餘部分的表 面。因此,可繼續在同一沈積裝置中進行以下的製程,生 長下一層-該層可能係另一緩衝層或最終的均相或異相磊 晶層-而不需以指定方法處理偽基材,例如使偽基材固定在 基材爽持上。 本發明亦關於電子裝置,在根據上述方法製成的磊晶 基材上或内製造。 實施方式 第la至lh圖所示的方法例如可以Smart_cut(g)之類的 加工生產線進行。 第la圖顯示以基底基材作為磊晶基材製備方法的起 點。基材!具有前面2與背面3。用於均相或異相蟲晶應 用時,基底基材通常為結晶性,特別是單晶型。至少一表 面’在此為前面2,係經充分明確定義作為生長蟲晶的;^ 均相或異相層或膜的起始。通常,表面係經研磨並製備以 供蟲晶之用’並實質上根據典型的結晶方向。基材】的基 底基材」的精確尺寸並非最重要,但至少前面2的表面應 13 1269371 該要大到足以長出適合該裝置後續要求的夠大蟲晶基材。 特別有關的是切、碳切、藍f石、_化鎵、構化鋼或 錯。此等晶圓通常都呈圓盤形,但矩形規格或方形規格的 也可以。現今圓盤形晶圓可具有5〇·8 mm(2英寸)到3⑻ mm,但預見未來將會有更大的直徑。 第lb圖顯示下一加工步驟的結果。以氣態物種,特別 是氫離子,植入基底基材〗中。植入的物種將建立纖維的 層狀區帶4,該區帶基本上平行於基底基材i的前面2。藉 由植入物種的能量可調整層狀區帶4的深度5。例如,在 以氫原子植入碳化矽的例子中,約丨〇〇 KeV的能量可建立 深度約6000 A的層狀區帶。表面2與層狀區帶4之間的區 π定義為次層6。特佳用Smart-cut⑧方法進行離子植入。 第lc圖顯示下一加工步驟的結果,該加工步驟係剛性 層7之沈積。該方法開始時,已經先選擇基材丨使得其材 料可與剛性層7的蠢晶相容。特別是該材料要可與異相蠢 晶生長相容。 在第一蠢晶生長步驟中,使剛性層長到厚度約丨至5 〇 微米。剛性層7的厚度加次層6的厚度5必須足以建立自 由挺立的偽基材1 〇,這表示剛性層7的表面9之品質在該 偽基材1 〇與基底基材的剩餘部分丨i分離之時並不會損 壞。典型的剛性層材料為氮化鎵(GaN)、氮化銘(ain)、氣 化銦(InN)、矽鍺(SiGe)、磷化銦(inp)、砷化鎵(GaAs)或該 等材料之合金,如AlGaN、InGaN、InGaAs或AlGaAs。然 而’在未來的應用中也可能必需以其他的材料來扮演剛性 1269371 層的角色。通常,剛性層7可以任何可導致蠢晶生長的沈 積方法施加。然而’特別適合以分子束磊晶法(mbe卜金 屬有機化學氣相沈積法_CVD)、氫化物氣相蠢晶法 (HVPE)或濺鍍法生長。 選擇進行剛性層7生長辟的溫度使蠢晶生長發生,但 纖弱界面4處幾乎未發生剝離,剝離可能會不利於剛性層 的品質,或甚至可能導致剛性層破壞。一般剛性層都在溫 度低於900°C時生長。
第Id圖顯示下一加工步驟的結果,該加工步驟係所建 立的結構之熱處理,-旦剛性層生長結束,就著手自基底 基材剩餘部分U剝離偽基材1〇。由於偽基材1〇的厚度5 和8的總厚度已足以防止與發生破裂的區帶η相反之表面 12形成形態學缺陷,所以表面12並不會衰壞。發生破 的表面丨3之粗糙度足以使偽基材1〇由於摩擦作用而保持 在基材剩餘部分11表面的安全位置處。這對後續加工步驟 較為有利,特別是當後續加工步驟在同一裝置中進行而不 移出偽基材10之時。典型地,此方法可獲得介於約20至 〇 A RMS之範圍内,更明確地介於約2〇至15〇 A RMS 之靶圍内,又更明確地介於約2〇至1〇〇 A rms之範圍内 的粗糙度。 剝離發生在溫度高於剛性層7生長過程時的溫度。业 型的溫度為900。(:。 ^ 、、第k圖顯示下一加工步驟的結果,該加工步驟係所需 材料的蟲晶生長m生長可導致均相或異相蠢晶層, 15 1269371 2而建立磊晶基材’由層6、層7和層i4構成。在此第二 ^積步驟期間’以類似於第_沈積步驟的方式進行,但其 除非必需考慮剝離方法,否則現在的溫度可參照蟲晶生 長而選擇最佳值’由此製得均相或異相蟲晶層“。 端視該方法的目的以,第二層14的材料可與偽基材 盘剛Π層材料㈣,在異相以生長時,層14的材料可 層7的材料不同。當偽基材1〇自基底基材 =離:夺’第二層14的結晶品質極佳。由應力造成的缺陷 減至取。通常可忽略偽基材1〇的 基材】的材料,之負面料,因為通常 基底 m Η ^ Μ , ο、吊、擇使其厚度明顯 ^層7低-級’這事實上表㈣偽基#ιι表現得 塊由剛性層7的材料組成的基材一樣。 I二亦表不第二層膜14的厚度’特別是在層14的材料 二二的材料相同的時候’並無限制,能長出側面厚 ^口疋的膜14。事實上偽基材1Q未對第二層Μ的社構 厚度加以限制。該方法可用於,例如,生長優里品質的 早晶,特別是層14與層7二材料相同時 、 結構而得到電射二極體等裝置。 °構異相 在視需要增加的加工步驟(未圖示)中,可使用,例如, 乾式或溼式颠刻技術去除次層6。 可對基底基材i的剩餘部分u施以研 :學機械研磨法叫並且再用於下-偽基材10::: 基材製造方法中當作基底基材丨。 次猫曰曰 第…圖顯示先前已說明之方法的變化例 16 1269371 於第一具體例,適當地切入第la與lc圖所示的加工步驟 之間並精以取代相對於第1 b圖的加工步驟。 第if圖顯示包含在基底基材丨表面上沈積犧牲層15 的加工步驟之結果。此犧牲層15係由,例如,二氧化矽構 成,由先前技藝中習知的常見方法之一沈積。此犧牲層可 保護基底基材1的前面2不受有機及粒子污染,該污染可 能在下一離子植入加工步驟期間發生。 第lg圖顯示離子植入步驟的結果。該結果可與前述加 工步驟配合第1 b圖的結果相比較。然而,由於犧牲層i 5 出現的緣故,使得層狀區帶4的深度5比第一具體例中的 更〗因為以相同旎量水準且該氣態物種現在要行經的卻 是犧牲層,結果,停在較低的深度5。 第lh圖顯示犧牲層去除步驟的結果。等離子植入之 後,去除犧牲層以獲得乾淨的基底基材丨前側表面2。下 一步驟為剛性層之生長,該步驟可與先前對照第lc圖說明 的結果作比較。 還有數個其他替代案可導致不同的具體例。該等具體 例並未顯示於圖中,但以下將簡單地加以解釋。 為了進一步改善剛性層7及第二均相或異相磊晶層14 的貝可再包括其他的步驟。在施加剛性層之前,可製 備别側表面2以促使磊晶剛性層7成核。使用氫氟酸(Ηρ) 的化學蝕刻、電漿蝕刻、標準清洗流程一”配合標準清 洗机耘_ (S C2)或其他任何適當的清洗技術皆可用以達成 目的也可在離子植入之前使用熱氧化及氧化物移除以 17 1269371 去除基底基材1的表面缺陷。 也可使用至少一附加層作為緩衝層以改善剛性層7的 如質。此等長在基底基材!上的附加層將會釋出剛性層7 :部任何可能發生的應力。典型的材料為氮化銘、氣化鎵、 氮化鋁鎵或其組合。也可運用如側向過度生長等複雜的緩 衝技術。偽基材10與所需的均相或異相磊晶層Μ之間也 可應用同類的附加層。附加層可在植人步驟之前及/或之後 生長。在另-變化例中,以植人步驟將纖弱區帶設置於在 植入之前已經先長出之一附加層内部。 最後在均相或異相磊晶層14長成以後,可在基材上生 長其他層。 理想上’至少有加工步驟1(;至u在一裝置中進行而 未移除偽基材10,藉此降低將污染或刮痕引至偽基材上面 或内部的風險。或者,若對於㈣m的方法*言移除偽基 材1〇較有利’可在步驟ld之後自基材剩餘❹u分離偽 基材10。因此’偽基材的厚度必須足夠處理該偽基材並自 一裝置移至另一裝置之用。 具體而言可由此製備方法製得的均相或異相磊晶膜 Μ係由氮化鎵、料、氮化銘或氮化銦製成的薄膜。以下 將詳細說明在碳切基底基材上製造蟲晶氮化鎵膜的實施 例。
關於基底基材,製備含末端矽表面的6]^或4H聚合型 單晶碳化矽或3C(三立方)碳化矽。或者,該方法也可應用 於由藍寶石製成的基底基材。使用能量介於2〇與2i〇KeV 1269371 之間劑量介於2與8 x 1016 H+/cm2之間,特別量劑量$ x 10 H+/cm2而能量120 KeV之間的氫離子進行離子植入。 該離子經由基底基材1的刖表面2植入。如上所述,可使 用犧牲層15防止污染。在碳化矽的情況中,可藉由熱的方 法生長數百埃的二氧化石夕層。植入之後,二氧化矽可使用 氫氟酸(HF)’以百分之十的濃度移除。通常2〇分鐘的時間 就足以移除該氧化物層。 在下一步驟中,藉由MBE的方式在低於8〇〇〇c的溫度 時在經植入的碳化矽基底基材上沈積氮化鎵。此第一磊晶 層對應至剛性層7並具有數微米的厚度。或者,在沈積氮 化鎵之前,可使用緩衝技術。另一替代案係在沈積之前先 以化學蝕刻用氫氟酸清洗表面,或以電漿蝕刻或sci配sc2 清洗程序清洗表面。 在下一步驟中,將樣品加熱至大於或等於9〇〇<t的溫 度,並且使偽基材10與碳化矽基底基材剩餘部分〗丨之間 發生破裂。然後進行第二磊晶生長步驟,丨中氮化鎵長到 、、勺200至3 00微米的厚度,而生長速度可以較高,例如每 小時50微米。此生長步驟在大於9〇〇t:之溫度時進行,進 v改善製造具改良結晶品質的磊晶膜之生長條件。 最後使基材與新生長的氮化鎵層回到室溫並且可以 分離氮化錄與基材。t化鎵的背面可以用化學手段清洗, 以便私除任何殘餘的碳切。最初的碳化梦基底基材可使 用化學機械研磨方法研磨其表面而再循環使用。 19 1269371 圖式簡單說明 例 由以下的詳細說明對照附圖將使本發明的特定具 變得更為顯而易見,其中: 種 第1圖概略地顯示用以製備磊晶基材之進步的製借 序圖;其中 第la至le圖概略地顯示根據第一具體例的磊晶基材 之製備方法; ' 第1 f至1 h圖概略地顯示包含附加加工步驟的第二具 體例。 元件符號說明 1··基材 2··前面 5··層狀區帶的深度 8 ·_剛性層的厚度 10 · ·偽基材 12 ·.表面 14.·均相或異相磊晶層 3··背面 4··層狀區帶 6 · ·次層 7 · ·剛性層 9 ··剛性層的表面 11 ··基底基材剩餘部分 13…發生破裂的區帶 15··犧牲層

Claims (1)

  1. 义S修(更)正本 1觀 拾、申請專利範圍: 1· 一種製備磊晶基材的方法 (2006年2月修正) ,特別是 GaN、SiGe、A1N 或 InN蠢晶基材,該方法包含以下的步驟: -準備結晶性基底基材(丨), •將原子物種’特別是氳離子及/或稀有氣體,植入該基 底基材内’在該基底基材(1)内建立基本上與該基底基 材(1)表面(2)平行之層狀區帶(4),藉以在該基底基材剩 餘部分(11)與次層(6)之間定義出纖弱界面, 於第一預定溫度範圍内在該基底基材(1)的次層(6)表 面上生長異相蠢晶剛性層(7), 由第二預定溫度範圍,比該第一預定溫度範圍更高, 的熱處理使該剛性層(7),連同該基底基材(1)的次層 (6)’與該基底基材剩餘部分(11)分離以建立偽基材 (1〇),以及 -在該偽基材(10)上生長均相或異相磊晶層。 2·如申請專利範圍第丨項之製備磊晶基材之方法,其特徵 為該植入在設置該剛性層(7)之前進行。 3.如申請專利範圍第1項之製備磊晶基材之方法,其中該 均相或異相磊晶層(14)的生長在第三預定溫度範圍,比 該第一預定溫度範圍更高,進行。 4·如申请專利範圍第1項之製備磊晶基材之方法,其特徵 為該第一溫度範圍係從約室溫至9〇〇〇c,更明確地至8〇〇 C ’該第二溫度範圍係從大於9〇〇ι至約11〇〇。〇,及/或 該第三溫度始於大於900 °C之溫度。 21 269371 ’ )月g 3赢更)正替换更I (2〇Q6 2 ^ fi^jE) 如申晴專利範圍第2項之製備蟲晶基材之方法,其特徵 =該第一溫度範圍係從約室溫至9〇(rc,更明確地至8〇〇 c,該第二溫度範圍係從大於9〇〇c>c至約11〇〇。〇,及/或 該第三溫度始於大於90(rc之溫度。 ; •如申睛專利範圍第i至5項中任一項所述之製備蟲晶基 方法其特徵為該次層(6)具有達到約5微米之厚 度,明確地說達到約2微米,更明確地說達到,勺1微米 之厚度。 7·如申請專利範圍第i至5項中任一項所述之製備遙晶基· 材之方法,其特徵為該剛性層(7)係長到足以使該偽基材 d〇)具有自我支撐特性的厚度,明確地說說介於至少約5 微米至50微米的厚度,更明確地說介於至少ι〇微米至 40微米的厚度。 8·如申請專利範圍帛6項之製備蠢晶基材之方法,其特徵 為該剛性層(7)係長到足以使該偽基材〇〇)具有自我支撐 特性的厚度,明確地說說介於至少約5微米至5〇微米的 厚度,更明確地說介於至少10微米至4〇微米的厚度。攀 9.如申請專利範圍第i至5項中任一項所述之製備^基 材之方法,其特徵為在植入之前先對該基底基材的表 面(2)施加犧牲層(15),特別是薄二氧化矽(Si〇2)層,透 過该犧牲層(15)進行植入。 10·如申請專利範圍第9項之製備磊晶基材之方法,其特徵 為該犧牲層(15)係於設置該剛性層(7)之前去除。 U.如申請專利範圍第6項之製備磊晶基材之方法,其特徵 22 (2〇06年2月修正) 為在植入之前先對該基底基材(1)的表面(2)施加犧牲層 (15),特別是薄二氧化矽(Si〇2)層,透過該犧牲層(15) 進行植入。 12·如申請專利範圍第u項之製備磊晶基材之方法,其特 徵為該犧牲層(1 5)係於設置該剛性層(7)之前去除。 13·如申請專利範圍第!至5項中任—項所述之製備蟲晶基 材之方法,其特徵為在該剛性層(7)之外再設置至少一附 層於該剛性層表面上或該基底基材(丨)與該剛性層(?) 之間。 14·如申請專利範圍第13項之製備磊晶基材之方法,其特 徵為在該基底基材表面上設置至少二附加層,藉以建立 經改質的基底基材且其中至少一附加層在植入原子物種 之前設置。 15:如申請專利範圍第13項之製備m材之方法,其特 徵為該原子物種係植入該經改質的基底基材之至少一附 〜至夕附加層在植入該原子物種之前已經先設 置,在基本上平行於表面之至少一附加層内部建立層狀 區帶,藉以定義出纖弱界面。 16:如申晴專利範圍第13項之製備蠢晶基材之方法,其特 徵為’I於該基底基材⑴與氮化鎵等剛性層⑺之間的附 加層係緩衝層,該緩衝層係由AIN、GaN、AlGaN或其 組合所成群組其中之一或多者構成。 17.如申請專利範圍第丨至5項巾任—項所述之製備蠢晶基 方去其特徵為藉由沈積法施加剛性層,具體而言 23 1269371 (2006年2月修正) 藉由磊晶沈積法,更具體地藉由分子束磊晶法(MBE), 藉由金屬有機化學氣相沈積&(M〇CVD),藉由氫化物氣 相蠢晶法(HVPE)或藉由濺鍍法。 18·如申睛專利範圍第i至5項中任一項所述之製備磊晶基 材之方法,其特徵為在設置該剛性層(7)之前,預先處理 該基底基材(1)的表面(2),特別是以HF蝕刻、電漿蝕刻 或標準清洗流程一(SC1)配合標準清洗流程二(SC2)加以 處理。 19·如申請專利範圍第i至5項中任一項所述之製備磊晶基 材之方法,其特徵為該偽基材(10)的背面(13),其係未收 載該均相或異相磊晶層(14)且經由剝離的結果建立的表 面’具有介於約20至200 A RMS的表面粗糙度,明確 地說介於約20至150 A RMS,更明確地說介於20至1〇〇 A RMS 〇 20·如申請專利範圍第19項之製備磊晶基材之方法,其特 徵為在該偽基材(10)分離之後,對該基底基材剩餘部分 (11)的表面(13)進行研磨,特別是藉由化學機械研磨法 (CMP)’並且再用作為後續偽基材(1〇)製備方法的基底基 材(1)〇 21·如申請專利範圍第1至5項中任一項所述之製備磊晶基 材之方法’其特徵為在該偽基材(10)分離之後,對該基 底基材剩餘部分(11)的表面(1 3 )進行研磨,特別是藉由化 學機械研磨法(CMP),並且再用作為後續偽基材(1〇)製備 方法的基底基材(1)。 24 1269371 ¢006年2月修正) 22·如申請專利範圍第!至5項中任一項所述之製備磊晶基 材之方法’其特徵為該基底基材(丨)係由石夕、碳化石夕、藍 寶石、神化錁、麟化銦(Inp)或鍺(Ge)所成群組其中之一 製成。 23·如申請專利範圍第i至5項中任一項所述之製備磊晶基 材之方法,其特徵為該磊晶剛性層(7)係由該均相或異相 磊晶層(14)之相同材料製成,使得該均相或異相磊晶層 (14)可以均相磊晶生長模式生長。 24·如申請專利範圍帛!至5項中任一項所述之製備磊晶基 材之方法,其特徵為該剛性層(7)具有與該均相或異相磊 晶層(14)相似的結晶性結構及熱膨脹係數,使得該均相 或異相磊晶層(14)可以異相磊晶生長模式生長。 25.如申請專利範圍帛i至5項中任一項所述之製備磊晶基 材之方法,其特徵為該剛性層(7)係由氮化鎵⑴、氮 化鋁(A1N)、氮化銦(InN)、矽鍺(SiGe)、磷化銦、砷 化錄(GaAs)或該等材料之合金,如A1GaN、InGaN、in(}aAs 或AlGaAs,所成群組其中之一或多者構成。 26·—種電子裝置,其係於該磊晶基材(14)上面或内部製 造,該磊晶基材(14)係根據申請專利範圍第丨至5項之 至少一項製成。 27. 如申請專利範圍第u項之製備磊晶基材之方法,其特 徵為在忒剛性層之外再設置至少一附加層於該剛性 層表面上或該基底基材與該剛性層之間。 28. 如申請專利範圍第27項之製備磊晶基材之方法,其特 1269371
    徵為在該基底基材表面上設置至少二附加層,藉以建立 (2006年2月修正) 經改質的基底基材且其中至少一附加層在植入原子物種 之前設置。 29·如申凊專利範圍第27項之製備磊晶基材之方法,其特 徵為該原子物種係植入該經改質的基底基材之至少一附 加層,該至少一附加層在植入該原子物種之前已經先設 置,在基本上平行於表面之至少一附加層内部建立層狀 區帶,藉以定義出纖弱界面。 3〇·如申請專利範圍第27項之製備磊晶基材之方法,其特 徵為介於該基底基材(1)與氮化鎵等剛性層(7)之間的附 加層係緩衝層,該緩衝層係由A1N、GaN、A1GaN或其 組合所成群組其中之一或多者構成。 31·如申請專利範圍第12項之製備磊晶基材之方法,其特 徵為在該剛性層⑺之外再設置至少一附加層於該剛性 層表面上或該基底基材與該剛性層(7)之間。 W·如申請專利範圍第31項之製備遙晶基材之方法,其特 徵為在該基底基材表面上設置至少二附加層藉以建立 經改質的基底基材且其巾至少-附加層在植人原子物種 之前設置。 33.如申請專利範圍帛31項之製備^基材之方法,其特 徵為該原子物種係植入該經改質的基底基材之至二附 加層,該至少-附加層在植入該原子物種之前已經先設 置,在基本上平行於表面之至少一附加層内部建立層狀 區帶,藉以定義出纖弱界面。 26 -1269371
    (2006年2月修正) 34·如申請專利範圍第31項之製備磊晶基材之方法,其特 徵為介於該基底基材(1)與氮化鎵等剛性層(7)之間的附 加層係缓衝層,該緩衝層係由 AIN、GaN、AlGaN或其 組合所成群組其中之一或多者構成。
    27
TW093115800A 2003-06-06 2004-06-02 A method of preparation of an epitaxial substrate TWI269371B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03291371A EP1484794A1 (en) 2003-06-06 2003-06-06 A method for fabricating a carrier substrate
PCT/EP2004/005439 WO2004112126A1 (en) 2003-06-06 2004-05-19 A method of preparation of an epitaxial substrate

Publications (2)

Publication Number Publication Date
TW200501239A TW200501239A (en) 2005-01-01
TWI269371B true TWI269371B (en) 2006-12-21

Family

ID=33155276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093115800A TWI269371B (en) 2003-06-06 2004-06-02 A method of preparation of an epitaxial substrate

Country Status (8)

Country Link
US (1) US7226509B2 (zh)
EP (2) EP1484794A1 (zh)
JP (1) JP4733633B2 (zh)
KR (1) KR100746179B1 (zh)
CN (1) CN100576503C (zh)
AT (1) ATE520149T1 (zh)
TW (1) TWI269371B (zh)
WO (1) WO2004112126A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI844701B (zh) * 2019-08-01 2024-06-11 法商索泰克公司 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在多晶SiC製載體底材上

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
WO2006101225A1 (ja) * 2005-03-22 2006-09-28 Sumitomo Chemical Company, Limited 自立基板、その製造方法及び半導体発光素子
CN101378008B (zh) * 2008-09-19 2010-06-02 苏州纳维科技有限公司 分离外延层与衬底的方法
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8541315B2 (en) * 2011-09-19 2013-09-24 International Business Machines Corporation High throughput epitaxial lift off for flexible electronics
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
JP2014192307A (ja) * 2013-03-27 2014-10-06 Disco Abrasive Syst Ltd サファイア基板の平坦加工方法
KR101485908B1 (ko) * 2013-05-16 2015-01-26 전북대학교산학협력단 고온 에피층을 이종 기판에 성장하는 구조 및 그 제조 방법
WO2015034118A1 (ko) * 2013-09-09 2015-03-12 Yoo Bong Young 실리콘 기판의 표면 박리 방법
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
CN108369894B (zh) 2015-12-04 2019-10-15 应用材料公司 用于清洁ingaas(或iii-v族)基板的方法和解决方案
CN105609408B (zh) * 2015-12-23 2018-11-16 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
KR101852767B1 (ko) * 2016-05-25 2018-04-27 전북대학교산학협력단 템플레이트 에피 기판 및 이의 제조방법
CN107910402B (zh) * 2017-06-28 2020-07-17 超晶科技(北京)有限公司 一种铟镓砷红外探测器材料制备方法
RU2657674C1 (ru) * 2017-08-14 2018-06-14 Федеральное государственное бюджетное учреждение науки Институт общей и неорганической химии им. Н.С. Курнакова Российской академии наук (ИОНХ РАН) Способ получения гетероструктуры Mg(Fe1-xGax)2O4/Si со стабильной межфазной границей
KR102234101B1 (ko) 2018-09-21 2021-04-01 고려대학교 산학협력단 박막성장구조, 박막성장방법 및 박막열처리방법
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
CN112635323B (zh) * 2020-12-15 2021-12-28 中国科学院上海微系统与信息技术研究所 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4948629A (en) 1989-02-10 1990-08-14 International Business Machines Corporation Deposition of diamond films
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP2002510275A (ja) 1997-07-03 2002-04-02 シービーエル テクノロジーズ エピタキシャル層中の欠陥の除去
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
FR2774511B1 (fr) 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6120597A (en) * 1998-02-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
TW428331B (en) 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
US6113685A (en) 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
AU7844100A (en) 1999-10-01 2001-05-10 Cornell Research Foundation Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Iii族窒化物系化合物半導体の結晶成長方法及びiii族窒化物系化合物半導体発光素子の製造方法
JP3598075B2 (ja) * 2001-05-11 2004-12-08 松下電器産業株式会社 窒化物半導体基板の製造方法
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
GB0127263D0 (en) * 2001-11-13 2002-01-02 Diamanx Products Ltd Layered structures
KR20030052061A (ko) * 2001-12-20 2003-06-26 엘지전자 주식회사 질화갈륨 기판 제조 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI844701B (zh) * 2019-08-01 2024-06-11 法商索泰克公司 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在多晶SiC製載體底材上
US12033854B2 (en) 2019-08-01 2024-07-09 Soitec Method for manufacturing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate of polycrystalline SiC

Also Published As

Publication number Publication date
TW200501239A (en) 2005-01-01
CN100576503C (zh) 2009-12-30
KR100746179B1 (ko) 2007-08-03
EP1631986B1 (en) 2011-08-10
US7226509B2 (en) 2007-06-05
ATE520149T1 (de) 2011-08-15
KR20060055462A (ko) 2006-05-23
JP4733633B2 (ja) 2011-07-27
JP2007524222A (ja) 2007-08-23
US20040255846A1 (en) 2004-12-23
EP1631986A1 (en) 2006-03-08
CN1802739A (zh) 2006-07-12
WO2004112126A1 (en) 2004-12-23
EP1484794A1 (en) 2004-12-08

Similar Documents

Publication Publication Date Title
TWI269371B (en) A method of preparation of an epitaxial substrate
JP4489671B2 (ja) 複合材料ウェーハの製造方法
US8154022B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP5031365B2 (ja) エピタキシャル成長層の形成方法
US10002763B2 (en) Fabrication of substrates with a useful layer of monocrystalline semiconductor material
EP1482549B1 (en) Method of fabrication of a heteroepitaxial microstructure
JP2008537341A (ja) 自立(Al,In,Ga)Nウェーハ製作のためのウェーハ分離技術
US20080248251A1 (en) Semiconductor substrates having useful and transfer layers
JP2008153671A (ja) 半導体ヘテロ構造
JP2008153671A6 (ja) 半導体ヘテロ構造
US7261777B2 (en) Method for fabricating an epitaxial substrate
US7605055B2 (en) Wafer with diamond layer
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
WO2023127249A1 (ja) 高特性エピタキシャル成長用基板とその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent