CN100576503C - 外延基片的制备方法 - Google Patents

外延基片的制备方法 Download PDF

Info

Publication number
CN100576503C
CN100576503C CN200480015751A CN200480015751A CN100576503C CN 100576503 C CN100576503 C CN 100576503C CN 200480015751 A CN200480015751 A CN 200480015751A CN 200480015751 A CN200480015751 A CN 200480015751A CN 100576503 C CN100576503 C CN 100576503C
Authority
CN
China
Prior art keywords
substrate
preparation
epitaxial
epitaxial substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480015751A
Other languages
English (en)
Other versions
CN1802739A (zh
Inventor
布鲁斯·富尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1802739A publication Critical patent/CN1802739A/zh
Application granted granted Critical
Publication of CN100576503C publication Critical patent/CN100576503C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate

Abstract

本发明涉及一种外延基片的制备方法，特别是制备GaN、SiGe、AlN或InN外延基片的方法。本发明的目的是提供一种外延基片的制备方法，该方法能够进一步降低基片的影响，同时在经济上也是可行的。本发明的目的通过下述步骤实现：提供底层基片，在底层基片中注入原子物质以产生较弱的层状区，在第一温度下在底层基片表面提供外延加强层，和在更高的第二温度下分离加强层，特别是与底层基片的子层一起从底层基片残余部分上分离，由此使所分离的材料产生伪基片，在该伪基片上提供均质外延层或异质外延层。

Description

外延基片的制备方法
技术领域
本发明涉及一种外延基片的制备方法，特别是GaN、SiGe、AlN或InN外延基片的制备方法，以及在该外延基片上或在该外延基片内制造的电子器件。
背景技术
外延是材料的晶体层沉积在同样为晶体的基片上的过程。外延生长的特征在于，可以在所生长的材料的外延层中复制基片的晶体结构。因此，基片的缺陷通常也被复制到外延层中。外延层一般应用在电子或光电子用途中。其中特别受关注的是例如氮化镓外延层，由于其具有较大的能带间隙，因而应用于蓝光、紫光或紫外激光二极管中。
外延技术基本上可以分为两类。第一类是均质外延，其中待生长的材料具有与基片相同的性质，这意味着它们的结晶学结构和化学性质是基本相同的。工业上所使用的实例是硅在硅基片上的均质外延或砷化镓在砷化镓基片上的外延生长。
更令人们更感兴趣的是所谓的异质外延，其中待生长的膜是在具有不同性质的基片上生长。在无法以晶体基片的形式获得所需的材料时，这尤其重要。异质外延本身固有两个主要问题：两种材料结晶结构的差异和两种材料热膨胀系数的差异。这些差异导致膜的内部存在应力，从而产生诸如位错等缺陷。
除了上述导致外延层品质欠佳的问题之外，还可能由于基片的固有特性，使其不能充分适用于采用具有特定特性的外延层的器件的用途。例如，如果在碳化硅上生长氮化镓，可以实现相对优良的外延生长；但是，如果将该氮化镓结构用作发光器件，则由于碳化硅基片会吸收太多的光，因而碳化硅基片是不利的。
在现有技术中，存在多种克服上述问题的已知方法；但是，没有任何一种方法能够提供允许均质外延和异质外延生长的基片，并能够全部克服上述的三个明显问题。例如US 5,759,898已经显示可以成功地在绝缘体上覆硅的晶片上生长外延的硅锗薄膜，其中硅锗层生长在硅薄膜(约16nm)上，而所述硅薄膜本身位于二氧化硅层上，而二氧化硅层又顺次位于硅晶片上。与直接在大块硅基片上生长的硅锗膜相比，在此结构中，大大减少了硅锗膜中位错的出现。
WO 99/39377中介绍了另一种方法，其中通过离子注入产生了所谓的柔性基片(compliant substrate)。在该方法中，通过离子注入，在材料内部得到了脆性层，同时在顶部产生了非常薄的层。该顶层通过脆性层与基片部分隔开，并在一定程度上缓解了待生长的外延层与原始基片的顶层之间在晶体结构和热膨胀性方面的不匹配，从而使外延层中的应力至少得到部分松弛。
这两种方法在某种程度上克服了前述问题；但是，由于原始基片的存在，使得负面影响无法排除，当原始基片的存在无法与生长外延层的应用相容时，需要其它处理步骤来除掉原始基片，导致更高的生产成本。
发明内容
因此，本发明的目的是提供一种外延基片的制备方法，该方法能够进一步降低基片的影响，同时在经济上也是可行的。该目的可以通过下文所述的方法来实现。
将伪基片从底层基片残余部分上拆分下来在很大程度上可以解决前述问题。当市售的底层基片与待生长的均质外延层或异质外延层不相容时，由于所获得的伪基片(pseudo substrate)独立于基片的残余部分，因此可以降低该不相容性，因此几乎不会受到后者的不合乎需要的性质的影响。所以在此方法中仍然存在的子层(sub-layer)的影响可以被降至最低，因而不会起主要作用。
考虑到底层基片和所需外延层之间结晶学结构的不相容性，以及热膨胀系数的差异，由于本身已经存在的提供在底层基片顶部的加强层(stiffening layer)通过异质外延法进行生长，因此根据本发明产生伪基片也是有利的。这意味着通过为加强层选择合适的材料(其选择取决于底层材料的性质和未来的外延层的性质)，可以降低上述那些不相容性。此外，在所需外延层在伪基片顶部生长的过程中，可能会出现的应变能够很大程度上在伪基片内部被吸收。因此，产生由本发明的方法制造的伪基片可以用于提供具有更高品质的外延层或薄膜。
为获得经分离的伪基片，加强层应该足够厚，以使伪基片具有独立的性质。这意味着伪基片必须足够坚固，从而能够经受从基片残余部分上进行分离的处理步骤；或者伪基片必需足够稳定，从而能够用适当的方法从基片的残余部分上取下，目的是例如将其放在其它设备上进行进一步的处理。
为了进一步提高外延基片的晶体品质，进行加强层的生长时、拆分时和均质外延层或异质外延层生长时的温度范围如下：
a)加强层的生长在第一温度范围内进行，该温度范围的选择使得在实现外延生长的同时，弱界面不会发生可能令伪基片变形或损坏的变化，
b)加强层一旦生长到足够厚，则停止生长，升高温度以进一步弱化弱界面来实现分离，从而产生伪基片，在一个变化形式中，也可以应用机械能来取代热能，从而在弱界面处实现拆分，和
c)拆分之后选择温度使得外延层的生长条件得到优化，以获得改善的晶体品质。
这样，在拆分之前选择温度是为了平衡晶体的生长并防止拆分，在拆分之后温度可以仅适应于生长参数。
根据一个有利的实施方案，外延层的生长可以发生在第三温度范围内，其温度高于第一温度范围。这样，对于外延层可以选择优化的生长温度，该温度高于加强层的生长温度，而不必担心在底层基片残余部分中应力的发展。
在一个更优选的实施方案中，在提供加强层前进行了注入。已知在离子注入过程中，所注入的离子不仅会以所需的程度扰乱基片内部的晶体结构，而且还将缺陷引入到离子所经过的层中。这意味着如果在提供加强层后进行离子注入，则加强层将会含有可能会影响待生长的外延层的品质的缺陷。因此，先进行离子注入，然后进行加强层的生长是有利的。
在本发明的一个变化形式中，子层可以具有至多约5微米的厚度，具体地是至多约2微米，更具体地是至多约1微米的厚度。选择相对较厚的子层具有以下优点：为了获得独立的伪基片，加强层的厚度可以相对较小，从而加速该过程。另一方面，通过选择厚度相对较小的子层，子层材料的任何不利性质(例如光学用途中的吸光率)均可以最小化。通过调节离子能量，可以很容易地进行子层厚度的控制。所述厚度也可以比所指出的值低。根据一个实施方案，在向伪基片上提供均质外延层或异质外延层之前，可以从伪基片上除掉子层和/或加强层。
有利地，第一温度范围可以是从室温左右至900℃，更具体是至800℃，第二温度范围可以是从超过900℃至约1100℃，和/或第三温度范围从超过900℃开始。对于这些温度，能够获得具有改善的晶体品质的外延基片，特别是对于GaN。
一个更优选的实施方案包含在注入之前对底层基片的表面施加牺牲层，特别是薄二氧化硅层(SiO2层)。在随后的处理步骤中通过此牺牲层进行注入。这样做有助于保护基片表面，使其免受在高能离子注入过程中可能发生的典型的有机污染或颗粒污染。
在一个有利的方式中，可以在提供加强层之前，或者换句话说，在离子注入之后，除掉牺牲层。如上所述，由高能离子注入可以导致有机污染。当应用牺牲层时，污染物固定在该层上，通过在后面的步骤中除掉该层也就除掉了污染物。此外，牺牲层的结晶学性质或热膨胀系数可能不适于所需加强层或外延层的进一步的外延生长。
在一个更优选的实施方案中，加强层可通过沉积施加，具体地是通过外延沉积施加，更具体地是通过分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)或溅射来施加。这些方法可以生长高品质的结晶加强层，其品质对于成功地生长高品质的外延层是非常关键的。
根据本发明的另一方面，加强层可以生长到足够厚，以使得伪基片具有自支持性能，具体的厚度范围是至少约5微米至50微米，更具体的范围是约10微米至40微米。这些厚度与以下事实相关：加强层，最终与子层一起，为伪基片提供足够的稳定性，以使其表面在分离步骤中不会产生变形或者损坏。
在提供加强层之前，为提高加强层品质，可以对底层基片的表面进行进行预处理，特别是用HF蚀刻、等离子蚀刻或共同使用的标准清洁1(SC1)和标准清洁2(SC2)。
进一步提高伪基片品质的方法是除了加强层之外，在加强层顶部或在底层基片和加强层之间提供至少一个附加层。这些层有助于克服残存的结晶学结构和热膨胀的差异。因此，通过施加这些种类的附加层，可以进一步消除残余应力，导致外延膜的改善。
为了更进一步提高所生长的外延层的品质，在另一个优选的实施方案中，向底层基片的顶部至少提供两个附加层，其中至少一个附加层是在注入原子物质之前提供的。因此底层基片上的第一层或多层结构的外延是在注入原子物质之前进行的。然后第一层或多层结构可以用作用于生长加强层的成核层，所述生长是在注入步骤之后进行的。
在本发明的另一个变化形式中，原子物质被注入到在注入原子物质之前提供的至少一个附加层中，因此在至少一个附加层中产生了基本与表面平行的一个层状区，从而限定了弱界面。这意味着在拆分步骤之后，将不会存在来自原始基片的材料，因此可以进一步消除残余应力，导致外延膜的改善。实际上，在此情况下，底层基片的残余部分将由整个底层基片本身和至少一个附加层的一部分构成，后者位于朝向底层基片的弱界面的下方。
在一个有利方式中，在伪基片分离后，对底层基片残余部分的表面进行抛光，特别是用化学机械抛光(CMP)进行抛光，并在随后的伪基片制备过程中重新用作底层基片。这意味着由相对较贵的单晶底层基片可以生产出特定的不可忽视的数量的高品质伪基片。
在另一个优选实施方案中，底层基片由硅、碳化硅、蓝宝石、砷化镓、磷化铟(InP)或锗(Ge)中的一种材料制成。对于外延生长，这些基片通常为单晶，并且存在各种晶体方向的表面。这些基片可以很容易地获得，并且由于它们的性质不同，它们会形成用于生长大量不同伪基片的良好的底层，从而允许生产更大量的具有良好的晶体性能的外延层。
为了更大地提高待生长的外延层的品质，在另一个优选实施方案中，外延加强层由与待生长的均质外延层或异质外延层相同的材料制成，使得均质外延层或异质外延层以均质外延生长的方式生长。这意味着外延薄膜和伪基片之间几乎不存在晶体结构和热膨胀系数的差异，导致高品质的外延膜。
在本发明的另一变化形式中，加强层可以具有与均质外延层或异质外延层相似的晶体结构和/或热膨胀系数，使得均质外延层或异质外延层以异质外延生长方式生长。当底层基片和目标外延膜之间的晶体结构或热膨胀系数之间差异过大时，有利的做法是选择性质处于这两个值之间的材料作为加强层。这样做可以获得优良结晶品质的加强层，还可以在随后的制备步骤中获得高品质的外延膜。
在一个优选实施方案中，加强层可以由以下材料中的一种或多种制成：氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、锗化硅(SiGe)、磷化铟(InP)、砷化镓(GaAs)，或者由这些材料制成的合金，例如AlGaN、InGaN、InGaAs或AlGaAs。这些材料对电子和光电子元件来说很受关注，并且可以以处于加强层中的多个层的方式布置。
当底层基片和氮化镓等加强层之间提供附加层或多个层时，根据底层基片和加强层的材料的不同，缓冲层由以下材料中的一种或多种制成是特别有利的：AlN、GaN、AlGaN或其组合。通过使用这些材料作为缓冲层，最终出现的约束可以受到限制，从而提高将在伪基片上生长的外延膜的品质。这些材料可以以多个层的形式来布置。
在本发明的另一个变化形式中，伪基片的背侧表面(不接收均质外延层或异质外延层的表面，作为拆分的结果而产生的表面)的表面粗糙度约为20
Figure C20048001575100111
RMS至200
Figure C20048001575100112
RMS，具体地约为20
Figure C20048001575100113
RMS至150
Figure C20048001575100114
RMS，更具体地约为20
Figure C20048001575100115
RMS至100
Figure C20048001575100116
RMS。由于这一事实，尽管实际上将伪基片与基片的残余部分分离，并不受其存在的影响，但在伪基片和底层基片的残余部分之间仍存在足够的摩擦，使得伪基片的位置能够相对较好地保持在底层基片的残余部分的顶部。因此，可以在同一沉积设备上继续处理，生长下一层——该层可能是另一个缓冲层或最终的均质外延层或异质外延层——而不必以某种特定方式处理伪基片，例如将其固定在基片夹具上。
本发明还涉及一种电子器件，该电子器件在根据上述方法生产的外延基片上或在所述外延基片中制造。
附图说明
本发明的具体实施方案将在下面的参照附图的详细描述中变得更加清楚，其中：
图1显示了用于制备外延基片的本发明的制备工艺的示意图，其中
图1a至1e示意性地显示了根据第一实施方案的外延基片制备方法；
图1f至1h示意性地显示了包含附加处理步骤的第二个实施方案，
图1a至1h中所显示的工艺可以在例如Smart-
Figure C20048001575100121
之类的工艺生产线上运行。
具体实施方式
图1a显示了作为外延基片制备工艺的起点的底层基片。该基片1具有前侧面2和背侧面3。对于均质外延或异质外延的应用而言，底层基片通常为晶体，特别是单晶类型的晶体。至少一个表面(这里为前侧面2)的边界足够清晰以作为外延(均质外延或异质外延)层或薄膜生长的起点。通常，将表面抛光并为外延做准备，而且基本上与通常的晶体方向一致。底层基片1的精确尺寸在重要性上并不是主要的，但是至少前侧面2的表面应该足够大，从而能够生长足够大的适合于随后器件需要的外延基片。特别相关的是由硅、碳化硅、蓝宝石、砷化镓、磷化铟或锗制成的晶片。这些晶片通常呈圆盘状，但也可以获得矩形或正方形的样式。目前，圆盘状晶片的直径可以是从50.8mm(2英寸)至300mm，但未来可以预见更大的直径。
图1b显示了下一工艺步骤的结果。将气态物质(特别是氢离子)注入到底层基片1中。该注入通过底层基片1的前侧面2进行。所注入的物质产生了较弱的层状区4，其基本上平行于底层基片1的前侧表面2。层状区4的深度5可以用所注入物质的能量来进行调节。例如，当向碳化硅中注入氢原子时，约为100KeV的能量所产生的层状区的深度约为6000将表面2和层状区4之间的区域定义为子层6。用Smart-工艺进行离子注入是特别有利的。
图1c显示了随后的处理步骤的结果，即加强层7的沉积。在开始进行处理时，先对底层基片1进行了选择，使其材料与加强层7的外延相容。特别是应该与异质外延生长相容。
在该第一外延生长步骤中，加强层生长到约为1至50微米的厚度。加强层7的厚度8加上子层6的厚度5需要足以产生独立的伪基片10，这意味着在伪基片10与底层基片残余部分11上分离时或分离后，加强层7的表面9的品质不会劣化。典型的加强层材料为氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、锗化硅(SiGe)、磷化铟(InP)、砷化镓(GaAs)或者由这些材料制成的合金，如AlGaN、InGaN、InGaAs、AlGaAs。然而，在将来的应用中可能需要其它材料来起到加强层的作用。通常加强层7可以通过任何能够导致外延生长的沉积方法来施加。但是通过分子束外延(MBE)沉积、金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)沉积或溅射来生长是特别合适的。
选择加强层7生长时的温度，使得进行外延生长，而不会在弱界面4处发生的拆分，在弱界面4处发生拆分对加强层的品质是不利的，甚至会导致加强层的损坏。通常加强层的生长温度为低于900℃。
图1d显示随后的工艺步骤，即所产生结构的热处理的结果，一旦加强层生长已经终止，导致伪基片10从底层基片的残余部分11上拆分。由于伪基片10的总厚度(厚度5和厚度8的和)足以防止与发生断裂的区域13相反的表面12上形成形态缺陷，因此表面12不会劣化。由于摩擦相互作用，发生断裂的表面13的粗糙度足以使伪基片10保持在基片残余部分11顶部的固定位置上。这对随后的工艺步骤是有利的，特别是当随后的工艺步骤是在同一设备上进行，而无需除掉伪基片10的时候。通常约为20RMS至200
Figure C20048001575100142
RMS，更具体地约为20
Figure C20048001575100143
RMS至150
Figure C20048001575100144
RMS，进一步更具体地约为20RMS至100RMS的粗糙度均可以在此工艺中实现。
拆分在比加强层7生长过程高的温度发生。典型的温度为900℃。
图1e显示随后的工艺步骤的结果，该步骤为所需材料的外延生长，它导致均质外延层或异质外延层的形成，从而产生由层6、层7和层14构成的外延基片。在此第二沉积步骤中，可以获得均质外延层或异质外延层14，其中所述第二沉积步骤用与第一沉积步骤类似的方式进行，但现在可以选择对于外延生长的最佳温度，而不必考虑拆分工艺。
根据工艺的目标，第二层14的材料可以与伪基片11的加强层7的材料相同，或者，在异质外延生长中，层14的材料可以与加强层7的材料不同。因为将伪基片10从底层基片残余部分11上拆分，所以此第二层14的晶体品质非常好。可以消除由应力引起的缺陷。通常伪基片10的子层6(它含有底层基片1的材料)的负效应可以被忽略，这是因为通常选择其厚度使其明显低于加强层7的厚度，这实际上意味着该伪基片11的行为类似于加强层7的材料的大块基片。
这还意味着第二膜14的厚度不受限制，尤其是在层14的材料和层7的材料相同的时候更是如此。甚至还可以生长横向厚度变化的膜14。实际上伪基片10没有对第二层14的结构或厚度施加限制。可以应用该工艺例如来生长高品质的单晶，特别是当层14和层7的材料是相同的时候；或者建立异质结构，导致类似激光二极管的器件的形成。
在一个可选的工艺步骤(未示出)中，可以例如用干法蚀刻技术或者湿法蚀刻技术除掉子层6。
可以对底层基片1的残余部分11进行抛光，特别是用化学机械抛光法(CMP)进行抛光，然后在随后的伪基片10或外延基片生产过程中重新用作底层基片。
图1f至1h显示了已经描述过的工艺的变化形式。对于第一实施方案，它们适合于插入到图1a和图1c所示的工艺步骤之间，从而取代与图1b对应的工艺步骤。
图1f显示了包含将牺牲层15沉积在底层基片1的顶部的工艺步骤的结果。该牺牲层15例如由二氧化硅制成，通过一种现有技术中已知的常用方法沉积。该牺牲层保护底层基片1的前侧面2，使其免受在随后的离子注入工艺步骤中可能产生的有机污染和颗粒污染。
图1g显示了离子注入步骤的结果。它与结合图1b所描述的工艺步骤相同。但是，由于牺牲层15的存在，层状区4的深度5比第一实施方案中小，这是因为在同样的能量水平下气态物质现在要穿过牺牲层，结果气态物质在较浅的深度5处停止。
图1h显示了除掉牺牲层的步骤的结果。在离子注入后，为了获得底层基片1的清洁的前侧面2表面，除掉牺牲层15。下一步是加强层的生长，这与已经结合图1c进行描述的工艺相同。
几种其它替换产生了不同的实施方案。它们没有在附图中显示，但是下面将对其进行简单的说明。
为了进一步提高加强层7和第二均质外延层或异质外延层14的品质，可以包括其它步骤。在施加加强层之前，为了促进外延加强层7的成核，可以对前侧表面2进行准备。为此可以使用采用氢氟酸(HF)的化学蚀刻、等离子蚀刻蚀刻、共同使用的标准清洁1(SC1)和标准清洁2(SC2)以及任何其它清洁技术。为了从底层基片1上除掉表面缺陷，在离子注入之前还可以采用热氧化和去除氧化物。
为了提高加强层7的品质，还可以使用至少一个附加层作为缓冲层。这些生长在底层基片1上的附加层能够缓解可能出现在加强层7内部的任何应力。典型的材料为氮化铝、氮化镓、氮化铝镓或其组合。也可以应用复杂的缓冲技术如横向附晶生长(lateral overgrowth)等。在伪基片10和所需均质外延层或异质外延层14之间还可以施加相同种类的附加层。可以在注入步骤之前和/或注入步骤之后生长附加层。在另一个变化形式中，通过注入将较弱的区域放入注入前生长的一个附加层的内部。
最终在生长均质外延层或异质外延层14之后，可以在基片上生长其它层。
理想地，至少工艺步骤1c至1e在同一设备上进行，而无需移动伪基片10，这样将降低向伪基片上或伪基片中引入污染物或划伤的风险。可选择地，如果对所计划的工艺有利，可以在步骤1d后将伪基片10从基片残余部分11上分离下来。因此，伪基片的厚度需要足以进行处理和从设备之间进行转移。
通过该制备方法获得的均质外延膜或异质外延膜14特别是由氮化镓、锗化硅、氮化铝或氮化铟制成的薄膜。下面将详述在碳化硅底层基片上制备外延氮化镓膜的实施例。
提供具有硅封闭的表面的6H或4H复合型(poly type)单晶碳化硅或3C(三方)碳化硅作为底层基片。可替换地，该工艺也可以适用于由蓝宝石制成的底层基片。使用氢离子进行离子注入，剂量为2×1016H+/cm2～8×1016H+/cm2，能量为30KeV～210KeV，特别是剂量为5×1016H+/cm2，能量为120KeV。离子通过底层基片1的前侧表面2注入。如上所述，可以使用牺牲层15防止污染。当使用碳化硅时，可以通过加热处理生长厚度为几百的二氧化硅层。注入后，可以用浓度为百分之十的氢氟酸(HF)除掉二氧化硅。通常20分钟的时间足以除掉氧化层。
在下一步中，在低于800℃的温度下通过MBE将氮化镓沉积在经注入的碳化硅底层基片上。该第一外延层相当于加强层7，且厚度为几微米。可选择地，在沉积氮化镓之前，可以使用缓冲技术。另一个可选择的步骤是在沉积前通过使用氢氟酸的化学蚀刻、或等离子蚀刻或共同使用的SC1和SC2清洁来清洁表面。
在下一步中，将试样加热至900℃或900℃以上，伪基片10和碳化硅底层基片残余部分11之间发生断裂。然后发生第二外延生长步骤，其中氮化镓生长至厚度可达约200微米至300微米，从而生长速度可以相对较高，例如为50μm/小时。该生长步骤在900℃以上的温度发生，对此可以进一步改善为获得具有更高结晶品质的外延膜的生长条件。
最后，将基片和新生长的氮化镓层返回到室温，并可以将氮化镓膜从基片上分离下来。可以使用化学手段清洁氮化镓的背侧，以除掉任何残留的碳化硅。通过用化学机械抛光来抛光原始碳化硅底层基片的表面来对其进行循环利用。

Claims (35)

1.一种外延基片的制备方法，所述方法包含以下步骤：
-提供晶体底层基片(1)；
-向底层基片(1)中注入原子物质，在底层基片(1)内部产生基本平行于底层基片(1)的表面(2)的层状区(4)，由此在底层基片残余部分(11)和子层(6)之间限定弱界面；
-然后在第一预定温度范围内，在底层基片(1)的子层(6)的表面上生长异质外延加强层(7)；
-由于在第二预定温度范围中的热处理，将所述加强层(7)和所述底层基片(1)的子层(6)一起从底层基片的残余部分(11)上拆分下来，以产生伪基片(10)，所述第二预定温度范围的温度比所述第一温度范围的温度高；
-在所述伪基片(10)上生长均质外延层或异质外延层(14)，和
-无需除掉位于底层基片残余部分(11)顶部的伪基片(10)。
2.如权利要求1所述的外延基片的制备方法，其中所述均质外延层或异质外延层(14)的生长发生在第三预定温度范围内，所述第三预定温度范围的温度比第一预定温度范围的温度高。
3.如权利要求1所述的外延基片的制备方法，其中所述外延基片是GaN、SiGe、AlN或InN外延基片。
4.如权利要求1所述的外延基片的制备方法，其中所述原子物质是氢离子和/或稀有气体。
5.如权利要求1或2所述的外延基片的制备方法，其特征在于所述子层(6)的厚度最多为5μm。
6.如权利要求5所述的外延基片的制备方法，其特征在于所述子层(6)的厚度最多为2μm。
7.如权利要求5所述的外延基片的制备方法，其特征在于所述子层(6)的厚度最多为1μm。
8.如权利要求1或2所述的外延基片的制备方法，其特征在于所述第一温度范围是从室温至900℃，所述第二温度范围是从超过900℃至1100℃，和/或所述第三温度范围从超过900℃的温度开始。
9.如权利要求8所述的外延基片的制备方法，其特征在于所述第一温度范围是从室温至800℃。
10.如权利要求1或2所述的外延基片的制备方法，其特征在于在注入之前将牺牲层(15)施加到底层基片(1)的表面(2)上，穿过所述牺牲层(15)进行注入。
11.如权利要求10所述的外延基片的制备方法，其中所述牺牲层(15)是二氧化硅层。
12.如权利要求10所述的外延基片的制备方法，其特征在于在提供所述加强层(7)之前除掉所述牺牲层(15)。
13.如权利要求1或2所述的外延基片的制备方法，其特征在于通过沉积施加所述加强层(7)。
14.如权利要求13所述的外延基片的制备方法，其特征在于通过外延沉积施加所述加强层(7)。
15.如权利要求13所述的外延基片的制备方法，其特征在于通过分子束外延、通过金属有机化学气相沉积、通过氢化物气相外延或通过溅射施加所述加强层(7)。
16.如权利要求1或2所述的外延基片的制备方法，其特征在于所述加强层(7)生长到足够厚，以使得伪基片(10)具有自支持性能。
17.如权利要求16所述的外延基片的制备方法，其特征在于所述加强层(7)生长到的厚度范围是5μm至50μm。
18.如权利要求16所述的外延基片的制备方法，其特征在于所述加强层(7)生长到的厚度的范围是10μm至40μm。
19.如权利要求1或2所述的外延基片的制备方法，其特征在于在提供所述加强层(7)之前，对底层基片(1)的表面(2)进行预处理。
20.如权利要求19所述的外延基片的制备方法，其特征在于用HF蚀刻、等离子蚀刻或共同使用的标准清洁1和标准清洁2对所述底层基片(1)的表面(2)进行预处理。
21.如权利要求1所述的外延基片的制备方法，其特征在于除了所述加强层(7)之外，在所述加强层的顶部或在底层基片(1)和所述加强层(7)之间提供至少一个附加层。
22.如权利要求21所述的外延基片的制备方法，其特征在于在所述底层基片的顶部提供至少两个附加层，由此产生改性的底层基片，其中至少一个附加层是在注入原子物质之前提供的。
23.如权利要求22所述的外延基片的制备方法，其特征在于将所述原子物质注入到在注入所述原子物质之前提供的经改性的底层基片的至少一个附加层中，在所述至少一个附加层的内部产生与表面基本平行的层状区，由此限定弱界面。
24.如权利要求1所述的外延基片的制备方法，其特征在于分离所述伪基片(10)后，对底层基片残余部分(11)的表面(13)进行抛光，并在随后的伪基片(10)的制备工艺中重新用作底层基片(1)。
25.如权利要求24所述的外延基片的制备方法，其特征在于用化学机械抛光对所述底层基片残余部分(11)的表面(13)进行抛光。
26.如权利要求1所述的外延基片的制备方法，其特征在于所述底层基片(1)由硅、碳化硅、蓝宝石、砷化镓、磷化铟或锗中的一种材料制成。
27.如权利要求1所述的外延基片的制备方法，其特征在于外延加强层(7)由与均质外延层(14)相同的材料制成，使得均质外延层(14)以均质外延生长的方式生长。
28.如权利要求1所述的外延基片的制备方法，其特征在于外延加强层(7)具有与异质外延层(14)相似的晶体结构和热膨胀系数，使得异质外延层(14)以异质外延生长的方式生长。
29.如权利要求1所述的外延基片的制备方法，其特征在于所述加强层(7)由以下材料中的一种或几种制成：氮化镓、氮化铝、氮化铟、锗化硅、磷化铟、砷化镓或由这些材料制成的合金。
30.如权利要求1所述的外延基片的制备方法，其特征在于所述加强层(7)由以下材料中的一种或几种制成：AlGaN、InGaN、InGaAs或AlGaAs。
31.如权利要求21至30任一项所述的外延基片的制备方法，其特征在于在底层基片(1)和加强层(7)之间的附加层是缓冲层，所述缓冲层由以下材料中的一种或几种制成：AlN、GaN、AlGaN或其组合。
32.如权利要求21至30任一项所述的外延基片的制备方法，其特征在于所述伪基片(10)的背侧表面(13)的表面粗糙度为
Figure C2004800157510005C1
RMS至
Figure C2004800157510005C2
RMS，所述伪基片(10)的背侧表面(13)是不接收均质外延层或异质外延层(14)的表面，并且由于拆分而形成。
33.如权利要求32所述的外延基片的制备方法，其特征在于所述表面粗糙度为
Figure C2004800157510005C3
RMS至
Figure C2004800157510005C4
RMS。
34.如权利要求32所述的外延基片的制备方法，其特征在于所述表面粗糙度为
Figure C2004800157510005C5
RMS至
Figure C2004800157510005C6
RMS。
35.一种电子器件，所述电子器件生产在外延基片上或外延基片的内部，所述外延基片由权利要求1至34任一项所述的方法生产。
CN200480015751A 2003-06-06 2004-05-19 外延基片的制备方法 Expired - Fee Related CN100576503C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03291371.7 2003-06-06
EP03291371A EP1484794A1 (en) 2003-06-06 2003-06-06 A method for fabricating a carrier substrate

Publications (2)

Publication Number Publication Date
CN1802739A CN1802739A (zh) 2006-07-12
CN100576503C true CN100576503C (zh) 2009-12-30

Family

ID=33155276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480015751A Expired - Fee Related CN100576503C (zh) 2003-06-06 2004-05-19 外延基片的制备方法

Country Status (8)

Country Link
US (1) US7226509B2 (zh)
EP (2) EP1484794A1 (zh)
JP (1) JP4733633B2 (zh)
KR (1) KR100746179B1 (zh)
CN (1) CN100576503C (zh)
AT (1) ATE520149T1 (zh)
TW (1) TWI269371B (zh)
WO (1) WO2004112126A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910402A (zh) * 2017-06-28 2018-04-13 超晶科技（北京）有限公司 一种铟镓砷红外探测器材料制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
WO2006101225A1 (ja) * 2005-03-22 2006-09-28 Sumitomo Chemical Company, Limited 自立基板、その製造方法及び半導体発光素子
CN101378008B (zh) * 2008-09-19 2010-06-02 苏州纳维科技有限公司 分离外延层与衬底的方法
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8541315B2 (en) * 2011-09-19 2013-09-24 International Business Machines Corporation High throughput epitaxial lift off for flexible electronics
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
JP2014192307A (ja) * 2013-03-27 2014-10-06 Disco Abrasive Syst Ltd サファイア基板の平坦加工方法
KR101485908B1 (ko) * 2013-05-16 2015-01-26 전북대학교산학협력단 고온 에피층을 이종 기판에 성장하는 구조 및 그 제조 방법
WO2015034118A1 (ko) * 2013-09-09 2015-03-12 Yoo Bong Young 실리콘 기판의 표면 박리 방법
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
KR20180081158A (ko) 2015-12-04 2018-07-13 어플라이드 머티어리얼스, 인코포레이티드 InGaAs(또는 Ⅲ-Ⅴ) 기판들을 세정하기 위한 방법들 및 해법들
CN105609408B (zh) * 2015-12-23 2018-11-16 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
KR101852767B1 (ko) * 2016-05-25 2018-04-27 전북대학교산학협력단 템플레이트 에피 기판 및 이의 제조방법
RU2657674C1 (ru) * 2017-08-14 2018-06-14 Федеральное государственное бюджетное учреждение науки Институт общей и неорганической химии им. Н.С. Курнакова Российской академии наук (ИОНХ РАН) Способ получения гетероструктуры Mg(Fe1-xGax)2O4/Si со стабильной межфазной границей
KR102234101B1 (ko) 2018-09-21 2021-04-01 고려대학교 산학협력단 박막성장구조, 박막성장방법 및 박막열처리방법
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
CN112635323B (zh) * 2020-12-15 2021-12-28 中国科学院上海微系统与信息技术研究所 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4948629A (en) 1989-02-10 1990-08-14 International Business Machines Corporation Deposition of diamond films
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
KR20010021496A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 필름의 결함 제거 방법
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
FR2774511B1 (fr) 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US6120597A (en) * 1998-02-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Crystal ion-slicing of single-crystal films
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
AU7844100A (en) * 1999-10-01 2001-05-10 Cornell Research Foundation Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP3598075B2 (ja) * 2001-05-11 2004-12-08 松下電器産業株式会社 窒化物半導体基板の製造方法
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
GB0127263D0 (en) * 2001-11-13 2002-01-02 Diamanx Products Ltd Layered structures
KR20030052061A (ko) * 2001-12-20 2003-06-26 엘지전자 주식회사 질화갈륨 기판 제조 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910402A (zh) * 2017-06-28 2018-04-13 超晶科技（北京）有限公司 一种铟镓砷红外探测器材料制备方法
CN107910402B (zh) * 2017-06-28 2020-07-17 超晶科技（北京）有限公司 一种铟镓砷红外探测器材料制备方法

Also Published As

Publication number Publication date
US20040255846A1 (en) 2004-12-23
TW200501239A (en) 2005-01-01
TWI269371B (en) 2006-12-21
KR20060055462A (ko) 2006-05-23
WO2004112126A1 (en) 2004-12-23
EP1484794A1 (en) 2004-12-08
ATE520149T1 (de) 2011-08-15
KR100746179B1 (ko) 2007-08-03
US7226509B2 (en) 2007-06-05
CN1802739A (zh) 2006-07-12
EP1631986B1 (en) 2011-08-10
EP1631986A1 (en) 2006-03-08
JP4733633B2 (ja) 2011-07-27
JP2007524222A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
CN100576503C (zh) 外延基片的制备方法
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
US8154022B2 (en) Process for fabricating a structure for epitaxy without an exclusion zone
JP5031365B2 (ja) エピタキシャル成長層の形成方法
CN100505164C (zh) 氮化物半导体衬底的制造方法及复合材料衬底
JP2007096274A (ja) 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US7261777B2 (en) Method for fabricating an epitaxial substrate
CN102439695A (zh) 应变材料层的松弛和转移
US20130115753A1 (en) Method of manufacturing thin film-bonded substrate
US20060138601A1 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
CN100580903C (zh) 剥离有用层及重复利用施主晶片的方法、应用和相应晶片
EP1973150A1 (en) A (110) oriented silicon substrate and a bonded pair of substrates comprising said (110) oriented silicon substrate and corresponding methods of fabricating same
KR101699794B1 (ko) 휨이 없는 질화갈륨 웨이퍼를 제조하는 방법, 및 그 웨이퍼
KR101545394B1 (ko) 기판의 제조 방법 및 장치
KR20130040531A (ko) 접합 기판 및 그 제조방법
CN103650108A (zh) 层状半导体基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230