TWI255607B - AM if variable gain amplifier circuit, variable gain amplifier circuit and semiconductor integrated circuit thereof - Google Patents

Description

1255607 k 九、發明說明： 【發明所屬之技術領域】 本案係關於用以放大am(調幅）中頻信號的可變增益放 大電路、可變增益放大電路以及搭載了該可變增益放大電路 的半導體積體電路。 【先前技術】 傳統技術中的可變增益放大器係因應輸入信號之準位 的變化而控制增益，在專利文獻一之日本專利特開平 5-29856號公報中所提出的技術即爲可變放大器的一例，其 中記載的電路所採取的可變阻抗裝置係在構成差動放大器 之電晶體的射極端子間連接二極體，且藉由該可變阻抗裝置 控制電流使其以與控制輸入之指數成比例的方式控制。 此外，在專利文獻二之日本專利特開平7- 1 22950號公 報中記載的電路係改變差動放大電路之兩股輸出電流所輸 入之可變阻抗的阻抗値以控制增益。 第4圖所表示的是改變流經差動放大電路之MOS電晶 體中的電流以控制增益的可變增益放大電路的一例。 可變增益放大電路1 〇係由電流源1 1、閘極端上具有用 以控制增益之控制電壓的P通道MOS電晶體1 2、閘極端上 具有控制基準電壓的P通道MOS電晶體13、差動放大輸入 信號及其反向信號的4個p通道MOS電晶體14〜17、以及 連接於P通道MOS電晶體14、17之汲極端而另一端接地的 阻抗R1和R2所構成。 第4圖的可變增益放大電路1 〇係藉由控制流經p通道 1255607 M OS電晶體1 2的電流以改變放大電路的增益。 其次參考第5圖（a)〜（c)以說明第4圖之可變增益放大電 · 路1 0的動作。 第5(b)圖所表示的是流經p通道MOS電晶體12、13之 控制電流Iddl、Id d2與控制電壓間的關係，縱軸所表示的 是控制電流Iddl、Idd2，橫軸所表示的是控制電壓。 在某個控制電壓Va之時，p通道MOS電晶體12和p 通道M0S電晶體13的汲極電流（控制電流）Iddl、Idd2 —旦 相等，隨著所造成的控制電壓減少，p通道Μ 0 S電晶體1 2 φ 的汲極電流Iddl會增加，而ρ通道M0S電晶體13的汲極 電流Idd2則會減少。 當輸入信號準位降低時，圖中未示出之電路會提供增加 Iddl的控制電壓至ρ通道M0S電晶體12的閘極端，當Iddl 增加時，P通道Μ O S電晶體1 4的汲極電流I d 1亦會增加， 而由相同電流源1 1所提供的電流Id d 2則會減少，ρ通道Μ 0 S 電晶體1 7的汲極電流Id4亦會減少。 由於阻抗R 1、R2中所流經的是分別與汲極電流Id 1、 ®

Id2和信號準位成比例的電流，因此阻抗R 1和阻抗R2之間 的輸出電壓的差會增加，而增益可變放大電路10的增益亦 會增加。 第5(c)圖的縱軸所表示的是第4圖之可變增益放大電路 的增益，而橫軸所表示的是控制電壓，當輸入信號準位降低 而控制電壓減少時進行控制以增加增益。 第5 (a)圖的縱軸所表示的是輸入信號的信號準位，而橫 1255607 . 軸所表示的是控制電壓，當輸入信號的準位增大時’控制電 壓會增加，當輸入信號之準位減少時進行控制以減少控制電1 壓。 再者，第4圖之可變增益放大電路10之電流源11係由 MOS電晶體所構成，在電源VDD和接地端之間具有選自構 成電流源1 1的MOS電晶體、控制增益用的MOS電晶體12 或13、放大信號用的MOS電晶體14、15、16、或17之中 至少三個串聯連接的組合，因此電源電壓VDD必須爲MOS 電晶體之動作電壓之3倍以上的電壓。是故，會產生以較低 · 的電源電壓無法使得第4圖之可變增益放大電路1 0動作的 問題。 爲了解決這種問題，例如可以考慮第6圖所示之可變增 益放大電路2 0 〇 該可變增益放大電路20係藉由改變電流鏡電路之電流 以控制增益，由於第6圖中的部份電路與第4圖相同，因此 以同樣符號標示並省略其說明。 第6圖之可變增益放大電路20係使用η通道MOS電晶 ® 體21、22、23、24所構成的電流鏡電路、ρ通道MOS電晶 體25、26、以及η通道MOS電晶體14’〜17’來取代第4圖 之控制增益的Ρ通道MOS電晶體12、13和ρ通道MOS電 晶體14〜17。 η通道MOS電晶體14’〜17’的動作基本上與第4圖之ρ 通道MOS電晶體14〜17相同。 可變增益放大電路20中，當賦予ρ通道μ OS電晶體25 1255607 之閘極端上的控制電壓發生變化；例如：P通道μ O S電晶 體25的汲極電流增加時，ρ通道MOS電晶體26的汲極電流 則會減少。與ρ通道Μ Ο S電晶體2 5之汲極電流成比例的電 流係流經η通道MOS電晶體21、22的汲極端，而與ρ通道 MOS電晶體26之汲極電流成比例的電流係流經η通道MOS 電晶體23、24的汲極端。 因此，藉由控制ρ通道Μ Ο S電晶體2 5之汲極電流，便 可以改變η通道MOS電晶體14’及16和η通道MOS電晶體 1 5 ’及1 7 ’之間汲極電壓之電壓差，以控制可變增益放大電路 20的增益。 然而，由於第6圖之可變增益放大電路20所使用之M OS 電晶體的數目比第4圖之可變增益放大電路1〇還多，因此 具有電路內部所發生之雜訊增加的問題，特別是，在放大 AM中頻信號的可變增益放大電路之中，有減少低頻域中之 雜訊的必要。 【專利文獻一】日本專利特開平5-29856號公報（第1圖）。 【專利文獻二】日本專利特開平7- 122950號公報（第1 圖）。 【發明內容】 本案之主要課題爲提供能夠使用低電源電壓，並在電路 內部產生極少之雜訊的可變增益放大電路，此外，次要課題 是，使得用以控制可變增益放大電路之增益的場效電晶體於 非飽和區域中動作。 本發明之am(調幅）中頻可變增益放大電路’包括：第 1255607 一及第二場效電晶體，用以差動放大輸入信號及將該輸入信 號反向之反向輸入信號；第三場效電晶體，連接於該第一場 效電晶體之源極端與該第二場效電晶體之源極端之間，並於 閘極端上賦予用以控制該第一及該第二場效電晶體之差動 放大增益的控制電壓；以及偏壓電路，提供使得該第三場效 電晶體於非飽和區域中動作的直流偏壓電壓。 根據本發明，便能夠實現在低電源電壓下動作，且電路 內部極少發生低頻域之雜訊的AM中頻可變增益放大電路以 及MOS積體電路。 在上述發明中，該偏壓電路係至少由源極端連接於電 源，閘極端連接於汲極端的第四場效電晶體所構成。 藉由這種結構，例如即使是在電源電壓產生變動的情形 之下，由於偏壓電路的輸出電壓會被場效電晶體的汲-源極 間電壓保持於約略一定，因此能夠抑制偏壓電壓的變動，藉 此，由於能夠使得第三場效電晶體時常動作於非飽和區域， 因此能夠減少可變增益放大電路之輸出信號的歪斜，再者， 由於偏壓電路的第三場效電晶體係由具有與控制增益之用 的第三場效電晶體相同特性的電晶體所構成，因此能夠減少 因溫度變化、場效電晶體之特性的不均所造成偏壓點之變動 的影響。 舉例來說，第一及第二場效電晶體係對應第3圖之p通 道MOS電晶體33、34，第三場效電晶體係對應P通道MOS 電晶體35,而第四場效電晶體係對應p通道MOS電晶體46。 在上述發明中，該偏壓電路係至少由源極端連接於電源 - 9- 1255607 且閘極端連接於汲極端的第四場效電晶體，以及串聯連接於 該第四場效電晶體且閘極端連接於汲極端的第五場效電晶_ 體所構成。 藉由這種結構，例如即使是在場效電晶體所構成之定電 流電路提供電流至第一及第二場效電晶體的情形之下，由於 偏壓電路係由具有與定電流電路之場效電晶體和第一及第 二場效電晶體相同特性的場效電晶體所構成，因此能夠減少 因溫度變化、場效電晶體之特性的不均所造成偏壓點之變動 的影響。 ® 舉例來說，第四及第五場效電晶體係對應於第3圖之p 通道MOS電晶體46和47。 在上述發明中，該第三場效電晶體與阻抗並聯連接。 本發明之可變增益放大電路，包括：第一及第二場效電 晶體，用以差動放大輸入信號及將該輸入信號反向之反向輸 入信號；第三場效電晶體，連接於該第一場效電晶體之源極 端與該第二場效電晶體之源極端之間，並於閘極端上賦予用 以控制該第一及該第二場效電晶體之差動放大增益的控制 β 電壓；以及偏壓電路，至少由源極端連接於電源，閘極端連 接於汲極端，且提供使得該第三場效電晶體於非飽和區域中 動作之直流偏壓電壓的第四場效電晶體所構成。 根據本發明，便能夠實現在低電源電壓下動作，且電路 內部極少發生低頻域之雜訊的可變增益放大電路。 此外，即使是在電源電壓產生變動的情形之下，由於偏 壓電路的輸出電壓會被場效電晶體的汲-源極間電壓保持於 -10- 12556.07 約略一定，因此能夠抑制偏壓電壓的變動，藉此，由 使得第三場效電晶體時常動作於非飽和區域，因此能 可變增益放大電路之輸出信號的歪斜。 再者，由於偏壓電路的第四場效電晶體係由具有 增益之用的第三場效電晶體相同特性的電晶體所構成 能夠減少因溫度變化、場效電晶體之特性的散亂所造 點之變動的影響。 根據本發明，便能夠實現在低電源電壓下動作、 內部極少發生低頻域之雜訊的AM中頻可變增益放大 此外，還能夠實現在低電源電壓下動作、電路內部極 低頻域之雜訊、且極少發生偏壓點之變動的可變增益 路，藉由減少偏壓點的變動，而能夠減少可變增益放 中信號的歪斜。 【實施方式】 以下參考圖示說明本案之實施例，第1圖係爲本 一實施例之AM接收機之AM中頻可變增益放大電路 電路圖，以下所述之可變增益放大電路係藉由能夠製 道和η通道MOS電晶體的CMOS製程於半導體電路 形成所得。 在第1圖中，電流源3 1、3 2的一端係連接於電源 另一端係連接於p通道MOS電晶體（場效電晶體）3 3 源極端，電流源3 1、3 2例如由電流鏡電路所構成。 P通道MOS電晶體33、34構成了差動放大電路 閘極端上分別輸入相位具有1 8 0度差異之A Μ信號的 於能夠 夠減少γ 與控制 ，因此 成偏壓 且電路 電路，❿ 少發生 放大電 大電路 發明第 r 30的 造P通 基板上 VDD， 、34的 ，在其 中頻信 1255607 號Vinp、Vinn。p通道MOS電晶體33、34的汲極端分別連 接於阻抗R5、R6，而阻抗R5、R6的另一端則接地，p通道’ 1^03電晶體33、34之汲極電壓¥〇1^1、¥〇1^2的電壓差變成 了 AM中頻可變增益放大電路30的輸出電壓。 阻抗R7和p通道MOS電晶體35係並聯連接於p通道 MOS電晶體33的源極端與p通道MOS電晶體34的源極端 之間。該P通道MOS電晶體35的閘極端輸入了用以控制增 益的控制電壓VCTL。 此外，當圖中未示出之輸出控制電壓VCTL的電路檢測 · 出AM中頻可變增益放大電路30的輸出電壓，且增加輸出 電壓之時，在輸出減少增益之控制電壓VCTL以減少輸出電 壓之時，會輸出增加增益的控制電壓VCTL。 其次說明具有以上結構之AM中頻可變增益放大電路 3 〇的動作。 該第一實施例之AM中頻可變增益放大電路30係使得 於P通道MOS電晶體35動作於非飽和區域，並改變其閘極 電壓VG以控制流經p通道MOS電晶體35的電流。 鲁 第2圖係爲表示改變p通道MOS電晶體之閘-源極間電 壓VGS之時，汲極電流ID和汲-源極間電壓VDS之關係的 示意圖。 第2圖的縱軸所表示的是汲極電流ID，而橫軸所表示 的是汲-源極間電壓V D S，因此非飽和區域之Μ Ο S電晶體的 汲-源極間阻抗可以VDS/ID表示。是故，藉由改變閘極電壓 VGS，可以改變ρ通道MOS電晶體35之汲-源極間的阻抗 -12- 1255607 . 値，而能夠控制汲極電流ID。 如今，當控制在A Μ中頻可變增益放大電路3 0的增益 · 値時，輸入信號Vi up的振幅會增加，且AM中頻可變增益 放大電路30的輸出電壓（VouU-V〇ut2)亦增大時，便會在p 通道MOS電晶體35之閘極端，賦予使得閘-源極間電壓VGS 在順向偏壓的方向上增加的控制電壓VCTL。 當p通道MOS電晶體35之閘極電壓VG在順向偏壓的 方向上增加時，汲-源極間的阻抗値便會減少，此時，包含 利用P通道MOS電晶體33放大輸入信號Vinp之信號電壓 · 的源極電壓VS1，會比包含p通道MOS電晶體34之信號電 壓的源極電壓VS2來得大，因此從電流源3 1所發出經由p 通道MOS電晶體35流入p通道MOS電晶體34的電流便會 增加。 由於每個定電流Is係分別由電流源3 1、32發出而被供 給至P通道MOS電晶體33、34及35，因此當流經p通道 MOS電晶體35的電流增加時，其增加的部份剛好是p通道 MOS電晶體33之汲極電流Idl所減少的部份，同時，p通 肇 道M OS電晶體35之電流的增加部份亦爲p通道MOS電晶 體34之汲極電流Id2的增加部份。 其結果是，差動放大電路之一方的P通道MOS電晶體 33的汲極電壓Voutl減少時，另一方的p通道MOS電晶體 34的汲極電壓Vout2會增加，藉此，可以減少p通道MOS 電晶體33之汲極電壓VoiUl和p通道MOS電晶體34之汲 極電壓Voiit2之間的電壓差，而能夠降低AM中頻可變增益 1255607 · 放大電路30的增益。 隨變小，而AM中頻 1寺，會賦予減低P通 [壓VCTL。當閘極電 :時，從電流源3 1所 通道M0S電晶體34 流減少時，其減少的 極電流Idl所增加的 電流的減少部份亦爲 i勺減少部份。 P通道M0S電晶體 J P通道M0S電晶體 增加汲極電壓Voiitl 夠增加AM中頻可變 ρ通道M0S電晶體 ;VG，便能夠改變AM 放大電路30由於能 電晶體的階層數，因 少電晶體數目因此可 另一方面，當輸入信號Vinp的振ί 可變增益放大電路3 0的輸出電壓減少f 道Μ Ο S電晶體之閘極電壓V G的控制罨 壓V G變小、而汲-源極間之阻抗値變大 發出經由ρ通道MOS電晶體35流入ρ 的電流便會減少。 當流經ρ通道MOS電晶體35的電 部份剛好是ρ通道Μ Ο S電晶體3 3之汲 部份，同時，ρ通道Μ Ο S電晶體3 5之 Ρ通道MOS電晶體34之汲極電流Id2 t 其結果是，差動放大電路之一方的 33的汲極電壓.Voutl增加時，另一方的 34的汲極電壓Vout2會減少，藉此，可以 和汲極電壓V〇iit2之間的電壓差，而能 增益放大電路30的增益。 根據上述的第一實施例，藉由使得 3 5動作於非飽和區域以控制其閘極電壓 中頻可變增益放大電路30的增益。 該第一實施例之AM中頻可變增益 夠減少連接於電源和接地端之間M0S 此能夠使用低電源電壓，且由於能夠減 以減少發生在電路內部的低頻域雜訊。 其次，第3圖係爲本發明之第二實施例之可變增益放大 1255607 電路40的電路圖，在以下的說明中，其與第1圖之電路相 同的部份會以同樣的符號標示並省略其說明。 在第1圖的AM中頻可變增益放大電路30之中，在控 制增益之p通道Μ Ο S電晶體3 5的偏壓電壓提供藉由阻抗以 分壓電源電壓VDD之電壓的情形之下；例如：當電源電壓 上昇時，偏壓電壓會變大，因此Ρ通道MOS電晶體35之汲 -源極間電壓V D S的最大値便有可能進入飽和區域’一旦Ρ 通道MOS電晶體35之汲-源極間電壓VDS的最大値進入飽 和區域，信號的歪斜便會變大，在第二實施例當中’便是以 減小因偏壓電路之電源電壓之變動等所產生之信號的歪斜 爲目的。 在第3圖中，ρ通道MOS電晶體41、42、43以及電流 源4 4係爲電流鏡電路，該電流鏡電路係對應於第1圖之電 流源3 1、3 2。 電流源44係連接於ρ通道MOS電晶體41的汲極端’ 電流源44之另一端則接地。ρ通道MOS電晶體42及43的 汲極電流係與ρ通道MOS電晶體4 1的汲極電流成比例’ Ρ 通道MOS電晶體41的汲極電流係與電流源44的輸出電流 相等。 ρ通道MOS電晶體35的偏壓電路45係由汲極端與閘極 端相互連接的兩個ρ通道MOS電晶體46、47、以及與Ρ通 道MOS電晶體46、47並聯連接的阻抗R8所構成。 ρ通道MOS電晶體46的源極端和阻抗R8的一端係連 接於電源VDD，ρ通道MOS電晶體46的汲極端係連接於Ρ -15- 12556.07 通道Μ O S電晶體4 7的源極端，此外，p通道Μ O S電晶體 47的汲極端和阻抗R8的另一端係連接於p通道MOS電晶* 體3 5的閘極端G 1。 差動放大電路之P通道MOS電晶體33及34的偏壓電 路4 8係由汲極端與閘極端皆互相連接，且彼此串聯連接的 兩個P通道MOS電晶體49 ' 50、電流源5 1、以及阻抗R9、 R 1 0所共同構成。 p通道MOS電晶體49的源極端係連接於電源電壓 VDD，p通道MOS電晶體49的汲極端係連接於p通道MOS # 電晶體50的源極端，此外，p通道MOS電晶體50的汲極端 係連接於阻抗R9、R 1 0以及電流源5 1，阻抗R9的另一端係 連接於P通道MOS電晶體33的閘極端，阻抗R10的另一端 係連接於P通道MOS電晶體34的閘極端，電流源51的另 一端係接地，此外，輸入信號Vinp與其反向信號Vinn係分 別地經由電容器Cl、C2而輸入至p通道MOS電晶體33、 34的閘極端。 其次說明具有以上結構之可變增益放大電路40的動 # 作，其針對輸入信號Vinp、Vinn之振幅的變化，改變p通 道MOS電晶體35之阻抗値以控制增益的動作由於與第1圖 之電路相同，因此在此主要說明偏壓電路45及48的動作。 由於偏壓電路45的p通道MOS電晶體46、47的個個 閘極端與汲極端係彼此短路，因此當以電源電壓VDD爲基 準時，p通道MOS電晶體35的閘極端會被施加約爲p通道 Μ Ο S電晶體之汲-源極間電壓兩倍的電壓。 1255607 藉此，即使電源電壓VDD產生變動，p通道MOS電晶' 體之閘極電壓VG也會因爲p通道MOS電晶體46、47的汲-* 源極間電壓而被保持在約略一定的電壓。 因此，由於能夠防止因電源電壓VDD的變動所造成p 通道MOS電晶體35之閘極電壓VG的變動，因此能夠防止 因偏壓電壓的變動所造成放大輸入信號V i η p、V i η η之電壓 的電壓差的最大値（ρ通道Μ Ο S電晶體3 5之S 1、S 2間的電 壓VDS)進入飽和區域，藉此，可減少差動放大電路之輸出 信號的歪斜。 修 再者，由於提供偏壓電壓的ρ通道MOS電晶體46、47 係由具有與控制增益的ρ通道Μ Ο S電晶體3 5和電流鏡電路 的Ρ通道MOS電晶體42、43相同特性的電晶體所構成，因 此能夠使得電晶體之特性的不均與溫度特性等一致化，藉此 減少特性的不均與溫度特性等所造成之偏壓點之變動的影 響。 ρ通道MOS電晶體33及34的偏壓電路48亦與上述之 偏壓電路45同樣地由具有與提供偏壓電壓的ρ通道MOS電 ® 晶體3 3和34相同特性的電晶體所構成。 藉此，由於ρ通道Μ Ο S電晶體3 3、3 4的閘極端會被施 加由Ρ通道MOS電晶體之汲-源極間電壓所決定之約略一定 的電壓，因此能夠減少偏壓電壓的變動。 再者，由於提供偏壓電壓的ρ通道MOS電晶體49、50 係由具有與差動放大電路之ρ通道MOS電晶體33、34和電 流鏡電路的Ρ通道MOS電晶體42、43相同特性的電晶體所 1255607 構成，因此能夠使得該等電晶體之特性的不均與溫度特性等 一致化，藉以抑制特性的不均與溫度變化等所造成之偏壓點 之變動的影響。 本發明並不僅限於上述之實施例，而亦可具有如下所述 之結構。 雖然可變增益放大電路係以全部由p通道MOS電晶體 所構成的情形來作說明，但亦可以η通道MOS電晶體來取 代，或是同時使用Ρ通道MOS電晶體和η通道MOS電晶體 亦可。

偏壓電路45並不僅限於由兩個ρ通道MOS電晶體46、 4 7和阻抗R 8所構成的電路，亦可由一個Μ Ο S電晶體所構 成，亦可因應提供偏壓電壓之電路的結構而由兩個以上的 MOS電晶體所構成，此外，亦可使用ΡΝ接面來取代MOS 電晶體。 本發明並不僅限適用於收音機之AM中頻可變增益放大 電路，亦可適用於其他各種電路的可變增益放大電路。 【圖式簡單說明】 第1圖係爲第一實施例之AM中頻可變增益放大電路的 電路圖。 第2圖係爲表示ρ通道MOS電晶體之汲極電流特性的 示意圖。 第3圖係爲第二實施例之可變增益放大電路的電路圖。 第4圖係爲習知技術中可變增益放大電路的電路圖。 第5(a)〜（c)圖係爲輸入準位、控制電流以及增益的說明圖。 第6圖係爲習知技術中可變增益放大電路的電路圖。 -18- 1255607 【元件符號說明】 10 、 20 、 40 30 11、 31 、 32 、 44 、 51 12〜17 、 25〜26 、 33〜35 、 41〜43 、 46〜47 、 49〜50 14’〜17’ 、 21〜24 45、48 Rl、R2、R5、R6、R7、R8、R9、R10 Iddl 、 Idd2 Is

Va、VCTL

Idl 、 Id2 、 Id3 、 Id4 、 ID Vout 1、Vout2 VG

VS1 、 VS2 VGS、VGS3 VDS VDD

Vinp 、 Vinn Vinp Vinn G、G1 Cl、C2 可變增益放大電路 AM中頻可變增益放大電路 電流源 p通道MOS電晶體 η通道MOS電晶體 偏壓電路 阻抗 控制電流 定電流 控制電壓 汲極電流 汲極電壓 閘極電壓 源極電壓 閘-源極電壓 汲-源極電壓 電源 AM信號之中頻信號 輸入信號 反向信號 閘極端 電容器

19-

Claims (1)

1. j __ 一，_ ----------- 曰佟（更)正本 第931 3523 1號「AM(調幅）中頻可變增益放大電路，可變增益放大 電路及其半導體積體電路」專利案 (2006年1月3日修正） 十、申請專利範圍： 1· 一種AM (調幅）中頻可變增益放大電路，包括： 第一及第二場效電晶體，用以差動放大輸入信號及將 該輸入信號反向之反向輸入信號；

   第三場效電晶體，連接於該第一場效電晶體之源極端 與該第二場效電晶體之源極端之間，並於閘極端上賦予 用以控制該第一及該第二場效電晶體之差動放大增益的 控制電壓；以及 偏壓電路，賦予使得該第三場效電晶體於非飽和區域 中動作的直流偏壓電壓。 2. 如申請專利範圍第1項之AM(調幅）中頻可變增益放大電 路，其中該偏壓電路係至少由源極端連接於電源，閘極 端連接於汲極端的第四場效電晶體所構成。 3. 如申請專利範圍第1項之AM(調幅）中頻可變增益放大電 路，其中該偏壓電路係至少由源極端連接於電源且閘極 端連接於汲極端的第四場效電晶體，以及串聯連接於該 第四場效電晶體且閘極端連接於汲極端的第五場效電晶 體所構成。 4. 如申請專利範圍第1、2或3項之AM (調幅）中頻可變增益 放大電路，其中該第三場效電晶體與阻抗並聯連接。 5 . —種可變增益放大電路，包括： 第一及第二場效電晶體，用以差動放大輸入信號及將 1255607 該輸入信號反向之反向輸入信號； 第三場效電晶體，連接於該第一場效電晶體之源極端 與該第二場效電晶體之源極端之間，並於閘極端上賦予 用以控制該第一及該第二場效電晶體之差動放大增益的 控制電壓；以及 偏壓電路，至少由源極端連接於電源，閘極端連接於 汲極端，且提供使得該第三場效電晶體於非飽和區域中 動作之直流偏壓電壓的第四場效電晶體所構成。

   6 ·如申請專利範圍第5項之可變增益放大電路，其中該偏 壓電路更具有串聯連接於該第四場效電晶體且閘極端連 接於汲極端的第五場效電晶體。 7.如申請專利範圍第5項之可變增益放大電路，其中具有 提供一定電流於該第一及該第二場效 電晶體之源極端的 定電流電路。 8 . —種可變增益放大電路，包括：

   第一及第二場效電晶體，用以差動放大輸入信號及將 該輸入信號反向之反向輸入信號； 第三場效電晶體，連接於該第一場效電晶體之源極端 一方與該第二場效電晶體之源極端之間，並於閘極端上 賦予用以控制該第一及該第二場效電晶體之差動放大增 益的控制電壓； 第一偏壓電路，至少具有源極端連接於電源，閘極端 連接於汲極端的第四場效電晶體，且提供使得該第三場 效電晶體於非飽和區域中動作的直流偏壓電壓；以及 1255607 第二偏壓電路，至少具有源極端連接於電源’閘極端 連接於汲極端的第五場效電晶體’且提供直流偏壓電壓 至該第一及該第二場效電晶體。 9.一種半導體積體電路，係藉由CMOS製程於半導體電路 基板上形成可變增益放大電路所構成，該可變增益放大 電路包括： 第一及第二Μ Ο S電晶體，用以差動放大輸入信號及將 該輸入信號反向之反向輸入信號； 第三M0S電晶體，連接於該第一場效電晶體之源極端 與該第二Μ Ο S電晶體之源極端之間，並於閘極端上賦予 用以控制該第一及該第二M0S電晶體之差動放大增益的 控制電壓；以及 偏壓電路，由源極端連接於電源，閘極端連接於汲極 端，且提供使得該第三M0S電晶體於非飽和區域中動作 之直流偏壓電壓的第四M0S電晶體所構成。 10.—種半導體積體電路，係藉由CMOS製程於半導體電路 基板上形成可變增益放大電路所構成，該可變增益放大 電路包括： 電流源； 第一及第二MOS電晶體，連接於該電流源之輸出與源 極端； 第三MOS電晶體，連接於該第一 MOS電晶體之源極端 與該第二M0S電晶體之源極端之間，並於閘極端上賦予 用以控制該第一及該第二M0S電晶體之差動放大增益的 1255607 控制電壓；以及 偏壓電路，由源極端連接於電源且_極端連接於汲極 端的第四MOS電晶體，以及串聯連接於該第四MOS電晶 體且閘極端連接於汲極端的第五MOS電晶體所構成，且 提供使得該第三MOS電晶體於非飽和區域中動作的直流 偏壓電壓。