JPH0529856A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH0529856A JPH0529856A JP20399991A JP20399991A JPH0529856A JP H0529856 A JPH0529856 A JP H0529856A JP 20399991 A JP20399991 A JP 20399991A JP 20399991 A JP20399991 A JP 20399991A JP H0529856 A JPH0529856 A JP H0529856A
- Authority
- JP
- Japan
- Prior art keywords
- control input
- gain
- terminals
- transistors
- proportion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 制御入力に対するゲインの直線性を改善した
可変利得増幅器を提供する。 【構成】 差動増幅器を構成する２つのトランジスタの
両エミッタ端子間にＰＩＮダイオードよりなる可変抵抗
手段を接続し、この可変抵抗手段に流れる電流を制御入
力の指数に比例するように制御する。
可変利得増幅器を提供する。 【構成】 差動増幅器を構成する２つのトランジスタの
両エミッタ端子間にＰＩＮダイオードよりなる可変抵抗
手段を接続し、この可変抵抗手段に流れる電流を制御入
力の指数に比例するように制御する。
Description
【０００１】
【産業上の利用分野】本発明は可変利得増幅器に関する
ものである。
ものである。
【０００２】
【従来の技術】図４は従来の可変利得増幅器を示してい
る。この図において、差動増幅器を構成しているトラン
ジスタＱ1，Ｑ2の両エミッタ端子間に可変抵抗手段とし
てのＰＩＮダイオードＤが直流阻止コンデンサＣを通し
て接続されている。
る。この図において、差動増幅器を構成しているトラン
ジスタＱ1，Ｑ2の両エミッタ端子間に可変抵抗手段とし
てのＰＩＮダイオードＤが直流阻止コンデンサＣを通し
て接続されている。
【０００３】ＰＩＮダイオードＤはこれに流れる電流に
より高周波抵抗が変化する。又、差動増幅器のゲインは
差動入力電圧をＶ1、差動出力電圧をＶ2とすると、次式
で表わされる。 ゲイン＝Ｖ2／Ｖ1＝Ｒｃ／（ｒｅ＋ｒｓ／２）・・・（１） ｒｅ＝（ＫＴ／ｑ）／ＩEO・・・（２） Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 ｒｓ：ＰＩＮダイオードの直列抵抗
より高周波抵抗が変化する。又、差動増幅器のゲインは
差動入力電圧をＶ1、差動出力電圧をＶ2とすると、次式
で表わされる。 ゲイン＝Ｖ2／Ｖ1＝Ｒｃ／（ｒｅ＋ｒｓ／２）・・・（１） ｒｅ＝（ＫＴ／ｑ）／ＩEO・・・（２） Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 ｒｓ：ＰＩＮダイオードの直列抵抗
【０００４】図５は上記ＰＩＮダイオードＤの代表的な
特性を示しており、この図から明らかなようにダイオー
ド電流（順電流）が１０μＡから３ｍＡに変化すること
によって直列抵抗が１ＫΩから１０Ωまで変化してい
る。またｒｅはエミッタ電流ＩEOによって決まり、例え
ばＩEO＝５ｍＡのときｒｅ＝５．２Ωである。
特性を示しており、この図から明らかなようにダイオー
ド電流（順電流）が１０μＡから３ｍＡに変化すること
によって直列抵抗が１ＫΩから１０Ωまで変化してい
る。またｒｅはエミッタ電流ＩEOによって決まり、例え
ばＩEO＝５ｍＡのときｒｅ＝５．２Ωである。
【０００５】ゲインをｌｏｇ目盛（ｄＢ単位）で計算す
ると次式のようになる。 ２０・ｌｏｇ（Ｖ2／Ｖ1）＝ｌｏｇＲｃ−ｌｏｇ（ｒｅ＋ｒｓ／２）（ｄ Ｂ）・・・（３） ｒｓ≫ｒｅの領域ではｒｅは無視できるためｄＢ目盛で
のゲインは対数ｌｏｇｒｓに対し、直線的に変化するこ
とになる。
ると次式のようになる。 ２０・ｌｏｇ（Ｖ2／Ｖ1）＝ｌｏｇＲｃ−ｌｏｇ（ｒｅ＋ｒｓ／２）（ｄ Ｂ）・・・（３） ｒｓ≫ｒｅの領域ではｒｅは無視できるためｄＢ目盛で
のゲインは対数ｌｏｇｒｓに対し、直線的に変化するこ
とになる。
【０００６】またＰＩＮダイオードの直列抵抗ｒｓは１
０〜１ＫΩと１００倍以上変化するためゲインの変化幅
は４０ｄＢとれることになる。
０〜１ＫΩと１００倍以上変化するためゲインの変化幅
は４０ｄＢとれることになる。
【０００７】
【発明が解決しようとする課題】上記従来例の場合、制
御入力をＶｃとするとＰＩＮダイオードＤに流れる電流
ＩFは次式で表わされる。 ＩF＝（Ｖｃ−０．７）／（Ｒ11＋Ｒ12）・・・（４） 従って、ＰＩＮダイオードの電流ＩFは制御電圧Ｖｃに
比例して変化する。
御入力をＶｃとするとＰＩＮダイオードＤに流れる電流
ＩFは次式で表わされる。 ＩF＝（Ｖｃ−０．７）／（Ｒ11＋Ｒ12）・・・（４） 従って、ＰＩＮダイオードの電流ＩFは制御電圧Ｖｃに
比例して変化する。
【０００８】一方、ＰＩＮダイオードの直列抵抗ｒｓは
次式で表わされる。 ｒｓ＝ｌ2／ＩＦ・τ（μｅ＋μｈ）・・・（５） ｌｏｇｒｓ＝ｌｏｇ｛ｌ2／τ（μｅ＋μｈ）｝−ｌｏｇＩF・・・（６） ｌ：Ｉ層の厚さ τ：Ｉ層におけるキャリアのライフタ
イム μｅ：電子のドリフト移動度 μｈ：正孔のドリフト移
動度
次式で表わされる。 ｒｓ＝ｌ2／ＩＦ・τ（μｅ＋μｈ）・・・（５） ｌｏｇｒｓ＝ｌｏｇ｛ｌ2／τ（μｅ＋μｈ）｝−ｌｏｇＩF・・・（６） ｌ：Ｉ層の厚さ τ：Ｉ層におけるキャリアのライフタ
イム μｅ：電子のドリフト移動度 μｈ：正孔のドリフト移
動度
【０００９】上記式（３）及び式（６）よりゲインはｌ
ｏｇＩFに対し直線的に変化することがわかり、また式
（４）からｌｏｇＶｃに対しゲインが直線的に変化する
ことがわかる。
ｏｇＩFに対し直線的に変化することがわかり、また式
（４）からｌｏｇＶｃに対しゲインが直線的に変化する
ことがわかる。
【００１０】図６に計算値に基づくダイオード電流ＩF
に対するゲインの変化を示している。このダイオード電
流ＩFは制御電圧Ｖｃに比例するため制御電圧Ｖｃに対
してもゲインは同様に変化する。
に対するゲインの変化を示している。このダイオード電
流ＩFは制御電圧Ｖｃに比例するため制御電圧Ｖｃに対
してもゲインは同様に変化する。
【００１１】この様な特性は用途によっては問題とな
る。即ち、このような従来の可変利得増幅器を使ってＡ
ＧＣループを構成した場合、ループゲインが一定でない
ため動作が不安定になる。また制御入力にＤ／Ａコンバ
ータの出力を供給する場合、１ビット当りのゲインの変
化幅が大きく変化して所定の分解能を得るためには必要
以上のビット数を使用するという不都合を生じる。
る。即ち、このような従来の可変利得増幅器を使ってＡ
ＧＣループを構成した場合、ループゲインが一定でない
ため動作が不安定になる。また制御入力にＤ／Ａコンバ
ータの出力を供給する場合、１ビット当りのゲインの変
化幅が大きく変化して所定の分解能を得るためには必要
以上のビット数を使用するという不都合を生じる。
【００１２】
【課題を解決するための手段】本発明は上記従来の可変
利得増幅器の欠点に鑑みて発明されたものであり、差動
増幅器を構成する２つのトランジスタの両エミッタ端子
間に可変抵抗手段（ＰＩＮダイオード）を接続し、この
可変抵抗手段に流れる電流を制御入力の指数に比例する
ように制御する可変利得増幅器を提供するものである。
利得増幅器の欠点に鑑みて発明されたものであり、差動
増幅器を構成する２つのトランジスタの両エミッタ端子
間に可変抵抗手段（ＰＩＮダイオード）を接続し、この
可変抵抗手段に流れる電流を制御入力の指数に比例する
ように制御する可変利得増幅器を提供するものである。
【００１３】
【作用】従って、本発明によれば２つのトランジスタの
両エミッタ端子間の抵抗の対数は制御入力に比例して変
化することになり、これによりゲインは制御入力の電圧
に比例して直線的に変化する。
両エミッタ端子間の抵抗の対数は制御入力に比例して変
化することになり、これによりゲインは制御入力の電圧
に比例して直線的に変化する。
【００１４】
【実施例】以下、本発明の一実施例を図１を参照して詳
細に説明する。尚、この図において従来と同一部分につ
いては同一符号を付している。符号Ｑ1，Ｑ2は差動増幅
器を構成するトランジスタにして、夫々ベース端子に差
動入力電圧Ｖ1を設けると共に電源＋Ｂとコレクタ端子
間より差動出力電圧Ｖ2を出力するようになっている。
細に説明する。尚、この図において従来と同一部分につ
いては同一符号を付している。符号Ｑ1，Ｑ2は差動増幅
器を構成するトランジスタにして、夫々ベース端子に差
動入力電圧Ｖ1を設けると共に電源＋Ｂとコレクタ端子
間より差動出力電圧Ｖ2を出力するようになっている。
【００１５】Ｄ1，Ｄ2は可変抵抗手段としてのＰＩＮダ
イオードであり、夫々カソード端子を対応するトランジ
スタＱ1，Ｑ2のエミッタ端子に接続されると共に各アノ
ード端子を指数変換手段としてのトランジスタＱ3のコ
レクタ端子に共通して接続されている。
イオードであり、夫々カソード端子を対応するトランジ
スタＱ1，Ｑ2のエミッタ端子に接続されると共に各アノ
ード端子を指数変換手段としてのトランジスタＱ3のコ
レクタ端子に共通して接続されている。
【００１６】このトランジスタＱ3はエミッタ端子が接
地され、ベース端子に制御入力Ｖｃが入力されるように
なっている。
地され、ベース端子に制御入力Ｖｃが入力されるように
なっている。
【００１７】上述のような構成において、トランジスタ
Ｑ3のコレクタ電流Ｉｃは次式で表わされ、電圧ＶBEの
指数に比例する。 Ｉｃ＝Ｉｓ・ｅｘｐ（ＶBE・ｑ／ＫＴ）・・・（７） Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷
Ｉｓ：飽和電流
Ｑ3のコレクタ電流Ｉｃは次式で表わされ、電圧ＶBEの
指数に比例する。 Ｉｃ＝Ｉｓ・ｅｘｐ（ＶBE・ｑ／ＫＴ）・・・（７） Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷
Ｉｓ：飽和電流
【００１８】従って上記本発明によれば２つのトランジ
スタＱ1，Ｑ2の両エミッタ端子間の可変抵抗手段として
のＰＩＮダイオードＤ1，Ｄ2の抵抗の対数ｌｏｇ（ｒ
PIN）は制御入力の電圧Ｖｃに比例して変化することに
なる。また、これによりゲインは制御入力に比例して変
化する。
スタＱ1，Ｑ2の両エミッタ端子間の可変抵抗手段として
のＰＩＮダイオードＤ1，Ｄ2の抵抗の対数ｌｏｇ（ｒ
PIN）は制御入力の電圧Ｖｃに比例して変化することに
なる。また、これによりゲインは制御入力に比例して変
化する。
【００１９】上記図１の実施例の回路では上記式（７）
からも判るようにトランジスタＱ3のコレクタ電流Ｉｃ
は温度によっても変化するがこの温度による影響を軽減
するのが図２に示す実施例である。
からも判るようにトランジスタＱ3のコレクタ電流Ｉｃ
は温度によっても変化するがこの温度による影響を軽減
するのが図２に示す実施例である。
【００２０】この実施例では、上記指数変換手段として
のトランジスタＱ3のベース端子に制御入力Ｖｃを
（−）極に受ける第１のオペアンプＡ1の出力端子が接
続されると共にエミッタ端子にトランジスタＱ3に対応
して設けられたトランジスタＱ4のエミッタ端子が接続
されている。また、これら両エミッタ端子には第２のオ
ペアンプＡ2の出力端子が接続されている。
のトランジスタＱ3のベース端子に制御入力Ｖｃを
（−）極に受ける第１のオペアンプＡ1の出力端子が接
続されると共にエミッタ端子にトランジスタＱ3に対応
して設けられたトランジスタＱ4のエミッタ端子が接続
されている。また、これら両エミッタ端子には第２のオ
ペアンプＡ2の出力端子が接続されている。
【００２１】この第２のオペアンプＡ2の（−）及び
（＋）極は共に電池ＶE2，ＶE3に接続されると共に、更
に（−）極はトランジスタＱ4のコレクタ端子に接続さ
れている。また、上記第１のオペアンプＡ1の（＋）極
は電池ＶE1及びトランジスタＱ4のベース端子に接続さ
れている。
（＋）極は共に電池ＶE2，ＶE3に接続されると共に、更
に（−）極はトランジスタＱ4のコレクタ端子に接続さ
れている。また、上記第１のオペアンプＡ1の（＋）極
は電池ＶE1及びトランジスタＱ4のベース端子に接続さ
れている。
【００２２】かかる実施例において、トランジスタＱ3
のコレクタ電流ＩC3は次式 ＩC3＝ＩC4ｅｘｐ｛（ＶBE3−ＶBE4）／（ＫＴ／ｑ）｝・・・（７） で表わされる。
のコレクタ電流ＩC3は次式 ＩC3＝ＩC4ｅｘｐ｛（ＶBE3−ＶBE4）／（ＫＴ／ｑ）｝・・・（７） で表わされる。
【００２３】また、トランジスタＱ4はオペアンプＡ2に
より抵抗Ｒ3，ＶE2で決まる一定電流である。
より抵抗Ｒ3，ＶE2で決まる一定電流である。
【００２４】更に制御入力Ｖｃによりトランジスタ
Ｑ3，Ｑ4のＶBE3−ＶBE4が次式 ＶBE3−ＶBE4＝−Ｒ2／Ｒ1（Ｖｃ−ＶE1） により設定される。
Ｑ3，Ｑ4のＶBE3−ＶBE4が次式 ＶBE3−ＶBE4＝−Ｒ2／Ｒ1（Ｖｃ−ＶE1） により設定される。
【００２５】従って、Ｖｃ＝ＶE1のとき、ＶBE3−ＶBE4
＝０、ＩC3＝ＩC4となり、温度の影響がキャンセルされ
る。上記図１及び図２に示した本発明はかかる可変利得
増幅器の制御入力に対するゲインの変化を図３に示す
が、図６に示した従来のものに比べ、直線性が大幅に改
善されたことが判る。
＝０、ＩC3＝ＩC4となり、温度の影響がキャンセルされ
る。上記図１及び図２に示した本発明はかかる可変利得
増幅器の制御入力に対するゲインの変化を図３に示す
が、図６に示した従来のものに比べ、直線性が大幅に改
善されたことが判る。
【００２６】
【発明の効果】本発明は上述のように構成されるもので
あるから、制御入力に対してゲインの直線性が改善され
た可変利得増幅器を提供することができる。
あるから、制御入力に対してゲインの直線性が改善され
た可変利得増幅器を提供することができる。
【図１】 本発明に係る可変利得増幅器の一実施例を示
す電気回路図。
す電気回路図。
【図２】 本発明に係る可変利得増幅器の他の実施例を
示す電気回路図。
示す電気回路図。
【図３】 本発明に係る可変利得増幅器にて得られる制
御入力とゲインの関係を示す線図。
御入力とゲインの関係を示す線図。
【図４】 従来の可変利得増幅器を示す電気回路図。
【図５】 ＰＩＮダイオードの特性を示す線図。
【図６】 ダイオード電流とゲインの関係を示す線図。
Ｑ1，Ｑ2 差動増幅器を構成するトランジスタ Ｑ3 指数変換手段としてのトランジスタ Ｄ1，Ｄ2 可変抵抗手段としてのＰＩＮダイオード Ｖｃ 制御入力
Claims (1)
- 【特許請求の範囲】 【請求項１】 制御入力によりゲインが可変できる差動
増幅器を有するものにおいて、 上記作動増幅器を構成する２つのトランジスタの両エミ
ッタ端子間にＰＩＮダイオードよりなる可変抵抗手段を
接続し、 この可変抵抗手段に流れる電流を制御入力の指数に比例
するように制御するようにして成る可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20399991A JPH0529856A (ja) | 1991-07-17 | 1991-07-17 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20399991A JPH0529856A (ja) | 1991-07-17 | 1991-07-17 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529856A true JPH0529856A (ja) | 1993-02-05 |
Family
ID=16483102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20399991A Pending JPH0529856A (ja) | 1991-07-17 | 1991-07-17 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529856A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006528476A (ja) * | 2003-05-23 | 2006-12-14 | クゥアルコム・インコーポレイテッド | サブスレッショルドモードで動作するｍｏｓｆｅｔの温度およびプロセス補償 |
| KR100669995B1 (ko) * | 2004-06-30 | 2007-01-16 | 강근순 | 디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득 증폭기 |
| US7183849B2 (en) | 2004-03-02 | 2007-02-27 | Samsung Electronics Co., Ltd. | Variable gain amplifier having linear-in-decibel transconductance |
| US7443240B2 (en) | 2003-11-19 | 2008-10-28 | Kabushiki Kaisha Toyota Jidoshokki | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit |
-
1991
- 1991-07-17 JP JP20399991A patent/JPH0529856A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006528476A (ja) * | 2003-05-23 | 2006-12-14 | クゥアルコム・インコーポレイテッド | サブスレッショルドモードで動作するｍｏｓｆｅｔの温度およびプロセス補償 |
| US7443240B2 (en) | 2003-11-19 | 2008-10-28 | Kabushiki Kaisha Toyota Jidoshokki | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit |
| US7183849B2 (en) | 2004-03-02 | 2007-02-27 | Samsung Electronics Co., Ltd. | Variable gain amplifier having linear-in-decibel transconductance |
| US7262660B2 (en) | 2004-03-02 | 2007-08-28 | Samsung Electronics Co., Ltd. | Variable gain amplifier having linear-in-decibel transconductance |
| KR100669995B1 (ko) * | 2004-06-30 | 2007-01-16 | 강근순 | 디지털 입력의 증감에 따라 전압 이득이 지수적으로 증감하는 가변이득 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4065725A (en) | Gain control circuit | |
| US6177839B1 (en) | Variable gain amplifier circuit | |
| JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| JPH0671186B2 (ja) | 対数増幅回路 | |
| JPH0529856A (ja) | 可変利得増幅器 | |
| JPS6257128B2 (ja) | ||
| JPH0236728A (ja) | 利得１の電流制限回路 | |
| US4456886A (en) | Control circuit for voltage controlled variable attenuator | |
| JPH0247616Y2 (ja) | ||
| JP2604359B2 (ja) | 基準電圧発生回路 | |
| KR940000262B1 (ko) | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 | |
| RU2183380C2 (ru) | Многокаскадный транзисторный усилитель | |
| JP2734564B2 (ja) | 対数変換回路 | |
| EP0112358A1 (en) | CURRENT MIRROR CIRCUIT ARRANGEMENT. | |
| US5686852A (en) | Circuit arrangement for forming the square root of an input signal | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPS59125115A (ja) | 可変時定数回路 | |
| JPH0770930B2 (ja) | 並列帰環形増幅回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JPH037161B2 (ja) | ||
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH0514120A (ja) | 可変減衰器 | |
| SU1732425A1 (ru) | Усилитель мощности | |
| KR830000469Y1 (ko) | 신호변환 회로 | |
| JPH06223211A (ja) | 対数増幅器 |