TWI249980B

TWI249980B - Multilayer printed board, electronic apparatus, and packaging method

Info

Publication number: TWI249980B
Application number: TW093115501A
Authority: TW
Inventors: Hideki Koyama
Original assignee: Fujitsu Ltd
Priority date: 2003-01-31
Filing date: 2004-05-31
Publication date: 2006-02-21
Also published as: WO2004068922A1; CN1695408A; US20070205018A1; JPWO2004068922A1; EP1589798A4; EP1589798A1; TW200539773A; US20050230146A1

Description

1249980 玖、發明說明：【發明所屬之^技術領域】技術領域本發明係有關於一種印刷配線基板及含有印刷配線基 5 板之電子機器。背景技術搭載有高速元件之印刷基板中，有因高頻電流流入電源層、接地層而引起共振，進而放射不需要之電磁波之問 10題。以往，為了抑制前述共振，採用追加使用電阻體或磁性體之電路之形態。然而’該方式係不利於欲以狹窄空間作為解決方法之情況，又，使用電阻體或磁性體會增加零件數。又’以往係藉晶片電容器等高頻率地連接電源層與接 15地層並供給電荷至元件，來作為解決共振或雜訊之方法。然而，P遺著近年來裝置之高頻率化、高密度安裝化，月，J述方法之效果因用以進行該安裝之圖案或通孔之電感成分而降低。對應前述狀況並受到矚目的有將電路基板之塗層視作電極，並形成電容器之基板(埋設電容器基板，簡稱 20 BC基板）。且，亦有由兩個接地層挾持來配置含有信號線之信號層之方法（參照例如下述專利文獻U。此外，有關多層印刷基板之一般結構，例如連接印刷基板門之通孔貝通孔、用以確保通孔與印刷基板之絕緣之間隙孔等，係於，例如，以下之專利文獻2中說明。 1249980 〔專利文獻1〕日本專利公開公報2001-223449號〔專利文獻2〕日本專利公開公報5-152763號 t ^^明内容;3 發明概要 5 然而，現今之埋設電容器基板，有其電容器之容量不足，且於數10MHz附近之阻抗高，旁通效果低等問題。對此，有以下之解決方案。第1解決方案係使形成電容器之介電體之介電常數提高。然而，使介電常數提高之材料，一般都很昂貴。又， 10 很多時候，高介電常數之材料亦不容易取得。第2解決方案係使形成電容器之介電體之厚度減少。然而，介電體等過薄時，電源層與接地層之财電壓會減少，最糟時會短路。又，介電體過薄時，其處理變的困難。第3解決方案係放大電容器之面積。此係相當於使印刷 15 基板之面積，或印刷基板内之電容器部分之面積增大。然而，由於裝置之大小有限制，因此印刷基板内之電容器部分之面積大多受到限制。本發明係鑑於如前述之習知技術之缺點作成者。即，本發明之課題在於改善埋設電容器基板之特性。 20 更具體的說，本發明之課題在於在埋設電容器基板之安裝方式中改善電容器容量。又，本發明之課題在於在埋設電容器基板之安裝方式中抑制基板之共振現象。本發明為了解決前述課題，採用以下之機構。即，本發明之多層印刷基板，包含有：多數電容結合層，係具有 1249980 η電體層與挾持該介電體層並對向之電源層及接地層者；第1通孔，係用以連接在包含於前述多數電容結合層之電源層之間者，及苐2通孔，係用以連接在包含於前述多數電容結合層之接地層之間者。 5 如前述，依據本發明，設有多數電容結合層，並連接包含於如述各電容結合層之電源層間，且連接包含於前述各電谷結合層之接地層間。藉此，增加前述電容結合層之靜電電容，可減少頻率於低頻率領域之阻抗。韵述多層印刷基板中，用以連接元件之電源端子與前过電源層之電源通孔係以形成於通過前述電容結合層之平面領域之大致中心部之中心軸附近為佳。又，本發明係多層印刷基板，且包含有：電容結合層，係具有介電體層與挾持該介電體層並對向之電源層及接地層’元件層’係用以搭載由前述電源層供電之元件；及通 15孔，係形成於通過前述電容結合層之平面領域之大致中心邛之中心軸附近，且連接前述元件之電源端子與前述電源層者。如刚述’本發明之多層印刷基板於通過前述電容結合層之平面領域之大致中心部之中心軸附近具有通孔，並連接前述元件之電源端子與前述電源層。該元件係以於多層印刷基板内具有高速之動作頻率之元件為佳。由前述之元件透過通孔對前述電源層供給高頻。然而，利用將前述通孔形成於所述中心軸附近，可減少與電容結合層之尺寸有關之共振。 1249980 前述第1通孔或第2通孔中最好至少有一者為多數個。如前述，利用第1通孔或第2通孔中至少有一者為多數個，可使隨著前述電容結合層之靜電電容增加之共振點轉移至高頻側。 5 其中前述多數電容結合層中，前述電源層與接地層最好以同一排列順序積層。其中前述多數電容結合層中，前述電源層與接地層亦可以相反之排列順序積層於第1電容結合層與第2電容結合層之間。即，本發明並沒有限定前述電源層與接地層之排 10 列順序。前述電源層及接地層係以於前述介電體層整個領域上形成電容結合層為佳。前述電源層及接地層亦可於前述介電體層之一部份領域形成電容結合層。 15 其中前述電源層及接地層之至少一者之平面形狀，係以5角形以上之概略正多角形為佳。前述電源層及接地層之至少一者之平面形狀亦可大致為圓形。其中前述電源層及接地層之至少一者之平面形狀中， 20 由該平面形狀之中心部至周邊部之最長距離對最短距離之比係以1至1.41為佳。又，本發明之設有多層印刷基板之電子機器，可為包含前述任一結構者。如前述，依據本發明，可改善電容結合層之特性，並 1249980 使共振點轉移至高頻領域。圖式簡單說明第1圖係本發明之第1實施形態之多層印刷基板之立體圖。 5 第2圖係本發明之第1實施形態之多層印刷基板之正視圖。第3圖係實施例1之多層印刷基板之解析模型之正視圖。第4圖係顯示搭載於實施例1之多層印刷基板之LSI1之 10 電源接腳、電源通孔7A、7B及接地通孔8之位置之平面圖。第5圖係第4圖所示之BC基板6之阻抗之解析結果。第6圖係使BC層6之數量改變時之阻抗之解析結果（1)。第7層係使BC層6之數量改變時之阻抗之解析結果(2)。第8圖係實施例2中之LSI1之電源接腳位置（電源通孔 15 7A)、電源通孔7B及接地通孔8之配置位置之圖。第9圖係實施例2中之BC層6之阻抗之頻率特性。第10圖係顯示實施例3中之LSI1之電源接腳位置（電源通孔7A)、電源通孔7B及接地通孔8之配置位置之圖。第11圖係實施例3中之BC層6之阻抗之頻率特性。 20 第12圖係第1實施形態之變形例中之多層印刷基板之立體圖。第13圖係第1實施形態之變形例中之多層印刷基板之正視圖。第14圖係第2實施形態之多層印刷基板之立體圖。 1249980 第15圖係第2實施形態之多層印刷基板之平面圖。第16圖係說明印刷基板之固有共振頻率之圖。弟17圖係顯示本發明之實施例4之概要之圖。第18圖係使實施例4之測定結果之重疊圖。 5 第19圖係電流之分布之解析結果（1)。第20圖係電流之分布之解析結果(2)。第21圖係電流之分布之解析結果(3)。第22圖係電流之分布之解析結果(4)。第23圖係電流之分布之解析結果。 10 第24圖係電流之分布之解析結果(6)。第25圖係顯示使電源通孔7(LSI1之電源接腳17)由中心位置朝構成BC層之矩形之1邊之方向移動時之bc層6之各狀態之圖。第26圖係對第25圖之各狀態解析放射電場強度之水平 15 波之結果。第27圖係對第25圖之各狀態解析放射電場強度之垂直波之結果。第28圖係顯示使電源通孔7(lSI1之電源接腳17)由中心位置朝構成BC層之矩形之頂點方向移動時之BC層6之各狀 20 態之圖。第29圖係對第28圖之各狀態解析放射電場強度之水平波之結果。第30圖係對第28圖之狀態解析放射電場強度之垂直波之結果。 1249980 第31圖係顯示具有一邊25mm之矩形形狀之6(^層6之多層印刷基板之圖。第32圖係對第31圖之多層印刷基板解析放射電場強度之水平波之結果（1)。 5 第33圖係對第31圖之多層印刷基板解析放射電場強度之垂直波之結果（1)。第34圖係對第31圖之多層印刷基板解析放射電場強度之水平波之結果(2)。第35圖係對第31圖之多層印刷基板解析放射電場強度 10 之垂直波之結果(2)。第3 6圖係本發明之第3實施形態之多層印刷基板之立體圖。第37圖係本發明之第3實施形態之多層印刷基板之平面圖。 15 第38圖係比較本實施形態之BC層16與第1實施形態或第2實施形態之BC層6之圖。第39圖係解析於由1邊50mm之矩形構成之BC層之中心軸附近配置電源通孔7時與於直徑5〇mm之圓形BC層16 之中心軸附近配置電源通孔7時之阻抗之結果。 20 第40圖係具有正多角形，例如正8角形、正16角形、及正32角形之平面形狀之BC層之圖。第41圖係具有正方形、正8角形、正16角形、及正32 角形等平面形狀之BC層中之電源層與接地層之間之阻抗之頻率特性。 11 1249980 第42圖係4角形之BC層中之共振點附近之電流密度之解析結果（1)。第43圖係4角形之BC層中之共振點附近之電流密度之解析結果(2)。 5 第44圖係顯示8角形之BC層中之高頻率電流之電流分布之圖。第45圖係顯示32角形之BC層中之高頻率電流之電流分布之圖。第46圖係顯示4角形、正8角形、正16角形及32角形之 10 BC層中之共振時之放射電場強度之解析結果之圖。第47圖係本發明之第4實施形態之電子機器100之結構圖。第48圖係顯示第1實施形態〜第3實施形態之變形例之 BC層之形狀之圖。 15 第49圖係顯示第2實施形態及第3實施形態之多層印刷之解析模型中之層結構之圖。第50圖係顯示第2實施形態及第3實施形態之多層印刷之解析模型中之放射電場強度之觀測點之圖。 I：實施方式3 20 較佳實施例之詳細說明以下，參照圖示，說明本發明之適當之實施形態。《第一實施形態》以下，根據第1圖至第13圖之圖示說明本發明之第1實施形態之多層印刷基板。 12 1249980 〈結構〉第1圖係該多層印刷基板之一例之立體圖。又’第2圖係由第1圖之箭號A方向看多層印刷基板之正視圖。如第1 圖或第2圖所示，該多層印刷基板含有LSI1等元件、含有連接如前述之元件之信號層之印刷基板2-1、2-2、2-3等、及構成於印刷基板2-1、2-2之間或印刷基板2-2、2-3之間之BC 層6 〇印刷基板2-1、2-2、2-3等係1片或多片印刷基板，且大多稱作多數層2-1、2-2、2-3等。一般而言，印刷基板2-1、 10 2-2、2-3等含有連接LSI1等元件之導電性之層（此係稱作信號層。）又，BC層6係由電源層3、薄膜介電體4及接地層5構成。電源層3係與多層印刷基板外部之電源連接，並對搭載於多層印刷基板之元件供電。該電源層3係由矩形板狀之金 15屬薄膜構成。該金屬薄膜亦稱作塗層。電源層3之金屬，一般係使用銅薄膜。然而，依照必要，亦可使用銘、銀、白金、及金專金屬。接地層5係與多層印刷基板外部之地連接，並使搭載於多層印刷基板之元件接地之層。接地層5亦與電源層3相 20同，係由銅等金屬薄膜構成。又，接地層亦是矩形板狀，且稱作塗層。薄膜介電體4係插入電源層3與接地層5之間之介電體之層。薄膜介電體4係使電源層3與接地層5所夾之部分之介電常數增加，來提昇作為電容器之機能。由如前述之電源 13 1249980 層3、薄膜介電體4、及接地層5構成之基板，眾所週知有土里設電容器基板（或BC基板）。本實施形態中，薄膜介電體4例如可使用聚醯亞骇：、 Fr-4(玻璃環氧樹脂）、及陶瓷等。 5 本實施形態之多層印刷基板，具有多數前述BC層6(第j 圖及第2圖係有2個BC層之例）。如弟2圖所示’包含於各BC層6之電源層3，係藉電源通孔7互相連接。又，電源通孔7貫通含有最上位之信號層之印刷基板2-1，並與LSI1之電源接腳連接。 ♦ 10 通孔，一般而言，係於印刷基板(金屬薄膜及其下部層之介電體)形成孔，並以金屬被覆前述孔之内壁來形成。通孔係用以連接例如印刷基板2-1與其他印刷基板之間、印刷基板2-1與電源層3之間、或印刷基板2-1與接地層5之間等。 LSI1係於印刷基板2-1上配置成其電源接腳與電源通孔7鄰 15 接。又，於沒有與通孔連接之印刷基板24、2-2-、2-3、電源層或接地層5中，在形成通孔之位置設有外徑較通孔大之孔(稱作間隙孔）。因此，藉組合通孔與間隙孔，可使包含於多層印刷基 20板之任意層與其他層連接(參照例如前述專利文獻2)。本實施形態中，電源通孔7之外徑(接觸印刷基板之孔之導體表面之直徑）為0_3毫米，且間隙孔之内徑約為〇·9毫米。又，如第2圖所示，包含於各Bc層之接地層5係藉接地通孔8相互連接，並使印刷基板孓丨、2_2、或2_3等及元件 1249980 (LSI 1等)接地。藉如前述之結構，本實施形態之多層印刷基板係藉電源通孔7連接多數電源層3群。又，該多層印刷基板藉接地通孔8連接多數接地層5群。 5 藉此，本多層印刷基板確保BC基板6中之充分之靜電電容。又，本多層印刷基板中，電源通孔7或接地通孔8不限單數。即，本多層印刷基板係藉設有多數電源通孔7或接地通孔8，改善BC基板6之頻率特性。〈實施例1〉 10 於第3圖及第4圖顯示本多層印刷基板之實施例丨之結構。本實施例係顯示使多層印刷基板模型化而算出之數值解析結果。第3圖與第2圖相同，係由正面（例如第丨圖所示之箭號A方向）看多層印刷基板之解析模型之正視圖。如第3圖所示般，該多層印刷基板含有絕緣物2A、電源 15層3-1、薄膜介電體4-1、接地層5-1、絕緣物2B、電源層3-2、薄膜介電體4-2、接地層5-2、及絕緣物2C。此外，本來之多層印刷基板係於絕緣物2A之上側或絕緣物2B之下侧形成信號層，然而本實施例為了使模型簡易化，不考慮信號層之影響。 20 絕緣物2A及2C係介電常數3.2、厚度50微米之介電體。又，絕緣體2B係介電常數3.2、厚度1〇〇微米之介電體。又，薄膜介電體4-1及4-2係介電常數3.2、厚度25微米之介電體。此外，第3圖係以Er之記號顯示介電常數。又，本實施例1係以電源通孔7Β連接電源層3-1與電源 1249980 層3之間。且’以接地通孔8連接接地層5-1與接地層5-2 之間。電源通孔7B係連接電源層3-1與電源層3-2之直徑 0.3mm、導電率5.977283xl07之銅之電線。又，接地通孔8 5係連接接地層5-1與接地層5-2之直徑〇·3ππη、導電率 5.977286父107之_|之電線。且，於沒有與該等通孔（電源通孔7Β、或接地通孔8)連接之層’於各通孔之周圍設有由1邊〇·98ιηπι之矩形構成之間隙孔。又，假設該等多層印刷基板之周圍是空氣。 10 且’於電源層3-1與接地層5_1間設定假想之波源（高頻電壓源），並求出流動電流。此時，將連接波源與電源層3-1 及接電層5-1之通孔稱作電源通孔7Α。該電源通孔7Α本來是連接LSI1之電源接腳與電源層3-1之通孔。然而，在此，為了簡易地求出電源層3-1與接地層5-1之阻抗，將波源設定於 15 電源層3-1與接地層5-1之間。其中，波源之高頻信號，係脈波上升時間及脈波下降時間總共500ps、週期100MHz、振幅3.3伏特之台形波形。本實施形態之解析，係注入各高頻信號作為該台形波形之傅里葉譜。 20 第4圖係顯示搭載於本多層印刷基板之LSI之電源接腳、電源通孔7A、7B及接地通孔8之位置之平面圖（由第3 圖之箭號B之方向看之圖）。然而，第4圖係顯示5種改變電源通孔7B、及接地通孔8之配置之情況(VIG1-1至VIG1-5)。於第4圖中，在VIG1-1至VIG1-5之任一種情況下，LSI1 1249980 之電源接腳都位於BC層6之中央部。如前述，本實施例！之多層印刷基板係在該電源接腳之正下方，且於電源層3_4與接地層5-1之間形成有電源通孔7A及波源（參照第3圖）。又，VIG1-1至VIG1-5所示之5個粗框矩形，都顯示BC 5 層6之存在領域，且都為1邊25毫米之矩形。又，第4圖中，以VIG1-1至VIG1_5所示之粗框矩形内部之網格(例如Ml、M2等）係顯示用以數值解析之要素領域。此外，於粗框矩形(VIGl-；^VIG1_5k^，網格再分割成 M2等三角形，係為了確保解析精度。 1〇且，V101-1係顯示於LSI1之電源接腳之左側位置設有一個電源通孔7B與一個接地通孔8之情況。其中，所謂左侧係正視第4圖之左側（以下，右侧、上側、及下側亦相同）。又，VIG1-2係顯示相對於νΐ(}1-1，於Lsn之電源接腳之右侧位置再追加一個電源通孔76與一個接地通孔8之情 15 況。又，VIG1-3係顯示相對於νκη-2，於LSn之電源接腳之上側位置再追加一個電源通孔7B與一個接地通孔8之情況。又，VIG1-4係顯示相對於VIG1-3，於LSI1之電源接腳之下側位置再追加一個電源通孔7B與一個接地通孔8之情況。又，VIG1-5係顯示相對於νι(}1-4，多追加各兩個電源通孔7Β與接地通孔8之情況。於第5圖係顯示第4圖所示之5個…犯卜丨至…以。）中 17 1249980 之BC基板6(電源層3與接地層5之間）之阻抗之解析結果。該解析係對第3圖及第4圖所示之解析模型，使用日本富士通股份有限公司製電磁波解析程式ACCUFIELD(註冊商標）之解析結果。ACCUFIELD(註冊商標），係結合區分正 5弦波動差法（亦稱作動差法）與平滑線理論之電磁波解析程式0 該數值解析，係於第3圖所示之電源層3-1、3-2、接地層5小5-2放置1邊25mm之矩形板（導電率5·977286χ107之導體板）。各矩形板係分解成第4圖所示之網格mi、m2等。 · 10 且，於苐3圖所示之波源之位置，設定高頻電源，並透過各電源通孔7A、7B及接地通孔8，求出流動於各層（各矩形板)之各網袼内之電流。此外，如前述，本實施例係藉電腦上之電磁解析程式算出。然而，令BC層為1層，並於電源層連接電源通孔， 15且於接地層連接接地通孔之結構，會得到電磁解析程式之解析結果與實測量值整合之結果。第5圖係顯示阻抗之解析結果。第5圖中，橫軸係頻率，縱軸係阻抗。又，於此，對於第4圖所示之VIG1-1至VIG1-5 之各解析模型之解析結果係以不同之曲線圖顯示。

2Q 如第5圖所示’VKH-i至VIG1_5之任一模型中都顯示了 * w子型之特性或v字型多數連接之特性。例如，之情況中，於頻率50MHz附近〜210HMZ之間，阻抗特性係由左端點S1出發，並下降至右下之位置P1。接著，於頻率210MHz附近〜350HMZ之間，阻抗特性係 18 1249980 升上方之位置P2。且，於頻率35〇MHz附近〜6簡Mz 附近之間’阻抗特性係下降至下方之位置p3。1，於頻率 650MHz附近〜85〇脑附近之間，阻抗特㈣下降㈣。该阻抗特性中，P1、p2、及朽等頂點係顯示共振點。 -般來說，安裝於基板之元件，最好避免使用具有共振頻率附近之動作解(例如時鐘數)之元件，以免成為錯誤動作等之主要原因。

例如’如第5圖所示’含有具有阻抗特性之BC層6之多層印刷基板，係使^〜Ρ1間、p2~p3間、及p4〜p5間之時 1〇鐘數之元件。因為該等間係阻抗隨著頻率增加而降低之電容性之領域，特性類似。又，亦可使用例如P1〜P2間、P3〜P4間之時鐘數之元件。因為該等間係阻抗隨著頻率增加而增加之電感性之領域，特性類似。然而，不能使用具有P卜P2、P3、P4、P5、 I5 P6等頂點’(特別是p2、p4n細之領域)之頻率之

凡件。因為於該領域中，與阻抗之頻率之依賴性陡峭。又’如第5圖所示般，可知道隨著由VIG1-1至VIG1-5，共振點越朝高頻（高頻率之方向）轉移。例如，於VIG1-5中，最初之共振點係Q1，該共振點Q1係對應VIG1-1中之共振點 20 P1。又，於VIG1-5中，第2個共振點係Q2，該共振點(^2係對應VIG1-1中之共振點p2。因此，於最初之共振點Q1之前確保了400MHz之頻帶。又，由共振點Qi到下一共振點q2 之岫之領域’亦確保了超過400MHz之頻帶（約410MHz附近 19 1249980 〜820MHz附近）。於第6圖及第7圖係顯示BC層6之數量改變時之參考特性。該尊參考特性係用以確認相對於BC層之層數之變化之特性。因此，解析條件與共振頻率都與第5圖之情況不同。 5 第6圖係以1層及2層之文字列顯示之2個阻抗特性。所謂2層係本實施例丨之結構（第3圖）之阻抗特性之解析結果。另外，所謂1層係對本實施例1之結構，將BC層取下1 層時之阻抗特性。此時，沒有連接電源層3-1與3-2之電源通孔7B及連接接地層孓丨與孓？之接地通孔8。 10 如第6圖所示，1層時，最初之共振點R1於約2〇〇MHz 出現，第2個共振點R2於約1500MHz出現。另外，2層時，最初之共振點P1於約150MHz出現，第2個共振點P2於約 700MHz出現。由第6圖可知道，與BC層為1層時相比較，2層時在低 15 頻側（第6圖中約50MHz〜150MHz附近)之間，電容性之阻抗特性降低。此係顯示以電源通孔7B連接2個電源層3群，且以接地通孔8連接2個接地層5群，藉此增加了 BC層6之作為電容器之電容。此外，於第6圖中，與BC層為1層時相比較，於2層時， 2〇在超過2〇〇HMz(1層時之共振點R1附近）之電感性之頻帶，似乎看到阻抗特性增加。此係因為藉1層時之共振點R1之存在’於外觀上，1層時之阻抗降低。因此，由共振點R1至非常高頻侧之領域中，2層時之電感性之阻抗係與1層時大致一致0 20 1249980 另外，如第6圖所示，2層時較1層時至共振點之頻帶更狹窄。例如，2層時之共振點P1係存在於較丨層之共振點R1 更低頻側。第7圖顯示1層、2層、及4層之比較結果作為參考。所谓4層係BC層6為4層時之解析結果。然而，第7圖與第6圖時之解析結果中因解析條件不同，共振頻率會與第6圖時不同。因此，於第6圖與第7圖之間，無法進行絕對之頻率之比較。如第7圖所示，4層時，最初之共振點丁！於約6〇mhz出鲁 10現，第2共振點T2於約120HMz出現。又，2層時，最初之共振點P1於約110MHz出現，第2共振點P2於約200HMZ出現。又’ 1層時，最初之共振點R1於約190MHz出現。且，第7圖時亦與第6圖時相同，至最初之共振點(T1、 PI、R1)之電容性之領域之阻抗，隨著層數越多會越低。此 15係顯示藉BC層6之並聯連接，增加了作為電容器之電容。又，至共振點之頻帶寬度（例如至最初之共振點T1、 P1、及R1之頻帶)係層數越多越狹窄。此係因為並聯連接Bc ® 層6，因而產生新共振模式。如前述，依據本實施例之結構，可以電源通孔76連接 - 20多數之電源層3群，並以接地通孔8連接多數接地層5群，藉 . 此使BC層6作為電容器之電容增加。此時，至共振點之頻帶，係隨著層數越多越狹窄。然而，如第5圖所示，藉使電源通孔％及接地通孔8之數量增加，可使各共振點轉移至高頻側。即，依據本實施例之多 21 1249980 層印刷基板，可藉連接多數BC層6使低頻側阻抗降低。且，藉使通孔之數量增加，可使共振點轉移至高頻，並謀求頻帶寬廣化。〈實施例2〉 5 以第8圖及第9圖顯示實施例2。前述實施例1係設有相同數量之電源通孔7B與接地通孔8。接著，使其數量由1組 (VIG1-1)增加至5組(VIG1-5)來算出BC層6之阻抗特性。本實施例2係使電源通孔7B與阻抗通孔8之數量為1 : 2，並算出使這樣之組合由1組增加至4組時，BC層6之阻抗特性。 10 其他結構，係與實施例1相同。第8圖係顯示本實施例中之L s〗丨之電源接腳位置（電源通孔7A)、電源通孔7B及接地通孔8之配置位置。如第8圖所示，將於VIG2-1至VIG2-4中，在電源通孔7B之兩側設有一對接地通孔8者都視為1組。 15 且，V102·1中，於LSI1之電源接腳之左側設有工組前述組。又，於VIG2-2中，相對於¥1(}2-1在1^11之電源接腳右侧再追加1組前述組。又，於VIG2-3中，相對於VIG2_2在 LSI1之電源接腳上侧再追加1組前述組。又，於中，相對於VIG2-3在LSI1之電源接腳下側再追加1組前述組。

20 第9圖係顯示BC層6之阻抗之頻率特性。第9圖中，BC 層6之阻抗亦顯示出與第5圖相同之特性。即，如至 VIG2-4所示，可知道隨著電源通孔7B與接地通孔8之組數增加，共振點轉移至高頻，且達成高頻帶化。〈實施例3〉 22 1249980 以第10圖及第11圖顯示實施例3。前述實施例1係設有相同數量之電源通孔7B與接地通孔8。接著，使其數量由i 組(VIG1-1)增加至5組(VIG1-5)來算出BC層6之阻抗特性。又，前述實施例2係使電源通孔7B與阻抗通孔8之數量為1 : 5 2，並進行同樣之解析。本實施例3係使電源通孔7B與接地通孔8之數量之比為 1 · 3，並算出使這樣之組合由丨組增加至4組時，BC層6之阻抗之特性。其他結構係與實施例丨或實施例2相同。第10圖係顯示本實施例中之LSI1之電源接腳位置（電 10源通孔7A)、電源通孔7B及接地通孔8之配置位置。如第1〇圖所示，將於VIG3-1至VIG3-4中，在電源通孔7B之3側設有接地通孔8者都視為丨組。此時，將於電源通孔76之左右及下側设有接地通孔8者稱作類型1。又，將於電源通孔7B 之左右及上側設有接地通孔8者稱作類型2。 15 且，V103·1中，於LSI1之電源接腳之左側設有類型工之組。又，於VIG3-2中，對VIG3-1在LSI1之電源接腳右側再追加類型2之組。又，於νκ}3-3中，對VIG3-2在LSI1之電源接腳上側追加類型2之組。又，於VIG3_4中，對VIG3_3 在LSI 1之電源接腳下側追加類型1之組。 W 第11圖係顯示BC層6之阻抗之頻率特性。第u圖中， BC層6之阻抗亦顯示出與第5圖或第9圖相同之特性。即，如VIG3-1至VIG3-4所示，可知道隨著電源通孔冗與接地通孔8之組數增加，可謀求高頻帶化。〈變形例〉 23 1249980 前述第1實施形態中，如第1圖或第2圖所示般，藉電源層3、薄膜介電體層4及接地層5構成BC層6。以該順序(例如於第2圖中，由印刷基板（多數層）2-1看時，電源層3、薄膜介電體層4、接地層5之順序)構成多層印刷基板。 5 然而，本發明之實施並不限定於這樣之結構。例如， BC層6中，亦可任意替換電源層3與接地層5之位置關係。第12圖及第13圖係顯示如前述之多層印刷基板之例。第12圖係本第1實施形態之變形例之多層印刷基板之立體圖，且第13圖係由第12圖之箭號C方向看多層印刷基板 10 之正視圖。該例中，多層印刷基板内含有2個BC基板6A及6BcBC 基板6A由印刷基板（多數層）2-1看時，係以電源層3、薄膜介電體層4、接地層5之順序具有該等層。又，BC層6B由印刷基板（多數層）2-1看時，係以接地層5、薄膜介電體層4、電 15 源層3之順序具有該等層。且，該等多數BC層6A與6B之間，藉電源通孔7B連接電源層3群，並藉接地通孔8連接接地層8 群。如前述般，即使構成BC層6A與6B，其解析結果亦與第 5-7、9、11圖所示者相同。又’多層印刷基板内含有超過2層之BC層6時，亦不對 2〇其BC層6内之電源層3與接地層5之順序作限制。即，即使任意組合第12圖所示之BC層6A與6B，亦不會與如前述第i 實施形態般多數組合BC層6A或6B任一者時有顯著之阻抗特性之差異。又，前述第1實施形態中，BC層6與其他層，例如印刷 24 1249980 基板2-卜2_2等係大致由同—形狀構成。然而，本發明之實知並不限定於如此之形狀。〜第48圖係由上側(例如第3圖之箭細方向）看本實施形 5 灸七例之夕層印刷基板之圖。如第48圖所示，BC層6 5之大小亦可構成為較其他印刷基板狹窄。即，亦可使電源層3之金屬1$覆部分3A形成於構成電源層3之基板之一部份，且使接地層5之金屬鍍覆部分5八形成於構成接地層5之基板之一部份。此係僅使特定之Lsn之附近作為6(^層6之凊况如如述，即使係以多層印刷基板之一部份作為bc層 10 6時，本發明亦可實施。即，亦可以電源通孔7B連接包含於如前述之多層印刷基板之多數電源層3群。又，亦可以接地通孔8連接包含於如前述之多層印刷基板之多數接地層5群。《第2實施形態》 15 以下，根據第14圖至第35圖之圖示說明本發明之第2 實施形態之多層印刷基板。前述第1實施形態，係顯示以電源通孔7(7B)連接包含於多數BC層6之電源層3之間，且以接地通孔8連接包含於多數BC層6之接地層5之間之多層印刷基板之阻抗特性。 2〇本實施例係顯示將供給元件電源之電源通孔設置於 BC層6之中心軸附近，來改善阻抗特性之多層印刷基板之例。其他結構及作用係與第1實施形態相同。因此，對同一構成要素附上同一標號並省略其說明。〈構成〉 1249980 第14圖及第15圖係顯示本發明之第2實施形態之多層印刷基板之概要。第14圖係該多層印刷基板之立體圖，第 15圖係由第14圖之箭號d方向看該多層印刷基板之平面圖。如第14圖所示，本多層印刷基板係於具有印刷基板（包 5 含信號層之多數層）2-1、2-2或2-3等及BC層之多層印刷基板中，對搭載LSI1之位置下工夫者。其中，LSI1係以用以輸入或輸出本多層印刷基板中最高速驅動之信號之元件為佳。又’如第14圖所示，本多層印刷基板中信號層之層數 10 並沒有特別限定。即，信號層可為1層，且亦可為多層。又，第14圖中，多層印刷基板含有2層BC層。然而，本發明之實施中，BC層6亦可為單數。又，亦可如第1實施形態般，設有2層以上之BC層，並以電源通孔連接各BC層内之電源層3與電源層3，且以接地通孔連接接地層5與接地 15 層5。本實施形態之多層印刷基板之特徵，係如第15圖所示，將LSI1之電源接腳π配置於多層印刷基板内之Bc層6 之大致中央。藉如此之配置，可於通過BC層6之大致中央之中心軸附近形成連接電源接腳17之電源通孔。又，第15 20 圖之例，係鄰接電源接腳17配置有接地接腳18。此外，第14圖所示之多層印刷基板，各印刷基板（多數層2-1、2-2、2-3及BC層6)，於由第14圖之箭號D方向看之平面圖中，大致具有同一尺寸（1邊之矩形）。〈基板之固有共振頻率〉 26 1249980 第16圖係說明印刷基板之固有共振頻率之圖。第16圖係顯示矩形板狀之銅相對於高頻率信號之固有共振頻率。其中，銅之形狀係以尺寸a(公尺)xb(公尺)之矩形板9表示。又，假设銅之矩形板9之周圍有介電常數£r之比電容量之 5介電體。此時，透過經驗判斷得知固有共振頻率可記述為如式1所示。式1中Co係真空中之光速。又，於式丄中，缝讀⑺以上之整數(至少有1者係1以上），並藉共振模式決定。例如，比電容量ε r=3.12、a=〇.〇5(公尺）、b = 〇.〇5(公 10尺）中之第1共振頻率(m=l、n = 0時），算出為fc=169GHz。本實施形悲係顯不藉將LSI1之電源接腳17及電源通孔 7配置於BC層6之中心附近，可抑制前述共振。假想前述共振係於1/2波長之高頻信號於例如長度&大致-致時產生(m=l時）。又，假想前述共振係於1/2波長之 15高頻信號於例如長度13大致一致時產生(n=l時）。然而，實際之印刷基板亦有無法以第16圖之式丨所示之經驗公式指定之共振模式。本多層印刷基板係於BC層6之中心位置（形成電源層3 及接地層5之銅之薄板之中心軸上（與銅之薄板垂直之方向 20之軸上))配置LSI1之電源接腳Π及電源通孔。藉該配置，由 BC層6之信號產生位置（連接電源接腳17之電源通孔於bc 層6上之位置）至BC層之端部（形成電源層3之銅之矩形薄板之邊）之距離縮短。因此，由信號產生位置至6(：層6之端部之距離沒有與該高頻之1/2波長一致。藉此，抑制BC層6P中 27 1249980 之固有共振。此外，實際之設計中，冑時亦不將Lsn之電源接腳Η 及連接其之電源通孔設置於]6(^層6之精確之中心軸附近。此時，固有共振抑制之程度會因偏離精確之中心位置之程 5度改變。如以下之實施例所示，隨著電源通孔靠近8(：層6 之端部，共振之放射電場強度增加。然而，由6(：層6之中心至銅之矩形薄板端部之距離之20%以内之位置中，相較於最差情況，得到更削減l〇dB左右之放射電場強度之效果。〈實施例4 :阻抗之測量結果〉 10 第17圖及第18圖係顯示本發明之實施例4。該多層印刷基板係各層之平面尺寸為50mmx50mm之正方形。該多層印刷基板係於内部具有1層BC層。BC層係由電源層、薄膜介電體及接地層構成。薄膜介電體層之厚度係與第丨實施形態相同，係25微米。又，於BC層之上下各層分別具有厚度4〇 15 微米之絕緣體。於第17圖中，印刷基板2-1(或BC層6)係顯示於第14圖中由箭號D方向看多層印刷基板之形狀。又，TH3係顯示通過BC層6之中心位置附近之貫通孔。將對應該貫通孔之與紙面垂直之軸稱作BC層6之中心軸。 20 又，ΤΗ1同樣地係顯示通過B C層6之矩形頂點附近之貫通孔。又，ΤΗ2同樣地係顯示通過構成BC層6之矩形之1邊之中心附近之貫通孔。如前述第1實施形態所說明般，於貫通孔形成通孔。該等電源通孔與電源層3連接。本實施形雜之電源通孔之外徑與第1實施形態同為〇.3mm。 1249980 如第17圖所示，本實施形態係於TH1〜th3之位置配置 LSI1之電源接腳，並與各位置之通孔連接來構成3種多層印刷基板。且’對各多層印刷基板，實際測量電源層6與接地層7之間之阻抗。測量係將構成BC層6之電源層3與接地層5之間視作黑箱，並使用網絡分析器求出s(散射(Scattering))參數。接著，由S參數之值求出電源層與接地層之間之阻抗。此外，將以矩陣表示S參數者稱作S矩陣。又，由s參數求出黑箱之阻抗之順序係眾所週知的。馨該阻抗係如G1〜G3之圖表所示之橫軸所示，使頻率由 0Hz附近改變至10GHz附近並作測量。於G1〜G3之圖表中，波峰與波谷之頂點（例如Gi中之1〇〇、101)係顯示各個共振如第17圖之G3所示，可知道存在於G1中之頂點 15 100〜103會因將LSI1之電源接腳17放置於TH3而消滅。此係因為由TH3之位置至Bc層6(電源層3之銅之薄板）之外周之距離較高頻之1/2波長更短。即，由形成於TH3之位置之通孔注入高頻至BC層6，會抑制其共振。又，可知道存在於G1中之頂點102〜103，會於G2之測 20量結果中消滅。此係因為由TH2之位置至BC層6(電源層3之銅之薄板)之兩側之邊（邊5〇及51)之距離較共振頻率之高頻之1/2波長更短。另外，存在於gi中之頂點100〜101於G2之測量結果中不會消滅(作為頂點100八及101八存在）。此係因為由TH2之位置至BC層6(電源層3之銅之薄板)之對邊（邊52) 29 1249980 之距離接近該共振頻率之高頻之1/2波長。第18圖係重疊第17圖之G1〜G3之測量結果者。如第18 圖所示，與測x結果〇1中之頂點1〇〇相比，測量結果〇2中之頂點100A之共振特性較弱。此外，該等頂點之頻率係與 5依照式1計异之結果大致一致，且於約1690MHz附近。又， G3之測量結果中，如以標號1〇犯所示般，169GHz附近之頂點消失。〈電流分布之解析結果〉第19圖至第24圖係顯示κΤΗ1至1113放置LSn之電源 10接腳17時共振頻率附近之高頻電流之分布之解析結果。該解析係假設高頻信號已由電源接腳17漏出，並已由 TH1〜TH3之位置供給高頻電壓時之電流之分布。第49圖係顯示本實施形態之多層印刷基板之解析模型。如第49圖所示，該解析模型含有薄膜介電體2A、電源 15層3、薄膜介電體2B、接地層5及薄膜介電體2C。薄膜介電體2A、2B及2C之厚度分別為4〇微米、25微米及40微米。又，薄膜介電體2A、2B及2C都為比電容量Er=3.12。且，本模型係於電源層3與接地層5之間設定波源（高頻電源），並以通孔連接該波源與電源層3及接地層5。該波源 20 原本應該設定於連接搭載於多層印刷基板之LSI之電源接腳與電源層之電源通孔，但此處係與第1實施形態同樣地將波源設定於前述位置，並使模型簡易化。此外，為了使簡易化之模塑與實測值一致，於電源通孔設定寄生電感。又，高頻電源係與第1實施形態同為脈波上升時間及脈 30 1249980 波下降時間總共500ps、週期100MHz、振幅3.3伏特之台形波形。該解析亦與第1實施形態相同，係根據區分正弦波動差法之電磁波解析程式進行。以下，由第19圖至第21圖係頻 5率160〇MHz之電流分布，且相當於第18圖所示之頂點1〇〇附近。第19圖係將電源接腳π放置於第Π圖之TH1時之箭號 E方向之電流分布之解析結果。該解析係藉將波源設定於 0 TH1之正下方且在電源層3及接地層5之間來進行（參照第49 10圖）。如第19圖所示，箭號E方向之電流係對BC層6之邊51 形成山形之分布。山形之頂點係約〇·1Α/ιη之電流密度。第20圖係將電源接腳17(電源通孔7)放置於第π圖之 ΤΗ2時之箭號Ε方向之電流分布之解析結果。該解析係藉將波源設定於ΤΗ2之正下方且在電源層3及接地層5之間來進 15行（參照第49圖）。如第20圖所示，此時箭號Ε方向之電流亦對BC層6之邊51形成山形之分布。山形之頂點係約015A/m φ 之電流密度。第21圖係電源接腳17(電源通孔7)放置於第17圖之ΤΗ3 - 時之箭號Ε方向之電流分布之解析結果。該解析係藉將波源 . 20設定於ΤΗ3之正下方且在電源層3及接地層5之間來進行（參照第49圖）。如第21圖所示，此時箭號ε方向之電流係局部地存在於LSI1之電源接腳π之位置附近。又，侷限於電源接腳17之位置附近之位置中之電流之頂點係約0.75Α/Π1左右0 31 1249980 以下，第22圖至第24圖係顯示頻率2330MHz之電流分布，且係相當於第18圖所示之頂點ιοί附近。第22圖係將電源接腳17放置於第17圖之TH1時之箭號F方向之電流分布之解析結果。如第22圖所示，箭號F方向之電流，係形成具 5有鞍部之山形。與第19圖之情況相比，形成如前述之鞍部，可以解釋成係因為共振模式不同。第22圖中，山形之頂點為約0.3A/m之電流密度。第23圖係將電源接腳17放置於第17圖之TH2時之箭號 F方向之電流分布之解析結果。如第23圖所示，於該情況 10下’箭號1^方向之電流局部地存在於LSI1之電源接腳17之位置附近。又，侷限於電源接腳17之位置附近之位置中之電流之頂點約〇·75Α/πι左右。此係因為由供電點至箭號F方向之邊50或51之距離係共振頻率（2.33GHz)之高頻中之半波長之整數倍。 15 第24圖係將電源接腳17放置於第17圖之TH3時之箭號 F方向之電流分布之解析結果。第24圖之解析結果係與第21 圖時大致相同。〈放射電場強度之解析結果〉第25圖至第35圖，係顯示來自本多層印刷基板之電磁 2〇波之放射電場強度之解析結果。該解析係於第50圖所示之各位置解析由第49圖所示之多層印刷基板之模型放射之電磁波，且亦求出電場強度之最大值。求出電場強度之最大值’係為了求出在藉多層印刷基板構成之放射圖案之指向性最大之位置之電場強度。 32 1249980 該解析於第49圖之多層印刷基板之模型中已得到電流分布時’利用對各電流分布解馬克思威爾方程式就可算出。此係例如將在如第25圖所示之網格上求出之各電流之放射電场強度視作重疊者。 5 第50圖係顯示放射電場強度之觀測點。如第50圖所示，使用圓柱座標系，並於圓柱之中心放置多層印刷基板。此時’使圓柱之中心軸(z軸)與通過多層印刷基板之中心之法線一致。接著，設定朝圓周方向72分割由中心轴算起半徑1.5m之圓柱面之與z軸平行之分割線。 10 又’於圓柱面朝Z方向設定將3m之範圍6等份之圓周方向之分割線。圓周方向之分割線之位置係i.5m、〇.9m、 0.3m、一〇.3m、一〇.9m及— ι·5ιη。此時，以多層印屌，j基板之Z方向之中心位置（第49圖所示之Z0之位置）作為圓柱座標之Z = 0。且’以與前述z軸平行之分割線與圓周方向之分 15割線之交點作為觀測點。實際測量電場強度時，可於該等觀測點設定用以測量垂直波與水平波之天線。第25圖係顯示BC層6之中心位置與連接LSI1之電源接腳17之電源通孔7之位置（波源投影於8(：層6之位置）之關係之圖。然而，於第25圖中，係對應電源通孔7之位置，以bc 20 層6A至6G之標號辨別BC層6。 BC層6A之圖係電源通孔7位於BC層之中心11〇之情況。此外，於任一種情況(6A至6G)下，BC層之平面之尺寸都假設為1邊5〇mm之正方形。 BC層6B之圖’係電源通孔7位於自BC層之中心11〇偏離 33 1249980 3_85mm之位置之情況。此時，偏離電源通孔7之中心110之程度，於以令矩形之4邊之位置為100%之相對量記述時，係3.85/25= 15.4%。此外，第25圖中，偏離之方甸係由BC 層之中心朝向矩形領域之1邊之中心之方向。 5 BC層6C之圖，係電源通孔7位於由BC層之中心偏離 7.7mm之位置之情況。此時，偏離電源通孔7之中心110之程度，於以令矩形之4邊之位置為1〇〇%之相對量記述時，係 7.7/25 = 30.8%。 BC層6D之圖，係電源通孑匕7位於由BC層之中心U〇偏 10 離11.6mm之位置之情況。此時，偏離電源通孔7之中心110 之程度，於以令矩形之4邊之位置為loo%之相對量記述時，係11.6/25 = 46.4%。 BC層6E之圖，係電源通孔7位於由BC層之中心11〇偏離 15.4mm之位置之情況。此時，偏離電源通孔7之中心u〇之 15程度，於以令矩形之4邊之位置為100%之相對量記述時，係 15.4/25 = 61.6%。 BC層6F之圖，係電源通孔7位於由BC層之中心110偏離 19.3mm之位置之情況。此時，偏離電源通孔7之中心110之程度，於以令矩形之4邊之位置為1〇〇%之相對量記述時， 20 係 19.3/25 = 77.2% 〇 BC層6G之圖’係電源通孔7位於由bc層之中心110偏離23.1mm之位置之情況。此時，偏離電源通孔7之中心110 之程度，於以令矩形之4邊之位置為100%之相對量記述時，係23.1/25 = 92.4%。 34 1249980 如前述，於第26及27圖顯示改變電源通孔（第19圖所示之波源）之位置時之放射電場強度之解析結果。第26圖係將對應BC層6中之中心位置110與電源通孔7 之位置關係之放射電場強度（水平波成分）對應頻率來繪製 5者。然而，第26圖中，中心位置11〇與LSI1之電源通孔7之位置關係，係以相對於BC層全體之大小之比率記述。此時，電源通孔7於BC層6(電源層及接地層之導體）之形成為矩形之邊上時係100%。又，第26圖之縱軸係各位置關係之高頻信號供電至電源通孔（第49圖所示之波源）時之水平波之放射電場強度，單位為dBgV/m。此外，設定成波源之高頻電源係與前述同為脈波上升時間及下降時間共為5⑻ps，且週期、振幅3.3伏特之台形波形。如第26圖所示，於任一位置關係中，於頻率工獅 15附近放射電场強度都最大，且可與已述之測量結果（第17圖及第I8圖）或解析結果（第19圖〜第％圖）整合。又水平波於電源通孔7(LSn之電源接腳i乃位於BC層之中心110時非常弱。男卜。ik著電源通孔7仏811之冑源接腳17)朝周邊部轉如務’放射電％強度增加。然而，遠離2⑽W内時與由中心位裏110朝周邊遠離90%以上時相比，更抑制了約1〇dB以上之電場強度。第27圖係以與第26圖同樣之條件解析垂直波成分者。由第2圖可知道即使於垂直波中，於頻率1謂hMz附近放 35 1249980 射電場強度亦最大。又，垂直波於電源通孔7(LSI1之電源接腳17)位於BC層之中心110時，亦較水平波大。於垂直波時，隨著LSI1之電源接腳17之投影位置ΠΑ 5朝周邊部轉移，放射電場強度亦越增加。然而，遠離20% 以内時仍較由中心位置110朝周邊遠離9〇%以上時更抑制了約10dB以上之電場強度。第28圖係顯示電源通孔7(LSI丨之電源接腳j7)由中心位置移動至構成BC層之矩形之頂點方向時之6〇層6之各狀態 10 (由 6H至 6L)。第29圖係解析如第28圖般改變位置關係時之放射電場強度之水平波之結果。如第28圖所示，已轉移至頂點方向時，水平波亦顯示與第26圖相同之結果。此外，第29圖中， 10 0 %之位置係構成第2 8圖所示之B c層之矩形之頂點位置 15 (4邊之端部）之位置。第30圖係解析如第28圖般改變位置關係時之放射電場強度之垂直波之結果。於如第28圖般已轉移至頂點方向時垂直波亦顯示與第27圖相同之結果。第31〜35圖係於具有1邊25mm之矩形形狀之BC層6之 20夕層基板中解析與第25〜3〇圖相同之解析之結果。第31圖係顯不連接LSI1之電源接腳17之電源通孔7之位置（波源係設疋於電源層與接地層之間）。第32圖係由BC層之中心ιι〇朝矩形之1邊之中央移動電源通孔7時之水平波之解析結果。又，第33圖係此時之垂直波之解析結果。 36 1249980 第34圖係由BC層之中心i 10朝矩形之頂點方向移動電源通孔7(及其正下方之波源）時之水平波之解析結果。又，第35圖係此時之垂直波之解析結果。依據第16圖之式1，25mm矩形之固有共振頻率係50mm 5矩形時之2倍，係3.38GHz。如第32〜35圖所示，於該固有共振頻率附近，電場強度都最大。又，於任一情況下，隨著電源通孔7朝周邊部轉移，放射電場強度都增加。然而，遠離20%以内時仍較由中心位置ι1〇朝周邊部遠離9〇%以上時，更抑制了約10dB以上之電場強度。 10 如前述’多層印刷基板可配置成使信號層上之LSI1(係以具有最高動作頻率之元件為佳）之電源接腳17投影於其 BC層6上之投影位置位於BC；層6之中央附近，藉此降低固有共振。例如’藉電源通孔7朝與各基板垂直之方向連接信號層上之LSI1之電源接腳17時，亦可將電源通孔7設置於bc 15 層之中心附近。令基板全體之大小（構成BC層之矩形之端部位置）為 100%時，只要是於距離中心位置2〇%以内之位置，都會較於BC層6之基板端部設置電源通孔時，更減少1〇dB以上之電場強度。 20 〈變形例〉於前述第1實施形態及第2實施形態中，BC層係由與其他層，例如信號層2-1大致相同之形狀構成。然而，本發明之只施並不限定於如前述之形狀。例如’如第48圖所示般，亦可將BC層6之大小構成為 37 1249980 較其他印刷基板狹窄。第48圖係由上側(例如，第14圖之箭號D方向）看本實施形態之變形例之多層印刷基板之圖。即，亦可使電源層3之金屬鍍覆部分3A形成於構成電源層3之基板之一部份，且使接地層5之金屬鍍覆部分5A形成 5 於構成接地層5之基板之一部份。此係於多層基印刷基板中僅將特定之LSI1附近視作BC層6之情況。如前述，即使以多層印刷基板之一部份構成BC層6時，本發明亦可實施。即，對於如前述之部分之BC層6，可於BC層6之中心附近配置LSI1之電源通孔7。 10 《第3實施形態》以下，根據第36至47圖說明本發明之第3實施形態之多層印刷基板。〈結構〉第36圖係本發明之第3實施形態之多層印刷基板之立 15 體圖。如第36圖所示，本實施形態之多層印刷基板與第1實施形態（第1圖等）或第2實施形態（第14圖）所示者相比，BC層6 係圓形（將其稱作圓形BC層16)。即，構成電源層13及接地層15之各個金屬薄膜(銅薄膜)係圓形。 20 另外，本實施形態之多層印刷基板之其他構成要素，係與第1實施形態或第2實施形態相同。因此，對同一構成要素附上同一標號並省略說明。此外，於第36圖中，薄膜介電體4係與第1實施形態（第 1圖等）或第2實施形態（第12圖）所示者為相同之形狀。然 38 1249980 而’亦可將薄電體4形成為與電源扣及接地i5同樣之形狀來替代。圖所示，本實施形態之多層印刷基板中，LSn之電源接腳 5 17之位置係配置於通過此層叫電源層似接地層⑸之中心軸之位置。例如，可於電源接腳17之位置形成與基板面垂直之電源通孔，且使該電源通孔通過BC層饧之中心軸。又，第W 圖中LSI1之接地接腳18係位於電源接腳17附近。 1〇利用形成如前述之結構，於BC層16中，可使由電源通孔至BC層16之周邊部（電源層13之銅薄膜之周邊部及接地層15之銅薄膜之周邊部）之距離為等距。第38圖係比較該BC 層16與第1實施形態或第2實施形態之6(：：層6之圖。前述第2實施形態中，BC層係由1邊50mm(或25mm)之 15矩形構成。另外，本實施形態由於形成圓形BC層16，因而使用直徑50mm之銅薄膜作為電源層13及接地層15。第39圖係顯示於由第2實施形態所使用之1邊5〇111111之矩形構成之BC層之中心軸附近配置有電源通孔時，與於直徑50mm之圓形BC層16之中心軸附近配置有電源通孔時之 2〇阻抗之解析結果。該解析之順序及解析條件，係與第2實施形態相同。即，將波源設定於電源層與接地層之間。圖表12 0係於由第2實施形態所使用之1邊5 〇 mm之矩形構成之BC層之中心軸附近配置有電源通孔（及其正下方之波源）時之電源層3及接地層5之間之阻抗之頻率特性。如之 39 1249980 前之第2實施形態所述般，利用於如前述之矩形之队層仏中心附近配置(LSI1之電源接腳17位於信號層上且Bc層6之中心軸附近）電源通孔，可抑制固有共振頻率，且減少3固有共振時之頂點之阻抗值。 5 ^，採用本實施形態之圓形队層16,且於其中心軸附近配置有電源通孔時，如圖表121所示般，會較矩形時更可抑制固有共振模式。例如，第39圖之圖表121中，僅存有 4000MHz附近及7100MHz附近之2個共振。前述情況可以想到是因為由圓形Bc層16之中心看去 10至圓形BC層16周邊之距離大致都相等，因而可削減共振模式之組合之緣故。〈變形例〉前述第3實施形態係顯示藉由採用圓形2〇層16，並於該圓形BC層16之中心軸附近配置電源通孔，可抑制共振模 15式。即，藉由使具有最高速之動作頻率之1C之電源接腳17，位於通過圓形BC層16之中心之轴附近，削減bC層之固有共振模式。然而，本發明之實施並不限定於前述結構。例如，如第40圖所示般，可使BC層為正方形以外之正多角形，例如 20 正8角形、正16角形、或者正32角形等平面形狀。第41圖係繪製具有正方形、正16角形、及正32角形等平面形狀之BC層中之電源層與接地層之間之阻抗之頻率特性之圖表。於第41圖中，所謂4角形係指Bc層為一邊5〇mm之矩带 40 1249980 h况又’所謂8角形、16角形或32角形，係指BC層為個正夕角形之情況。此時，正8角形、正16角形、及正32 角形中，對角線係設定為50mm。 5 如第41圖所示，可知道隨著由4角形至正8角形、正16 角开乂或正32角形（第41圖係分別顯示8角形、16角形及32 角形）’越可抑制低頻之共振，且共振位置越存在於高頻，]此外，於第41圖中，正16角形之共振位置較正32角形更位於高頻側，可以想成是伴隨模擬之解析上之誤差。第42至43圖係顯示4角形之BC層中之共振點附近之電〇机岔度之解析結果。又，第44至45圖係顯示正8角形及正32 角形之BC層中共振時之電流密度之解析結果。前述都係供給與第2實施形態相同之高頻電壓，並求出電流密度分布之結果。第42圖係顯示4角形之BC層中，3.29GHz之高頻電流之 15 電流分布。此係第41圖之4角形之低頻侧（第41圖中靠左)之共振點附近之電流分布。又，第43圖係顯示4角形之BC層中4.65GHz之高頻電流之電流分布，係第41圖之4角形之高頻側（第41圖中靠右)之共振點附近之電流分布。第44圖係顯示8角形之BC層中4.65GHz之高頻電流之 20 電流分布。第45圖係顯示32角形之BC層中4.65GHz之高頻電流之電流分布。由第42〜45圖可知道正8角形及正32角形之電流密度較 4角形之BC層更低。此外，正16角形之BC層之情況亦與正 32角形之BC層之情況相同（於此未圖示）° 41 1249980 第46圖係顯示4角形、正8角形、正16角形及正32角形之BC層中於共振時之放射電場強度之解析結果。該解析條件及測量條件係與第2實施形態之情況（第26〜27、29〜30圖）相同。 5 由第46圖可知道4角形之BC層中’於共振點附近(例如 3300GHz、4800GHz附近)放射電場強度增強。另外，可知道正8角形、正16角形及正32角形係較4角形時更可抑制放射電場強度。將以上之結果一般化時，可知道利用使BC層之平面形 10 狀形成為由BC層之中心至BC層之周邊部之距離之最大值 Lmax與最小值Lmin之比Lmax/Lmin為1〜1.41之形狀，可減輕共振模式，並使放射電場強度降低。此係例如可使構成電源層及接地層（或至少其中一者)之導體薄膜之形狀形成為由其形狀之中心至周邊部之距離之敢大值Lmax與最小 15 值 Lmin 之比Lmax/Lmin為 1〜1.41。例如，正方形中，由中心至周邊部之距離之最大值與最小值之比為1.41421356。又，圓形時，由中心至周邊部之距離之最大值與最小值之比為1。《第4實施形態》 20 以下，根據第47圖之圖示說明本發明之第4實施形態之電子機器100。該電子機器100例如為路由器、封包交換機之通訊機器，或電腦本體等資訊處理裝置。該電子機器100 之特徵係於其框體内具有前述第1形態至第3實施形態所述之任一多層基板（第47圖係多層基板1〇1)，且搭載有前述元 42 1249980 件0 因此，該多層基板101係與第1實施形態所說明者同為連接多數BC層之結構時，可減少在電源層3與接地層5之間之低頻（例如，至最初之共振點）之阻抗。又，此時，利用設 5 置多數電源通孔7或接地通孔8，可使共振頻率轉移至高頻，且使動作頻率寬頻化。又’該多層基板101與第2實施形態所說明者相同地，藉將高速(例如動作頻率1GHz以上）之元件之電源接腳配置於BC層之中心軸附近，可削減共振模式，並降低放射電場 10強度。又，該多層基板101與第3實施形態相同地，藉以正5 角形以上之形狀形成BC層，並將最高速之元件之電源接腳配置於其BC層之中心軸附近，可更削減共振模式，且降低放射電場強度。 15 如前述，藉由導入含有第1實施形態至第3實施形態所述之任一BC層之多層印刷基板至電子機器，可避免不必要之共振，且得到穩定之動作。又，可增加用以設計如前述之穩定之電子機器之自由度。產業上之可利用性 2〇本發明可使用於印刷基板之製造產業、及含有印刷基板之電子機器之製造產業。【圖式簡單說明】第1圖係本發明之第1實施形態之多層印刷基板之立體圖。 43 1249980 第2圖係本發明之第丨實施形態之多層印刷基板之正視圖。第3圖係實施例1之多層印刷基板之解析模型之正視圖。第4圖係顯示搭載於實施例1之多層印刷基板之LSI1i 電源接腳、電源通孔7A、7B及接地通孔8之位置之平面圖。第5圖係第4圖所示之BC基板6之阻抗之解析結果。

第6圖係使BC層6之數量改變時之阻抗之解析結果（J)。第7層係使BC層6之數量改變時之阻抗之解析結果(2)。第8圖係實施例2中之LSI1之電源接腳位置（電源通孔 7A)、電源通孔7B及接地通孔8之配置位置之圖。第9圖係實施例2中之BC層6之阻抗之頻率特性。第10圖係顯示實施例3中之LSI1之電源接腳位置（電源通孔7A)、電源通孔7B及接地通孔8之配置位置之圖。第11圖係實施例3中之BC層6之阻抗之頻率特性。

第12圖係第1實施形態之變形例中之多層印刷基板之立體圖。第13圖係第1實施形態之變形例中之多層印刷基板之正視圖。第14圖係第2實施形態之多層印刷基板之立體圖。第15圖係第2實施形態之多層印刷基板之平面圖。第16圖係說明印刷基板之固有共振頻率之圖。第17圖係顯示本發明之實施例4之概要之圖。第18圖係使實施例4之測定結果之重疊圖。 44 1249980 第19圖係電流之分布之解析結果（1)。第20圖係電流之分布之解析結果(2)。第21圖係電流之分布之解析結果。苐22圖係電流之分布之解析結果(4)。第23圖係電流之分布之解析結果(5)。第24圖係電流之分布之解析結果(6)。第25圖係顯示使電源通孔7(Lsn之電源接腳17)由中心位置朝構成BC層之矩形之1邊之方向移動時之6(：：層6之各狀態之圖。馨 1〇第26圖係對第25圖之各狀態解析放射電場強度之水平波之結果。第27圖係對第25圖之各狀態解析放射電場強度之垂直波之結果。第28圖係顯示使電源通孔7(LSI J之電源接腳i7)由中心 15位置朝構成BC層之矩形之頂點方向移動時之BC層6之各狀態之圖。第29圖係對第28圖之各狀態解析放射電場強度之水平波之結果。第30圖係對第28圖之狀態解析放射電場強度之垂直波 20 之結果。第31圖係顯示具有一邊25mm之矩形形狀之BC層6之多層印刷基板之圖。第32圖係對第31圖之多層印刷基板解析放射電場強度之水平波之結果（1)。 45 1249980 第33圖係對第31圖之多層印刷基板解析放射電場強度之垂直波之結果（1)。第34圖係對第31圖之多層印刷基板解析放射電場強度之水平波之結果(2)。 5 第3 5圖係對第31圖之多層印刷基板解析放射電場強度之垂直波之結果(2)。第36圖係本發明之第3實施形態之多層印刷基板之立體圖。第37圖係本發明之第3實施形態之多層印刷基板之平 10 面圖。第38圖係比較本實施形態之BC層16與第1實施形態或第2實施形態之BC層6之圖。第39圖係解析於由1邊50mm之矩形構成之BC層之中心軸附近配置電源通孔7時與於直徑5〇mm之圓形BC層16 15 之中心轴附近配置電源通孔7時之阻抗之結果。第40圖係具有正多角形，例如正8角形、正μ角形、及正32角形之平面形狀之BC層之圖。第41圖係具有正方形、正8角形、正16角形、及正32 角形等平面形狀之BC層中之電源層與接地層之間之阻抗 20 之頻率特性。第42圖係4角形之BC層中之共振點附近之電流密度之解析結果（1)。第43圖係4角形之BC層中之共振點附近之電流密度之解析結果(2)。 46 1249980 第44圖係顯示8角形之BC層中之高頻率電流之電流分布之圖。第45圖係顯示32角形之BC層中之高頻率電流之電流分布之圖。 5 第46圖係顯示4角形、正8角形、正16角形及32角形之 BC層中之共振時之放射電場強度之解析結果之圖。第47圖係本發明之第4實施形態之電子機器100之結構

圖。第48圖係顯示第1實施形態〜第3實施形態之變形例之 10 BC層之形狀之圖。第49圖係顯示第2實施形態及第3實施形態之多層印刷之解析模型中之層結構之圖。第50圖係顯示第2實施形態及第3實施形態之多層印刷之解析模型中之放射電場強度之觀測點之圖。 15 【圖式之主要元件代表符號表】

1 …LSI 2-1，2-2,2-3···印刷基板 2A，2B，2C…絕緣體 3.3- 1，3-2，13···電源層 3A，5A...金屬鍍覆部分 4.4- 1，4-2…薄膜介電體 5.5- 1，5-2，15...接地層 6,6A_6L，16...BC 層 7,7A，7B…電源1¾孑L

8.. .接地通孔 9…矩形板 17.. .電源接腳 18…接地接腳 50,51.··邊

100，101，102，103，100A，101A，P 1〜P5，Q1，Q2,R1，R2，T1，T2···* 振點 100.. .電子機器 47 1249980 101.. .多層基板 110···中心 51.. .左端點 Z0…中心位置

Claims

1249980 拾、申請專利範圍： 1. 一種多層印刷基板，包含有：多數電容結合層，係具有介電體層與挾持該介電體層並對向之電源層及接地層者； 5 第1通孔，係用以連接在包含於前述多數電容結合層之電源層之間者；及第2通孔，係用以連接在包含於前述多數電容結合層之接地層之間者。 φ 2. 如申請專利範圍第1項之多層印刷基板，其中前述第1 10 通孔或第2通孔中至少有一者為多數個。 3. 如申請專利範圍第1項之多層印刷基板，其中前述多數電容結合層中，前述電源層與接地層係以同一排列順序積層。 4. 如申請專利範圍第1項之多層印刷基板，其中前述多數 15 電容結合層中，前述電源層與接地層係以相反之排列順序積層於第1電容結合層與第2電容結合層之間。鲁 5. 如申請專利範圍第1項之多層印刷基板，其中前述電源層及接地層係於前述介電體層整個領域上形成電容結 . 合層。、 20 6.如申請專利範圍第1項之多層印刷基板，其中前述電源層及接地層係於前述介電體層之一部份領域形成電容結合層。 7.如申請專利範圍第5或6項之多層印刷基板，其中用以連接元件之電源端子與前述電源層之電源通孔係形成 49 1249980 於通過前述電容結合層之平面領域之大致中心部之中心軸附近。 8. 如申請專利範圍第5或6項之多層印刷基板，其中前述電源層及接地層之至少一者之平面形狀，係5角形以上 5 之概略正多角形。 9. 如申請專利範圍第5或6項之多層印刷基板，其中前述電源層及接地層之至少一者之平面形狀，大致為圓形。 10. 如申請專利範圍第5或6項之多層印刷基板，其中前述電源層及接地層之至少一者之平面形狀中，由該平面形 ίο 狀之中心部至周邊部之最長距離對最短距離之比為1 至 1.41。 11. 一種多層印刷基板，包含有：電容結合層，係具有介電體層與挾持該介電體層並對向之電源層及接地層； 15 元件層，係用以搭載由前述電源層供電之元件；及通孔，係形成於通過前述電容結合層之平面領域之大致中心部之中心軸附近，且連接前述元件之電源端子與前述電源層者。 12. 如申請專利範圍第11項之多層印刷基板，其中前述電 20 源層及接地層係於前述介電體層之整個領域上形成電容結合層。 13. 如申請專利範圍第11項之多層印刷基板，其中前述電源層及接地層係於前述介電體層之一部份領域形成電容結合層。 1249980 14. 如申請專利範圍第11至13項中任一項之多層印刷基板，其中前述電源層及接地層之至少一者之平面形狀，係5角形以上之概略正多角形。 15. 如申請專利範圍第11至13項中任一項之多層印刷基 5 板，其中前述電源層及接地層之至少一者之平面形狀大致為圓形。 16. 如申請專利範圍第11至13項中任一項之多層印刷基板，其中前述電源層及接地層之至少一者之平面形狀中，由該平面形狀之中心部至周邊部之最長距離對最短 10 距離之比為1至1.41。 17. —種電子機器，係設有多層印刷基板者，且前述多層印刷基板包含有：多數電容結合層，係具有介電體層與挾持該介電體層並對向之電源層及接地層者； 15 第1通孔，係用以連接前述多數電容結合層所包含之電源層間者；及第2通孔，係用以連接前述多數電容結合層所包含之接地層間者。 18. —種電子機器，係設有多層印刷基板者，且前述多層印 20 刷基板包含有：電容結合層，係具有介電體層與挾持該介電體層並對向之電源層及接地層者；元件層，係用以搭載由前述電源層供電之元件者； 1249980 通孔，係形成於通過前述電容結合層之平面領域之大致中心部之中心軸附近，且連接前述元件之電源端子與前述電源層者。 19. 一種電子機器之安裝方法，包含有： 5 作成具有介電體層與挾持該介電體層並對向之電源層及接地層之多數電容結合層之步驟；透過第1通孔連接包含於前述多數電容結合層之電源層間之第1通孔連接步驟；及透過第2通孔連接包含於前述多數電容結合層之接 10 地層間之第2通孔連接步驟。 20. 如申請專利範圍第19項之電子機器之安裝方法，其係實施多次前述第1通孔連接步驟或第2通孔連接步驟之至少一者，使前述電源層或接地層之至少一者在多處連接。 15 21.如申請專利範圍第19或20項之電子機器之安裝方法，其中前述作成步驟係於前述多數電容結合層中以同一排列順序積層前述電源層與接地層。 22. 如申請專利範圍第19或20項之電子機器之安裝方法，其中前述作成步驟係於前述多數電容結合層中第1電 20 容結合層與第2電容結合層間，以相反之排列順序積層前述電源層與接地層。 23. 如申請專利範圍第19或20項之電子機器之安裝方法，其中前述作成步驟係於前述介電體層之整個領域上形成前述電容結合層。 1249980 24β如申請專利範圍第19或20項之電子機器之安裝方法，其中前述作成步驟係於前述介電體層之一部份領域形成前述電容結合層。 25. 如申請專利範圍第19或20項之電子機器之安裝方法， 5 更具有將用以連接元件之電源端子與前述電源層之電源通孔形成於通過前述電容結合層之平面領域之大致中心部之中心軸附近之步驟。 26. 如申請專利範圍第19或20項之電子機器之安裝方法，係使前述電源層及接地層之至少一者之平面形狀為5 10 角形以上之概略正多角形。 27. 申請專利範圍第19或20項之電子機器之安裝方法，係使前述電源層及接地層之至少一者之平面形狀大致為圓形。 28. 如申請專利範圍第19或20項之電子機器之安裝方法， 15 係使前述電源層及接地層之至少一者之平面形狀中由其平面形狀之中心部至周邊部之最長距離對最短距離之比為1至1.41。 29. —種電子機器之安裝方法，包含有：形成具有介電體層與挾持該介電體層並對向之電源 20 層及接地層之電容結合層之電容結合步驟；形成用以搭載由前述電源層供電之元件之元件層之步驟；及形成用以於通過前述電容結合層之平面領域之大致中心部之中心轴附近連接前述元件之電源端子與前述 1249980 電源層之通孔之步驟。 30.如申請專利範圍第29項之電子機器之安裝方法，其中前述電容結合步驟係於印刷基板之全部領域上形成前述電容結合層。 5 31.如申請專利範圍第29項之電子機器之安裝方法，其中前述電容結合步驟係於印刷基板内之一部份領域形成前述電容結合層。 32. 如申請專利範圍第29至31項中任一項之電子機器之安裝方法，其中前述電容結合步驟係將前述電源層及接地 10 層之至少一者之平面形狀形成為5角形以上之概略正多角形。 33. 如申請專利範圍第29至31項中任一項之電子機器之安裝方法，其中前述電容結合步驟係將前述電源層及接地層之至少一者之平面形狀形成為大致圓形。 15 34.如申請專利範圍第29至31項中任一項之電子機器之安裝方法，其中前述電容結合步驟係使前述電源層及接地層之至少一者之平面形狀中其中心部至周邊部之最長距離對最短距離之比形成為1至1.41。