TWI249816B - Method for forming floating gate in flash memory device - Google Patents

Description

1249816 坎、發明說明： 【發明所屬之技術領域】 、本發明係關於-種於快閃記憶體元件内形成浮動間之方 法，更具體言之，係關於如下之形成浮動間之方法，即並 能防止在隨後之壁氧化製程中由第_多晶石夕薄膜所導致^ 緩衝氧化物薄膜厚度之增加，以及減少在襯墊氮化物薄膜 剝除製程中對第一多晶矽薄膜之腐蝕。 【先前技術】 。最近’在實現高積體反及閘（nand)快閃記憶體元件之製 中已將自對準淺溝渠隔離（SA_STI)工藝用作隔離元件 =法:因此將浮動閉分爲第一多晶石夕薄膜及第二多晶石夕 厚腰來形成-種堆疊結構。其時，爲消除襯墊氮化物薄臈 與第：多晶石夕薄膜之間之應力’在沈積第一多晶石夕薄膜及 襯塾鼠化物薄膜之前，先沈積適當厚度之緩衝氧化物薄 艇。此緩衝氧化物薄膜被用作—屏障薄膜來消除 物薄膜與第—多晶㈣膜之間之應力，並防止在襯塾氣化 ㈣膜剝除製程中對第一多晶石夕薄膜造成損傷。然後再於 :一多晶石夕薄膜之預處理清潔製程中將該緩衝氧化物薄膜 去除’再沈積一層高密纟電漿⑽p)氧化物薄膜，並進行姓 1以形成Γ平緩（Sl°職_之輪廓。然而，如圖B所示，在 k後之壁乳化製程中’第一多晶石夕薄膜被氧化，從而辦加 緩衝氧化物薄膜之厚度。因此，如圖14所示，緩衝物 =殘留在第-多晶石夕薄膜與第二多晶石夕薄膜之間 處。由於殘留緩衝氧化物薄膜已於第二多晶”

O:\89\89519.DOC 1249816 ^㈣程中被完全去除，因此尚需要有—過氫氟酸（_ π，貝日守間來將該緩衝氧化物薄膜完全去除。此外，第一多 晶石夕薄膜之實際厚度，在沈積第一多晶石夕薄膜時被減/ 至20%的厚度。在第—多晶㈣膜之氧化過程中，壁 氧化過程之氧化程度依其所隔離之臨限尺寸之量級 (magnitude)而+同’故其當時所增加之厚度亦不相同。因 此，此方法存在如下之問題，即緩衝氧化物薄膜不能均勾 地存留於晶圓之整個表面上。 【發明内容】 因此’本發明揭示—種用於快閃記憶體元件内浮動閑之 方法’該方法能依據緩衝氧化物薄膜之沈積，來防止在隨 後之壁氧化過程中由第一多晶石夕薄膜所導致之緩衝氧化： 溥膜厚度增加’並減小襯塾氮化物薄膜剝除製程中對第一 多晶石夕薄膜之腐姓。 本發明之-個方面係提供—種於快閃記憶體元件内形成 浮動閘之方法’其包括以下步驟：⑷提供—半導體基板， 於該基板上形成-隨道氧化物薄膜及第—多晶㈣膜；⑻ 接著於該第-多晶石夕薄膜上形成一緩衝氧化物薄臈及一襯 墊氮化物薄膜；⑷於該半導體基板上形成—溝渠；⑷沈積 -元，隔離氧化物薄膜來掩埋該溝渠，然後再將該襯墊氮 化物薄膜用作-屏障來執行一平坦化製程；⑷執行一剝除 製程來將該襯墊氮化物薄膜絲，同時去除掉至少％%之 該緩衝氧化物薄膜’ ·⑴使用預處理清潔製程來去除該緩衝 氧化物薄膜；（g)以及在整個結構上沈積一第二多晶石夕薄

O:\89\89519.DOC 1249816 膜，並透過一圖案化製程來將該第二多晶石夕薄膜圖案化， 藉此形成—包含該第一多晶石夕薄膜及該第二多晶石夕薄膜之 浮動閘。 在依照本發明之另—呈雜者 > 为八體K施例之上述於快閃記憶體元 件内形成浮動間之方法中，緩衝氧化物薄膜之沈積厚度介 於3〇i矢（A)至4〇埃（a)之間。 在依舨本發明之另一具體實施例之上述於快閃記憶體元 件内形成浮動閑之方法中，利用高溫氧化物（ht〇)、四乙基 原石夕酸鹽（TE〇S)以及DCS_HT〇(二氯㈣（叫叫删^ 沈積該緩衝氧化物薄膜。 在依照本發明之另—具體實施例之前述 件内形成浮動開之方法中，在步驟⑷之後還包括執體： 氧：製程之步驟，其用於在溝渠之内表面、以及随道氧化 物溥膜、第一多晶矽薄膜、緩衝氧化物薄膜之内壁上 一壁氧化物薄膜。 7 在依照本發明之另—具體實施例之前述於快閃記詩元 件内形成浮動閘之方法中，係於8(m^1()()(rc溫度範圍丑内 之某一溫度上執行該壁氧化製程。 【實施方式】 現在’我們將參照附圖來對依照本發明之較佳呈體實施 例進行詳細說明。但本發明並不似於細下說明中所揭 不之具體實施例’亦可對其進行各種變動及修改。因此， 依照本發明之此等具體實施例試圖將本發明之範圍完整地 告知熟習此項技術者。

O:\89\S9519.DOC 1249816 “至圖9均係截面圖’其用於例示依照本發 體實施例之於快閃記憶體元件内形成浮 又<土具 至圖9中所示之相同數字係指相同之元件。 法。圖1 導：L圖1’提供一在預處理清潔製程中進行清潔處理之半 _板1〇。在執行預處理清潔製程中， 氣酸卿歸再使用Scm(NH4qH/H2q抑 用㈣氧化物餘刻劑（刪）然後再使用sc小在執行該❹ 製程後’再執行-絲形㈣（well)(杨出）之離子植3 程’以及-用來控制臨限電壓之離子植入製程。其時，將 -用於犧牲之氧化物薄膜(未繪出)用作掩蔽氧化物薄膜 (screen oxide film)，以執行該離子植入製程。如此，即於 半導體基板10上形成-牌區。纟完成離子植入製程後，再 於半導體基板10上形成一隧道氧化物薄膜12。另一方面， 雖未繪出，但可在將要形成之高壓電晶體區形成一高壓閘 氧化物薄膜。 在形成該隧道氧化物薄膜12之後，再於該隧道氧化物薄 膜12上沈積一第一多晶矽薄膜14。其時，該第一多晶矽薄 膜14係未摻雜之非晶矽薄膜，並使用一低壓化學氣相沈積 (LP-CVD)法沈積而成，其厚度介於3〇〇埃（A)至500埃（A)之 間。該LP-CVD法係使用矽烷（SiH4)氣體作爲源氣體，並於 480°C至5 50°C之間之某一溫度上、以及0,1托（torr)至1托 (torr)之間之某一壓力下執行。 在形成第一多晶矽薄膜14之後，再於其上沈積一緩衝氧 化物薄膜16。可有選擇地使用一氧化物薄膜群組，譬如 O:\89\89519.DOC -9- I249816 HT〇、TEOS及 DCS-HTO 等爽形 士、4 4 〆成该緩衝氧化物薄膜16。另 外，緩衝氧化物薄膜16之沈積 領7予度杈佳地應小於50埃（A)。 原因如圖4所示，即於隨德袖/一 丁 後執仃之壁氧化製程中，將第一 多晶矽薄膜14氧化以防止第一多曰 夕日日矽溥朕14之厚度減小， 以及防止緩衝氧化物薄膜16之厚度非均勻增加。透過圖1〇 及圖η所示之TEM照片可證實此結果。圖iq係使用傳統之 緩衝乳化物薄膜沈積法所沈積之緩衝氧化物薄臈16之輪 麼|圖1H系緩衝氧化物薄膜16在厚度小於5〇埃（入）時―譬 t類似於本發明之—較佳具體實施例之灣（A)至與（入) I·月况下之輪庸。圖11不出了在本發明較佳具體實施例 之情形下之一較佳輪廓，其中第一多晶矽薄膜“之氧化程 度相對較低，故緩衝氧化物薄膜16所增加之厚度小於5埃 (A)。圖12顯示獲得一完整之浮動閘，其中在形成第二多晶 石夕薄膜26 (見圖8)之後’其介面處無殘留之緩衝氧化物薄膜 16。 苓照圖2，在形成圖丨所示之緩衝氧化物薄膜“之後，再 於緩衝氧化物薄膜16上形成一襯墊氮化物薄膜18。其時， 該襯墊氮化物薄膜18係使用一 LP-CVD*法沈積而成。 參照圖3，在形成圖2所示之襯墊氮化物薄膜“之後，於 半導體基板ίο上塗覆一層光刻膠（photoresist)，再使用一光 遮罩並透過一曝光及顯影製程來形成一元件隔離遮罩（未 繪出）。然後，襯墊氮化物薄膜18、緩衝氧化物薄膜16、第 一多晶石夕薄膜14、隧道氧化物薄膜12及半導體基板1〇被依 序圖案化。如此，即於半導體基板1〇上形成一 STI結構之溝 O:\S9\89519.DOC -10- 1249816 渠20，並由此而界定一場區及一作用區。然後再使用一剝 除製程來將該元件隔離遮罩去除。 參照圖4，在形成圖3所示之溝渠2〇之後，在溝渠“之被 暴露内表面，以及隧道氧化物薄膜12、第—多晶矽薄膜Μ 和緩衝氧化物薄膜16之内壁上形成_壁氧化物薄膜&該 壁氧化物薄膜22用來防止第一多晶矽薄膜14之再結晶。此 外，壁氧化物薄膜22還用來在形成溝渠2〇時對溝渠“側壁 之姓刻損失進行補償、對溝渠2G之頂部或底部角部份執行 圓滑（rounding)處理、以及減小作用區之臨限尺寸。其時， 壁氧化物薄膜22係於80〇t至10〇〇。〇之間之某一溫度下使 用一乾氧化方法而形成’其厚度介於3〇埃（A)至ι〇〇埃（人）之 間’以滿足-監測晶圓目標之標準。如此，即可限制由第 一多晶石夕薄膜14之氧化所引起之緩衝氧化物薄膜16之厚度 增力^在壁氧化物薄膜22形成之後，用作元件隔離薄膜之 H D P乳化物薄膜2 4即成爲不使溝渠辦產生空隙之間隙填 充。其時，HDP氧化物薄膜24之沈積厚度約為4〇〇 至 10000埃（Α)。 參照圖5，在圖4中，HDp氧化物薄膜24成爲間隙填充， 然後再用該襯塾氮化物薄膜18作爲屏障，並透過―⑽製 程來使整個結構之頂部平坦化。 '參照圖6,執行完圖5中之平坦化製程之後，再執行-將 概塾鼠化物薄膜18去除之剝除製程。係使用構酸（时〇4)來 執行該剝除製程，以防止緩衝氧化物薄膜對第一多晶石夕薄 版14之腐敍’同時透過去除5〇%之緩衝氧化物薄膜μ來減

O:\89\89519.DOC 1249816 少在隨後執行之預處理清潔製程中之hf(氫氟酸）浸潰時 間。 參照圖7,執行完剝除製程之後，再執行該預處理清潔製 私。最好先用sc-i(nh4oh/h2o2/h2o)及隨後採用DHF (稀 釋的氫氟酸，HF : H2〇爲1 : 50 )來執行該預處理清潔製程。 透過執行預處理清潔製程可完全將緩衝氧化物薄膜16以及 HDP氧化物薄膜24之一部分去除。如此，即能獲得一較平 緩之輪廓，其中殘留於第一多晶矽薄膜14與第二多晶矽薄 膜26(將在圖8中形成）介面處之緩衝氧化物薄膜“被完全去 除，此輪廓在整個頂部表面緩慢傾斜。圖12所示之透射電 子顯微術（TEM)照片可證實此結果。 芩照圖8,在整個結構之頂部沈積一第二多晶矽薄膜26。 其時，係於51(^至55〇1之間之某一溫度、以及(U托（torr) 至3托（t〇rr)之間之某一壓力下，透過LP-CVD法，使用石夕烷 (SiH4)氣體或8丨汨6與1>113之混合氣體作爲源氣體來沈積第 二多晶矽薄膜26。另外，透過摻雜磷，第二多晶矽薄膜％ ，沈積爲一摻雜多晶矽薄膜，其厚度介於1000埃（A)至2000 埃（A)之間，其中摻雜劑量爲每立方釐米個原子至 2.0E20個原子。 二…、圖9在圖8中沈積第二多晶矽薄膜26之後，再透過 光d衣私來形成洋動閘。其時，係透過垂直或略微傾斜 u m壁來形成浮動間。因此’即能確保兩相鄰浮動 閘之間（未繪出）存在一間隔。 使用上述之較佳具體實施例能有效地說明本發明之技術

O:\89\89519.DOC -12- 1249816 本月神，但須明瞭，本發明之範圍並非僅限於此等具體實施 例。此等具體實施例係用來向熟習此項技術者更完整地解 釋本發明。另外還須明瞭，只要不背離本發明之精神，熟 習此項技術者亦可對本發明進行改進或修改。 ^上所述，依照本發明，透過形成緩衝氧化物薄膜來減 少第一多晶矽薄膜與襯墊氮化物薄膜之間之厚度，可防止 第-多晶矽薄膜之額外氧化，並藉此而可將緩衝氧化物薄 膜句勻去除’攸而避免第—多晶石夕薄膜在襯墊氮化物薄膜 之剝除製程中受到所用璘酸（η3Ρ〇4)溶液之㈣。如此，即 月匕長：南半導體元件之性能。 另二，依照本發明’透過不舆第—多晶㈣膜及襯塾氮 化物薄膜直接接觸來消除由此等薄膜之間的接觸所產生之 應力’可防止其下層之隧道氧化物薄膜惡化。 另外’依照本發明，在伟用浩 隹便用則述製程來沈積第二多晶矽 薄膜之後’透過使最終浮動問之㈣表面變平滑，可改良 由隨後製程所形成之介電薄膜之性能。 另外，依照本發明，在沈積篦- 牡/兄檟弟一多晶矽薄膜之前，當使 用預處理清潔製程來去除镑你^畜 木舌除、友衝乳化物薄膜時，透過去除側 壁之大部分及HDP氧化物薄膜之& ^ 刃潯胰之角洛以使HDP氧化物薄膜 之突出部分緩慢傾斜’可獲得平緩之輪靡。 另外，依照本發明I* 女L日γ 防止閘虱化物薄膜變薄，亦即能 解決由壁氧化製程戶斤、、女夺奎夕、塞 所沈積之溝渠角落之厚度小於期望厚度 這一問題。此外，由於可湓位从 β主序没 父 ^ 1保作用區的大小與臨限尺寸相 仿，故透過改良電性能一 一如 、 牛之保持清除（retenu〇I1

O:\89\89519.DOC -13- 1249816 fail)及快速消除操作一—可確保元件之可靠性。 透過形成壁氧化物薄膜來保護被暴露之隱道辜 物薄fe ’可於溝道寬度内形成均勻之隧道氧化物薄膜， 防止對隧道氧化物薄膜造成腐蝕。 另外，還可 低製作成本之 程及設備。 利用傳統設備及製程來實現具有高可靠性、 半體元件，且無需增加任何其他之複雜製 【圖式簡單說明】 結：：下附圖，從所提供之上述較佳 中，本發明之上十 見，其中：4及其他目的、優點及特性將變得顯而易 1至圖9係截面圖，i /、續不依照本發明之較佳具 於快閃劼挺μ - μ ' ，，、#、、、^ _ 例之於快閃記憶體元件内形成浮動閘之方法， 圖10係-透射電子顯微 緩衡氧化物_沈料所形叙㈣㈣用傳統之 圖11係—透射電子顯微 一 發明之較佳具體％…)'、、、片’其顯不使用依照本 輪廓； “歹1之緩衝氧化物薄膜沈積法所形成之 術（ΤΕΜ)照片，其顯示依照本發明 之第一多晶石夕薄膜及第二多晶石夕 圖12係—透射電子顯微 之較佳具體實施例所形成 薄膜之輪廓； 圖13及圖14係— 用傳統方法所形成 輪 。 透^電子顯微術（TEM)照片，其顯示使 之第—多晶矽薄膜及第二多晶矽薄膜之

O:\S9\89519.DOC -14- 1249816 【圖式代表符號說明】 10 基板 12 隧道氧化物薄膜 14 第一多晶石夕薄膜 16 緩衝氧化物薄膜 18 襯墊氮化物薄膜 20 溝渠 22 壁氧化物薄膜 24 HDP氧化物薄膜 26 第二多晶矽薄膜 O:\89\89519.DOC -15

Claims (1)

1249816 拾、申請專利範圍： 1. -種於-快閃記憶體元件内形& 一浮動 以下步驟： / ，其包括 ⑷提供_半導體基板，於其上 -第-多晶石夕薄膜； 平飞化物蹲膜及 (b)再連續於該第一多晶矽薄 上升y成一缓衝氧化 膜及一襯墊氮化物薄膜； 初厚 (C)於該半導體基板上形成一溝渠； (d)沈積一元件隔離氧化物薄 胰不掩埋该溝渠，然後將該 襯墊氮化物薄膜作爲屏障來執行一平坦化製程； ⑷執行-剝除製程來去除該襯墊氮化物薄膜衣^寺將至 少5 0 %之該緩衝氧化物薄膜去除； (〇使用-預處理清潔製程來去除該緩衝氧化物薄膜；及 (g)在-整個結構上沈積一第二多晶矽薄膜，並透過一圖 木化衣私來使_第二多晶石夕薄膜圖案化，由此形成一 包含該第一多晶矽薄膜及該第二多晶矽薄膜之浮動 閘。 2_如申請專利範圍第1項之方法，Α φ兮η ρ 力次具中该緩衝氧化物薄膜沈 積厚度介於、0(A)埃至40(A)埃之間。 3·如申請專利範圍第1項之方法，其中使用高溫氧化物 (HTO)、四乙基原矽酸鹽（TE〇s)及dcs_ht〇^氯矽烷 (SiHAl + HTO)來沈積該緩衝氧化物薄膜。 4.如申睛專利範圍第：!項之方法，在步驟⑷之後另外還包括 -執行-壁氧化製程之步驟’該步驟用來在該溝渠之一内 O:\89\89519.DOC 1249816 表面以及該隧道氧化物薄膜、該 夕 罘—多晶矽溥膜及該緩衝 乳化物溥膜之内壁形成一壁氧化物薄膜。 之間 5·如申請專利範圍第4項之方法，其中在8〇(TC至獅。C 之某一溫度上執行該壁氧化製程。 O:\89\89519.DOC -2-