TWI248254B

TWI248254B - Differential amplifier operable in wide range

Info

Publication number: TWI248254B
Application number: TW093108373A
Authority: TW
Inventors: Kouichi Nishimura
Original assignee: Nec Electronics Corp
Priority date: 2003-03-27
Filing date: 2004-03-26
Publication date: 2006-01-21
Also published as: TW200501558A; KR20040084722A; JP2004297462A; JP3920236B2; US20040189386A1; CN1534866A; US7248115B2; CN1287513C; KR100747328B1

Description

1248254 五、發明說明（1) 一、【發明所屬之技術領域】本發明係有關於一差動放大器。- 二、【先前技術】一差動放大器根據兩輸入訊號間的電位差異輸出一輸出訊號並且被廣泛的使用在積體電路中。裝設在LSI(Large Scale Integrated Circuit，大型積體電路）中的差動放大器100通常由一pM〇s電晶體對1〇1 和102，以及pm〇S電晶體103構成，PMOS電晶體101和102之源極連接於一共同節點而PM〇s電晶體1〇3被置入於共同節點以及具有電源提供電壓v⑽的電源提供端丨〇4之間，如圖1 所不。輸入電壓Vin+以及VIN_被分別提供至pm〇S電晶體101和 1 0 2之閘極。

固定偏壓電壓被使用在PMOS電晶體1〇3之閘極。PM0S 電晶體103作為一固定電流源而送出一固定偏壓電^隱至 P Μ 0 S電晶體1 〇 1和1 〇 2之源極。、"二1:! ΓΙΝ+低於輸入電壓ν ’所有的偏壓電流流過順電晶體1G1，並作為—輸出電 Β⑽ 若輸入電壓vIN+高於輪入雪廠v . 和Ιουτ_流入負載時，差動放i 田輸出電流1_ 出。須注意的是，差動放大輪出亦可作為電壓帶產勤放大益不僅可以由PMOS雷s鲈Μ 成，更可以由NM0S電晶體構成。 Μ電曰曰體構為了通常的動作此類匕類的差動放大s ’被提供至差動放

第8頁 1248254 五、發明說明（2) 大器的兩輸入電壓必須被限定在一特定範圍。也就是，兩個輪入電壓並不被允許分佈於地電壓vss以及電源提供電壓 Vdd的所有範圍内。舉例來說，圖1所示之差動放大器1 〇〇的兩輸入電壓VIN+以及VIN_必須高於電壓Vss以及低於電源提供電壓 VDD-(VGS + VDS(SAT))。在此，VDS(SAT)係為當pm〇s 電晶體 1〇3 被使用在飽和區時，PMOS電晶體1 0 3的汲極和源極之間的電壓。VGS係為當偏壓電流流過PMOS電晶體1〇1 (或是pM0S電晶體102)時，PMOS電晶體1〇1(或是PMOS電晶體102)的閘極和源極之間的電壓。而當差動放大器由NM〇s電晶體組成時，兩輸入電壓vIN+以及vIN•必須高於電壓Vss + (Vgs+Vds(sat))以及低於電源提供電壓vDD。此差動電晶體之輸入電壓的限制降低了差動放大器之設計的自由度，是不被希望存在的缺點。一CMOS動作放大電路揭露於曰本專利公開公報 UPHeisei 3-62712)。在此習知例中，延伸了差動放大裔之輸入電壓的允許範圍。差動放大器由一對p通道電晶體、，一對N通道電晶體以及一電路組成，p通道電晶體和 N通道電晶體用以接收輸出訊號，而電路用以合成電晶體輸出。P通道電晶體和N通道電晶體在輸入電壓的可允 e午範圍上有所不同。因此，即使兩輸入電壓在一電壓範圍内，差動放大器仍可以動作，因為在此電壓範圍内，p通道電晶體和N通道電晶體其中之一仍可以動作。在差動放大器中’除了兩輸入電壓的寬允許範圍外，仍需要較小的電源消耗。因為大量的差動放大器被使用在

第9頁 1248254 五、發明說明（3) LS I中’因此當放大器之電源消耗變小時，可以很有效的降低LSI之電源消耗。三、【發明内容】因此，本發明的放大器中，輸入電壓本發明的目的之大斋。在本發明之一大器電路、一偏壓電包含第一和第二差動 PMOS電晶體以及一第有連接至電源線的一至第一 P Μ 0 S的汲極，壓。第二差動放大部 NMOS電晶體對，第一: 極，第一NMOS電晶體其閘極分別接收第一控制訊號而啟動第一自被啟動的差動放大在此第一PMOS電流源。當啟動第二差電晶體之動作，當啟第一NMOS電晶體之動而且，偏壓電路目的之一為提供一差動放大器，在此之可允一為提態樣中路以及放大部一 PMOS 源極，而其閘包含一對之源和第二許範圍被擴大了。供一種電源消耗較小，一差動放大器包含一輸出電路。差動放。第一差動放大部包電晶體對，第一PM〇s 第一PMOS電晶體對之極分別接收第一和第第一NM0S電晶體以及晶體具有連接至一地極連接至第一NM0S的輸入電壓。偏壓電路差動放大部。輸出電和第部之輸出的一輸出訊號晶體和的差動放一差動放大器電路含一第一電晶體具源極連接二輸入電一第一線的一源汲極，而回應於一路輪出來第一NM0S電晶體係作部時，偏壓電路停止動第一差動放大部時，偏壓動放大作。可包含為固定電第一 PMOS 電路停止一第一開關，此開關回應於控

第10頁 1248254

制訊號而使一第一偏壓電壓連接至第一PM〇s電晶體之閘極；以及一第二開關，此開關回應於控制訊號而使一二偏壓電壓連接至第一NMOS電晶體之閘極。當第一和第二& 關其中之一導通時，另一則斷開。如此，偏壓電路可包: 一反相器，用以反相控制訊號；一第三開關，連接於電源線以及第一PMOS電晶體之閘極之間並回應於反相控制訊號而切換；以及一第四開關，連接於地線以及第_NM〇s電晶體之閘極之間並回應於反相控制訊號而切換。因此，合第三和第四開關其中之一導通時，另一則斷開。如此，^第一開關導通時，第二開關便斷開，當第三開關導通時，第四開關則斷開。而且，第一差動放大部可包含一第一電流鏡電路，其連接至第一對之PMOS電晶體之每一個的汲極以及地線之間。而且，第一差動放大部包含一第二電流鏡電路，其連接至第二對之NMOS電晶體之每一個的汲極以及電源線之間。如此，第一電流鏡像可包含第二NM〇s電晶體而第二電流鏡像可包含第二PMOS電晶體。第二NM〇s電晶體之源極連接於地線，而第二NM0S電晶體之閘極彼此連接。而且，第二NM0S電晶體其中之一的汲極連接於第一pM〇s電晶體對中相對應的一電晶體之汲極。而且，第二pM〇s電晶體之源極連接於電源線，而第二PMOS電晶體之閘極彼此連接。而 ^ ’第二PMOS電晶體其中之一的汲極連接於第二對關⑽電曰曰體中相對應的一電晶體之汲極。而且，其他電晶體之一汲極連接至第一電流鏡像，而此第一電流鏡像連接至

1248254 五、發明說明（5) 第一PMOS電晶體對其中之一，在第一PMOS電晶體對中， PMOS電晶體伴隨著第一和第二輸入電壓其中之一被提供，且第二PMOS電晶體其中之一連接至第二對NMOS電晶體的 NM0S電晶體其中之一，在第二PMOS電晶體對中，NM0S電晶體伴隨著第一和第二輸入電壓之另一電壓而被提供。在此時，輸出電路接收來自第二NM0S電晶體的被啟動放大部之輸出，而這些第二NM0S電晶體係屬於第一電流鏡，在此第一電流鏡中第二NM0S電晶體並沒有連接第一 PMOS電晶體對。而且，差動放大器可更包含一控制訊號產生電路，此控制訊號產生電路根據第一和第二輸入電壓產生控制訊號。如此，控制訊號產生電路可包含一第一電路以及一第二電路，第一電路產生第一和第二輸入電壓的平均電壓，而第二電路產生來自平均電壓的控制訊號。第一電路可包含一第二固定電流源、第三NM〇s電晶體、第四NM0S電晶體以及一電流鏡，第二固定電流源連接於地線，第三NM0S電晶體連接於第二固定電流源並接收位於第三NM0S電晶體之閘極的第一以及第二輸入電壓，第四 NM0S電晶體連接於第二固定電流源，電流鏡連接於電源線並提供一電流予第四NM〇S電晶體，此電流相等於通過第： NM0S電晶體的電流，此電流鏡亦提供自電流鏡以及第四 NM0S電晶體之間的節點輸出的平均電壓。此時，第二電路可包含一比較器，此比較器比較平均電壓以及預定參壓以輸出控制訊號。 €

1248254 五、發明說明（6) 電路號產生電路可更包含設置於第-和第二於此外，第-電路可更包含設置本發：：！：；間的緩衝器。入雷厭#认匕、樣係為一種輸出來自第一以及第二輸 2壓，訊號之方&，此方法被實施在一差動放大電放大電路可包含第-及第二差動放大部。第晶體對，第一 PM0S‘：^—pm〇s電晶體以及一第一？廳電一PMne + os電阳體具有連接至電源線的一源極，第八別接此i曰體對之源極連接至第一pm〇s的沒極，而其閉極和第二輸入電壓。第二差動放大部可包含- *且右、查拉日日體以及一第一nmos電晶體對，第一nm〇s電晶 i ^ $银妾至一地線的—源極，第一m〇s電晶體對之源極連ί ΐ第一NM〇s的汲極，而其閘極分別接收第-和第二輸 i 2私:匕方法藉由底下的步驟而達成：㈤應於-控制訊〜一和第一差動放大部其中之一；提供第一和第 ϋ;被啟動的差動放大部；以及輸出來自被啟動的差動放大部之一輸出的輸出訊號。在此，啟動可由底下的步驟達成：（a)當第一差動放大部回應於控制訊號而被啟動時，控制第一pM〇s電晶導通，並控制第一 NMOS電晶體使斷開；（b)當第二差大部回應於控制訊號而被啟動時，控制第—麵導通，並控制第一PMOS電晶體使斷開。％而且，（a)的控制可由下述步驟f完成：提供一第一歷電壓至第-PMOS電晶體之閉極，以及停止提供—第一偏

第13頁 1248254 五、發明說明（7) 壓電壓至第一 PMOS電晶體之閘極。而（b)的控制可由下述步驟完成：提供一第二偏壓電壓至第一 NM〇S電晶體之間極，以及停止提供一第二偏壓電壓至第一NM〇s電晶體之閘極。而且’啟動可藉由下述步驟完成··反相上述控制訊號；當第一差動放大部回應於控制訊號而被啟動時，回應於反相控制訊號使第一NMOS電晶體之閘極連接至地線；^ 第二差動放大部回應於控制訊號而被啟動時，回應於反相控制訊號使第一PMOS電晶體之閘極連接至電源線了、而且，此方法可包含根據第一以及第二輸入電壓產生控制訊號。四、【實施方式】以下’將參考附圖詳盡敘述本發明之差動放大器。 [第一實施例] ° 圖2顯示了根據本發明之第一實施例的差動放大器。第一實施例中的差動放大器10比較輸入電壓Vin+以及反相輸入電壓VIN_並產生輪出電壓〇υτ。如圖^至扣所示，輸入電壓vIN+以及反相輸入電壓ViN係以共同模式^為中心而作小 =變的-組電壓。輸入電壓％以及反相輸入電壓〜_通吊為100至400mV。而輸入電壓VIN+以及反相輸入電壓VIN之平均電壓係與共同模式VCM有關。 ^如圖2所示，差動放大器10由偏壓電路3、一差動放大器電路1以及一輸出電路4所構成。

1248254 五、發明說明（8) 差動放大器1由底下元件所構成··一PMOS電晶體31、由PMOS電晶體11和12構成的PMOS電晶體對卜1、NMOS電晶體21和22構成的NMOS電晶體對1-2、NMOS電晶體34、44a和 42a，以及電流鏡41和43。PMOS電晶體31之源極連接於電源線6，而電源線6連接於電源提供電壓。pm〇S電晶體11和 12的源極連接於PMOS電晶體31的汲極。一輸入電壓ViN+被提供至PMOS電晶體11之閘極，而反相輸入電壓Vin被提供至 PMOS電晶體12之閘極。PMOS電晶體11以及PMOS電晶體12之任一個回應於輸入電壓vIN+以及反相輸入電壓Vin而被導通。PMOS電晶體11之汲極連接關0S電晶體44a之源極和閘極。NM0S電晶體44a之汲極連接於地線7。PMOS電晶體1 2之沒極連接NM0S電晶體42a之源極和閘極。NM0S電晶體42a之汲極連接於地線7。電流鏡41由PMOS電晶體4la和4 lb所組成。PMOS電晶體 41a和41b之源極皆連接於電源線6。PM〇s電晶體41&和41b 之閘極彼此連接，並連接於PM0S電晶體41a之汲極。pM〇s 電晶體41b之沒極連接於PM〇s電晶體12之汲極。而且，電抓鏡43由PMOS電晶體43a和43b所組成。電流鏡43之結構盥電流鏡41之結構類似。PMOS電晶體43a和43b之源極皆連^ 於電源線6。PM0S電晶體43a和43b之閘極彼此連接，並連接於PMOS電晶體43a之汲極。PM0S電晶體43b PMOS電晶體11之汲極。狹遷接於 NM0S電晶體21之沒極連接於PMOS電晶體41a之源極而 NM0S電晶體22之汲極遠技私PMnQ带曰胁μ 席極而

久视運接於PMOS電晶體43a之源極。nm〇S

1248254 電晶體21和22之源極彼此連接，並連接於NM〇s電晶體“之汲極。NMOS電晶體34之源極連接於地線7。與提供至pM〇s 電晶體11之閘極的電壓相同的輸入電壓Vin+被提供至關⑽電晶體21之閘極。與提供至pM〇s電晶體12之閘極的電壓相同的反相輸入電壓VIN_被提供至NM〇s電晶體22之閘極。NM0S電曰曰體21以及PMOS電晶體22之任一個回應於輸入電壓7⑻以及反相輸入電壓V心而被導通。偏壓電路3由？^103電晶體32以及33、關08電晶體35和

36以及CMOS反相器37所構成。CMOS反相器37由PMOS電晶體 38以f NM0S電晶體39所組成。PM0S電晶體32之源極被提供電壓VBIASP ’而PM0S電晶體32之閘極被提供控制訊號sc。 PM0S電晶體32之汲極連接於pm〇S電晶體31之閘極以及pm〇S 電晶體33之汲極。PM0S電晶體33之源極連接電源線6而其閘極連接於CMOS反相器37之輸出。NM0S電晶體35之汲極被提供一電壓VBIASN，而NM0S電晶體35之閘極被提供控制訊號 Sc。NM0S電晶體35之源極連接於NM0S電晶體34之閘極以及 NM0S電晶體36之汲極。NM〇S電晶體36之源極連接地線7而其閘極連接於CMOS反相器37之輸出。

偏壓電路3回應於外部提供的控制訊號Sc選擇性的啟動 PM0S電晶體對1 —；[和關⑽電晶體對卜2其中之一。當控制訊號Se被拉低至一” i〇w”電壓（也就是，一地電壓D時，pM〇s 電晶體11和12在差動放大器電路1中被啟動。另一方面，當控制訊號S。被拉升至一” high，，電壓時（也就是，一電源提供電壓VDD)時，NM0S電晶體21和22在差動放大器電路1中被

第16頁 i 1248254 五、發明說明（10) 啟動。PMOS電晶體對1 — 1和NMOS電晶體對1-2其中之一藉由偏壓電路3被啟動，並回應於輸入電壓Vin+以及反相輸入電壓VIN-輸出來自被包含在電晶體對之兩M0S電晶體之一的一輸出電流。更詳細的來說，若輸入電壓vIN+高於反相輸入電壓VIN_ ’當PM0S電晶體對卜1被啟動時，輸出電流從PM〇s電晶體1 2的汲極被輸出。相反的，若輸入電壓Vin+低於反相輸入電壓VIN_，輸出電流從pm〇S電晶體11的汲極被輸出。若輸入電壓VIN+高於反相輸入電壓viN_，當NM0S電晶體對1-2被啟動時，輸出電流從NM0S電晶體21的汲極被輸出。相反的，若輸入電壓VIN+低於反相輸入電壓VIN_，輸出電流從題0S電晶體2 2的沒極被輸出。輸出電路4由電流鏡45、輸出反向器46以及NM0S電晶體42b和44b所構成。輸出反向器由pm〇S電晶體46a和隨0S 電晶體46b所構成。輸出反向器46之輸出係作為輸出節點。電流鏡45由PM0S電晶體45a和4 5b所構成。PM0S電晶體 4 5a和45b之源極連接於電源線6，而其閘極彼此連接並連接於PM0S電晶體45a之沒極。PM0S電晶體45a之没極連接於腳08電晶體441>之沒極。關08電晶體4413之閘極連接於關08 電晶體44a之閘極而其源極連接地線7。因此，NM0S電晶體 44a和4 4b形成一電流鏡44。PM0S電晶體45b之汲極連接於 PM0S電晶體46a以及NM0S電晶體46b之閘極以作為輸出反相器之輸入，以及關03電晶體421}之汲極。關03電晶體4213之閘極連接於N Μ 0 S電晶體4 2 a之閘極而其源極連接地線7。因此，NM0S電晶體42a和42b形成一電流鏡42。

第17頁 1248254

於山ί出電路4回應於來自_s電晶體之—的輸出產生- 壓0Μ，此四M〇S電晶體係包含^PM0S電晶體對1以及NMOS電晶艚斜9。#认1 對丄以電曰^二：! 輸出電流從酬電晶體11或是麵尺日曰體2輸=時，輸出電路4拉低輸出電壓out至"low"電 ^ =且’當輸出電流從PM〇s電晶體12或是細3電，出時，輸出電路4拉高輸出電壓〇υτ至"high"電壓。也就，，當輸入電壓vIN+高於反相輸入電壓Vin時，輸出電路4拉咼輸出電壓out至"high"電壓，相反的當輸入電壓vin+低於反相輸入電壓VIN-時，輸出電路4拉低輸出電壓OUT至"i〇w" 電壓。如此，輸出電壓ουτ根據輸入電壓vin+高於反相輸入電壓VIN_之事實而被輸出。輸出電壓ουτ與PM0S電晶體對以及NM0S電晶體對1-2是否被啟動無關。在此實施例中的差動放大器1 〇中，可藉由適當的控制控制訊號Sc而延伸輸入電壓VIN+以及反相輸入電壓VIN_之可允許範圍。在差動放大器1 0中，可藉由適當的控制控制訊號Sc而任意選擇PM0S電晶體對卜1以及NM0S電晶體對卜2其中之一。因此，差動放大器10可產生輸出電壓OUT。而且，如前所述，輸入電壓vIN+以及反相輸入電壓vIN_之可允許範圍在PM0S電晶體對卜1以及NM0S電晶體對卜2中有所不同。因此，此實施例中的差動放大器1 0可根據在寬電壓範圍中變動的輸入電壓VIN+以及反相輸入電壓VIN-產生輸出電壓OUT，此寬範圍即是指地電壓Vss以及電源提供電壓VDD，此變動係藉由根據控制訊號\而選擇P Μ 0 S電晶體對1 -1以及 NM0S電晶體對1-2其中之一來完成。

第18頁 1248254 五、發明說明（12) 在此實施例中的差動放大器10中，PMOS電晶體對卜1 以及NMOS電晶體對1-2係唯一的（exclusively)被啟動，且未在同一時間被啟動。因此，在此實施例中的差動放大器 1 0中，與習知例1的差動放大器1 〇比較起來，電源消耗得以減少，因在習知例1中，PMOS電晶體對以及NMOS電晶體對通常皆為啟動的狀態。差動放大器10將在底下詳述。 PMOS電晶體3 1係作為一固定電流源以提供一固定電流源至PMOS電晶體對1-1。PMOS電晶體31之閘極透過PMOS電晶體32連接至具有偏壓電壓VBIASP的第一偏壓匯流排 (bus)8。VBIASP係被預先設定，使得PMOS電晶體31可提供一預定的偏壓電流至PMOS電晶體對卜1。偏壓電壓vBIASP係介於地電壓Vss以及電源提供電壓vDD之間的電壓。PMOS電晶體 32作為一切換元件以回應控制訊號&而選擇性的使pM〇s電晶體31之閘極連接至第一偏壓匯流排8。控制訊號心被提供至PMOS電晶體32之閘極。若控制訊號Sc被拉低至，1 l〇w"電壓，PMOS電晶體32使第一偏壓匯流排8電性連接至PMOS電晶體31之閘極，使其提供偏壓電壓VBIASP至PMOS電晶體31之閘極。因此，偏壓電流被提供至PMOS電晶體對卜1，使PMOS電晶體對1-1被啟動。另一方面，若控制訊號Sc被拉高至，，high"電壓，PM〇s電晶體32使第一偏壓匯流排8至PMOS電晶體31之閘極的電性連接斷開，使PM〇s電晶體31被斷開。所以，提供至PMOS電晶體對卜1的偏壓電流被停止，使得PM0S電晶體對卜i為未啟

第19頁 1248254 五、發明說明（13) 動。當PMOS電晶體對1_1為未啟動時，PMOS電晶體33作為切換裝置以使PMOS電晶體31之閘極電性連接至電源線6。一反相控制訊號Sc/被提供至PMOS電晶體33之閘極，此反相控制訊號Sc /係藉由CMOS反相器3 7反相控制訊號Sc而得。若控制訊號Sc被拉昇至high'1電壓，反相控制訊號Sc/被拉低至11 low，’電壓，且PMOS電晶體33被導通。結果，PMOS電晶體31之閘極電性連接至電源線6並固定在電源提供電壓v dd °所以’可以避免不必要的偏壓電流被提供至PMOS電晶體對1 -1。另一方面，NM0S電晶體34係作為一固定電流源以提供一固定偏壓電流至NM0S電晶體對1-2。NM0S電晶體34之源極連接至一地線7，此地線7具有地電壓Vss。NM0S電晶體34 之閘極透過NM0S電晶體32連接至具有偏壓電壓vBIASN的第二偏壓匯流排9。偏壓電壓VBIASN係被預先設定，使得NM0S電晶體34可提供一預定的偏壓電流至NM〇s電晶體對卜2。偏壓電mvbiasn係介於地電壓vss以及電源提供電壓Vdd之間的電壓。 NM0S電晶體35作為一切換元件以回應控制訊號Sc而選擇性的使NM0S電晶體34之閘極連接至第二偏壓匯流排9。 NM0S電晶體35之源極連接於第二偏壓匯流排9，而其汲極連接於NM0S電晶體34之閘極。控制訊號Sc被提供至題⑽電晶體35之閘極。若控制訊號Sc被拉高至” high"電壓，NM〇s 電晶體35使第二偏壓匯流排9電性連接至NM〇s電晶體34之

第20頁 1248254 五、發明說明（14) 閘極，使其提供偏壓電壓VBIASN至NMOS電晶體34之閘極。因此，偏壓電流被提供至NMOS電晶體對1 -2，使NMOS電晶體對1 - 2被啟動。另一方面，若控制訊號sc被拉低至” 1 ow ”電壓，NMOS電晶體35使第二偏壓匯流排9至NMOS電晶體35之閘極的電性連接斷開，使NMOS電晶體34被斷開。所以，提供至NMOS電晶體對卜2的偏麼電流被停止，使得nm〇s電晶體對1-2為未啟動。當NMOS電晶體對1-2為未啟動時，NMOS電晶體36作為切換裝置以使NMOS電晶體34之閘極電性連接至地線7。一反相控制訊號/Sc被提供至PM0S電晶體33之閘極，此反相控制訊號/Sc係藉由CMOS反相器37反相控制訊號sc而得。若控制訊號Sc被拉低至π 1 own電壓，反相控制訊號被拉高至 n high”電壓，且NMOS電晶體36被導通。結果，NM0S電晶體 34之閘極電性連接至地線7並固定地電壓Vss。所以，可以避免不必要的偏壓電流被提供至NM〇s電晶體對卜2。在前述的結構中，PM0S電晶體32以及NMOS電晶體35由控制訊號Sc所驅動，PM0S電晶體33以及NMOS電晶體36由反相控制吼號/ Sc所驅動，而對於此結構，用以構成偏壓電路 3之元素數目越少越佳。通常，在NMOS電晶體及PM0S電晶體中，在其閘極和源極間有一特定電壓降（閘極和源極間的電壓）。當關⑽電晶體及PM0S電晶體係作為一轉換閘時，因為閘極和源極間的電壓降，源極和汲極間的電壓會因此不相等。在此情況中，最好有一NMOS電晶體組以及—PM〇s電晶體組，其源極

第21頁 1248254 五、發明說明（15) 和汲極彼此連接，以作為轉換閘。然而，如前所述，在此實施例中，PMOS電晶體32由控制訊號Sc所驅動，而PMOS電晶體33由反相控制訊號/Sc所驅動。因此，前述結構之轉換閘並不需要被使用。所以，偏壓電路3所需要的元件數目可以有效的減少。同樣的， NMOS電晶體35由控制訊號Sc所驅動，而NMOS電晶體36由反相控制訊號/ Sc所驅動。因此，前述結構之轉換閘並不需要被使用。所以，偏壓電路3所需要的元件數目可以有效的減少。另一方面，如上所述，輸出電路4包含電流鏡45以及輸出反相器46。輸出反相器46反相輸入節點47的電壓並輸出至輸出節點48。輸出節點48的電壓為差動放大器輸出電壓OUT的輸出電壓。電流鏡41的PMOS電晶體41b僅有在電流流過NM〇s電晶體21時提供一電流至電流鏡42。對應流過麗〇8電晶體21之電流的電流從電流鏡41的PMOS電晶體4ib之汲極輸出。因此，若電流流過PMOS電晶體12或是NM〇s電晶體21，也就輸入電壓v1N+高於反相輸入電壓ViN ，則電流被提供至電流鏡42。電流是否被提供至電流鏡42與”⑽電晶體對丨^ NM0S電晶體對1-2是否被啟動無關。若電流被提供至汽鏡42,也就是輸入電壓VlN+高於反相輸入 ;：鏡42的眶電晶體42b作為—固定電流源。相反的若= ?於反:目輸入電壓v，_s電晶體⑽被入郎點47以及地線7之電性連接被斷開。輪

1248254 五、發明說明（16) '—^—- 另一方面，僅有在電流流過龍〇s電晶體22時，一從電流鏡43被提供至電流鏡44。對應流過nm〇S電晶體22之電流的電流從電流鏡43的PMOS電晶體43b之汲極輸出。因此’若電流流過PMOS電晶體11或是隨電晶體22，也就是輸入電壓VIN+低於反相輸入電壓viN-，則電流被提供至電流鏡44 °電流疋否被&供至電流鏡44與pmos電晶體對1 — 1或 NMOS電晶體對卜2是否被啟動無關。若電流被提供至電流鏡44，也就是輸入電壓VIN+低於反相輸入電壓Vin ，則電流鏡44的NMOS電晶體44b作為一固定電流源。另一方面，若輸入電壓vIN+高於反相輸入電壓v⑷，NM0S電晶體44b被斷開。電流鏡45之PMOS電晶體45a的沒極連接於電流鏡44之 NMOS電晶體44b。若NMOS電晶體44b作為固定電流源並使電流流過電流鏡4 5之P Μ 0 S電晶體4 5 a，也就是輸入電壓i 低於反相輸入電MV!卜，則電流鏡45的NMOS電晶體45b作為一固定電流源。另一方面，若輸入電壓Vin+高於反相輸入電壓 VIN_，PMOS電晶體45b斷開。電流鏡42之NMOS電晶體42b的汲極以及電流鏡45之 PMOS電晶體45b的汲極連接於輸入節點47。輸入節點47之電壓係根據輸入電壓VIN+以及反相輸入電壓vIN_而決定。如前所述，若輸入電壓VIN+高於反相輸入電壓vIN-，則NMOS電晶體42a係作為一固定電流源。另一方面，pM〇s電晶體45b 斷開。因此，輸入節點4 7被拉低至，，1 ow ”電壓。另一方面，若輸入電壓VIN+低於反相輸入電壓viN_，則NMOS電晶體

第23頁 1248254 五、發明說明（17) '—""" " --— _ 42b斷開。另一方面，pM〇s電晶體45b係作為一固定電漭源。因此，輸入節點47被拉升至” high"電壓。 _如前所述，輸出反相器47反相輸入節點47的電壓，祐輪出輸出電壓out。因此，若輸入電壓ViN+高於反相輪入壓VIN_，輸出電壓OUT被拉升至” high”電壓。相反的，若輸入電壓VIN+低於反相輸入電壓VIN_，輸出電壓OUT被拉低至1〗 "1 own電壓。接著’將敘述此實施例中的差動放大器1 〇之動作。在差動放大器10動作之前，對應於輸入電壓ViN+以及反相輪入電壓VIN_之範圍的控制訊號sc被提供至外部單元，而PM0S電晶體對卜1和NM0S電晶體對卜2其中之一被啟動。控制訊號 sc被包含差動放大器10之LSI的一墊片（pad)被提供。若輸入電壓VIN+以及反相輸入電壓V!卜接近地電壓Vss，控制訊號Sc被設定成11 low11電壓，PM0S電晶體對1-1被啟動。右控制號Sc被設定成"1 〇 w11電壓，p 〇 s電晶體3 2被導通，偏壓電壓VBIASP被提供至PM0S電晶體31。此時，PM0S電晶體31提供偏壓電流至PM0S電晶體對1-1並啟動PM0S電晶體對1 -1。而且，回應於設定在"h i gh"電壓的反相控制訊號/Sc，NM0S電晶體36被導通，NM0S電晶體34之閘極連接至地線7。如此，NM0S電晶體34之閘極被固定至地電壓yss。因此可以避免NM0S電晶體對1-2不如預期的動作。另一方面，若輸入電壓VIN+以及反相輸入電壓vIN_接近電源提供電壓VDD，控制訊號Sc被設定成” high”電壓，NM0S 電晶體對卜2被啟動。此時，NM0S電晶體35被導通，偏壓

第24頁 1248254

電壓V_N被提供至NMOS電曰曰曰體34。、结果，咖供偏壓電流至NM0S電晶體對丨-2並啟動NM〇s電晶體^_34 & 而且，回應於設定在"low"電壓的反相控制訊電晶體33被導通，PM0S電晶體31之間極連接至電;線广如此，PM0S電晶體31之閘極被固定至電源提供電壓v 。此可以避免PM0S電晶體對卜1不如預期的動作。 DD 如此，PM0S電晶體對1-1和NM0S電晶體對卜2僅有其中之一被啟動，因此降低了差動放大器丨〇的電源消耗。八在控制訊號sc被設定後，輸入電壓Vm以及反相輸入電壓乂仏被提供，且其輸出電壓ουτ自輸出電路4被輸出，係根據輸入電壓vIN+以及反相輸入電壓Vin何者較高而決定。若輸入電壓VIN+南於反相輸入電壓VIN_，輸出電壓ουτ被拉升至 ” high”電壓。若輸入電壓VIN+低於反相輸入電壓電壓OUT被拉升至” low"電壓。輸出電壓OUT並不取決於PM0S電晶體對卜丨或是NM〇s電晶體對1-2是否被啟動。舉例來說，通常輸入電壓％以被甲設成高於反相輸入電壓％卜。若PM0S電晶體對卜1被啟動，電流流過PM0S電晶體對1 -1的pjJOS電晶體1 2以及來自PM0S 電晶體12的電流鏡42，而電流鏡42的NM0S電晶體42b被導通。因此，輸入節點47被拉低至” low，，電壓。最後，藉輸出反向器46輸出的輸出電壓out被拉高至，，high”電壓。另一方面’若NM0S電晶體對1-1被啟動，電流流過NM0S電晶體對卜1的NM0S電晶體21以及電流鏡42，電流鏡42來自連接NM0S電晶體21的電流鏡41，而電流鏡42的NM0S電晶體

第25頁 1248254 五、發明說明（19) 42b被導通。因此，類似spM〇s電晶體況，輸入節點47被拉低至"1〇w，，電f被啟動的狀器46輸出的輸出電細被拉高至"high ^藉輸出反向

如從前述所了解的，即使PM〇s電電晶體對卜2的任一祜射叙，箱如體Η 1 乂及NMOS 相器46被輸出。動預期的輸出電壓_自輪出反植成：使ί=!壓VlN+以及反相輸入電壓v-的共同模式、，且成下，差動放大器10亦可動作，也就是，共同

Vc,為地電壓vss和電源提供電壓Vdd間的任一值。圖4為一圖形，顯示了差動放大器10之延遲時間與共同模式電之依賴關係。電源提供電壓^為2.3¥。當剛3電晶體對Η 被啟動時，若共同模式電壓VeMW.3v以下，差動放大器ι〇可正常動作。另一方面，當NM0S電晶體對卜2被啟動時，右共同模式電壓VCM為〇· 9V以上，差動放大器1〇可正常動作。如此，若PMOS電晶體對卜i以及NM〇s電晶體對卜2的其中之一被正常啟動，差動放大器1〇可以動作在〇至電源提供電壓範圍之内的輸入電壓。如前所述，在此實施例的差動放大器中，可以在降低電源消耗的狀況下延伸輸入電壓VIN+以及反相輸入電壓ViN_ 的可允許範圍。 & (第二實施例）圖5顯示了根據本發明之第二實施例的差動放大器。在第二實施例的差動放大器1 〇中，一控制訊號產生電路5 被增加至第一實施例中的差動放大器之電路結構，此控制 ΪΗ 第26頁 1248254

五、發明說明（20) =唬產生電路5係根據輸入電壓Vin+以及反產生控制訊號Sc。电而雷二圖6Λ示，控制訊號產生電路5由共同μ^ $路51、參考電壓產生電源提供器52以及比較器^所構成。共同模式電壓偵測電路51根據輸入電壓以及反入電壓VIN_產生一輸出電壓V〇，輸出電壓v〇大致上相等於共，模式電壓VCM。參考電壓產生電源提供器52產生一參考電 IVr。參考電mvr為介於電源提供電壓v⑽和地電壓Vss之間的電壓，最好是VDD/2。比較器53比較輸出電壓v〇以及參考電壓VR並輸出控制訊號Sc。若輸出電壓v〇高於參考電壓％，則比較器53將控制訊號Sc拉昇至"high"電壓。若輸出電"壓 V〇低於參考電壓VR，則比較器53將控制訊號心拉低至，，1〇w，，電壓。因此，若輸入電壓VIN+以及反相輸入電壓相對的較低，則PMOS電晶體對1-1被啟動。若輸入電壓以及反相輸入電壓VIN_相對的較高，則NM0S電晶體對卜2被啟動。因此，電晶體對根據輸入電壓vlN+以及反相輸入電壓Vin何者被啟動而適當的被選擇導通。共同模式電壓偵測電路51由固定電流源54、NMOS電晶體55a、55b ’ PMOS電晶體56a、56b以及NMOS電晶體57a、 57b所構成，其中固定電流源54用以產生一電流“。在固定電流源5 4中’其一端連接至地端點5 8，且電流iR流入地端點5 8。固定電流源5 4的其他端透過一節點5 9連接至電晶體 55a和55b的源極。輸入電壓viN+以及反相輸入電壓v!卜被分別提供至N Μ 0 S電晶體5 5 a和5 5 b的閘極。N Μ 0 S電晶體5 5 a和

第27頁 1248254

和？^108電晶體561) —起形成了一電流鏡。1^03電晶體56&和 5 5b的汲極連接至PM〇s電晶體56&的汲極。pM〇s電晶體“a 5 6b的特性相同。PM〇s電晶體56a和56b的源極連接至具有σ 電流提供電壓VDD的電源線60。PM0S電晶體56a和56b之閘極彼此連接並連接至pM〇s電晶體56&的汲極。pM〇s電晶體56匕的沒極連接至題(^電晶體57&和5713的汲極。關03電晶體 57a和57b的源極透過節點59連接至固定電流源54。NM〇s電晶體57a和57b的汲極連接至其閘極，如此NM〇s電晶體57& 和571)的汲極和閘極可保持在相同的電壓。關〇3電晶體5^^ 和57b之問極的電壓係為共同模式電壓偵測電路5丨的輸出電壓。NMOS電晶體57a和57b之特性與NMOS電晶體55a和55b 大致相同。共同模式電壓偵測電路5的輸出電壓v〇大約符合輸入電壓vIN+以及反相輸入電壓Vin的平均，也就是共同模式電壓 VCM。NMOS電晶體55a和55b分別對應於至節點59之輸入電壓 vIN+以及反相輸入電壓ViN為提供電流乙和込。電流〗r/2與流過PMOS電晶體56a之I2和ls的和相等。pM〇s電晶體56a和56b 形成電流鏡。因此電流Ir/2與流過PM〇s電晶體56a而流至 NMOS電晶體57a和57b之汲極的電流相同。因為NM〇s電晶體 5 7a和5 7b具有相同的特性，因此流過隨的電晶體57^和5^ 之電流L具有相同的值。流過NM〇s電晶體57a和57b的電流值之和符合流過NMOS電晶體55a*55b的電流值之和。因此，電流I!符合電流丨2和丨3之平均。而且，NM〇s電晶體57a 和57b之特性符合NMOS電晶體55a*55b之特性。因此，

第28頁 1248254 五、發明說明（22) NMOS電晶體57a和571)之閘極的電壓大約符合輸入電壓以及反相輸入電壓VIN_的平均，也就是共同模式電壓^。共同模式電壓偵測電路5 1可表示為底下的方鞋 (1) ·· ^ 2

- - (1) 其中1丨為流經NMOS電晶體57a或57b的電流，且Θ盔士立式2所計算出的值： 0為方程 (2) 广中W為閘極寬度、l為閘極長度、#為遷移率 (mobi 1 i ty)而CG為閘極電容。方程式（1)的第一項為輸入電壓以及反相輪入二也就是共同模式電壓Vc«。方程式⑴的第二Ϊ 係來自共同模式電壓VCM的誤差，其係由M 第員性特性造成。第二項的值較小。體的非線，方程式（1)所示，輸出電壓並不完全決 J電壓I然而’輸出電磨。係作為一索引以判定輸同棋壓VIN+以及反相輸入電壓ViN之間的電壓範圍。 ’電在此實施例的差動放大器10中，與共同模式電壓V。第29頁 1248254 五、發明說明（23) 有關之輸出電壓V。係從輸入電壓vIN+以及反相輸入電壓Vin_ 產生。控制訊號Sc係根據輸出電壓VQ所產生。因此，控制訊號Sc係根據輸入電壓VIN+以及反相輸入電壓之間的電壓範圍而產生。然後PMOS電晶體對1-1以及njjos電晶體對 1-2中較適合的一個自動被選擇並啟動。在第二實施例中’若共同模式電壓偵測電路51需要一大驅動容量，最好如圖6所示，在NMOS電晶體57a和57b的沒極和閘極設置一緩衝器61。緩衝器61之一輸入連接NM〇s 電晶體57a和5713的汲極，且一輸出連接至NM〇s電晶體57a 和57b的閘極，也就是輸出電壓V。被輸出的一輸出端。在圖6和圖7所示的共同模式電壓偵測電路5丨之輸出電壓中，可能會有雜訊產生。為了避免因雜訊而產生的錯誤動作’比較窃5 3最好具有磁滯（h y s t e r e s i s )特性，如圖8 所不。當比較器5 3的輸入電壓，也就是共同模式電壓偵測電路5 1的輸出電壓V。增加且比較器5 3到達臨界電壓ν'時，，制訊號\的電壓從” LOW"電壓切換至” HIGH”電壓。當比較器53的輸入電壓減少且比較器53到達臨界電壓”^ (〈ν' ) 時’控制訊號Se的電壓從"LOW，，電壓切換至” HIGH，，電壓。因此，就算雜訊使得輸出電壓V。變動，控制訊號也可避免因其變動而引起的不穩定。如圖9所示’ 一低通濾波器62可以被致入比較器53以 ^共同模式電壓偵測電路51之間以避免因雜訊而產生的錯误動作。低通濾波器62通常由電阻62a以及電容62b組成。電阻62a的一端連接至共同模式電壓偵測電路51之一輸出

1248254 五、發明說明（24) 端，且電阻6 2a的另一端連接至比較器53的一輸入端。電容62b位於電阻62之另一端以及具有地電壓vss的地端63之間。因此，去除掉高頻率雜訊的輸出電壓V。被供應至比較器5 3，其使控制訊號Sc避免不穩定。根據本發明，提供了輸入電壓較寬且電力消耗較小的差動放大器。雖然本發明已就一些較佳實施例來說明，但熟悉此技藝者藉著前述的說明與附圖，當可對其進行修改加、及等效的變更。因此任何夫酚龅士欲1 對其進行修改、增加、精神與範圍，而之中。等效的變更，均應包含於本發明 1248254 圖式簡單說明五、【圖式簡單說明】一習知差動放大器的電路結構； $ 了根據本發明之第一實施例的差 1貝示了輸入電壓VIN+以及反相輸入 '實施例的差動放大器之動作圖1為* 電路圖，顯干圖2為一電路圖，顯動放大器之電路結構；圖3A至3C為時序圖電壓V1N_的波形；範圍圖4為一圖形，顯示了第圖5為一電路圖 ’ 辱員-〒動放大器之電路結構；V、根據本發明之第一實施例的差圖6為一電路圖，顯矛大器的控制訊號產生電路·包含在第二實施例中之差動放圖7為一電路圖，顯干

大器的控制訊號產生電路之修包含在第二實施例中之差動放圖8為一波形圖，顯干〇T 大器的比較器之所希望的於包含在第二實施例中之差動放圖9為一電路圖，顯示别入輸出特性；以及大器的控制訊號產生電路、之了另包含在第二實施例中之差〜乃一修訂。 t件符號說明：卜1 PMOS電晶體對 1-2 NMOS電晶體對 3偏壓電路 4輪出電路

1248254 圖式簡單說明 5控制訊號產生電路 6 電源線 7 地線 8第一偏壓匯流排 9第二偏壓匯流排 10差動放大器 11、12 PMOS電晶體 21 NMOS電晶體 22 NMOS電晶體 31 PMOS電晶體 32、33 PMOS電晶體 34 NMOS電晶體 35 NMOS電晶體 36 NMOS電晶體 37 CMOS反相器 38 PMOS電晶體 39 NMOS電晶體 41電流鏡 41a 、 41b PMOS 電晶體 4 2 電流鏡 42a 、 42b NMOS 電晶體 4 3 電流鏡 43a、43b PMOS 電晶體 44電流鏡

第33頁 1248254 圖式簡單說明 44a、44b NMOS 電晶體 4 5電流鏡 45a 、 45b PMOS 電晶體 46輸出反相器 46a PMOS電晶體 46b NMOS電晶體 4 7輸入節點 4 8輸出節點 5 1共同模式電壓偵測電路 52參考電壓產生電源提供器 53比較器 5 4固定電流源 55a 、 55b NMOS 電晶體 56a、56b PMOS 電晶體 57a 、 57b NMOS 電晶體 5 8地端線 59節點 6 0 電源線

6 2低通渡波器 6 2a 電阻 62b 電容 Se :控制訊號

第34頁

Claims

1248254 __案號 93108373 六、申請專利範圍 1· 一種差動放大器，包含：一差動放大電路，具有第一和第二差動放大部· 其中該第一差動放大部具有·· σ’ 電源線一第一PMOS電晶體差動對，分別接收第—和輸入電壓； ϋ 其中該第二差動放大部具有：一弟二NMOS電晶體差動對，分別接收第_和第輸入電壓；

一偏壓電路，回應於一控制訊號而啟動該第—和第一差動放大部其中之一；以及 ~ 一輸出電路，將來自該被啟動的差動放大部之一輸出端的一輸出訊號予以輸出。 2·如申請專利範圍第1項之差動放大器，其中該第— 和第二差動放大部包含一第一 PMOS電晶體和一第_NM〇s電晶體，該第一PMOS電晶體和第一NMOS電晶體係分別作為固疋電流源， 1'

當啟動該第二差動放大部時，該偏壓電路停止該第_ PMOS電晶體之一動作，當啟動該第一差動放大部時，該偏壓電路停止該第一NMOS電晶體之一動作。 3 ·如申請專利範圍第2項之差動放大器，其中該偏壓電路包含：

第35頁 1248254 -----赵虎 93108373_钭年 9 曰 2¾ a____ 六、申請專利範圍、一第一開關，回應於該控制訊號而使一第一偏壓電壓連接至該第一PM〇s電晶體之一閘極；以及、一第二開關，回應於該控制訊號而使一第二偏壓電壓連接至該第一NMOS電晶體之一閘極，而且當該第一和第二開關其中之一導通時，另一則斷開。 4·如申請專利範圍第3項之差動放大器，其中該偏壓電路包含：一反相器，用以使該控制訊號成為反相；一第三開關，連接於該電源線以及該第一PMOS電晶體之該閘極之間並回應於該反相控制訊號而切換；以及 ^ 一第四開關，連接於該地線以及該第一NMOS電晶體之 π亥問極之間並回應於該反相控制訊號而切換，當該第三和第四開關其中之一導通時，另一則斷開。 5·如申請專利範圍第4項之差動放大器，其中當該第 —開關導通時，該第三開關便斷開，而當該第二開關導通時，該第四開關便斷開。。6·如申請專利範圍第1至第5項之任一項之差動放大器’其中該第一差動放大部包含：一第一電流鏡電路，其輸入端連接至來自該第一差動對之該PMOS電晶體其中之一的一輸出端；以及一第二電流鏡電路，其輸入連接至來自該第一差動

口48254

☆、申請專利範圍案號 93108373 修正斟之該PMOS電晶體的另—個之一輸出端；而該第二差動放大部包含： -^ 一第二電流鏡電路，其輸出端之一連接至該第二罢、子的該NMOS電晶體其中之一的一輸入端；以及一第四電流鏡電路，其輸出端之一連接至該第二矣動對的該NMOS電晶體的另_個之一輸入端。左。J ·如申請專利範圍第6項之差動放大器，其中該第三電流鏡電路之另一輸出端連接至該第二電流鏡電路之該輸入端，而且 Λ則该第四電流鏡電路之另一輸出端連接至該第一電路之該輸入端。 ”兄 8.如申請專利範圍第7項之差動放大器，其中該輸電=接收來自該第三及第四電流鏡電路的該被啟動放大器，9更包如含申請專利範圍第1至第5項之任一項之差動放大一控制訊號產生電路，根據兮笛 .^ ^ ^ ^ ^ 生該控制訊號。據名弟一和第一輸入電壓產之差動放大器，其中該控 10·如申請專利範圍第9項制訊號產生電路包含：

1248254 案號93108373 W车？月23日收工__ 六、申請專利範圍一第一電路，產生該第一和第二輸入電壓的一平均電壓；以及一第二電路，自該平均電壓產生該控制訊號。 11·如申請專利範圍第1 0項之差動放大器，其中該第一電路包含：一第二固定電流源，連接於該地線；第三NMOS電晶體，連接於該第二固定電流源，並在該第三NMOS電晶體之閘極接收該第一以及第二輸入電壓；第四NMOS電晶體，連接於該第二固定電流源；以及一電流鏡，連接於該電源線並提供一電流予該第四 NMOS電晶體，該電流相等於通過該等第三NM〇s電晶體的電流之和，而且该平均電壓自該電流鏡與該第四關〇s電晶體間的一節點輸出。 12·如申請專利範圍第1 1項之差動放大器，其中該第一電路包含：一比較器，比較該平均電壓以及一預定參考電壓以輸出該控制訊號。 13.如申請專利範圍第11項之差動放大器，其中該控制訊號產生電路更包含：一濾波器電路，設置於該第一和第二電路之間。

1248254 —--—案號 93108373 收午〒月日修正六、申請專利範圍一"- — '~ 14·如申請專利範圍第丨丨項之差動放大器，其中該第一電路更包含：人一緩衝器，連接於該節點和該第二電路之間。 15· 一種訊號輸出方法，在一差動放大電路中輸出來自第一以及第二輸入電壓的一輸出訊號，該差動放大電路包含第一及第二差動放大部，其中該第一差動放大部包含一第一PMOS電晶體差動對，該第一pm〇S電晶體差動對分別接收第一以及第二輸入電壓，且其中該第二差動放大部包含一第二NMOS電晶體差動對，該第二nm〇S電晶體差動對分別接收該第一以及第二輸入電壓，該訊號輸出方法包含二回應於一控制訊號而啟動該第一和第二差動放大中之一； σ y、提供第一和第二輸入電壓至該被啟動的差動放大以及，二。輸出來自該被啟動的差動放大部之一輸出端的一輪 ΞτΙ. ο 16·如申請專利範圍第Η項之訊號輸出方法，其中啟動包含：，、Τ该當該第一差動放大部回應於該控制訊號而被啟日、控制°亥第一差動放大部之一第一固定電流源使導通，並控制4第一差動放大部之一第二固定電流源使斷開；以

1248254 ----案號931 W年〒月日_修正六、申請專利範圍及 (b )當該第二差動放大部回應於該控制訊號而被啟動時’控制該第二固定電流源使導通，並控制該第一固定電流源使斷開。 1 7 ·如申請專利範圍第1 6項之訊號輸出方法，其中該 (a)控制步驟包含：提供一第〆偏壓電壓至該第一固定電流源之一第一 PMOS電晶體的一閘極，以及

停止提供該第一偏壓電壓至該第一PMOS電晶體之該閘極。 18·如申請專利範圍第1 6項之訊號輸出方法，其中該 (b)控制步驟包含：提供一第二偏壓電壓至該第二固定電流源之一第一 NMOS電晶體的一閘極，以及停止提供該第二偏壓電壓至該第一NMOS電晶體之該閘極0

19·如申請專利範圍第1 6至第1 8項之任一項之訊號輸出方法，其中該啟動步驟包含：使該控制訊號反相；當該第一差動放大部回應於該控制訊號而被啟動時，回應於該反相控制訊號停止該第二固定電流源之一動作；

第40頁 1248254 _案號93108373_糾年9月2、日修正_ 六、申請專利範圍當該第二差動放大部回應於該控制訊號而被啟動時，回應於該反相控制訊號停止該第一固定電流源之一動作。 20.如申請專利範圍第1 6至第1 8項之任一項之訊號輸出方法，更包含根據該第一以及第二輸入電壓產生該控制訊號。

第41頁