JP2002344264A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2002344264A JP2002344264A JP2001150185A JP2001150185A JP2002344264A JP 2002344264 A JP2002344264 A JP 2002344264A JP 2001150185 A JP2001150185 A JP 2001150185A JP 2001150185 A JP2001150185 A JP 2001150185A JP 2002344264 A JP2002344264 A JP 2002344264A
- Authority
- JP
- Japan
- Prior art keywords
- type transistor
- differential pair
- amplifier circuit
- type
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45708—Controlling the common source circuit of the differential amplifier
Abstract
(57)【要約】
【課題】 トランジスタ差動対を有する増幅器におい
て、入力ダイナミックレンジを拡大するとともに、出力
ノイズを低減すること。 【解決手段】 Ｐ型トランジスタ差動対を持つ増幅回路
部と、Ｎ型トランジスタ差動対を持つ増幅回路部とを有
し、入力レベルが所定値より低いときはＰ型トランジス
タ差動対を持つ増幅回路部のみを動作させ、入力レベル
が所定値より高いときはＮ型トランジスタ差動対を持つ
増幅回路部を動作させる。
て、入力ダイナミックレンジを拡大するとともに、出力
ノイズを低減すること。 【解決手段】 Ｐ型トランジスタ差動対を持つ増幅回路
部と、Ｎ型トランジスタ差動対を持つ増幅回路部とを有
し、入力レベルが所定値より低いときはＰ型トランジス
タ差動対を持つ増幅回路部のみを動作させ、入力レベル
が所定値より高いときはＮ型トランジスタ差動対を持つ
増幅回路部を動作させる。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅回路を有
しアナログ信号を増幅するように半導体集積回路装置に
形成された増幅器に関する。
しアナログ信号を増幅するように半導体集積回路装置に
形成された増幅器に関する。
【０００２】
【従来の技術】従来から、音声コーデックや、Ｈｉ−Ｆ
ｉオーディオ、携帯電話の音声装置用等に、アナログ信
号を増幅するために差動増幅回路を有したオペアンプな
どの増幅器が半導体集積回路装置に形成されている。
ｉオーディオ、携帯電話の音声装置用等に、アナログ信
号を増幅するために差動増幅回路を有したオペアンプな
どの増幅器が半導体集積回路装置に形成されている。
【０００３】このオペアンプなどの増幅器では、差動増
幅回路の差動対として、Ｐチャンネル型ＭＯＳＦＥＴ
（以下、Ｐ型トランジスタ）を用いたものや、Ｎチャン
ネルＭＯＳＦＥＴ（以下、Ｎ型トランジスタ）を用いた
ものが使用されている。しかし、Ｐ型トランジスタ、Ｎ
型トランジスタのいずれのチャンネル型の差動対におい
ても、入力信号の振幅値の上限側或いは下限側におい
て、入力ダイナミックレンジが制限されることから、広
い入力ダイナミックレンジを必要とされる場合には、Ｐ
型トランジスタとＮ型トランジスタの両方の差動対を使
用して、入力ダイナミックレンジを拡大するように構成
される。
幅回路の差動対として、Ｐチャンネル型ＭＯＳＦＥＴ
（以下、Ｐ型トランジスタ）を用いたものや、Ｎチャン
ネルＭＯＳＦＥＴ（以下、Ｎ型トランジスタ）を用いた
ものが使用されている。しかし、Ｐ型トランジスタ、Ｎ
型トランジスタのいずれのチャンネル型の差動対におい
ても、入力信号の振幅値の上限側或いは下限側におい
て、入力ダイナミックレンジが制限されることから、広
い入力ダイナミックレンジを必要とされる場合には、Ｐ
型トランジスタとＮ型トランジスタの両方の差動対を使
用して、入力ダイナミックレンジを拡大するように構成
される。
【０００４】図５は、Ｐ型トランジスタとＮ型トランジ
スタの両方の差動対を使用した従来のオペアンプの回路
構成を示す図である。図６はその使用方法を示す図であ
り、ＯＰは図５のオペアンプである。
スタの両方の差動対を使用した従来のオペアンプの回路
構成を示す図である。図６はその使用方法を示す図であ
り、ＯＰは図５のオペアンプである。
【０００５】図５において、電源電位Ｖｄｄとグランド
電位Ｇｎｄとの間にゲートとドレインが接続されたＰ型
トランジスタＭ１１と定電流源１１が接続され、その接
続点の定電位がＰ型トランジスタＭ１２のゲートに印加
され、Ｐ型トランジスタＭ１２は定電流で動作する。同
様に、電源電位Ｖｄｄとグランド電位Ｇｎｄとの間にゲ
ートとドレインが接続されたＰ型トランジスタＭ１３と
定電流源１２が接続され、その接続点の定電位がＰ型ト
ランジスタＭ１４のゲートに印加され、Ｐ型トランジス
タＭ１４は定電流で動作する。
電位Ｇｎｄとの間にゲートとドレインが接続されたＰ型
トランジスタＭ１１と定電流源１１が接続され、その接
続点の定電位がＰ型トランジスタＭ１２のゲートに印加
され、Ｐ型トランジスタＭ１２は定電流で動作する。同
様に、電源電位Ｖｄｄとグランド電位Ｇｎｄとの間にゲ
ートとドレインが接続されたＰ型トランジスタＭ１３と
定電流源１２が接続され、その接続点の定電位がＰ型ト
ランジスタＭ１４のゲートに印加され、Ｐ型トランジス
タＭ１４は定電流で動作する。
【０００６】反転入力Ｖｉｎｎが入力されるＰ型トラン
ジスタＭ１５と正相入力Ｖｉｎｐが入力されるＰ型トラ
ンジスタＭ１６とでＰ型トランジスタ差動対Ｐｄが構成
され、Ｐ型トランジスタＭ１２に直列に接続される。こ
のＰ型トランジスタ差動対Ｐｄの負荷としてＮ型トラン
ジスタＭ１７とＮ型トランジスタＭ１８からなるカレン
トミラー回路が設けられる。このカレントミラー回路
は、Ｎ型トランジスタＭ１７のゲートとドレインが接続
されてＰ型トランジスタＭ１５のドレインと接続される
とともに、Ｎ型トランジスタＭ１８のゲートにも接続さ
れている。
ジスタＭ１５と正相入力Ｖｉｎｐが入力されるＰ型トラ
ンジスタＭ１６とでＰ型トランジスタ差動対Ｐｄが構成
され、Ｐ型トランジスタＭ１２に直列に接続される。こ
のＰ型トランジスタ差動対Ｐｄの負荷としてＮ型トラン
ジスタＭ１７とＮ型トランジスタＭ１８からなるカレン
トミラー回路が設けられる。このカレントミラー回路
は、Ｎ型トランジスタＭ１７のゲートとドレインが接続
されてＰ型トランジスタＭ１５のドレインと接続される
とともに、Ｎ型トランジスタＭ１８のゲートにも接続さ
れている。
【０００７】このＮ型トランジスタＭ１８のドレイン
が、Ｐ型トランジスタＭ１６のドレインに接続されると
ともに、Ｐ型トランジスタＭ１４と直列に電源電位Ｖｄ
ｄとグランド電位Ｇｎｄ間に接続されたＮ型トランジス
タＭ１９のゲートに接続され、Ｎ型トランジスタＭ１９
のドレインから出力電位Ｖｏｕｔが出力される。なお、
発振防止用の抵抗Ｒｏ、コンデンサＣｏが、Ｎ型トラン
ジスタＭ１９のゲート、ドレイン間に接続される。これ
により、Ｐ型トランジスタ差動対側の増幅回路部が構成
される。
が、Ｐ型トランジスタＭ１６のドレインに接続されると
ともに、Ｐ型トランジスタＭ１４と直列に電源電位Ｖｄ
ｄとグランド電位Ｇｎｄ間に接続されたＮ型トランジス
タＭ１９のゲートに接続され、Ｎ型トランジスタＭ１９
のドレインから出力電位Ｖｏｕｔが出力される。なお、
発振防止用の抵抗Ｒｏ、コンデンサＣｏが、Ｎ型トラン
ジスタＭ１９のゲート、ドレイン間に接続される。これ
により、Ｐ型トランジスタ差動対側の増幅回路部が構成
される。
【０００８】Ｎ型トランジスタ差動対側の増幅回路部
は、次のように構成される。電源電位Ｖｄｄとグランド
電位Ｇｎｄとの間に定電流源２１と、ゲートとドレイン
が接続されたＮ型トランジスタＭ２８とが接続され、そ
の接続点の定電位がＮ型トランジスタＭ２７のゲートに
印加され、Ｎ型トランジスタＭ２７は定電流で動作す
る。
は、次のように構成される。電源電位Ｖｄｄとグランド
電位Ｇｎｄとの間に定電流源２１と、ゲートとドレイン
が接続されたＮ型トランジスタＭ２８とが接続され、そ
の接続点の定電位がＮ型トランジスタＭ２７のゲートに
印加され、Ｎ型トランジスタＭ２７は定電流で動作す
る。
【０００９】正相入力Ｖｉｎｐが入力されるＮ型トラン
ジスタＭ２５と反転入力Ｖｉｎｎが入力されるＮ型トラ
ンジスタＭ２６とでＮ型トランジスタ差動対Ｎｄが構成
され、Ｎ型トランジスタＭ２７に直列に接続される。こ
のＮ型トランジスタ差動対Ｎｄの負荷として、Ｎ型トラ
ンジスタＭ２５のドレインには、ドレインとゲートが接
続されたＰ型トランジスタＭ２２が設けられ、さらにＰ
型トランジスタＭ２２のゲートにゲートが接続されドレ
インがＮ型トランジスタＭ１７のドレインに接続された
Ｐ型トランジスタＭ２１が設けられる。また、Ｎ型トラ
ンジスタＭ２６のドレインには、ドレインとゲートが接
続されたＰ型トランジスタＭ２３が設けられ、さらにＰ
型トランジスタＭ２３のゲートにゲートが接続されドレ
インがＮ型トランジスタＭ１８のドレインに接続された
Ｐ型トランジスタＭ２４が設けられる。
ジスタＭ２５と反転入力Ｖｉｎｎが入力されるＮ型トラ
ンジスタＭ２６とでＮ型トランジスタ差動対Ｎｄが構成
され、Ｎ型トランジスタＭ２７に直列に接続される。こ
のＮ型トランジスタ差動対Ｎｄの負荷として、Ｎ型トラ
ンジスタＭ２５のドレインには、ドレインとゲートが接
続されたＰ型トランジスタＭ２２が設けられ、さらにＰ
型トランジスタＭ２２のゲートにゲートが接続されドレ
インがＮ型トランジスタＭ１７のドレインに接続された
Ｐ型トランジスタＭ２１が設けられる。また、Ｎ型トラ
ンジスタＭ２６のドレインには、ドレインとゲートが接
続されたＰ型トランジスタＭ２３が設けられ、さらにＰ
型トランジスタＭ２３のゲートにゲートが接続されドレ
インがＮ型トランジスタＭ１８のドレインに接続された
Ｐ型トランジスタＭ２４が設けられる。
【００１０】このように構成されたオペアンプＯＰは例
えば図６のように、その非反転入力端子に、バイアス電
圧Ｖｂに入力信号Ｖｉｎが重畳されて正相入力Ｖｉｎｐ
が入力され、また、その反転入力端子に出力電位Ｖｏｕ
ｔが反転入力Ｖｉｎｎが入力され、ボルテージ・フォロ
アを構成している。
えば図６のように、その非反転入力端子に、バイアス電
圧Ｖｂに入力信号Ｖｉｎが重畳されて正相入力Ｖｉｎｐ
が入力され、また、その反転入力端子に出力電位Ｖｏｕ
ｔが反転入力Ｖｉｎｎが入力され、ボルテージ・フォロ
アを構成している。
【００１１】この従来のオペアンプにおいては、Ｐ型ト
ランジスタ差動対Ｐｄ側の増幅回路部及びＮ型トランジ
スタ差動対Ｎｄ側の増幅回路部は両方とも常時動作して
いるから、正相入力Ｖｉｎｐのレベルが高くなりＰ型ト
ランジスタ差動対Ｐｄ側の増幅回路部の動作に制限が掛
かる状況でも、Ｎ型トランジスタ差動対Ｎｄ側の増幅回
路部が動作することで、上限側の制限を受けることはな
い。また、正相入力Ｖｉｎｐのレベルが低くなりＮ型ト
ランジスタ差動対Ｎｄ側の増幅回路部の動作に制限が掛
かる状況でも、Ｐ型トランジスタ差動対Ｐｄ側の増幅回
路部が動作することで、下限側の制限を受けることはな
い。したがって、Ｐ型トランジスタとＮ型トランジスタ
の両方の差動対を使用することで、入力ダイナミックレ
ンジを拡大している。
ランジスタ差動対Ｐｄ側の増幅回路部及びＮ型トランジ
スタ差動対Ｎｄ側の増幅回路部は両方とも常時動作して
いるから、正相入力Ｖｉｎｐのレベルが高くなりＰ型ト
ランジスタ差動対Ｐｄ側の増幅回路部の動作に制限が掛
かる状況でも、Ｎ型トランジスタ差動対Ｎｄ側の増幅回
路部が動作することで、上限側の制限を受けることはな
い。また、正相入力Ｖｉｎｐのレベルが低くなりＮ型ト
ランジスタ差動対Ｎｄ側の増幅回路部の動作に制限が掛
かる状況でも、Ｐ型トランジスタ差動対Ｐｄ側の増幅回
路部が動作することで、下限側の制限を受けることはな
い。したがって、Ｐ型トランジスタとＮ型トランジスタ
の両方の差動対を使用することで、入力ダイナミックレ
ンジを拡大している。
【００１２】
【発明が解決しようとする課題】従来の増幅器では、広
い入力ダイナミックレンジを得ることはできるが、出力
ノイズ特性が、Ｐ型トランジスタ差動対Ｐｄ側の増幅回
路部のみで構成した増幅器に比較して、悪化する傾向が
顕著である。
い入力ダイナミックレンジを得ることはできるが、出力
ノイズ特性が、Ｐ型トランジスタ差動対Ｐｄ側の増幅回
路部のみで構成した増幅器に比較して、悪化する傾向が
顕著である。
【００１３】この出力ノイズ特性が悪化する原因は、Ｎ
型トランジスタはＰ型トランジスタより、１／ｆノイズ
特性が悪いためである。この１／ｆノイズ特性は、出力
ノイズの主な部分を占めるフリッカ雑音の周波数特性の
形から呼称されている。
型トランジスタはＰ型トランジスタより、１／ｆノイズ
特性が悪いためである。この１／ｆノイズ特性は、出力
ノイズの主な部分を占めるフリッカ雑音の周波数特性の
形から呼称されている。
【００１４】したがって、Ｐ型トランジスタ差動対とＮ
型トランジスタ差動対の両方を使用して、入力ダイナミ
ックレンジを拡大することは、ノイズ特性とのトレード
オフにより、その採用を決めることになる。また、１／
ｆノイズを低減するには、トランジスタのサイズ（チャ
ンネル長またはチャンネル長及びチャンネル幅）を大き
くすればよいが、そのためには増幅器を作り込むＩＣの
面積が増大してしまい、コストアップの要因となる。
型トランジスタ差動対の両方を使用して、入力ダイナミ
ックレンジを拡大することは、ノイズ特性とのトレード
オフにより、その採用を決めることになる。また、１／
ｆノイズを低減するには、トランジスタのサイズ（チャ
ンネル長またはチャンネル長及びチャンネル幅）を大き
くすればよいが、そのためには増幅器を作り込むＩＣの
面積が増大してしまい、コストアップの要因となる。
【００１５】そこで、本発明は、トランジスタ差動対を
有する増幅器において、入力ダイナミックレンジを拡大
するとともに、出力ノイズを低減することを目的とす
る。
有する増幅器において、入力ダイナミックレンジを拡大
するとともに、出力ノイズを低減することを目的とす
る。
【００１６】
【課題を解決するための手段】請求項１記載の増幅器
は、Ｐ型トランジスタ差動対を持つ増幅回路部と、Ｎ型
トランジスタ差動対を持つ増幅回路部とを有し、入力レ
ベルが所定値より低いときはＰ型トランジスタ差動対を
持つ増幅回路部のみを動作させ、入力レベルが所定値よ
り高いときはＮ型トランジスタ差動対を持つ増幅回路部
を動作させるように構成したことを特徴とする。
は、Ｐ型トランジスタ差動対を持つ増幅回路部と、Ｎ型
トランジスタ差動対を持つ増幅回路部とを有し、入力レ
ベルが所定値より低いときはＰ型トランジスタ差動対を
持つ増幅回路部のみを動作させ、入力レベルが所定値よ
り高いときはＮ型トランジスタ差動対を持つ増幅回路部
を動作させるように構成したことを特徴とする。
【００１７】この請求項１記載の増幅器によれば、Ｐ型
トランジスタ差動対を持つ増幅回路部とＮ型トランジス
タ差動対を持つ増幅回路部とを備え、入力レベルが所定
値より低いときは１／ｆノイズの小さいＰ型トランジス
タ差動対を持つ増幅回路部のみを動作させるから、出力
ノイズを低減することができ、また、入力レベルが所定
値より高いときは、Ｎ型トランジスタ差動対を持つ増幅
回路部を動作させるから、入力のダイナミックレンジを
拡大することができる。
トランジスタ差動対を持つ増幅回路部とＮ型トランジス
タ差動対を持つ増幅回路部とを備え、入力レベルが所定
値より低いときは１／ｆノイズの小さいＰ型トランジス
タ差動対を持つ増幅回路部のみを動作させるから、出力
ノイズを低減することができ、また、入力レベルが所定
値より高いときは、Ｎ型トランジスタ差動対を持つ増幅
回路部を動作させるから、入力のダイナミックレンジを
拡大することができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の増
幅器の実施の形態について説明する。
幅器の実施の形態について説明する。
【００１９】図１は、本発明の実施の形態にかかるオペ
アンプの構成図であり、半導体集積回路装置（ＩＣ）に
形成されている。
アンプの構成図であり、半導体集積回路装置（ＩＣ）に
形成されている。
【００２０】図１において、従来例の図５と同一の構成
部分には、同じ符号を付している。すなわち、Ｐ型トラ
ンジスタＭ１１〜Ｎ型トランジスタＭ１９、定電流源１
１，定電流源１２，コンデンサＣｏ、抵抗Ｒｏ、Ｐ型ト
ランジスタＭ２１〜Ｎ型トランジスタＭ２６は、図５と
同じであり、その接続関係も同様となっている。
部分には、同じ符号を付している。すなわち、Ｐ型トラ
ンジスタＭ１１〜Ｎ型トランジスタＭ１９、定電流源１
１，定電流源１２，コンデンサＣｏ、抵抗Ｒｏ、Ｐ型ト
ランジスタＭ２１〜Ｎ型トランジスタＭ２６は、図５と
同じであり、その接続関係も同様となっている。
【００２１】図１で、図５から削除されているものは、
図５のＮ型トランジスタＭ２７，Ｎ型トランジスタＭ２
８と定電流源２１である。
図５のＮ型トランジスタＭ２７，Ｎ型トランジスタＭ２
８と定電流源２１である。
【００２２】一方、図１において、新たに付加されたも
のは、Ｐ型トランジスタＭ３１〜Ｎ型トランジスタＭ３
８である。Ｐ型トランジスタＭ３１及びＰ型トランジス
タＭ３２は、ソースが電源電位Ｖｄｄに接続され、ゲー
トがＰ型トランジスタＭ１１のドレインの定電位点に接
続され、それぞれ定電流源として動作する。ここでＰ型
トランジスタＭ３１の定電流値をＩ１とし、Ｐ型トラン
ジスタＭ３２の定電流値をＩ２とする。
のは、Ｐ型トランジスタＭ３１〜Ｎ型トランジスタＭ３
８である。Ｐ型トランジスタＭ３１及びＰ型トランジス
タＭ３２は、ソースが電源電位Ｖｄｄに接続され、ゲー
トがＰ型トランジスタＭ１１のドレインの定電位点に接
続され、それぞれ定電流源として動作する。ここでＰ型
トランジスタＭ３１の定電流値をＩ１とし、Ｐ型トラン
ジスタＭ３２の定電流値をＩ２とする。
【００２３】Ｐ型トランジスタＭ３３とＰ型トランジス
タＭ３４は、ソース同士、ドレイン同士が接続され、そ
のソースはＰ型トランジスタＭ３１のドレインに接続さ
れ、Ｐ型トランジスタ並列体Ｐｐを構成する。それらの
ゲートには正相入力Ｖｉｎｐ及び反転入力Ｖｉｎｎが印
加される。このＰ型トランジスタＭ３３とＰ型トランジ
スタＭ３４を、Ｐ型トランジスタ差動対Ｐｄを構成する
Ｐ型トランジスタＭ１５，Ｐ型トランジスタＭ１６と同
じサイズのものを使用すると、ゲートに同じ正相入力Ｖ
ｉｎｐ及び反転入力Ｖｉｎｎが印加されるから、同様の
動作をすることになる。この作用を利用して、Ｐ型トラ
ンジスタＭ１５，Ｍ１６即ちＰ型トランジスタ差動対Ｐ
ｄの動作限界点を、Ｐ型トランジスタ並列体Ｐｐの動作
により検出することができる。
タＭ３４は、ソース同士、ドレイン同士が接続され、そ
のソースはＰ型トランジスタＭ３１のドレインに接続さ
れ、Ｐ型トランジスタ並列体Ｐｐを構成する。それらの
ゲートには正相入力Ｖｉｎｐ及び反転入力Ｖｉｎｎが印
加される。このＰ型トランジスタＭ３３とＰ型トランジ
スタＭ３４を、Ｐ型トランジスタ差動対Ｐｄを構成する
Ｐ型トランジスタＭ１５，Ｐ型トランジスタＭ１６と同
じサイズのものを使用すると、ゲートに同じ正相入力Ｖ
ｉｎｐ及び反転入力Ｖｉｎｎが印加されるから、同様の
動作をすることになる。この作用を利用して、Ｐ型トラ
ンジスタＭ１５，Ｍ１６即ちＰ型トランジスタ差動対Ｐ
ｄの動作限界点を、Ｐ型トランジスタ並列体Ｐｐの動作
により検出することができる。
【００２４】又、Ｐ型トランジスタ並列体Ｐｐを構成す
るＰ型トランジスタＭ３３とＰ型トランジスタＭ３４の
サイズを異ならせてその動作限界点が、Ｐ型トランジス
タ差動対Ｐｄを構成するＰ型トランジスタＭ１５，Ｍ１
６の動作限界点よりも少し低くなるように特性を調整し
た場合には、Ｐ型トランジスタ並列体Ｐｐを、Ｐ型トラ
ンジスタ差動対Ｐｄよりも低い電位点で動作がオフにな
るように設定することができる。
るＰ型トランジスタＭ３３とＰ型トランジスタＭ３４の
サイズを異ならせてその動作限界点が、Ｐ型トランジス
タ差動対Ｐｄを構成するＰ型トランジスタＭ１５，Ｍ１
６の動作限界点よりも少し低くなるように特性を調整し
た場合には、Ｐ型トランジスタ並列体Ｐｐを、Ｐ型トラ
ンジスタ差動対Ｐｄよりも低い電位点で動作がオフにな
るように設定することができる。
【００２５】Ｎ型トランジスタＭ３５とＮ型トランジス
タＭ３６は、ゲート同士が接続され、またＮ型トランジ
スタＭ３５のドレインとゲートが接続されて、カレント
ミラー回路を構成している。Ｎ型トランジスタＭ３５の
ドレインがＰ型トランジスタＭ３３，Ｍ３４のドレイン
に接続されるから、Ｎ型トランジスタＭ３５の電流Ｉ１
と等しい電流がＮ型トランジスタＭ３６に流れる。
タＭ３６は、ゲート同士が接続され、またＮ型トランジ
スタＭ３５のドレインとゲートが接続されて、カレント
ミラー回路を構成している。Ｎ型トランジスタＭ３５の
ドレインがＰ型トランジスタＭ３３，Ｍ３４のドレイン
に接続されるから、Ｎ型トランジスタＭ３５の電流Ｉ１
と等しい電流がＮ型トランジスタＭ３６に流れる。
【００２６】Ｎ型トランジスタＭ３７とＮ型トランジス
タＭ３８は、ゲート同士が接続され、またＮ型トランジ
スタＭ３７のドレインとゲートが接続されて、カレント
ミラー回路を構成している。Ｎ型トランジスタＭ３７の
ドレインがＰ型トランジスタＭ３２のドレイン及びＮ型
トランジスタＭ３６のドレインに接続されるから、定電
流源であるＰ型トランジスタＭ３２の電流Ｉ２は、Ｎ型
トランジスタＭ３６またはＮ型トランジスタＭ３７に流
れる。Ｎ型トランジスタＭ３７に流れる電流と等しい電
流がＮ型トランジスタＭ３８に流れる。Ｎ型トランジス
タＭ３８のドレインは、Ｎ型トランジスタ差動対Ｎｄの
Ｎ型トランジスタＭ２５，Ｍ２６のソースに接続される
から、Ｎ型トランジスタＭ３８に電流が流れるかどうか
に応じて、Ｎ型トランジスタ差動対Ｎｄが動作可能にな
るかどうかが決まる。なお、以上の各カレントミラー回
路では、各トランジスタの特性が等しいものと仮定して
いる。
タＭ３８は、ゲート同士が接続され、またＮ型トランジ
スタＭ３７のドレインとゲートが接続されて、カレント
ミラー回路を構成している。Ｎ型トランジスタＭ３７の
ドレインがＰ型トランジスタＭ３２のドレイン及びＮ型
トランジスタＭ３６のドレインに接続されるから、定電
流源であるＰ型トランジスタＭ３２の電流Ｉ２は、Ｎ型
トランジスタＭ３６またはＮ型トランジスタＭ３７に流
れる。Ｎ型トランジスタＭ３７に流れる電流と等しい電
流がＮ型トランジスタＭ３８に流れる。Ｎ型トランジス
タＭ３８のドレインは、Ｎ型トランジスタ差動対Ｎｄの
Ｎ型トランジスタＭ２５，Ｍ２６のソースに接続される
から、Ｎ型トランジスタＭ３８に電流が流れるかどうか
に応じて、Ｎ型トランジスタ差動対Ｎｄが動作可能にな
るかどうかが決まる。なお、以上の各カレントミラー回
路では、各トランジスタの特性が等しいものと仮定して
いる。
【００２７】本発明の実施の形態にかかるオペアンプの
動作を、図１の回路構成図と図２の動作状況説明図を参
照して、以下説明する。尚、図２（ａ）は、Ｐ型トラン
ジスタＭ３３とＰ型トランジスタＭ３４で構成されるＰ
型トランジスタ並列体ＰｐをＰ型トランジスタ差動対Ｐ
ｄと同じ動作限界点の特性に設定した場合の動作状況を
示しており、図２（ｂ）は、Ｐ型トランジスタ並列体Ｐ
ｐの動作限界点をＰ型トランジスタ差動対Ｐｄよりも低
い特性に設定した場合の動作状況を示している。
動作を、図１の回路構成図と図２の動作状況説明図を参
照して、以下説明する。尚、図２（ａ）は、Ｐ型トラン
ジスタＭ３３とＰ型トランジスタＭ３４で構成されるＰ
型トランジスタ並列体ＰｐをＰ型トランジスタ差動対Ｐ
ｄと同じ動作限界点の特性に設定した場合の動作状況を
示しており、図２（ｂ）は、Ｐ型トランジスタ並列体Ｐ
ｐの動作限界点をＰ型トランジスタ差動対Ｐｄよりも低
い特性に設定した場合の動作状況を示している。
【００２８】この図１においても、オペアンプＯＰは前
述の図６のように、その非反転入力端子に、バイアス電
圧Ｖｂに入力信号Ｖｉｎが重畳されて正相入力Ｖｉｎｐ
が入力され、また、その反転入力端子に出力電位Ｖｏｕ
ｔが反転入力Ｖｉｎｎとして入力され、ボルテージ・フ
ォロアを構成しているものとして説明する。尚、この使
用形態に限らず、その他の使用形態にも同様に適用する
ことができる。
述の図６のように、その非反転入力端子に、バイアス電
圧Ｖｂに入力信号Ｖｉｎが重畳されて正相入力Ｖｉｎｐ
が入力され、また、その反転入力端子に出力電位Ｖｏｕ
ｔが反転入力Ｖｉｎｎとして入力され、ボルテージ・フ
ォロアを構成しているものとして説明する。尚、この使
用形態に限らず、その他の使用形態にも同様に適用する
ことができる。
【００２９】まず、Ｐ型トランジスタ並列体ＰｐをＰ型
トランジスタ差動対Ｐｄと同じ動作限界点の特性に設定
した場合について説明する。
トランジスタ差動対Ｐｄと同じ動作限界点の特性に設定
した場合について説明する。
【００３０】図２（ａ）の区間イのように、正相入力Ｖ
ｉｎｐのレベルが所定のレベルＶ１より低いときには、
Ｐ型トランジスタＭ１２は定電流動作をしており、Ｐ型
トランジスタ差動対ＰｄはＮ型トランジスタＭ１７，Ｎ
型トランジスタＭ１８のカレントミラー回路と協働し
て、正相入力Ｖｉｎｐに応じた出力電位Ｖｏｕｔを出力
している。
ｉｎｐのレベルが所定のレベルＶ１より低いときには、
Ｐ型トランジスタＭ１２は定電流動作をしており、Ｐ型
トランジスタ差動対ＰｄはＮ型トランジスタＭ１７，Ｎ
型トランジスタＭ１８のカレントミラー回路と協働し
て、正相入力Ｖｉｎｐに応じた出力電位Ｖｏｕｔを出力
している。
【００３１】このとき、Ｐ型トランジスタ並列体Ｐｐの
Ｐ型トランジスタＭ３３，Ｐ型トランジスタＭ３４は導
通（オン）しており、Ｐ型トランジスタＭ３１，Ｐ型ト
ランジスタＭ３２もともに定電流動作をしている。Ｐ型
トランジスタＭ３１からの定電流Ｉ１がＮ型トランジス
タＭ３５に流れるからＮ型トランジスタＭ３６の電流Ｉ
１′は等しくなる（Ｉ１＝Ｉ１′）。Ｐ型トランジスタ
Ｍ３２の電流Ｉ２は、Ｉ１と同じに設定されているか
ら、電流Ｉ２は、全てＮ型トランジスタＭ３６に吸収さ
れ、Ｎ型トランジスタＭ３７のゲート電圧は低レベルに
なるのでＮ型トランジスタＭ３７には電流が流れない。
したがって、Ｎ型トランジスタＭ３７とカレントミラー
回路を構成しているＮ型トランジスタＭ３８にも電流は
流れず、電流Ｉ３は零であるから、Ｎ型トランジスタ差
動対Ｎｄ側の増幅回路部は、動作していない。
Ｐ型トランジスタＭ３３，Ｐ型トランジスタＭ３４は導
通（オン）しており、Ｐ型トランジスタＭ３１，Ｐ型ト
ランジスタＭ３２もともに定電流動作をしている。Ｐ型
トランジスタＭ３１からの定電流Ｉ１がＮ型トランジス
タＭ３５に流れるからＮ型トランジスタＭ３６の電流Ｉ
１′は等しくなる（Ｉ１＝Ｉ１′）。Ｐ型トランジスタ
Ｍ３２の電流Ｉ２は、Ｉ１と同じに設定されているか
ら、電流Ｉ２は、全てＮ型トランジスタＭ３６に吸収さ
れ、Ｎ型トランジスタＭ３７のゲート電圧は低レベルに
なるのでＮ型トランジスタＭ３７には電流が流れない。
したがって、Ｎ型トランジスタＭ３７とカレントミラー
回路を構成しているＮ型トランジスタＭ３８にも電流は
流れず、電流Ｉ３は零であるから、Ｎ型トランジスタ差
動対Ｎｄ側の増幅回路部は、動作していない。
【００３２】このように、正相入力Ｖｉｎｐのレベルが
所定のレベルＶ１より低いときには、Ｎ型トランジスタ
差動対Ｎｄ側の増幅回路部は動作せず、Ｐ型トランジス
タ差動対Ｐｄ側の増幅回路部のみ動作している。したが
って、１／ｆノイズの大きいＮ型トランジスタ差動対が
動作していないから、全体としてのノイズ発生量は低減
される。一方、Ｐ型トランジスタ差動対Ｐｄ側の増幅回
路部は、正相入力Ｖｉｎｐが低い値であっても動作を行
うから、低振幅側へのダイナミックレンジは制限される
ことなく確保されている。
所定のレベルＶ１より低いときには、Ｎ型トランジスタ
差動対Ｎｄ側の増幅回路部は動作せず、Ｐ型トランジス
タ差動対Ｐｄ側の増幅回路部のみ動作している。したが
って、１／ｆノイズの大きいＮ型トランジスタ差動対が
動作していないから、全体としてのノイズ発生量は低減
される。一方、Ｐ型トランジスタ差動対Ｐｄ側の増幅回
路部は、正相入力Ｖｉｎｐが低い値であっても動作を行
うから、低振幅側へのダイナミックレンジは制限される
ことなく確保されている。
【００３３】正相入力Ｖｉｎｐのレベルが低い値から上
昇し、この正相入力Ｖｉｎｐに、Ｐ型トランジスタＭ１
６のスレッショールド電圧Ｖｔｈ（ｍ１６）及びＰ型ト
ランジスタＭ１２の飽和電圧Ｖｓａｔ（ｍ１２）を加算
した電位が、電源電位Ｖｄｄ以上、即ち「Ｖｉｎｐ＋Ｖ
ｔｈ（ｍ１６）＋Ｖｓａｔ（ｍ１２）≧Ｖｄｄ」になる
と、Ｐ型トランジスタＭ１２は定電流動作を維持できな
くなり、その結果Ｐ型トランジスタＭ１５及びＰ型トラ
ンジスタＭ１６からなるＰ型トランジスタ差動対Ｐｄは
動作しなくなる。つまり、Ａ点の電位は、Ｐ型トランジ
スタＭ１２が定電流源として動作できるだけ、電源電位
Ｖｄｄよりも低い電位にあることが必要である。このＰ
型トランジスタ差動対Ｐｄが動作できなくなる正相入力
ＶｉｎｐのレベルＶ１が、Ｐ型トランジスタ差動対Ｐｄ
側の増幅回路部の動作限界点となる。
昇し、この正相入力Ｖｉｎｐに、Ｐ型トランジスタＭ１
６のスレッショールド電圧Ｖｔｈ（ｍ１６）及びＰ型ト
ランジスタＭ１２の飽和電圧Ｖｓａｔ（ｍ１２）を加算
した電位が、電源電位Ｖｄｄ以上、即ち「Ｖｉｎｐ＋Ｖ
ｔｈ（ｍ１６）＋Ｖｓａｔ（ｍ１２）≧Ｖｄｄ」になる
と、Ｐ型トランジスタＭ１２は定電流動作を維持できな
くなり、その結果Ｐ型トランジスタＭ１５及びＰ型トラ
ンジスタＭ１６からなるＰ型トランジスタ差動対Ｐｄは
動作しなくなる。つまり、Ａ点の電位は、Ｐ型トランジ
スタＭ１２が定電流源として動作できるだけ、電源電位
Ｖｄｄよりも低い電位にあることが必要である。このＰ
型トランジスタ差動対Ｐｄが動作できなくなる正相入力
ＶｉｎｐのレベルＶ１が、Ｐ型トランジスタ差動対Ｐｄ
側の増幅回路部の動作限界点となる。
【００３４】正相入力Ｖｉｎｐと反転入力Ｖｉｎｎは、
Ｐ型トランジスタ並列体ＰｐのＰ型トランジスタＭ３
３，Ｍ３４のゲートにも供給されており、ここではＰ型
トランジスタ並列体ＰｐのＰ型トランジスタＭ３３とＰ
型トランジスタＭ３４をＰ型トランジスタ差動対Ｐｄの
Ｐ型トランジスタＭ１５とＰ型トランジスタＭ１６と同
じ動作限界点の特性に設定しているから、正相入力Ｖｉ
ｎｐがレベルＶ１になった時点で、Ｐ型トランジスタ並
列体ＰｐのＰ型トランジスタＭ３３とＰ型トランジスタ
Ｍ３４はオフすることになる。そして、Ｎ型トランジス
タＭ３５、Ｎ型トランジスタＭ３６の電流Ｉ１、Ｉ１′
は零になり、Ｎ型トランジスタＭ３６には定電流Ｉ２が
流れ、カレントミラー動作によりＮ型トランジスタＭ３
８に定電流Ｉ３が流れる。
Ｐ型トランジスタ並列体ＰｐのＰ型トランジスタＭ３
３，Ｍ３４のゲートにも供給されており、ここではＰ型
トランジスタ並列体ＰｐのＰ型トランジスタＭ３３とＰ
型トランジスタＭ３４をＰ型トランジスタ差動対Ｐｄの
Ｐ型トランジスタＭ１５とＰ型トランジスタＭ１６と同
じ動作限界点の特性に設定しているから、正相入力Ｖｉ
ｎｐがレベルＶ１になった時点で、Ｐ型トランジスタ並
列体ＰｐのＰ型トランジスタＭ３３とＰ型トランジスタ
Ｍ３４はオフすることになる。そして、Ｎ型トランジス
タＭ３５、Ｎ型トランジスタＭ３６の電流Ｉ１、Ｉ１′
は零になり、Ｎ型トランジスタＭ３６には定電流Ｉ２が
流れ、カレントミラー動作によりＮ型トランジスタＭ３
８に定電流Ｉ３が流れる。
【００３５】このＮ型トランジスタＭ３８の定電流Ｉ３
は、Ｎ型トランジスタ差動対Ｎｄ側の増幅回路部の動作
電流であるから、これによりＮ型トランジスタ差動対Ｎ
ｄ側の増幅回路部はその動作を開始する。図２（ａ）で
見ると、図中ロの区間に当たる。即ち、正相入力Ｖｉｎ
ｐが所定のレベルＶ１未満では、図中イ区間のようにＰ
型トランジスタ差動対Ｐｄ側の増幅回路部のみが動作
し、所定のレベルＶ１以上では、後述のような切り替わ
り動作により、図中ロ区間のようにＮ型トランジスタ差
動対Ｎｄ側の増幅回路部が動作する。
は、Ｎ型トランジスタ差動対Ｎｄ側の増幅回路部の動作
電流であるから、これによりＮ型トランジスタ差動対Ｎ
ｄ側の増幅回路部はその動作を開始する。図２（ａ）で
見ると、図中ロの区間に当たる。即ち、正相入力Ｖｉｎ
ｐが所定のレベルＶ１未満では、図中イ区間のようにＰ
型トランジスタ差動対Ｐｄ側の増幅回路部のみが動作
し、所定のレベルＶ１以上では、後述のような切り替わ
り動作により、図中ロ区間のようにＮ型トランジスタ差
動対Ｎｄ側の増幅回路部が動作する。
【００３６】このように、正相入力Ｖｉｎｐのレベルが
所定のレベルＶ１以上になると、Ｐ型トランジスタ差動
対Ｐｄ側の増幅回路部の動作が制限されても、Ｎ型トラ
ンジスタ差動対Ｎｄ側の増幅回路部が動作する。したが
って、正相入力Ｖｉｎｐのレベルが高いときには上限方
向で動作が制限されないＮ型トランジスタ差動対が動作
するから、入力ダイナミックレンジを大きく採ることが
できる。又、１／ｆノイズの大きいＮ型トランジスタ差
動対が動作するのは、信号レベルが高い間だけであるか
ら、信号対雑音比Ｓ／Ｎとしては問題にならない。又、
正相入力Ｖｉｎｐのレベルが高いときだけ、Ｎ型トラン
ジスタ差動対Ｎｄ側の増幅回路部が動作するから、入力
レベルが低いときの消費電流を従来より少なくすること
ができる。
所定のレベルＶ１以上になると、Ｐ型トランジスタ差動
対Ｐｄ側の増幅回路部の動作が制限されても、Ｎ型トラ
ンジスタ差動対Ｎｄ側の増幅回路部が動作する。したが
って、正相入力Ｖｉｎｐのレベルが高いときには上限方
向で動作が制限されないＮ型トランジスタ差動対が動作
するから、入力ダイナミックレンジを大きく採ることが
できる。又、１／ｆノイズの大きいＮ型トランジスタ差
動対が動作するのは、信号レベルが高い間だけであるか
ら、信号対雑音比Ｓ／Ｎとしては問題にならない。又、
正相入力Ｖｉｎｐのレベルが高いときだけ、Ｎ型トラン
ジスタ差動対Ｎｄ側の増幅回路部が動作するから、入力
レベルが低いときの消費電流を従来より少なくすること
ができる。
【００３７】このＰ型トランジスタ差動対Ｐｄ側の増幅
回路部とＮ型トランジスタ差動対Ｎｄ側の増幅回路部と
の動作切り替わりは、厳密には電流は徐々に変化して切
り替わるから増幅動作が不連続になることはない。
回路部とＮ型トランジスタ差動対Ｎｄ側の増幅回路部と
の動作切り替わりは、厳密には電流は徐々に変化して切
り替わるから増幅動作が不連続になることはない。
【００３８】以上の動作状態時における各点の波形を図
３に示している。図３では横軸に共通に時間をとり、出
力電位Ｖｏｕｔ、Ｐ型トランジスタ並列体ＰｐのＰ型ト
ランジスタＭ３３，Ｐ型トランジスタＭ４４のソース電
位（Ｂ点電位）、Ｎ型トランジスタＭ３５の電流Ｉ１及
びＮ型トランジスタＭ３８の電流Ｉ３を、それぞれ示し
ている。Ｂ点電位は、電源電位Ｖｄｄの近い電位でクリ
ップされることが示されており、電流Ｉ１及び電流Ｉ３
がＢ点電位のクリップ動作と同じタイミングで逆に変化
することが示されている。即ち、Ｂ点電位がクリップさ
れている期間は、電流Ｉ１が零で、電流Ｉ３が定電流Ｉ
２だけ流れて、Ｎ型トランジスタ差動対Ｎｄが動作し、
Ｐ型トランジスタ差動対Ｐｄは不動作となる。また、Ｂ
点電位がクリップされていない期間は、電流Ｉ１が流れ
て、電流Ｉ３は零となり、Ｐ型トランジスタ差動対Ｐｄ
が動作し、Ｎ型トランジスタ差動対Ｎｄは不動作とな
る。
３に示している。図３では横軸に共通に時間をとり、出
力電位Ｖｏｕｔ、Ｐ型トランジスタ並列体ＰｐのＰ型ト
ランジスタＭ３３，Ｐ型トランジスタＭ４４のソース電
位（Ｂ点電位）、Ｎ型トランジスタＭ３５の電流Ｉ１及
びＮ型トランジスタＭ３８の電流Ｉ３を、それぞれ示し
ている。Ｂ点電位は、電源電位Ｖｄｄの近い電位でクリ
ップされることが示されており、電流Ｉ１及び電流Ｉ３
がＢ点電位のクリップ動作と同じタイミングで逆に変化
することが示されている。即ち、Ｂ点電位がクリップさ
れている期間は、電流Ｉ１が零で、電流Ｉ３が定電流Ｉ
２だけ流れて、Ｎ型トランジスタ差動対Ｎｄが動作し、
Ｐ型トランジスタ差動対Ｐｄは不動作となる。また、Ｂ
点電位がクリップされていない期間は、電流Ｉ１が流れ
て、電流Ｉ３は零となり、Ｐ型トランジスタ差動対Ｐｄ
が動作し、Ｎ型トランジスタ差動対Ｎｄは不動作とな
る。
【００３９】又、図４は、周波数とノイズレベルの特性
を示す図であり、横軸に対数表示の周波数を採り、縦軸
にデシベル表示のノイズレベルを示している。図中
（ａ）が従来例の増幅器の特性であり、図中（ｂ）が本
発明の増幅器の特性であり、いずれもある特定の共通の
回路条件でのものである。この図では、いずれの特性も
周波数に対して１／ｆの特性を示しているが、そのノイ
ズレベルは、本発明の増幅器の特性（ｂ）のノイズレベ
ルが、例えば１０ＨＺにおいて約８ｄＢ改善されるな
ど、従来例の増幅器の特性（ａ）のノイズレベルより
も、一段と低減されている。
を示す図であり、横軸に対数表示の周波数を採り、縦軸
にデシベル表示のノイズレベルを示している。図中
（ａ）が従来例の増幅器の特性であり、図中（ｂ）が本
発明の増幅器の特性であり、いずれもある特定の共通の
回路条件でのものである。この図では、いずれの特性も
周波数に対して１／ｆの特性を示しているが、そのノイ
ズレベルは、本発明の増幅器の特性（ｂ）のノイズレベ
ルが、例えば１０ＨＺにおいて約８ｄＢ改善されるな
ど、従来例の増幅器の特性（ａ）のノイズレベルより
も、一段と低減されている。
【００４０】更に、１／ｆノイズを一層低減する必要が
ある場合には、Ｐ型トランジスタ差動対Ｐｄ側のトラン
ジスタのみのサイズを大きくするだけで良いから、回路
面積的にも有効である。
ある場合には、Ｐ型トランジスタ差動対Ｐｄ側のトラン
ジスタのみのサイズを大きくするだけで良いから、回路
面積的にも有効である。
【００４１】次に、Ｐ型トランジスタＭ３３とＰ型トラ
ンジスタＭ３４で構成されるＰ型トランジスタ並列体Ｐ
ｐの動作限界点を、Ｐ型トランジスタ差動対Ｐｄの動作
限界点よりも低い特性に設定した場合について、図２
（ｂ）をも参照して説明する。
ンジスタＭ３４で構成されるＰ型トランジスタ並列体Ｐ
ｐの動作限界点を、Ｐ型トランジスタ差動対Ｐｄの動作
限界点よりも低い特性に設定した場合について、図２
（ｂ）をも参照して説明する。
【００４２】この場合、Ｐ型トランジスタ並列体Ｐｐを
構成するＰ型トランジスタＭ３３とＰ型トランジスタＭ
３４のサイズを、Ｐ型トランジスタ差動対Ｐｄを構成す
るＰ型トランジスタＭ１５，Ｐ型トランジスタＭ１６の
サイズと異ならせて、その動作限界点のレベルＶ２がＰ
型トランジスタ差動対Ｐｄの動作限界点のレベルＶ１よ
りも少し低くなるように特性を調整する。
構成するＰ型トランジスタＭ３３とＰ型トランジスタＭ
３４のサイズを、Ｐ型トランジスタ差動対Ｐｄを構成す
るＰ型トランジスタＭ１５，Ｐ型トランジスタＭ１６の
サイズと異ならせて、その動作限界点のレベルＶ２がＰ
型トランジスタ差動対Ｐｄの動作限界点のレベルＶ１よ
りも少し低くなるように特性を調整する。
【００４３】Ｐ型トランジスタ差動対Ｐｄ側の増幅回路
部の動作が制限される正相入力ＶｉｎｐのレベルＶ１よ
りも低いレベルＶ２になった時点で、Ｐ型トランジスタ
並列体ＰｐのＰ型トランジスタＭ３３とＰ型トランジス
タＭ３４はオフする。そして、Ｎ型トランジスタＭ３
５、Ｎ型トランジスタＭ３６の電流Ｉ１、Ｉ１′は零に
なり、Ｎ型トランジスタＭ３６には定電流Ｉ２が流れ、
カレントミラー動作によりＮ型トランジスタＭ３６に定
電流Ｉ３が流れる。このＮ型トランジスタＭ３６の定電
流Ｉ３は、Ｎ型トランジスタ差動対Ｎｄ側の増幅回路部
の動作電流であるから、これによりＮ型トランジスタ差
動対Ｎｄ側の増幅回路部はその動作を開始する。
部の動作が制限される正相入力ＶｉｎｐのレベルＶ１よ
りも低いレベルＶ２になった時点で、Ｐ型トランジスタ
並列体ＰｐのＰ型トランジスタＭ３３とＰ型トランジス
タＭ３４はオフする。そして、Ｎ型トランジスタＭ３
５、Ｎ型トランジスタＭ３６の電流Ｉ１、Ｉ１′は零に
なり、Ｎ型トランジスタＭ３６には定電流Ｉ２が流れ、
カレントミラー動作によりＮ型トランジスタＭ３６に定
電流Ｉ３が流れる。このＮ型トランジスタＭ３６の定電
流Ｉ３は、Ｎ型トランジスタ差動対Ｎｄ側の増幅回路部
の動作電流であるから、これによりＮ型トランジスタ差
動対Ｎｄ側の増幅回路部はその動作を開始する。
【００４４】したがって、図２（ｂ）に示されるよう
に、Ｐ型トランジスタ差動対Ｐｄ側の増幅回路部は図２
（ａ）と同様に区間イで動作し、区間ロでは動作が制限
される一方、Ｎ型トランジスタ差動対Ｎｄ側の増幅回路
部は新たに区間ハで動作し、区間ニで不動作に設定され
る。即ち、Ｐ型トランジスタ差動対Ｐｄ側の増幅回路部
の動作域とＮ型トランジスタ差動対Ｎｄ側の増幅回路部
の動作域とが、正相入力ＶｉｎｐのレベルＶ１とレベル
Ｖ２との間で重畳されることになり、切換時の不連続性
は確実に解消される。なお、重畳される動作域はノイズ
低減の観点から狭い方が好ましい。
に、Ｐ型トランジスタ差動対Ｐｄ側の増幅回路部は図２
（ａ）と同様に区間イで動作し、区間ロでは動作が制限
される一方、Ｎ型トランジスタ差動対Ｎｄ側の増幅回路
部は新たに区間ハで動作し、区間ニで不動作に設定され
る。即ち、Ｐ型トランジスタ差動対Ｐｄ側の増幅回路部
の動作域とＮ型トランジスタ差動対Ｎｄ側の増幅回路部
の動作域とが、正相入力ＶｉｎｐのレベルＶ１とレベル
Ｖ２との間で重畳されることになり、切換時の不連続性
は確実に解消される。なお、重畳される動作域はノイズ
低減の観点から狭い方が好ましい。
【００４５】また、以上の実施の形態において、Ｐ型ト
ランジスタ並列体Ｐｐとして、Ｐ型トランジスタＭ３３
又はＰ型トランジスタＭ３４のいずれか一方のみを用い
て構成することができる。
ランジスタ並列体Ｐｐとして、Ｐ型トランジスタＭ３３
又はＰ型トランジスタＭ３４のいずれか一方のみを用い
て構成することができる。
【００４６】また、Ｐ型トランジスタ及びＮ型トランジ
スタとして、ＰＮＰ型バイポーラトランジスタ及びＮＰ
Ｎ型バイポーラトランジスタを用いることができる。
スタとして、ＰＮＰ型バイポーラトランジスタ及びＮＰ
Ｎ型バイポーラトランジスタを用いることができる。
【００４７】
【発明の効果】請求項１記載の増幅器によれば、Ｐ型ト
ランジスタ差動対を持つ増幅回路部とＮ型トランジスタ
差動対を持つ増幅回路部とを備え、入力レベルが所定値
より低いときは１／ｆノイズの小さいＰ型トランジスタ
差動対を持つ増幅回路部のみを動作させるから、出力ノ
イズを低減することができ、また、入力レベルが所定値
より高いときは、Ｎ型トランジスタ差動対を持つ増幅回
路部を動作させるから、入力のダイナミックレンジを拡
大することができる。
ランジスタ差動対を持つ増幅回路部とＮ型トランジスタ
差動対を持つ増幅回路部とを備え、入力レベルが所定値
より低いときは１／ｆノイズの小さいＰ型トランジスタ
差動対を持つ増幅回路部のみを動作させるから、出力ノ
イズを低減することができ、また、入力レベルが所定値
より高いときは、Ｎ型トランジスタ差動対を持つ増幅回
路部を動作させるから、入力のダイナミックレンジを拡
大することができる。
【図１】本発明の実施の形態にかかるオペアンプの構成
図。
図。
【図２】その動作状況説明図。
【図３】動作状態時における各点の波形を示す図。
【図４】周波数−ノイズレベルの特性を示す図。
【図５】従来のオペアンプの構成図。
【図６】オペアンプの使用方法を示す図。
Ｐｄ Ｐ型トランジスタ差動対 Ｎｄ Ｎ型トランジスタ差動対 Ｐｐ Ｐ型トランジスタ並列体 Ｍ１１〜Ｍ１６、Ｍ２１〜Ｍ２４、Ｍ３１〜Ｍ３４ Ｐ
型トランジスタ Ｍ１７〜Ｍ１９、Ｍ２５〜２８、Ｍ３５〜Ｍ３８ Ｎ型
トランジスタ １１，１２ 定電流源 Ｖｉｎｐ 正相入力 Ｖｉｎｎ 反転入力
型トランジスタ Ｍ１７〜Ｍ１９、Ｍ２５〜２８、Ｍ３５〜Ｍ３８ Ｎ型
トランジスタ １１，１２ 定電流源 Ｖｉｎｐ 正相入力 Ｖｉｎｎ 反転入力
フロントページの続き Ｆターム(参考） 5J066 AA02 AA47 CA32 CA41 FA18 HA08 HA10 HA17 HA25 HA29 HA39 KA02 KA05 KA09 MA05 MA21 TA01 TA03 TA06 5J069 AA02 AA47 CA32 CA41 FA18 HA08 HA10 HA17 HA25 HA29 HA39 KA02 KA05 KA09 MA05 MA21 TA01 TA03 TA06 5J092 AA02 AA47 CA32 CA41 FA18 GR09 HA08 HA10 HA17 HA25 HA29 HA39 KA02 KA05 KA09 MA05 MA21 TA01 TA03 TA06
Claims (1)
- 【請求項１】 Ｐ型トランジスタ差動対を持つ増幅回路
部と、Ｎ型トランジスタ差動対を持つ増幅回路部とを有
し、 入力レベルが所定値より低いときはＰ型トランジスタ差
動対を持つ増幅回路部のみを動作させ、入力レベルが所
定値より高いときはＮ型トランジスタ差動対を持つ増幅
回路部を動作させるように構成したことを特徴とする増
幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150185A JP2002344264A (ja) | 2001-05-18 | 2001-05-18 | 増幅器 |
| US10/147,212 US6759903B2 (en) | 2001-05-18 | 2002-05-15 | Amplifier |
| US10/837,204 US6909327B2 (en) | 2001-05-18 | 2004-04-30 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150185A JP2002344264A (ja) | 2001-05-18 | 2001-05-18 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002344264A true JP2002344264A (ja) | 2002-11-29 |
Family
ID=18995239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001150185A Pending JP2002344264A (ja) | 2001-05-18 | 2001-05-18 | 増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6759903B2 (ja) |
| JP (1) | JP2002344264A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248115B2 (en) | 2003-03-27 | 2007-07-24 | Nec Electronics Corporation | Differential amplifier operable in wide range |
| JP2008125134A (ja) * | 2008-02-12 | 2008-05-29 | Seiko Epson Corp | 半導体装置 |
| JP2012208635A (ja) * | 2011-03-29 | 2012-10-25 | Fujitsu Ltd | 定電圧回路及び増幅回路 |
| JP2019029419A (ja) * | 2017-07-26 | 2019-02-21 | ローム株式会社 | 集積回路及び集積回路の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049562A1 (ja) * | 2002-11-26 | 2004-06-10 | Mitsubishi Denki Kabushiki Kaisha | 駆動回路 |
| US20060268140A1 (en) * | 2005-05-24 | 2006-11-30 | Micron Technology, Inc. | Method and apparatus for reducing noise in analog amplifier circuits and solid state imagers employing such circuits |
| US7816988B2 (en) * | 2006-02-03 | 2010-10-19 | Honglei Wu | Amplifier |
| CN102377394B (zh) * | 2010-08-24 | 2016-01-27 | 无锡爱睿芯电子有限公司 | 一种音乐播放模块 |
| RU2497271C1 (ru) * | 2012-08-02 | 2013-10-27 | Общество с ограниченной ответственностью "Юник Ай Сиз" (ООО "Юник Ай Сиз") | Высокочастотный усилитель с устройством стабилизации тока коллектора гетероструктурного биполярного транзистора |
| US9071205B2 (en) * | 2013-06-07 | 2015-06-30 | Analog Devices, Inc. | Single input class-AB rail-to-rail output stage |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0569102B1 (en) * | 1992-05-08 | 1997-11-19 | Koninklijke Philips Electronics N.V. | Differential amplifier having rail-to-rail input capability and square-root current control |
| US5714906A (en) * | 1995-08-14 | 1998-02-03 | Motamed; Ali | Constant transductance input stage and integrated circuit implementations thereof |
| US5631607A (en) * | 1995-09-06 | 1997-05-20 | Philips Electronics North America Corporation | Compact GM-control for CMOS rail-to-rail input stages by regulating the sum of the gate-source voltages constant |
| KR100313504B1 (ko) * | 1999-02-12 | 2002-01-19 | 김영환 | 알티알 입력단의 트랜스컨덕턴스 제어회로 |
-
2001
- 2001-05-18 JP JP2001150185A patent/JP2002344264A/ja active Pending
-
2002
- 2002-05-15 US US10/147,212 patent/US6759903B2/en not_active Expired - Fee Related
-
2004
- 2004-04-30 US US10/837,204 patent/US6909327B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248115B2 (en) | 2003-03-27 | 2007-07-24 | Nec Electronics Corporation | Differential amplifier operable in wide range |
| JP2008125134A (ja) * | 2008-02-12 | 2008-05-29 | Seiko Epson Corp | 半導体装置 |
| JP2012208635A (ja) * | 2011-03-29 | 2012-10-25 | Fujitsu Ltd | 定電圧回路及び増幅回路 |
| JP2019029419A (ja) * | 2017-07-26 | 2019-02-21 | ローム株式会社 | 集積回路及び集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6909327B2 (en) | 2005-06-21 |
| US6759903B2 (en) | 2004-07-06 |
| US20020171488A1 (en) | 2002-11-21 |
| US20040207469A1 (en) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737790B1 (en) | Cascode amplifier and method for controlling current of cascode amplifier | |
| JP3150101B2 (ja) | 演算増幅回路 | |
| JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
| JP2001223538A (ja) | ミュート回路およびデジタルオーディオ増幅回路 | |
| JP2002344264A (ja) | 増幅器 | |
| JP2006148364A (ja) | 電圧比較器 | |
| US7528659B2 (en) | Fully differential amplification device | |
| EP1310853A2 (en) | Low power wide swing curent mirror | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| US6229346B1 (en) | High frequency supply compatible hysteresis comparator with low dynamics differential input | |
| EP1435693A1 (en) | Amplification circuit | |
| JP3482159B2 (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
| US20040239418A1 (en) | Mute circuit and BTL audio amplifier apparatus | |
| US6781462B2 (en) | Power amplifier | |
| KR20060004260A (ko) | 자체 바이어스 차동 증폭기 | |
| JP2001160721A (ja) | 電力増幅回路 | |
| JP3403638B2 (ja) | バッファ装置 | |
| US20240128933A1 (en) | Class-d amplifier circuit | |
| US11664774B2 (en) | Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method | |
| JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
| JPS5870609A (ja) | 演算増幅回路 | |
| JP3685118B2 (ja) | Ｃｍｏｓインバータ回路及びｄｃオフセット検出回路 | |
| JP4672883B2 (ja) | 半導体装置 | |
| JPH1115545A (ja) | 半導体装置 | |
| JP3052039B2 (ja) | 入力アンプ回路 |