TWI238512B - Magnetic random access memory - Google Patents
Magnetic random access memory Download PDFInfo
- Publication number
- TWI238512B TWI238512B TW092133352A TW92133352A TWI238512B TW I238512 B TWI238512 B TW I238512B TW 092133352 A TW092133352 A TW 092133352A TW 92133352 A TW92133352 A TW 92133352A TW I238512 B TWI238512 B TW I238512B
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic
- random access
- access memory
- aforementioned
- line
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 120
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 5
- 238000005192 partition Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 239000000696 magnetic material Substances 0.000 claims description 8
- 230000035699 permeability Effects 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 2
- 239000004606 Fillers/Extenders Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 52
- 239000010408 film Substances 0.000 description 43
- 210000004027 cell Anatomy 0.000 description 27
- 230000005294 ferromagnetic effect Effects 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 14
- 230000005415 magnetization Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004873 anchoring Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 206010013883 Dwarfism Diseases 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- -1 Si and β Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002122 magnetic nanoparticle Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
1238512 玖、發明說明: 【發明所屬之技術領域】 本發明係有關一種磁性隨機存取記憶體,其係具有使用 利用磁性電阻效果而進行資料記憶之磁性電阻先件之記憶 胞者。 【先前技術】 所謂磁性隨機存取記憶體(Magnetic Random Access Memory :以下略記為MRAM),其係作為資訊之記錄載體, 利用強磁性韓之磁化方向,可隨時改寫、保持、讀出記綠 資訊之固體記憶體之總稱。 MRAM之記憶胞通常具有疊層複數強磁性體之構造。資 訊之記錄係使構成記憶胞之複數強磁性體之磁化之相對配 置為平行或反平行,對應於2進之資訊"1 ”” "而進行。記 錄資訊之寫入係藉由於十字狀交叉而配置之寫入線流入電 沭所產生之電流磁場,使各晶胞之強磁性體之磁化方向反 轉而進行。記綠保持時之消耗電力原理上為〇,而且是即使 切斷電源,扣進行記錄保持之非揮發性記憶體。記錄貪訊 之讀出係利用磁性電阻效果而進行,所謂磁性電阻效果, 其係記憶胞之電阻由於構成晶胞之強磁性體之磁化方向與 感測電流之相對角、或者複數之強磁性層間之磁化之相對 角而變化之現象。 、 發 出 若與以往使用介電體之半導體記憶體比較其機能 MRAM具有下述⑴〜(3)所示之眾多優點。⑴為完全物 性,而且改寫次數可達1〇15次以上。⑺可進行非_ 1238512 不需要更新動作,故可检妨山 力刑、 了、%短頃出週期。(3)相較於電荷儲 存型心記憶胞,對於放射線 二 丁 f生知 頂測MRAM之每單 位面積之積體度、寫入、讀 m 、 〜出争間可成為大約與DRAM相 同之程度。故,活用所謂非探 的θ非揮毛心重要特色,在可攜式機 斋用 < 外部記錄裝置、LSI混八γ^ 口杈载用迹、甚至個人電腦之 王記憶體之應用係受到期待。 現在’實用化之檢討有進展的^ 、 啕進展的MRAM,記憶胞係使用形 j強磁性穿隨接合之MT J (Magnetlc Tunnel Junctlon ··磁性 穿酸接合)元件,作為磁性電阻元件(參考例如··非專利文獻 1)。mtj元件主要由強磁性層/絕緣層/強磁性層所組成之3 層膜而構成,電流係以絕緣層作為通道而流動。接合之電 阻值與兩強磁性金屬層之磁化之相對角之余弦成比例而變 化’兩磁化為反平行之情況,取得極大值。此為tmr (Tinmelmg Magneto Resistlve :穿隧式磁電阻)效果,例如 :NlFe/Co/Ai2〇3/Co/NlF4,在5〇〜以下之低磁場’發現 超過2 5 %之磁性電阻變化率。 MTJ元件·之構造以自旋閥構造而為人所知,所謂自旋閥 (Spin Valve)構造,其係以改善磁場感度為目的,與一方之 強磁性體鄰接而配置反強磁性體,使磁化方向固定者(參考 例如··非專利文獻2)。又,為了改善磁性電阻變化率之偏 壓(Bias)依存性,設置雙重通道障壁者亦為人所知(參考例 如:非專利文獻3)。 然而,為了開發具有Gb級之積體度之MraM,尚有幾個 應解決之問題。其中之一是減低寫入電流。以往之MRam -6 - 89542 1238512 中,於配線流入電流,以藉此產生之磁場,使MTJ元件之 記錄層之磁化方向反轉。來自配線之產生磁場強度係取決 於配線之電流值、及配線與MTJ元件之間的距離而變化。 以往所知之報告例中,此磁場強度大約數〇e/mA程度。並 且’ MTJ元件之記錄層之磁化方向反轉臨限值(以下定義為 反轉磁場Hsw)係如同以下算式,與MTJ元件之磁化困難軸 向(Axis of Hard Magnetization)之大小(以下定義為晶胞寬 w)呈反比例而增大。
Hsw ~ HswO + A/w ---(1) 在此,以往所知之A值為10〜20 (〇e · μπι)。 考慮配線之可靠度之情況,電遷移(別^匕〇1111#化〇11)係 賦予1個限制。電遷移因配線電流密度而加速,故現在用於 LSI製造之A1_Cu配線、Cu配線之電流密度上限分別約為⑺ mA/μπι2、1〇〇 1τιΑ/μιη2程度。考慮到實現仍級之積體度必 /員以0.1 μιη尺寸製造之情況,即使使用Cu配線時,流入配 線之電流值之上限仍為丨mA程度,因此所產生之磁場值為 數〇e程度。·另一方面,〇」μιη程度大小之·^元件之反轉 磁場若根據算式(1),將成為數1〇(^以上。亦即,以現在的 技術’極難實現Gb級MR AM。 1 0為了解決此點,於配線周圍設置由具有高透磁率之磁 性材料所組成之保持層或軛(Y〇ke)構造(磁性電路)之例係 被提業(參考例如:專利文獻丨〜4)。此等例均使產生於配線 周圍之磁束會眾於保持層或軛構造内,以圖提升Mtj元件 附近所產生之磁場,使寫入電流值減低。 89542 1238512 ,此等例中,實現01)級之積體度所需要之以0.1 μιη尺寸之 製造,作為現實之構造可舉例圖9所示之「軛構造」。於圖 9 ’電流驅動線2係電氣連接於2個MTJ元件1之分別。電I 驅動線2係由A1等低電阻之金屬所組成之配線芯部3、:二 等障壁金屬膜4及沁等高透磁率膜5所組成。高透磁率膜^係 作為用於保持磁場之軛而發揮機能。障壁金屬膜4係為了防 止配線芯邵3及高透磁率膜5之間之金屬的相互.擴散,使 MRAM之可靠度提升而配設。. 【專利文獻1】 美國專利第5,940,319號說明書 【專利文獻2】 美國專利第5,956,267號說明書 【專利文獻3】 國際公開第00/10172號小冊 【專利文獻4】 特開平8-306014號公報 【非專利文獻1】
Roy Scheuerlein, et al.,A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell(各晶胞使用一磁性穿 隧接合及FET開關之1 0 ns讀寫非揮發性記憶體陣列), 「2000 ISSCC Digest of Technical Papers」,(美國),2000 年 2 月,p. 128-129 【非專利文獻2】 89542 1238512 M Sato, et al.5 Spin-Valve-Like Properties of Ferromagnetic Tunnel Junctions(鐵磁性穿隧接合之類自旋閥特性),「jpn. J. Appl. Phys.」,1997年,第 36卷,Part 2, p. 200-201 【非專利文獻3】 K Inomata, et al., Spin-dependent tunneling between a soft ferromagnetic layer and hard magnetic nano particles(—軟
鐵磁性層與硬磁性奈米物質間之自旋相依穿隧),「Jpn j Appl. Phys·」,1997年,第 36卷,Part2,p. i38(M383 【發明内容J 如後述,根據本發明者,若將圖9所圖示之軛構造實際適 用於MRAM,發現會發生配線電阻增加或連接電阻增加等 數個問題。本發明係有鑑於相關先前技術之問題點而實現 者’目白勺纟於提供一種具有改良過之磁性電路構造之 本發明之第—觀點為一種磁性隨機存取記憶體, 在於具備: 磁性電阻元件,其係記憶資料者; , 件^驅動線’其㈣雜料磁場賦«述磁性電阻 件者,及; 路,其係保持來自前述電流驅動線之磁場者,且 面…成驅動線具備:與前述磁性電阻元件相對之第 面、與前述第一面相 弟- 間之2個側面; ]弟一面、及前述第-與第二丨 前述磁性電路具備请 ,、你為使可述電流驅動參 89542 1238512 之前逑第一及第二面側从 #上_ 间W開放而沿耆則逑電流驅動 2個侧面延伸之會皙卜山% 勒、、泉< 可逑 /、/、上由&磁性材料所組成者。 本餐明《弟一硯點為一種磁性隨機存取記 在於具備: 其特徵 記憶胞陣列’其係以磁性電阻元件作為記憶元件之 胞,配設於矩陣狀配置之各位址者; 。 字兀線,其係連接於前述記憶胞陣列之各列者; 位元線,其係連接於前述記憶胞陣列之各行者; 間隔壁,·其係前述字元線及前述位元線之至少—方,乂 作為選擇性地將磁場賦予前述磁性電阻元件之配線而發= 機能之電流驅動配線之各對間,沿著前述電流驅動線而延 伸者;各前述間隔壁具有第一及第二板構件,其係形成分 別保持來自鄰接且平行延伸之第一及第二電流驅動線之= 場之第一及第二磁性電路之一部分之實質上由強磁性材料 所組成者;及第一及第二板構件係藉由絕緣層與前述第— 及第二電流驅動線電氣絕緣者。 並且,本無明之貫施型怨包含各種階段之發明,得.藉由 所揭示之複數構成要件之適當組合,抽出各種發明。例如 ••由實施型態所示之全構成要件省略數個構成要件而抽出 發明之情況,實施該抽出之發明時,省略部分係以習知慣 用技術適當補充。 【實施方式】 本發明者於本發明之開發過程中,針對將圖9所圖示之輕 構造,實際適用於MRAM時所產生之問題點進行研究。其 89542 -10 - 1238512 結果,獲得以下所述之酌見。 亦即,0.1 μιη尺寸之世代,電流驅動線2之配線寬成為約 100 nm程度。另一方面,形成軛構造之高透磁率膜5之膜厚 以確保例如:10 nm程度為佳。並且,障壁金屬膜4之膜厚 以確保例如:5 nm程度為佳。因此,若形成圖9所圖示之輛 構造,則100 nm配線寬中,高透磁率膜5將由兩侧各佔i〇nm ,合計佔20 nm程度,障壁金屬膜4將由兩侧各佔5 nm,合 計估1 0 nm程度。 亦即,實.際配線材料之餘地減少為1〇() nm-2〇 nm_1〇 = 7〇nm程度。因此,雖為oj μηι世代,但實際配線材料寬 減少至70 nm程度。其結果,導致配線電流密度上升,雖使 用軛構造,對於電遷移仍可能無法獲得充分的可靠度。 又,圖9所圖示之軛構造亦具有其次之問題。亦即,電流 驅動線2因MRAM之類型不同,例如會與下侧之開關元件 (未圖不)電氣連接。此時,在圖9所圖示之軛構造中,於電 流驅動線2之底部,作為連接電阻將串聯地包含高透磁率膜 5及障壁金篇膜4之電阻值。MRAM係檢測元件電阻之 數%〜數十變化者’隔著大的串聯電阻將導致讀出邊限 (Margm)下降,成為重大的問題。 、下^考固式,說明根據此種酌見所構成之本發明之 實施型態。再者’於以下說明,關於大致具有同一機能及 構成之構成要素係標示同一符號,並僅於必要時進行重複 說明。 (第一實施型態) 1238512 圖1係表示本發明之第一實施型態之MRAM之區塊圖。此 MRAM具有同步型之記憶晶片構成。 此MRAM係於矩陣狀配置之各位址,具有配設以磁性電 阻元件(MTJ元件)作為記憶元 件之記憶胞24之記憶胞卩車列 21。字元線22連接於記憶胞陣列21之各列,位元線23連接 於記憶胞陣列21之各行。再者,於圖1,為了單純化,字元 線22係作為代表寫入字元線及讀出字元線之兩者而表示。 為了 擇丰元線2 2,配設列位址緩衝器11、列解碼器1 3 、15及列驅動器14、16。為了選擇位元線23,配設行位址 緩衝器12、行解碼器17及行驅動器18。又,為了進行記憶 資料之讀出之感測電路19係連接於位元線23。 列位址緩衝器11及行位址緩衝器12連接於產生位址信號 及資料信號等之控制部cs丨。控制部cs丨與記憶胞陣列2丨等 混合搭載於同一基板上,或者在記憶胞陣列21等以外,另 外作為元件而形成。來自控制部CS1之位址信號一旦分別由 列位址緩衝器U及行位址緩衝器12所鎖存。 謂出時’根據所鎖存之位址信號,於列解碼器Π及,行解 碼务Π ’分別選擇列及行。寫入時,來自行驅動器1 8之電 流流入對象記憶胞24之位址之位元線23,同時來自左右之 列驅動器14、16,按照寫入資訊之電流係施加於相當於對 象記憶胞24之位址之字元線22。 圖2係表示相當於本發明之第一實施型態之mram之2個 記憶胞部分之平面圖,圖3及圖4分別為沿著圖2之III-III線 及IV-IV線之剖面圖。 89542 -12 - 1238512 半導體基板40上形成MOS電晶體41,作為讀出用之開關 元件。MOS電晶體41具有··形成於基板40之表面内之源極 擴散層42及汲極擴散層43 ;及於基板40表面之通道區域上 ’經由閘極絕緣膜而配設之閘極44。閘極44係由對於圖3之 紙面正交而延伸之讀出字元線(圖!中以字元線22代表性地 表示)之一部分所組成。源極擴散層42經由插塞45而連接於 讀出源極線46。 另一方面,MOS電晶體41之汲極擴散層43係經由插塞47 、49及配線層48、50、51而連接於MTJ元件35。MTJ元件35 隔在配線層5 1及作為一方之寫入用電流驅動線之位元線 5 7 (圖1中以位元線23代表性地表示)之間。mtj元件3 5之正 下方經由絕緣膜,配置作為另一方之寫入用電流驅動線之 窝入字元線56(圖1中以字元線22代表性地表示)。寫入字元 線56係延伸於對於位元線57之延伸方向(行方向)垂直之方 向(列方向)。於圖3及圖4,符號54、55分別表示層間絕緣膜 及元件分離絕緣膜。 窝入字元\線56及位元線57係如同圖2所圖示而正交,形成 交又矩陣。配置於寫入字元線%與位元線S7之各交叉點之j 個MTJ元件35係對應於圖1所圖示個記憶胞24。藉由由 流入寫入字元線56之電流及流入位元線57之電流所形成之 磁場,資料被窝入MTJ元件35。再者,圖3及圖4表示位元 線57位於寫入字元線56之上方之構成,然而,亦可為相反 之構成。 如圖3及圖4所圖示,寫入字元線56及位元線”,亦即兩 89542 -13 - 1238512 寫入用電流驅動線在剖面上,高度對於寬度之比(高寬比) 為1以上,最好為1.5〜3而形成。如此,由於電流驅動線具 有縱長長方形之剖面’電流驅動線之剖面積增加,可抑制 電流密度之上升。藉此,抑制因電流密度加速之配線内之 電遷移,可使MRAM之可靠度提升。 各MTJ几件3 5係具有包含隔著通道障壁膜(絕緣膜)36而 配設之記錄層37及固著層38之自旋閥構造,並於記錄層37 記憶資料。記錄層37係由含有Fe、Nl、〇〇之強磁性合金之 單層或多層.膜所組成之強磁性層所形成。記錄層37之磁化 容易軸(Axis of Easy Magnetizatlon)向係對於寫入字元線% 之延伸方向正交。記錄層37之底面電氣連接於配線層51。 另一方面,固著層38係由從通道障壁膜36側,疊層強磁 性層及高保磁力層之疊層構造所形成。強磁性層則由包含 Fe、N” Co之強磁性合金之單層或多層膜所組成。高保磁 力層則至少包含1層由ΡίΜηφ反強磁性體之薄膜所組成之 反強磁性層:。高保磁力層之上面係與位元線”電氣連接。 再者,MTJ元件35亦可為雙自旋閥構造之MTJ元件。.此時 MTJ元件3 5具有隔著記錄層而配設之2個通道障壁膜,及 配設於2個通道障壁膜之外側之2個固著層。記錄層及各固 著層之構造係例如與上述者同樣。藉由採用雙自旋閥:造 ’可減低磁性電阻變化率相對於施加電壓之減少,而且可 提南时壓。 為了保持來自各寫人芋元線56之磁場,對於各寫入字元 線56配設磁性電路60。各磁性電路60係由窝入字元線56之 89542 -14- 1238512 :側面及配設於底面上之軛板62所組成。軛板62實質上由 強磁挫材料,最好由具有高透磁率之軟磁性材料組成。. 另一方面,為了保持來自各位元線57之磁場,對於各位 元線57配設磁性電路64。各磁性電路_由為使位元㈣ 之上下面側開放,而沿著位元線57之兩側面延伸之靖板構 件65、66所組成。板構件65、66實質上由強磁性材料,最 好由具有高透磁率之㈣性材料組成。板構件65、66係位 元線57之上下兩側為開放狀態,故對於多層配線構造,可 容易且確實·地電氣連接位元線57。亦即,藉由磁性電⑽ <構成構件,可將串聯電阻成分由配線構造除去,故可達 成讀出邊限之提升。 亡磁性電路64之各板構件65、66係埋入層間絕緣膜Μ ’猎由層間絕緣膜54,與對應之位元、㈣電氣絕緣。在垄 直万向’各板構件65、66具有超過位元線57之上面及底面 而延伸之長度。換言之’設定各板構件65、66之高度比位 凡線57之高度(上下面間之距離)大。並且,各板構件65、6( 义頂部係形成朝向位元線5 7側而傾斜之部分6 7。藉由此種 板構件65、66,可確實保持來自位元線57之磁場。曰 於互相鄰接之1對位it線57間,左側之位元之右侧之 板構件66(參考圖4中之符號66a)及右側之位元、㈣之左側 之板構件65(參考圖4中之符號㈣)係由一體形成之时形 之膜之-部分所組成。絕緣層埋入U字形之膜之㈣,亦即 2個板構件66a、65b間,全體形成間隔壁68。亦即,間严辟 68係於1對位元線57間之中央,沿著此等平行地延伸w 土 89542 -15 - 1238512 如此,於互相鄰接之1對位元線57間,實質上共用磁性電 路64之板構件65、66,MRAM之磁性電路64之佔有率下降 。也由於該共用,故可於電流驅動線確保充分之剖面積。 又,磁性電路64之板構件65、66與位元線57係以層間絕緣 膜54隔離。此時,圖9所圖示之以往構造中,可省略障壁金 屬膜4,其係為了防止配線芯部3與高透磁率膜5之間,金屬 之相互擴散所配設者。藉此,使MraM之可靠度提升,同 時可削減製造工序數。 如本實施·型態,位元線(電流驅動線)57之高寬比較高時, 即使將磁性電路64之板構件65、66僅配設於配線之侧面, 亦可有效地增加施加於MTJ元件35之磁場。作為一例,對 於鬲寬比為2之電流驅動線,實驗有關配設本實施型態之磁 性電路64之情況,及不設置之情況。其結果,於電流驅動 線流入相同電流時,MTJ元件35附近所發生之磁場之比約1 :3(亦即本實施型態為約3倍之磁場)。又,相對於位元線” 之咼度’板構件6 5、6 6之鬲度越大則此效果越高。 如上述,·磁性電路60、64之軛板62、板構件65、%實質 上由強磁性材料’最好是具有高透磁率之軟磁性材料組成 。具體而言,此等構件之材料可使用具有高透磁率之磁性 材料之Permalloy、Mo添加Permalloy等鎳基合金、 、Fmemet等鐵基合金。又,亦可使用鐵氧(Fernte)等氧化 物強磁性體。 關於MRAM之寫入動作,寫入電流之脈衝寬通常在i〇〇ns 以下。因此,磁性電路之材料必須對於寫入電流脈衝,具 89542 -16 - 1238512 有:追隨其磁化反應之特性。由該目#,最好滿足⑴初透 兹率土少在⑽以上;(2)飽和磁化小;(3)材料之比電阻高 j為了滿足此等條件,藉由進行於上逑合金添加容易製作 =析出物之添加物,例如:Si、β等半金屬或Cu、心、v μ…屬之處理等,可形成該合金之微結晶集合體或非晶矽 。又,以進行磁性電路内之磁區控制為目的,亦可使形狀 最適化。 (第二實施型態) 圖5係表示相當於本發明之第二實施型態之mraM24個 記憶胞部分之平面圖,圖6及圖7分別為沿著圖5之¥1_¥1線 及VII-VH線之剖面圖。此MRAM具有所謂的交叉點 (Crosspoint)型炙構造。再者,表示本實施型態之MRAMi 全體構成之區塊圖實質上與圖1所示者相同。 於基板40上之層間絕緣膜54内,複數之字元線(圖i中以 字元線22代表性地表示)72及複數之位元線(圖i中以位元線 23代表性地表tf)(另一方之電流驅動線)74係互相直行而配 设。於+元線72與位元線74之各交點配iMTJ元件35’。各 MTJtl件35係具有包含隔著通道障壁膜(絕緣膜)36而配設 之記錄層37及固著層38之自旋閥構造,並於記錄層37記憶 資料。 於剖面,字元線72及位元線74係高度對於寬度之比(高寬 比)為1以上,取好為1.5〜3而形成。各字元線7 2及位元線7 4 係經由配線部73、75,與MTJ元件35電氣連接。字元線72 及位元線74共用於、貧料寫入及讀出之雙方之情況。亦即, 89542 -17- 1238512 藉由流入分別作為電云 一 、 b驅動、、泉而發揮機能之字元線72及位 元線7 4之電流所形成 、欠 成之兹琢’貪料被寫入MT J元件3 5。再 者,圖6及圖7係表+ p 〜 '、位兀、,泉74位於字元線72之上方之構成 ,然而,相反之構成亦可。 於此種構成之交7朴丨、 ^ 又;土足MR AM,必須注意窝入時所產 生之冬元線7 2與位元線7 4間士兩/上辛 門芡兒位差。亦即,將資料寫入 MTJ元件35時’由於宫人兩、云 、 、舄入电;^,竽元線72與位元線74之間 有發生.高電壓之情況。由菸虫}姑π 、 ^ 由於子兀線72及位元線74係電氣連 接’故由於·該高電乘,福;蓄κ立立 、、 土 k迢Ρ早圭膜36可能被絕緣破壞。為 了避免此問題’例如·可★人Μ τ τ — η如·可於MTJ兀件35串聯連接具有整流 作用之元件,或使Μτ;元件35本身具有整流作用。或者, 藉由在電路上下功夫’亦可避免高電壓施加於而元件35。 為了保持來自各位元線74之磁場,對於各位元線74配設 磁性電路64。亦即,各磁性電路㈣由為使位元線74之上 下面例開方欠%/口著位元線57之兩侧面延伸之j對板構件65 、66所組成。在同—位置,圖6所圖示之磁性電路μ與圖3 所圖示之磁性電路64實質上係以相同材料及相同構造所構 成,故在此省略說明。 另一万面,為了保持來自各位元線72之磁場,對於各位 兀線72配設磁性電路84。各磁性電路84係由為使字元線72 又上下面側開放,而沿著字元線72之兩側面延伸之工對板構 件85、86所組成。板構件85、86實質上係由與圖3所圖示之 磁性電路64之板構件65、66相同之材料所組成。 各磁性電路84之各板構件85、86埋入層間絕緣膜54中, 89542 -18- 1238512 藉由層間絕緣膜54,與對應之字元線72電氣絕緣。在垂直 万向,各板構件85、86具有超過字元線72之上面及底面而 I伸之長度。並且,各板構件85、86之頂部係形成朝向字 元線7 2侧而傾斜之部分$ 7。 於互相鄰接之1對字元線72間,左側之字元線72之右側之 板構件86(參考圖6中之符號86a)及右側之字元線72之左側 之板構件85(參考圖6中之符號叫係由-體形成之u字形 之膜部分所組成。絕緣層埋人U字形之膜之凹部,亦即 2個板構件86a、85b間’全體形成間隔壁88。亦即,間隔壁 88係於1對字元線72間之中央,沿著此等平行地延伸/土
路64相同之效果,與字元線72聯關而 由將此種構成之磁性電路84適用於字元線72,可將與 圖3所圖示之磁性電 得0 、圖8係表示第二實施型態之變更例之MRAM之剖面圖,肩 不對應沿著圖5之VI-VI^ >却八 , ,、 、'泉又#刀。於此變更例,於互相舞 接之1對字元線72間, ^ 配汉與圖6所圖示之間隔壁88不同福 造之間隔壁90。 . 具體而言,於互相鄰接之一 对子兀線72間,左側之字元缚 右側之板構件86(來者 匕亏圖6中心符號86a)與右侧之字天 、、果72<左侧之板構件8夂 .^ x U考圖6中之符號85b)完全分離(1 乳、、、巴緣)。此構造可藉由赤丨 、八士 用各向異性蝕刻,將圖6所圖开 之含有板構件86a、Mbtu — 口 個^予形之膜之底部除去而形成。: 個板構件86a、85b間埋入嗓 „ Βθ 、、巴緣層,全體形成間隔壁90。功 Ρ,間隔壁90係於][對字元 果72間义中央,沿著此等平行糾 89542 -19. 1238512 延伸。 根據此變更例,於字元線72流入電極所產生之磁場係藉 由板構件85、86,有效地集中於MTJ元件35附近。又,近 接之板構件8 6 a、8 5 b係逆向地磁化,故有效遮蔽來自磁化 之板構件8 5、86之漏磁場。因此,由於往鄰接之MT J元件 之漏磁場所造成之誤寫入安全係數提升。 再者,上述第一及第二實施型態中,磁性電阻元件係使 用以強磁性層夾著通道障壁膜之MTJ元件35。然而,第一 及第二實施·型態亦可適用於,利用以強磁性層夾著導電膜 之GMR (Giant Magneto Resistive :巨磁阻)效果之元件,作 為磁性電阻元件之情況。其他,在本發明之思想範轉内, 只要是熟悉此技藝之人士,可想到各種變更例及修正例, 應了解關於此等變更例及修正例亦屬於本發明之範圍。 根據本發明,可提供一種具有改良過之磁性電路構造之 MRAM。 【圖式簡單說明】 圖1係表示第一實施型態之MRAM之區塊圖。 圖2係表示相當於本發明之第一實施型態之MRAM之2個 記憶胞部分之平面圖。 圖3為沿著圖2之III-III線之剖面圖。 圖4為沿著圖2之IV-IV線之剖面圖。 圖5係表示相當於本發明之第二實施型態之MRAM之4個 記憶胞部分之平面圖。 圖6為沿著圖5之VI-VI線之剖面圖。 1238512 圖7為沿著圖5之VII-VII線之剖面圖。 圖8係表示第二實施型態之變更例之MRAM之剖面圖,表 示對應於圖5之VI-VI線之部分。 圖9係表示MRAM之以往之電流驅動線之剖面圖。 【圖式代表符號說明】 35 MTJ元件 36 通道障壁膜 37 記錄層 38 固著層 41 •讀出用MOS電晶體 44 閘極(讀出字元線) 46 源極線 51 讀出用配線層 56 寫入字元線(電流驅動線) 57 位元線(電流驅動線) 60 磁性電路 62 輛板 64 磁性電路 65 λ 66 磁性電路之板構件 68 間隔壁 72 字元線(電流驅動線) 74 位元線(電流驅動線) 84 磁性電路 85 > 86 磁性電路之板構件 88 > 90 間隔壁
Claims (1)
- !238512 拾 4 6 申请專利範圍· —種磁性隨機存取兒憶體,其特徵在於具備: 磁性電阻元件,其係記憶資料者; 電流驅動線,其係選擇性地將磁場賦予前述磁性電阻 元件者;及 磁性電路,其係保持來自前述電流驅動線之磁場者;且 前述電流驅動線具備:與前述磁性電阻元件相對之第 —面、與前述第-面相反侧之第二面、及前述第一與第 二面間之2個側面; 前㈣性電路具備旧板構件,其係以前述電流驅動 :”:述第一及第二面側開放之方式沿著前述電流驅動 則述2個側面延伸之實質上由強磁性材料所植成者。 t申請專利範圍第1項之磁性隨機存取記憶體,其中前 k 1對板構件實質上由具有^诱 、 成。 、,同达磁率〈軟磁性材料所組 :申請辛利範圍第!項之磁性隨機存取記憶體,其中前 k 1對板構件之各個且有比 啦、、 /、, 〃 則W 成驅動線之前述第一 夂罘一面間爻距離大之高度。 如申請專利範圍第W之磁性隨機存取記”, 逑1對板構件係藉由絕緣層盥 云1 八m ^ t % 4 Mr R-! 、 /儿驅動線電氣絕緣。 、、申’專利場1項之磁性隨機存取記憶體,… 述“U驅動線之前述第2面係與 ” : 連接。 、兹性私阻兀件電氣 如申請專#彳範目帛丨項之 以钱存取記憶體,其中前 !238512 一面係藉由絕緣層與前述磁性 逑電流驅動線之前述第 電阻元件電氣絕緣。 如申請專利範圍第1項之磁性 _ 改心機存取記憶體,其中前 迷第一及第二面間之距離對放乂兩 ;則述电砒驅動線之前述2 個側面間之距離之比為1以上。 如申請專利範圍第1項之磁性隨機存取記憶體,其中前 (兹[生包阻TL件、則迷電流驅動線及前述磁性電路分別 具備互相鄰接之1對磁性電随元件、i對電流驅動線W 對磁性電路;位於前述1對電流驅動線間之前❸對磁性 電路之鄰接之2個板構件佴形士, 再1干係$成位於W述1對電流驅動 、、泉間之大致中央之間隔壁。 如申請專利範圍第”之磁性隨機存取記憶體,其中絕 緣層介於前述鄰接之2個板構件間。 1 〇.如申請專利範圍第9項之磁性隨機存取記憶體,其中前 述鄰接之2個板構件係電氣絕緣。 ii.M請專利範圍第8或9項之磁性隨機存取記憶體,並中 前述鄰接之2個板構件係由—體之膜之-部分所組成。 12_ -種磁性隨機存取記憶體,其特徵在於具備: 記憶胞陣列,其係以磁性電阻元件作為記憶元件之記 憶胞配設於矩陣狀配置之各位址者; 丰元、、泉,其係連接於前述記憶胞陣列之各列者; 位元、.泉,其係連接於前述記憶胞陣列之各行者; 間隔壁,其係前逑字元線及前逑位元線之至少一方, 万;作為廷擇性地將磁場賦予前述磁性電阻元件之配線 1238512 13. 14. 15. 16. 17. 18. 19. 而起作用 < 電流驅動配線之各對間,沿著前述電流驅動 線而延伸者;各前述間隔壁具有第一及第二板構件,其 係形成分別保持來自鄰接且平行延伸之第一及第二電 流驅動線之磁場之第一及第二磁性電路之一部分之實 貝上由強磁性材料所組成者;及第一及第二板構件係藉 由絕緣層與前述第一及第二電流驅動線電氣絕緣者。 如申請專利範圍第12項之磁性隨機存取記憶體,其中絕 緣層介於前述第一及第二板構件間。 如申請專利範圍第13項之磁性隨機存取記憶體,其中前 述第一及苐二板構件係電氣絕緣。 如申請專利範圍第12或13項之磁性隨機存取記憶體,其 中前述第一及第二板構件係由一體之膜之一部分所組 成。 如申請專利範圍第1 2項之磁性隨機存取記憶體,其中前 逑第一及第二板構件之各個具有比前述電流驅動緩之 高度大之高度。 如申請專利範圍第12項之磁性隨機存取記憶體,其中前 逑電流驅動線係與前述磁性電阻元件電氣連接。 如申請專利範圍第12項之磁性隨機存取記憶體,其中寸 月!J 逑電流驅動線係藉由絕緣層與前述磁性電阻元件電氣 絶緣。 如申請專利範圍第12項之磁性隨機存取記憶體,其中前 述第一及第二板構件實質上由具有高透磁率之軟場性 材料所組成。 B9542
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002346038A JP3866649B2 (ja) | 2002-11-28 | 2002-11-28 | 磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200418168A TW200418168A (en) | 2004-09-16 |
TWI238512B true TWI238512B (en) | 2005-08-21 |
Family
ID=32376041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092133352A TWI238512B (en) | 2002-11-28 | 2003-11-27 | Magnetic random access memory |
Country Status (5)
Country | Link |
---|---|
US (1) | US6894919B2 (zh) |
JP (1) | JP3866649B2 (zh) |
KR (1) | KR100559274B1 (zh) |
CN (1) | CN100367405C (zh) |
TW (1) | TWI238512B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6865107B2 (en) * | 2003-06-23 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
JP2005108304A (ja) | 2003-09-29 | 2005-04-21 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
US7369428B2 (en) | 2003-09-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Methods of operating a magnetic random access memory device and related devices and structures |
KR100615089B1 (ko) * | 2004-07-14 | 2006-08-23 | 삼성전자주식회사 | 낮은 구동 전류를 갖는 자기 램 |
KR100835275B1 (ko) * | 2004-08-12 | 2008-06-05 | 삼성전자주식회사 | 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들 |
JP5061469B2 (ja) * | 2006-02-15 | 2012-10-31 | パナソニック株式会社 | 不揮発性記憶素子およびその製造方法 |
US8352671B2 (en) * | 2008-02-05 | 2013-01-08 | Spansion Llc | Partial allocate paging mechanism using a controller and a buffer |
US8275945B2 (en) | 2008-02-05 | 2012-09-25 | Spansion Llc | Mitigation of flash memory latency and bandwidth limitations via a write activity log and buffer |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5329486A (en) * | 1992-04-24 | 1994-07-12 | Motorola, Inc. | Ferromagnetic memory device |
US5956267A (en) | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
EP1105890B1 (de) * | 1998-08-12 | 2002-12-18 | Infineon Technologies AG | Magnetoresistives element und dessen verwendung als speicherelement in einer speicherzellenanordnung |
DE19836567C2 (de) | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
US5940319A (en) | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
US6587370B2 (en) * | 2000-11-01 | 2003-07-01 | Canon Kabushiki Kaisha | Magnetic memory and information recording and reproducing method therefor |
JP3869682B2 (ja) * | 2001-06-12 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2002
- 2002-11-28 JP JP2002346038A patent/JP3866649B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-21 US US10/369,768 patent/US6894919B2/en not_active Expired - Fee Related
- 2003-11-27 KR KR1020030084872A patent/KR100559274B1/ko not_active IP Right Cessation
- 2003-11-27 TW TW092133352A patent/TWI238512B/zh not_active IP Right Cessation
- 2003-11-28 CN CNB2003101187089A patent/CN100367405C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6894919B2 (en) | 2005-05-17 |
JP2004179521A (ja) | 2004-06-24 |
TW200418168A (en) | 2004-09-16 |
CN1505040A (zh) | 2004-06-16 |
KR100559274B1 (ko) | 2006-03-15 |
KR20040047688A (ko) | 2004-06-05 |
CN100367405C (zh) | 2008-02-06 |
US20040105303A1 (en) | 2004-06-03 |
JP3866649B2 (ja) | 2007-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5598697B2 (ja) | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ | |
US7006375B2 (en) | Hybrid write mechanism for high speed and high density magnetic random access memory | |
US8102701B2 (en) | Magnetic memory with a thermally assisted writing procedure | |
US7869265B2 (en) | Magnetic random access memory and write method of the same | |
JP5382348B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
CN106875969A (zh) | 磁存储器 | |
JP5096690B2 (ja) | 磁気メモリセル及びランダムアクセスメモリ | |
JP4915626B2 (ja) | 磁気抵抗効果素子および磁気ランダムアクセスメモリ | |
WO2008047536A1 (fr) | Cellule mémoire magnétique et mémoire vive magnétique | |
WO2010074132A1 (ja) | 磁気メモリ素子及び磁気ランダムアクセスメモリ | |
WO2007119446A1 (ja) | Mram、及びmramのデータ読み書き方法 | |
JPWO2009128486A1 (ja) | 磁気メモリ素子の記録方法 | |
JP2005116658A (ja) | 磁気抵抗メモリ装置 | |
WO2012004883A1 (ja) | 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ | |
JP2008159612A (ja) | 半導体記憶装置 | |
JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
EP2355142B1 (en) | Magnetic memory element and nonvolatile storage device | |
TW200405334A (en) | Magnetic random access memory | |
JP2002289807A (ja) | 磁気メモリ装置および磁気抵抗効果素子 | |
TWI238512B (en) | Magnetic random access memory | |
TWI422083B (zh) | Magnetic memory lattice and magnetic random access memory | |
US8565011B2 (en) | Method of initializing magnetic memory element | |
US8908423B2 (en) | Magnetoresistive effect element, and magnetic random access memory | |
JP2010093091A (ja) | 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法 | |
JP2003298145A (ja) | 磁気抵抗効果素子および磁気メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |