TWI237827B - Method for reading flash memory cell, nand-type flash memory apparatus, and nor-type flash memory apparatus - Google Patents

Description

1237827 玖、發明說明： 【發明所屬之技術領域】 本發明有關於讀取-「反及」型快閃記憶 或」型快閃記憶體裝置之快閃記憶體單元 及—反 確而言’有關決定-快閃裝置的-可程式化狀態或:：: 狀態之方法。 & 抹除 【先前技術】 般而言’讀取一快閃裝置的方法 一 1 闵万忐係使用在電子儲存於 =的一臨界電壓是大約1伏特’且在電洞儲存於 子動閘狀恶的一臨界電壓是·3伏特。 目刖，一傳統方法的對應讀取操作將 木邗將芩考下列附圖來描 途〇 圖1是描述讀取一快閃裝置的傳統方法電路圖。 圖2Α與2Β是描述讀取—快閃裝置的傳統方法概念圖。 圖3是根據讀取—快閃裝置的傳統方法而描述—電 化概念圖。 、、為：方便緣故，將參考圖i顯示的—單^狀態讀取來描 述。單元A可視為-”A單元|，或一"選擇單元"。連接到選取 單元的ϋ線與-字線可分別視為位元線^肌”與 -”字線SelW/L”。-非選擇位元線與—非㈣字線可視為 一 ”傳遞位元線Pass B/L，，與一"傳遞字線pass评化”。 首先’運用在相對位元線與字線以讀取快閃裝置的A單元 狀態之電麼將參考圖卜仏，、與3來描述，然後，讀取 快閃έ己憶體單元的狀態資訊之方法。

O\90\90i04.DOC -5- 1237827 為了項取A單元的狀態，丨伏特的電壓運用在選擇位元線 :L ’且0伏特的-接地電壓運用在傳遞位元線Pass 。此外’ 〇伏特電壓是運用在選擇字線Sei w/l，且一傳 遞電麼Vpass運用在傳遞字線pass飢。〇伏特電㈣用在 共源極線。換句話說，G伏特電㈣用在共料選擇單元的 字線。 當選擇單元是在抹除狀態時，A單元便會導通，以將在選 擇位元線Se1B/L的充電電錢電。換句話說，在圖顯示 的開關會導通，以將在線路的充電電麼放電。如圖3所示， 放電電壓是等於流過選擇單元的一單元電流。、與一決定 時間τ除以-線電容c的乘積（參考圖3的線路叫。對應的電 壓降是以Icen X τ/c表示。 另一方面，當選取的單元是在程式化狀態時，八單元便會 關閉，以將選擇位元線Sel B/L的電㈣持在充電電壓的位 準換句。舌。兒。在圖2B顯示的開關會關閉，以將線電麼維 持於充電電麼的位準。如圖3的虛線所示，選擇位元線％ B/L需維持在1伏特電壓（充電電壓）（參考圖3的虛線）。然 而，在選擇位元線SelB/L，某電壓會由於連接到位元線Sel B/L的其他裝置之漏電流而放電（參考圖3的線路ρι)。即 疋士圖3所示，s適擇單元是在程式化狀態以避免電流流 過犄，存在者對應漏電流ileak、與一決定時間τ除以一線電 容C乘積的電壓放電現象。由於連接到選擇位元線Sei B/L 的狀置漏電流，所以對應的電壓降能以IleakxT/c表示。 如圖3所示，即使是在選擇單元的程式化狀態及抹除狀

O:\90\90104.DOC -6 - 1237827 悲，由於連接到線路的其他裝置漏電流，所以會有放電現 象、、Ό果’由於決定時間的延遲，所以所謂單元的資訊解 析度此力降低’且快閃裝置的效能降低。因此，乘積的競 :性便會減弱。此外，# 一問題是漏電流會在一資訊決定 單元本身及非選擇陣列中產生。在_高度的整合裝置令疋 漏電流的抑制性會是主要的考量。 【發明内容】 為了要解決丽述問題，本發明是針對用以讀取一「反及 型快閃記憶體裝置及-「反或」型快閃記憶體裝置之快閃 a己憶體早凡之方法，其中不同電壓運用在快閃裝置的讀取 細作，所以可改善解析度能力及減少決定時間，且亦能減 少構成單元與一資訊決定單元的電晶體大小。 根據本發明，提供的—方法能用以讀取-快閃記憶體單 其中該快閃記憶體單元具有—閘極端、_汲極端、與 原和端°亥方法包含下列步驟··將一通道電壓運用在閘 極端，將-讀取電壓運用在沒極端，及將一電源供應電壓 運用在源極端，其中通道電壓在—程式化狀態是低於單元 =一臨界電壓，且在一抹除狀態是高於單元的一臨界電 壓’其中該讀取電壓是低於電源供應電壓，且高於一接地 電壓，並透過將汲極端的一電壓與一參考電壓的比較而讀 取在單元中儲存的資訊。 此外，本發明可提供用以讀取具有複數個單元串的一「反 及」型快閃記憶體裝置的方法，其中每個單元串是串聯到 復數個位元線，而每條位元線是連接到對應單元串的一共

O:\90\90I04.DOC 1237827 同汲極端，以選擇單元串，一共源極線連接到單元串的一 共同源極端，複數個字線是與位元線相交，以選擇相對的 t元，該方法包含下❹驟：透過選擇對應位元線與對應 字線而選取一單元，以讀取其狀態；將一接地電壓運用在 選擇字線；將一傳遞電壓運用在其他非選擇字線，將一讀 取電壓運用在選擇位元線，將一電源供應電壓運用在其他 非選擇位元線，及將電源供應電壓運用在共源極線，其中 該讀取電壓是低於電源供應電壓，且高於接地電壓，·並透 過將一選擇位元線的電壓與一參考電壓的比較而讀取在選 擇單元中儲存的資訊。 此外，本發明是讀取具有複數個字線的一「反或」型快 閃記憶體裝置的方法，複數個位元線是與複數個字線相 交，複數個單元是在位元線與字線之間連接，且一共源極 線連接到複數個單元的源極端，該方法包含下列步驟了透 過述擇對應位元線與對應字線而選取一單元來讀取一狀 態；將一通道電壓運用在選擇字線，將一接地電壓運用在 其他非選擇字線，將—讀取電壓運用在選擇位元線，將— 電源供應電壓運用在其他非選擇字線，並將電源供應電壓 運用在共源極線中該讀取電壓在—程式化狀態是低於 選擇單元的一臨界電壓，且在一抹除狀態是高於選擇單元 的-臨界電壓’而且其令該讀取電壓是低於電源供應電 壓’且高於接地錢，.並透過將_選擇位元線的電麼與_ 參考電壓的比較而讀取在選擇單元中儲存的資訊。 【實施方式】

〇：\9〇\9〇|〇4 DOC -8 - ^237827 目刖，本發明的較佳具體實施例將參考附圖詳細說明。 …、而’本务明並未侷限於較佳具體實施例。本發明能以各 種不同方式修改。本發明的較佳具體實施例只將本發明的 更清楚描述提供給本發明的熟諳此技者。在附圖中，類似 參考數字表示相同元件。 在本發明中，在選擇快閃記憶體單元上的狀態資訊決定 如下所述。-通道電壓運用在單元的—問極端，而且」電 源供應電壓運用在單元的—源極端。此外，沒極端是以— 讀取電壓充電。裝置的狀態是透過在汲極端充電的一讀取 電[交化而决疋。明確而言，當汲極端的電壓維持在讀取 :壓、或當一預定電壓下降時，$元便會以一程式化狀態 。貝取。當;：及極端的電壓高於讀取電壓日寺，單元便會以一抹 除狀態讀取。在此讀取快閃記憶體單元的方法中，各種不 同類㈣參考㈣可用來衫在㈣端充電的讀取電壓。 在程式化狀態中低於單元臨界電壓與在抹除狀態令高於單 兀臨界電壓的一電壓能當作通道電壓使用。一外部參考電 壓、或相鄰位元線電壓的前述讀取電壓能當作參考電壓： 用。在電源供應電壓與接地電壓之間的電壓能 壓使用。 ％ 快閃記憶體單元的前述狀態資訊決定方法能適合具有各 種不同陣列結構的任何快閃記憶體裝置。更明確而言，該 方法適合於具有—「反及」_陣列結構或-「反或」型 ，列結構的-快閃記憶體裝置。該方法能根據個體單元與 早兀串之-者共用在位元線上的充電電壓而適合於「反或

O:\90\90I04.DOC 1237827 型快閃記憶體裝置、或Γ反及」型快閃記憶體裝置。 間言之，根據本發明讀取快閃記憶體裝置之方法如下 述。 在具有複數個字線，而複數個位元線是與複數個字線相 又、複數個單兀是在位元線與字線之間連接、且一共源極 線將源極端連接到複數個單元的一「反或」型陣列結構中 的快閃記憶體裝置情況，狀態資訊讀取的單元是透過選擇 位7C線與字線而選取。通道電壓運用在選擇字線，且接地 电壓運用在非選擇字線。讀取的電壓運用在選擇位元線， 所以選擇位元線是在讀取電壓上充電。電源供應電壓運用 在非選擇位7C線。電源供應電壓亦運用在共源極線。位元 線的電壓是與-預定的參考電壓相比較。當在選擇位元線 充讀取電壓等於或小於參考電壓時，單元能以程式化 狀L項取。虽在選擇位元線充電的讀取電壓高於參考電壓 時，單元便能以抹除狀態讀取。 通道電壓是3伏特至5伏特範圍的一電壓，最好是#伏特。 如同度取電壓，使用在電源供應電壓與接地電壓之間的一 電壓及最好疋使用由於在選擇位元線產生的漏電電流或 2/3xVcc的一電壓。更明確而言，i伏特或Vcc/2的電壓能以 讀取電壓應用。如同參考„，讀取電壓、—外部參考電 壓、與相鄰位元線電壓之一者能使用。 在具有複數個單元串的-「反及」型陣列結構中的快閃 記憶體裝置情況，複數個單元的每-者係串聯到複數個位 元線’其每條位元線連接到對應單元串的—共汲極端以選 O:\90\90104.DOC -10- 1237827 二Γ，一共源極線連接至單元串的-共源極端，複數 個子線是與位元線相交以選 #邳對的早兀，其讀取狀態資 二：早X是透過選擇位元線與字線而選取。通道電 、 傳遞包㈣用在非選擇字線。讀取雷廢 運用在選擇位元線， ^ ” 、伴视兀線疋在讀取電壓上充 二：源供應電麼運用在非選擇位元線。電源供應電壓亦 在共源極線。位元線的電麼是與一預定的參考電壓相 在選擇位元線充電的讀取電麼等於或小於參考電 :早^便旎以程式化狀態讀取。當在選擇位元線充電 的項取電厂堅高於參考時，單元便能以抹除狀態讀取。 通道電壓是在_2伏特至2伏特範圍之間，最好是〇伏特。 •同π取電壓’使用在電源供應電壓與接地電壓之間的· =最好是’使用由於在選擇位元線產生的漏電流的； =、或2/3xVcc的電壓。更明確而言，（伏特或Μη的電 查能以讀取電壓應用。如同傳遞電麼，使用高於程式化單 德=電麼的-電壓，更明確而言，使用4伏特至5伏特的 一電壓。容同參考電麼’讀取電壓、一外部參考電麼、盘 相鄰位元線電壓之—能使用。 /、 田目'日前：根據本發明讀取快閃記憶體單元的方法將參考附 5' 反及」型快閃記憶體裝置讀取操作而描述。 圖4疋根據本發明而描述讀取快閃裝置方法的電路圖。 圖5八與5B是根據本發明而描述讀取快閃裝置方法的概 念圖。 圖6疋根據本發明而描述讀取快閃裝置方法的一電壓變

O:\90\90104.DOC -11 - 1237827 化概念 以 請即參考圖4、5A、5B、盥6，處田士， 〃 應、用在相對字線與位元線 讀取「反及」型快閃裝置A單元妝能沾+广 平凡狀怨的電壓將描述，然後， 在私式化與抹除狀態中讀取 來說明。 早元的方法將根據電壓的描

首先’請即參考圖4,根據本發明的_具體實施例的「反 及」型快閃記憶體裝置的陣列結構是如下所述。陣列結構 包含一至Μ個單元方塊，苴中兮笙 疋，、T 3寺^^個快閃記憶體單元之一 疋以串列式連接’一至Μ個位元連接丨σσ — 丨凡逐接到早兀方塊的汲極 端，Ν個字線連接到單元方撿φ & 八史设q早兀万塊中的快閃記憶體單元的閘極 端，且一共源極線連接到單元方塊的源極端。 此外，透過位元線選擇、線（線選擇、線；饥）驅動的位元線 選擇電晶體是進一步在單元方塊的汲極端與位元線之間提 供。透過源極線選擇線（接地選擇線；GSL)驅動的源極線選 擇電晶體是進-步在單^方塊的源極端與共源極線之間提 供。連接到位it線的-決定單^可進_步提供，為了要透 過位元線電壓與參考電壓的比較而決定選擇單元的狀態。 既然前述陣列結構是根據本發明具體實施例而描述「反 及」型快閃記憶體裝置的一範例，所以根據本發明讀取快 閃記憶體單元的方法並未侷限於陣列結構，因此，本發明 可適用於各種不同類型的快閃記憶體裝置。 為了要讀取A單元的狀態資訊，一接地電壓Vss (即是〇v) 運用在A單元的閘極端，一讀取電壓運用在a單元的汲 極端’且一電源供應電壓VCC運用在如圖5A所示的A單元源

〇：\9〇\9〇1〇4 DOC -12- 1237827 極鈿。在刚述兒壓運用在相對節點之後，讀取電壓的 狀怨便：决疋’ Μ讀取八單元的狀態資訊。在將前述電壓應 用在Α單❺即點中’下表1是應用在「反及」型快閃圮憶 體裝置。 σ心 傳遞 B/L 電壓 (V) Vcc

Sel B/L

Vcc/2 下表1是根據本發明而顯示在讀操作中運用在快閃裝置 的電壓。 <表 1> SSL T r 傳遞 W/L Sel W/L GSL CSL— bulk v Y pass Vpass 0 V v pass Vcc 0 —t干几的平線Sel W/L，且-傳遞電壓運用在不共用非選擇單元的字線 PassW/L。-半的電源供應電壓（即是，Vcc/2)運用在選擇 位元線Sel B/L，而且電源供應電壓Vcc運用在非選擇位元線 PassB/L。此外，傳遞電壓νρ_應用在單元串選擇線饥與 接地選擇線CSL，1電源供應電魔亦運用在共源極線 CSL。0伏特電壓運用在基板bulk。 現在，透過應用前述電壓以讀取選擇單元狀態資訊的一 方法將描述。 當選擇單元是在程式化狀態時，A單元便會關閉以將選擇 位π線Sel B/L的電壓維持在讀取電壓的位準。換句話 說，當圖5B顯示的開關關閉時，程式化的A單元具有維持 線路充電電壓（較，讀取電壓）的功能。如圖6的虛線所示， 需要將選擇位元線維持在讀取電壓。然而’在選擇位元線 O:\90\90104.DOC -13- 1237827

Sel B/L，某電壓會由於連接到位元線B/L的另一裝置之 漏電流而放電。因此，當單元是在程式化狀態時，讀取電 壓（即是，在選擇位元線Sel B/L充電的線電壓）會由於放電 現象而以一預疋電壓下降（參考圖6的線E2)。運用在選擇位 兀線Sel B/L的讀電壓Vread會以χ T/c的電壓下降。 當選擇單元是在抹除狀態時，A單元便會導通以提高選擇 位元線Sel B/L充電的讀取電壓。換句話說，當圖5β 顯示的開關導通時，讀取電壓（即是，線充電電壓）會由於共 源極線CSL供應的電荷而提高。結果，如圖6所示，讀取電 壓vread會以單元電流Ieen、與決定時間τ除以線電容c的一乘 積而提高（參考圖6的線Ε1)。運用在選擇位元線Sel B/L的讀 取電壓Vread會以Icen χ T/c的電壓提高。 在項取單元的傳統方法中，選擇位元線Sel B/L的電壓變 化具有相同傾向而不管單元狀態。換句話說，在抹除狀態， 電壓會由於選擇單元（參考圖3的線E1)而放電，而且在程式 化狀態，電壓會由於漏電電流而亦放電（參考圖3的線路 P1)。然而，在本發明中，選擇位元線Sei B/L的電壓變化具 有因單元狀態而定的一不同傾向。換句話說，在抹除狀態， 電壓會由於選擇單元與運用在源極的電壓而提高（參考圖6 的線路E.2)，但是在程式化狀態，電壓會由於漏電流（參考 圖6的線路P2)而放電。即是，讀取電壓（即是，在選擇位元 線Sel B/L充電的電壓會放電，而分別在抹除狀態與程式化 狀態予以充電。 根據本發明，在抹除與程式化狀態的讀取電壓之間的差

O:\90\90I04.DOC -14- 1237827 是是（W + Icell) X Τ/C。目此，單元的資訊決定解析度能力 可改善。此外，資訊決定所需的時間能足夠減少。決定時 間的減少率如下所示：dT/T = 2xIieak/[(Ieeii + Iieak)x'(ieeii_

Ileak)]。如圖6a所示，減少率能能以dT改善。在此，dT二 C/(Ileak + Icell) C/(IceU - Ileak)，與 T = cv/(Ice" _ 工㈣）。 例如，在線漏電流是100毫微安培且流過抹除單元的電流 是900毫微安培的情況，決定時間能改善1〇%卜ι〇〇+ 1〇⑼ X 1000)。然而，在讀取操作上產生的漏電流會以傳統方法 而使資訊決定能力惡化，漏電流能以本發明改善資訊決 定。換句話說，當漏電流增加時，決定能力與時間可改善。 如果感受的電流是200毫微安培，漏電流會有多達1〇〇毫微 女培的區別。結果，甚至在最壞的情況，電壓能估計多達 〇·5伏特。因此，漏電流限制在裝置大小減少的傳統問題可 解決，所以裝置的一高整合密度便可實施。此外，可減少 構成例如一頁緩衝的單元與資訊決定單元與電路面積的電 晶體大小，所以晶片大小可減少，且每一晶圓的晶片數量 能增加。此外，可改善所謂感測邊際及避免資訊決定的錯 誤。而且，可透過增加漏電流的能力而減少決定單元的大 小。此外，線解碼器的大小能由於資訊決定能力的改善而 更能改善。而且，當相同位準電壓運用在共源極線時，可 透過將相同位準電壓應用在非選擇位元線而降低漏電流。 結果’裝置的改測率能顯著改善。 此外，然而在傳統的決定方法中，抹除單元是以，，〇 "狀態 備測，且程式化單元是以” 1 ”狀態彳貞測，在本發明中，相反

O:\90\90I04.DOC -15- 1237827 狀悲可被偵測。透過如此做，用於本發明快閃裝置偵測目 的的元件可改變。 目前，根據本發明決定快閃記憶體單元狀態的方法將根 據单兀狀態的通道構成而描述。通道電壓、讀取電壓、舆 電源供應電壓分別運用在快閃記憶體單元的閘極、汲極、 與源極端的情況可考慮。當快閃記憶體單元是在抹除狀態 時，一預定通道能以通道電壓產生，所以沒極端的電壓能 以具有阿屯壓位準的源極端的電源供應電壓提高。另一方 面，當快閃記憶體單元是在程式化狀態時M壬何通道不會 產生，所以運用在汲極端的讀取電壓可維護，或一預定電 壓會由於漏電流而降低。 如前述，根據本發明，可改善解析度及以在快閃裝置讀 取操作上應用的差電壓來減少決定時間。 此外’根據本發明，可透過將在讀取操作中產生的漏電 流當作能改善解析度能力及減少決定時間因素的使用而減 少例如一頁緩衝、以及快閃記憶體裝置的電路大小。 【圖式簡單說明】 本發明的前述觀點及其他特徵將以參考下列連同附圖的 描述來說明，其中： 圖1是描述讀取一快閃裝置的傳統方法電路圖； 圖2A與2B是描述讀取—快閃裝置的傳統方法概念圖； 圖3是根據讀取一快閃裝置的傳統方法而描述一電壓變 化的概念圖； 圖4是根據本發明而描述讀取_快閃裝置方法的電路圖；

O:\90\90104.DOC -16- 1237827 圖5 A與5B是根據本發明而描述讀取一快閃裝置方法的 概念圖；及 圖6是根據本發明的讀取一快閃記憶體方法而描述一電 壓變化的概要圖。 【圖式代表符號說明】 SSL :線選擇線 GSL :接地選擇線 CSL :共源極線 O:\90\90I04.DOC -17-

Claims (1)

1237827 拾、申請專利範圍： u 一種用以讀取一快閃記憶體單元之方法，該快閃記憶體 單元具有一閘極端、一汲極端與一源極端的，該方法包 含下列步驟： 將一通道電壓應用在該閘極端，將一讀取電壓應用在 該汲極端，及將一電源供應電壓應用在該源極端，其中 在一私式化狀態中，該通道電壓是低於一單元餘界帝 壓’且在一抹除狀態中，該通道電壓是高於_單元臨界 電壓’其中該讀取電壓是低於該電源供應電壓，且高於 一接地電壓；及 透過將一汲極端電壓與一參考電壓的比較而讀取在 單元中儲存的資訊。 2·如申請專利範圍第1項之用以讀取一快閃記憶體單元之 方法，其中當該運用在汲極端的讀取電壓等於或低於參 考電壓時，該單元便能以程式化狀態讀取，而且當該運 用在汲極端的讀取電壓高於參考電壓時，該單元便能以 抹除狀態讀取。 3·如申請專利範圍第1項之用以讀取一快閃記憶體單元之 方法’其中該讀取電壓是當作參考電壓使用。 4·如申請專利範圍第1項之用以讀取一快閃記憶體單元之 方法，其中電源供應電壓的丨伏特或一半電壓是當作讀 取電壓使用。 冬.一種用以讀取一「反及」型快閃記憶體裝置之方法，該 「反及」型快閃記憶體裝置具有：複數個單元串，其複 O:\90\90I04.DOC 1237827 數個單元的每一者係串聯到複數個位元線，其每條位元 線連接到對應單元串的一共沒極端以選擇單元串’·一共 源極線，其係連接到該等單元串的一共源極端；複數個 字線，其係與該等位元線相交以選擇相對單元，該方法 包含下列步驟： 透過選擇相對位元線與相對字線而選取一單元，以讀 取一狀態； 將接地違壓應用在選擇字線，將一傳遞電壓應用在 其他非選擇字線，將—電源供應電壓應用在其他非選擇 位元線，將一讀取電壓應用在該選擇位元線，及將該電 源供應電壓應用在該共源極線，其中該讀取電壓是低於 該電源供應電壓，且高於該接地電壓；及 透過將一選擇位元線電壓與一參考電壓相比較而讀 取在該選擇單元中儲存的資訊。 《如申請專利範圍第5項之用以讀取一「反及」型快閃記 憶體裝置之方法，其中當該運用在選擇位元線的讀取電 壓等於或低於該參考電壓時，t請擇單元能以一程式化 狀心項取，而且其中當該運用在選擇位元線的讀取電壓 高於參考電壓時，該選擇單元係以_抹除狀態讀取。 I如申請專利範圍第5項之用以讀取一「反及」型快閃記 隐體裝置之方法，其中該4取電壓是當作該參考電壓使 用。

如申請專利範圍第5項之用以讀取一 反及」型快閃記 憶體裝置之方法，其中該電源供應電壓的i伏特或一半 O:\90\90I04.DOC -2- 1237827 電壓是當作該讀取電壓使用。 申明專利範圍第5項之用以讀取一「反及」型快閃記 憶體裝置之方半， 、 忠 其中咼於一程式化單元臨界電壓的3 IP· 伏特至5伏特電壓是當作傳遞電壓使用。 立申π專利範圍第5項之用以讀取一「反及」型快閃記 j體凌置之方法，其中當該選擇單元是在一抹除狀態 ^忒應用在選擇位元線的讀取電壓便會以流過選擇單 一的屯^與一決定時間除以一線電容的乘積增加。 u. 女申明專利範圍第5項之用以讀取一「反及」型快閃記 :體裝置之方法’其中當該選擇單元是在一程式化狀態 寸忒應用在選擇位元線的讀取電壓會以流過連接到選 擇位元線的單元之一漏電流與一決定時間除以一線電 容的乘積增加。 1%2·:種用以讀取-「反或」型快閃記憶體裝置之方法，該 「反或」型快閃記憶體裝置具有：複數個字線；複數個 位元線’其係與複數個字線相交；複數個單元，其係連 接在該等位元線與該等字線之間；及一共源極線，其係 連接到複數個單元的源極端，該方法包含下列步驟： 透過選取該相對位元線與該相對字線而選擇一單元 來讀取狀態； 將一通道電壓應用在該選擇字線，將一接地電壓應用 在忒等其他非選擇字線，將一讀取電壓應用在該選擇位 元線，將一電源供應電壓應用在該等其他非選擇位元 線，及將該電源供應電壓應用在該共源極線，其中在一 O:\90\90I04.DOC -3 - 1237827 程式化狀態中，該通道電壓低於-選擇單元的臨界電 壓，且在一抹除狀態中，該通道電壓高於一選擇單元的 臨界電壓’其中該讀取電壓是低於該電源供應電壓，且 间於該接地電壓；及 透過將-選擇位元線@電壓與一參考電壓祖比較而 讀取在選擇單元中儲存的資訊。 吆如申請專利範圍第12項之用以讀取_「反或」型快閃記 憶體裝置之方法’其中當該運用在選擇位元線的讀取電 壓等於或低於該參考電㈣，該選擇單元能以—程式化 狀態讀取’而且其中當該利在選擇位元線的讀取電屢 高於該參考電壓時，該選擇單元能以—抹除狀態讀取。 认如申請專利範圍第12項之用以讀取_「反或」型快閃記 憶體裝置之方法’其中該讀取電壓是當作該參考電壓使 用0 α如申請專利範圍第12項之用以讀取一「反或」型快閃畜 憶體裝置之方法，其中該電源供應電壓的】伏特或一 _ 是當作該讀取電壓使用。 仏如申請專利範圍第12項之用以讀取一「反或」㈣閃託 憶體裝置之方法，其中該高於一程式化單元臨界電制 3伏特至5伏特電壓是當作傳遞電壓使用。 w — ^ /nL ^ -電流與-決定時間★以一線電容的乘積增加 1'7.如申請專利範圍第12項之用以讀取一「反或」㈣閃記 憶體裝置之方法，其中當該選擇單元是在_抹除狀態 時，該應用在選擇位元線的讀取電壓會以流過該擇單元 的 一 φ ,'ώ 、1_ A -丄一 O:\90\90104.DOC -4- 1237827 从.如申請專利範圍第12項之用以讀取一「反或」型快閃記 憶體裝置之方法，其中當該選擇單元是在一程式化狀態 時，該應用在選擇位元線的讀取電壓會以流過連接到選 擇位元線的單元之一漏電流與一決定時間除以一線電 容的乘積增加。 O:\90\90104.DOC -5-