TWI235294B - Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level - Google Patents

Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level Download PDF

Info

Publication number
TWI235294B
TWI235294B TW092133831A TW92133831A TWI235294B TW I235294 B TWI235294 B TW I235294B TW 092133831 A TW092133831 A TW 092133831A TW 92133831 A TW92133831 A TW 92133831A TW I235294 B TWI235294 B TW I235294B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
level
terminal
control
Prior art date
Application number
TW092133831A
Other languages
English (en)
Other versions
TW200424825A (en
Inventor
Jong-Hyun Choi
Jae-Hoon Kim
Jun-Hyung Kim
Chi-Wook Kim
Han-Gu Sohn
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030064584A external-priority patent/KR100564574B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200424825A publication Critical patent/TW200424825A/zh
Application granted granted Critical
Publication of TWI235294B publication Critical patent/TWI235294B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

1235294 玫、發明說明： 【發明所屬之技術領域】 本發明係關於半導體記憶體裝置，更明確地說，係關於 可響應運作模式的半導體記憶體裝置的電壓產生電路。 【先前技術】 用以製造半導體記憶體裝置的新近技術已經變得越來越 精細且高度整合。因此，需要有低功率消耗的半導體記憶 體裝置。為降低功率消耗，可能必須降低被施加於該等半 導體記憶體裝置之上的電源供應電壓。 口此，慣用的半導體記憶體裝置包括一内部電壓產生電 路，用以從一使用約5 v之電源供應電壓的外部電路來供應 一電源供應電壓給一 一使用約3.3 V之低電源供應電壓的内部
於慣用的半導體記憶體裝置中， 運作模式。此等運作模式可配 ’係依照頻率範圍來區分
當於該時脈信號的特定點 點處輸入一 入一讀取命令然後在該時 脈信號的三同樣地，告 =個循環之後輸出資料時， 當於該時脈信號的特定 ，該運作模式便是CL3。
O:\89\89381.DOC 1235294 在該時脈信號的二又二分之一個循環之後輸出資料時，該 運作模式便是CL2.5。 如果一半導體記憶體裝置的運作頻率範圍介於約1〇〇至 133 MHz之間的話，該裝置便運作於CL2模式中。如果一半 V體5己fe體裝置的運作頻率範圍介於約166至2〇〇 MHz之間 的話，該裝置便運作於CL3模式中。 不過，於慣用的半導體記憶體裝置中，不論運作模式或 CL為何，内部電壓都係被保持在固定的位準處。因此，當 該半導體記憶體裝置的運作模式為非常低的頻率範圍的 話’其便會提高不必要的功率消耗。 同樣地，即使降低該半導體記憶體裝置的内部電壓位準 以減少功率消耗’卻會損及較高頻率範圍之運作模式中的 運作特徵。 因此，利用慣用的半導體記憶體裝置，如果控制内部電 壓位準収良-半導體記憶體裝置於特定運作模式中的運 作特徵的話，那麼該裝置便可能會於其它運作模式中提言 不必要的功率消耗。 门 【發明内容】 藉由-可提供-參考產生電路以根據運作模式來於 制該裝置的内部電麼位準的半導體記憶體裝置，便可解： 先前技術的上述和其它缺點與不利 彳、 施例還提供一内部電壓產生電路 /、貫 根據運作模式央批 制一半導體記憶體裝置的内部電壓位準。 、 卫 根據本發明之第一項觀點，提供一 參考電壓產生電路，
O:\89\89381.DOC 1235294 ）括77配單元、一嵌位控制單元、以及-控制單元。 /亥分配單元會響應該外部電源供應電壓，透過-輸出終 二輸ij *考電壓，其具有低於該外部電源供應電壓之 準的电壓位準，並且可依照運作模式來改變。 _位控制單元係被連接於該輸出終端和—接地電壓之 :二並：可響應-控制電壓將該參考電壓的電壓位準限制 :定的位準處，其中該控制電壓的電壓位準 考電壓的電壓位準。 ^ :控制單元可響應第一運作模式信號來提高該參考電壓 芦二位準’並且㈣第三運作H錢來降低該參考電 壓的電壓位準。 1私 配單元包括一第一電阻器、一第二電阻器、以及第 雍J四電晶體。該第一電阻器係被連接在該外部電源供 二：和4輸*終端之間。該第二電阻器係被連接在該輸 用以輸出該控制電壓的第一節點之間。 · / W 4四電晶體係串聯於該第 壓之間。兮笙结 丫斤 終浐，二、—弟二電晶體的閘極會被連接至該輸出 之：。“部電源供應電壓則係被施加第四電晶體的閘極 至第四電晶體都係NM〇s電晶體。藉由控制該等 第-至弟四電晶體中每—者的寬度_長度 可控制該參考電壓的電壓位準。 」）比便 否亥控制單#由# 一^ ^ 體。，第… 制電晶體和—第二控制電晶 /制電晶體會響應第—運作模式信號而開啟或
O:\89\89381.DOC 1235294 關閉用以提尚或降低該參考電壓位準。該第二控制電晶 體會響應第二運作模式信號而開啟或關閉，用以提高或降 低該參考電壓位準。 該第一控制電晶體係一NM0S電晶體。該NMos電晶體的 T極和汲極會分職連接至第—電晶體的源極和汲極，而 弟—運作模式信號則會被施加至該1^河〇8電晶體的閘極。 该弟二控制電晶體係— NM〇s電晶體。該電晶體的 ㈣和汲極會分別被連接至第三電晶體的源極和汲極，而 第二運作模式信號則會被施加至該NM〇s電晶體的閉極。 一該嵌位控制單元係-PM0S電晶體。該pM〇s電晶體的第 一和第二端點會分職連接至該輸线端和該接地電遂， ^亥，制電麼則會被施加至該⑽⑽電晶體的閑極。該等第 和弟一運作模式信號皆為模式暫存器設定(「M r $」)信號。 /該Μ電壓產生電路處於低運作頻率範圍中時，該等 =-和第二運作模式信號便處於第—位準。當該參考電壓 =路處於高運作頻率範圍中時，該等第一和第二運作 便處於第二位準。另外，當該參考電屢產生電路 ^ , 圍中卞那麼該等第一和第二運作模式 t唬中其中一者便會處於 位準。 乐位旱，另一者則會處於第二 根據本發明之第二項觀點 1勺权、， 促1八円口P ^壓產生電路， /、匕括一產動放大器單元、一八 兮 〇 刀配早兀、以及一控制單元。 ^ ^ 70會比較—參考電壓的電壓位準和一内 口P黾壓的電壓位準，響應 内 ^ ^…果以產生一控制信號，並
O:\89\89381.DOC -10- 1235294 且控制該内部電壓的電壓位準。 該分配單元可響應該控制信號來提高或降低該内 的電壓位準以將該内部電塵的電厂堅位準限制在固定的 ㈣處。該㈣W —運作模式信㈣提高該内 '電厂堅的電塵位準，並且響應第二運作模式信號來降低該 内部電壓的電壓位準。 該差動放大器單元包括：一第一電晶體，其第一終端係 被連接至-外部電源供應電麼，而且其㈣和第二終端係 互相連接；一第二電晶體，其第一終端係被連接至該外部 電源^應㈣，其閘極係被連接至該第-電晶體的間極， 而其第二終端則可輸出該控制信號；-第三電晶體，其第 '一終端係被連接至該第—電晶體的第二終端，其閘極係被 連接至該内部電壓，而其第二終端則係被連接至一第一節 ‘ 第四電日日體，其第一終端係被連接至該第二電晶體 的第一終端，其閘極係被連接至該參考電壓，而其第二終 端則係被連接至該第—節點；以及—第五電晶冑，其係被 連接在該第一節點和一接地電壓之間，而且其閘極之上會 被施加一切換信號。 該分配單元包括第一至第三分配電晶體。第一分配電晶 to的第一終端係被連接至一外部電源供應電壓，而該控制 信號則會被施加至其閘極之上。第二分配電晶體的第一終 端係被連接至該第一分配電晶體的第二終端，而該控制信 號則會被施加至其閘極之上。 第三分配電晶體的第一終端係被連接至該第二分配電晶
O:\89\89381.DOC -11 - 1235294 體的第:^ ’而該控制信號則會被施加至其閘極之上。 第刀配屯晶體的第二終端係被連接至該内部電壓。 私制早7L包括第_和第二控制電晶體。該第一控制電 晶體會響應第一運作模式信號而開啟或_，用以提高或 内4電壓位準。該第二控制電晶體會響應第二運作 模式信號而開啟或關閉，用以提高或降低該内部電壓位準。 根據本發明之第三項觀點，提供—内部電壓產生電路， 其包括-電墨位準债測單元以及一升壓單元。 j =位準偵測單S會響應第—和第二運作模式信號來 …-電壓的電壓位準，比較該第一電壓的電壓位準和 二二電壓的電壓位準，以及控制一内部電壓的電壓位 準4位準係高於-外部電源供應電壓的電壓位準。 «亥升Μ早π會f應_控制信號以提高或降低該内部電壓 的電壓位準，該控制信號係響應第一電壓之電壓位準和第 一電壓之電壓位準的比較結果而產生的。 該電壓位準_單元包括—控制單S和—差動放大 元。 σ卞 」亥’控制單元會接收一參考電壓，並且響應該等第一和第 -運作柄式信號來決定該第_電a的電壓位準。^亥第一 電壓的電麼位準高於該第二電麗的電壓位準時，二動放 大益早凡所產生的控制信號便係處於第-位準處；當該第 -電墨的電虔位準低於該第二電料，該差動放大:單元 該控制單元包括第一至第四電阻器 所產生的控制信號便係處於第二位準處。 第一控制電
O:\89\89381.DOC -12- 1235294 體、以及一第二控制電晶體。該等第-至第四電阻器係串 聯於該參考電壓和—接地電壓之間。 該第-控制電晶體的第—終端係被連接在該第—電阻哭 和：第二電阻器之間，而該第一運作模式信號則會被施:: 2接問極之上。另外’該第—控制電晶體的第二終端係被 :接至位於該第二電阻器和該第三電阻器之間的點 中。 ” 該第二控制電晶體的第一終端係被連接在該第三電阻器 四包阻杰之間’而該第二運作模式信號則會施加於 2甲：：上料’該第二控制電晶體的第二終端係被連 接至该第四電阻器和該接地電壓之間。 该第一電壓為該第-節點的電壓位準。該第二電壓的電 壓位準係正比於該内部電壓的電壓位準。 心 【實施方式】 出：==參相等附圖作更完整的說明，其中顯示 χ 之車乂 4土具體貫施例。不同圖式 — τ相冋的兀件符號 :綱的元件。本發明之各具體實施例提供的係一參考 弘壓產生電路’以及一半導體記憶體裝置的一内部電壓產 電路用以根據運作模式來改變内部電壓位準。 圖1為根據本發明第_呈辦杳y丨^ 的電路圖。 為細例之參考電塵產生電路 參考一？，本發明之參考電麼產生電路〗。。包括一分配器 4肷位控制單元GO、以及一控制單元12〇。 3刀配益110會響應該外部電源供應電塵賺，透過一輸
O:\89\89381.DOC -13- 1235294 出終端NOUT來產生一參考電壓VREF，其具有低於該外部 電源供應電壓EVC之位準的電壓位準，並且可依照運作模 式來改變。 更明確地說，該分配器110包括一第一電阻器IU、一第二 電阻器R2、以及第一至第四電晶體TR1、TR2、TR3及TR4。 該第一電阻器R1係被連接在該外部電源供應電壓EVC和 該輸出終端NOUT之間。該第二電阻器R2係被連接在該輸 出終端NOUT和用以輸出一控制電壓VI的第一節點N1之 間。 該等第一至第四電晶體TR1、TR2、TR3及TR4係串聯於 該第一節點N1和一接地電壓之間。該等第一至第三電晶體 TR1、TR2、TR3的閘極會被連接至該輸出終端NOUT，該 外部電源供應電壓則係被施加於第四電晶體TR4的閘極之 上。 該等第一至第四電晶體TR1、TR2、TR3及TR4都係NMOS 電晶體。藉由控制該等第一至第四電晶體TR1、TR2、TR3 及TR4中每一者的寬度-長度（「W/L」）比，便可控制該參考 電壓VREF的電壓位準。 該嵌位控制單元1 3 0係被連接於該輸出終端NOUT和該接 地電壓VSS之間，並且可響應該控制電壓VI將該參考電壓 VREF的電壓位準限制在一固定的位準處，其中該控制電壓 的電壓位準低於該參考電壓VREF的電壓位準。 更明確地說，該嵌位控制單元130係一 PMOS電晶體。該 PMOS電晶體的第一和第二端點會分別被連接至該輸出終 O:\S9\89381.DOC -14- 1235294 端NOUT和該接地電壓VSS，而該控制電壓VI則會被施加至 該PMOS電晶體的閘極之上。 該控制單元120可響應該等第一和第二運作模式信號 MODE2來提高或降低該參考電壓VREF的電壓位準。該控制 單元120包括一第一控制電晶體CTR1和一第二控制電晶體 CTR2。 該第一控制電晶體CTR1會響應第一運作模式信號 MODE1而開啟或關閉，用以提高或降低該參考電壓VREF 的電壓位準。該第二控制電晶體CTR2會響應第二運作模式 信號MODE2而開啟或關閉，用以提高或降低該參考電壓 VREF的電壓位準。 該第一控制電晶體CTR1係一 NMOS電晶體。該NMOS電 晶體的源極和汲極會分別被連接至第一電晶體TR1的源極 和汲極，而第一運作模式信號MODE1則會被施加至該 NMOS電晶體的閘極之上。 該第二控制電晶體CTR2係一 NMOS電晶體。該NMOS電 晶體的源極和汲極會分別被連接至第三電晶體TR3的源極 和汲極，而第二運作模式信號MODE2則會被施加至該 NMOS電晶體的閘極之上。該等第一和第二運作模式信號 MODE1和MODE2皆為模式暫存器設定（「MRS」）信號。 當該參考電壓產生電路1 00處於低運作頻率範圍中時，該 等第一和第二運作模式信號MODE 1和MODE2便處於第一 位準。當該參考電壓產生電路100處於高運作頻率範圍中 時，該等第一和第二運作模式信號MODE 1和MODE2便處於 O:\89\8938l.DOC -15- 1235294 第_位準$外，當该蒼考電壓產生電路100處於中運作頻 率1巳圍中日t ’那麼该等第_和第二運作模式信號以和 MODE2中其中一者便會處於第_位準，另一者則會處於第 二位準。 =文中，將參考圖1來說明根據本發明一具體實施例的參 考電壓產生電路的運作情形。
刀配單元11 〇會響應一外部電源供應電壓EVC透過一輸 出終端NOUT來產生一參考電壓VREF。該參考電壓VREF 的電壓位準低於該外部電源供應電壓Evc的電壓位準，並 且可隨著運作模式而改變。 该分配單元110包括一第一電阻器R1、一第二電阻器 R2、以及第一至第四電晶體TR1、TR2、TR3及TR4。該等 第一至第四電晶體TIU、TR2、TR3及TR4都係NMOS電晶體。 。亥苐電阻器R1係被連接在該外部電源供應電壓evc和 该輸出終端NOUT之間。該第二電阻器以2係被連接在該輸 出終端NOUT和用以輸出一控制電壓V1的第一節點m之 間。 該等第一至第四電晶體TR1、TR2、TR3及TR4係串聯於 該第一節點N1和一接地電壓VSS之間。因此，可連續地形 成複數個電流通道。 該等第一至第三電晶體TR1、TR2、TR3的閘極會被連接 至該輸出終端NOUT，而該外部電源供應電壓則係被施加於 第四電晶體TR4的閘極之上。 當該外部電源供應電壓EVC抵達特定的電壓位準時，第 O:\89\89381.DOC -16- 1235294 四電晶體TR4便會開啟。接著，該分配單元11 0中的電流便 會從被連接至該第一電阻器R1的外部電源供應電壓EVC流 到該接地電壓VSS。 也就是，該第四電晶體TR4可作為一操作該分配單元11 0 的切換器。 該等第一至第三電晶體TR1、TR2、TR3可作為電阻器。 因此，可基於分壓規則於該輸出終端NOUT處產生一特定位 準的電壓，並且可稱為參考電壓VREF。 藉由控制該等第一至第四電晶體TR1、TR2、TR3及TR4 中每一者的W/L比，便可控制該參考電壓VREF的電壓位準。 該嵌位控制單元130係被連接於該輸出終端NOUT和該接 地電壓VSS之間，並且可響應該控制電壓VI將該參考電壓 VREF的電壓位準限制在一固定的位準處，其中該控制電壓 的電壓位準低於該參考電壓VREF的電壓位準。可藉由該等 第一至第四電晶體TR1、TR2、TR3及TR4來控制該控制電 壓V1的位準。 該嵌位控制單元120係一 PMOS電晶體。該PMOS電晶體的 第一和第二端點會分別被連接至該輸出終端NOUT和該接 地電壓VSS，而該控制電壓VI則會被施加至該PMOS電晶體 的閘極之上。 當該外部電源供應電壓EVC提高且維持在固定位準處 時，該參考電壓VREF同樣會維持在固定位準處。 參考電壓VREF位準驟然升高會於被施加該控制電壓的 嵌位控制單元130之閘極的電壓位準和被施加該參考電壓 O:\89\89381.DOC -17- 1235294 的嵌位控制單元130之源極的電壓位準之間造成較大的差 異。 接著，PMOS電晶體MP的開啟程度會更高，而且會有更 多的電流從該PMOS電晶體MP的源極流至 >及極。因此’參 考電壓VREF位準便會下降。 反之，參考電壓VREF位準驟然下降會於被施加該控制電 壓的嵌位控制單元13 0之閘極的電壓位準和被施加該參考 電壓的嵌位控制單元130之源極的電壓位準之間造成較小 的差異。 接著，PMOS電晶體MP的開啟程度會變小，而且會有較 少的電流從該PMOS電晶體MP的源極流至汲極。因此，參 考電壓VREF位準便會提高。 如上所述，該嵌位控制單元120可用以將該參考電壓 VREF維持在固定的位準處。 該控制單元120可響應該等第一和第二運作模式信號 MODE 1和MODE2來提高或降低該參考電壓VREF的電壓位 準。該控制單元120包括一第一控制電晶體CTR1和一第二 控制電晶體CTR2。 該第一控制電晶體CTR1係一 NMOS電晶體。該NMOS電 晶體的源極和汲極會分別被連接至第一電晶體TR1的源極 和汲極，而第一運作模式信號MODE1則會被施加至該 NMOS電晶體的閘極之上。 該第二控制電晶體CTR2係一 NMOS電晶體。該源極和汲 極會分別被連接至第三電晶體TR3的源極和汲極，而第二運 O:\89\89381.DOC -18- 1235294 作模式信號M0DE2則會被施加至其閘極之上。 舉例來說，此處可根據運作頻率範圍將該半導體記憶體 裝置的運作模式分類為CL2、CL2.5及CL3。因此，本示範 具體實施例的參考電壓產生電路100會於CL2模式中產生最 低位準的參考電壓VREF，於CL2.5模式中產生中位準的參 考電壓VREF，以及於CL3模式中產生最高位準的參考電壓 VREF。
於CL2模式中，該等第一和第二運作模式信號MODE 1和 MODE2都係處於第一位準。於CL2.5模式中，該等第一和 第二運作模式信號MODE 1和MODE2中其中一者係處於第 一位準，而另一者則係處於第二位準。
於CL3模式中，該等第一和第二運作模式信號MODE 1和 MODE2都係處於第二位準。此處，為方便起見，吾等假設 第一位準為高位準而第二位準為低位準。不過，熟習相關 技術的人士將會瞭解，第一位準並不限為高位準而第二位 準亦並不限為低位準。 該等第一和第二運作模式信號MODE 1和MODE2皆為模 式暫存器設定（「MRS」）信號。如果該半導體記憶體裝置運 作於CL2.5模式中的話，那麼該等第一和第二控制電晶體 CTR1和CTR2中其中一者便會開啟，而另一者貝U會關閉。舉 例來說，此處係第一控制電晶體CTR1會開啟。 因此，該分配單元110中的電流便會透過第一控制電晶體 CTR1而非第一電晶體TR1流到第二電晶體TR2。因此，該 第二電阻器R2、該第二電晶體TR2、該第三電晶體TR3、以 O:\89\89381.DOC -19- 1235294 及该第四電晶體TR4可作為複數個電阻器，用以決定該參考 電塵VREF的電遷位準。 圖2為一電壓位準關係圖，一般以元件符號來表示。 该電壓關係圖200圖解的係從圖！之參考電壓產生電路輪出 的苓考電壓VREF的生成電壓位準VREF_M。 如果該半導體記憶體裝置運作於CL2模式中的話，那麼 該等第一和第二控制電晶體CTR1*CTR2便都會開啟。這^ 因為該等第一和第二運作模式信號M〇DE1和m〇de2皆處· 於高位準的關係。 | 因此，該分配單元110中的電流便會透過第一控制電晶體 CTR1而非第一電晶體丁R1流到第二電晶體TR2。另外，該 刀配單tl 11 〇中的電流會透過第二控制電晶體CTR2而非第 - 二電晶體TR3流到第四電晶體TR4。 · 该第二電阻器R2、該第二電晶體TR2、以及該第四電晶 體丁R4可作為複數個電阻器，用以決定該參考電壓VREF的 電壓位準。於該半導體記憶體裝置運作於CL2.5模式的情況 中’隨著用以決定該參考電壓VREF的電壓位準的該等電阻% 器的數量減少，該參考電壓VREF位準也會變得比較低。該， 苓考電壓VREF的生成位準係以關係圖2〇〇的VREF—L來表 示。 — 如果忒半導體記憶體裝置運作於CL3模式中的話，那麼 忒等第一和第二控制電晶體CTR1*CTR2便都會關閉。這係 因為該等第一和第二運作模式信號MODE1和MODE2皆處 於低位準的關係。
O:\89\89381.DOC -20 - 1235294 接著，該分配單元110中的電流便會透過該等第一至第四 電晶體TR1、TR2、TR3及TR4流到該接地電壓vss。因此， a亥第一電阻器R2、以及該等第—至第四電晶體m、加、 TR3及TR4可作為複數個電阻器，用以決定該參考電壓 VREF的電壓位準。 於該半導體記憶體裝置運作於CL2.5模式的情況中，隨著 用以決定該參考電壓VREF的電壓位準的該等電阻器的數 量增加，該參考電壓VREF位準也會變得比較高。該生成參 考電壓VREF位準係以關係圖2〇〇的vREFjh來表示。 4半&體5己fe體裝置的内部電壓產生電路可響應該參考 電壓VREF的位準來控制一内部電壓的電壓位準，該參考電 壓可依照運作模式而改變。 圖3為根據本發明第二具體實施例之内部電壓產生電路 的電路圖。 有一差動放大器單元31〇會比較一參考電壓VREF的電壓 位準和一内部電壓IVC的電壓位準，響應一比較結果以產生 一控制仏唬CTRLS，並且控制該内部電壓IVc的電壓位準。 更明確地說，該差動放大器單元31〇包括第一至第五電晶 體TR1、TR2、TR3、TR4及TR5。該第一電晶體TR1的第一 終端會被連接至一外部電源供應電-EVC，而該第一電晶 體TR1的閘極和第二終端則會彼此相連。該第二電晶體tr2 的第一終端會被連接至該外部電源供應電壓EVC，而該第 一電晶體丁R1的閘極則會被連接至其閘極。另外，該控制信 號CTRLS會從該第二電晶體TR2的第二終端輸出。
O:\89\89381.DOC -21 - 1235294 第三電晶體TR3的第一終端係被連接至該第一電晶體 TR1的第二終端，而該内部電壓則會被連接至其閘極。第三 電晶體TR3的第二終端會被連接至一第一節點N1。第四電 晶體TR4的第一終端係被連接至該第二電晶體TR2的第二 終端，而該參考電壓VREF則會被連接至其閘極。第四電晶 體TR4的第二終端會被連接至該第一節點N1。 第五電晶體TR5係被連接於該第一節點N1和一接地電壓 VSS之間，而一切換信號SW則會被連接至其閘極。為讓該 差動放大器單元310運作，該切換信號SW應該於高位準處 被輸入。 分配單元320可響應該控制信號CTRLS來提高或降低該 内部電壓IVC的電壓位準，用以將該内部電壓IVC的電壓位 準限制在固定的位準處。該分配單元320包括第一至第三分 酉己電晶體DTR1、DTR2及DTR3。 第一分配電晶體DTR1的第一終端係被連接至該外部電 源供應電壓EVC，而該控制信號CTRLS則會被施加至其閘 極之上。第二分配電晶體DTR2的第一終端係被連接至該第 一分配電晶體DTR1的第二終端，而該控制信號CTRLS則會 被施加至其閘極之上。 第三分配電晶體DTR3的第一終端係被連接至該第二分 配電晶體DTR2的第二終端，而該控制信號CTRLS則會被施 加至其閘極之上。另外，第三分配電晶體DTR3的第二終端 係被連接至該内部電壓IVC。 如果該參考電壓VREF的位準高於該内部電壓IVC的話， O:\89\89381.DOC -22- 1235294 該差動放大器單元3 10便會於低位準處輸出該控制信號 CTRLS。接著，該等第一至第三分配電晶體DTR1、DTR2 及DTR3便會開啟。因此，該内部電壓IVC的位準便會提高。 反之，如果該參考電壓VREF的位準低於該内部電壓IVC 的話，該差動放大器單元3 1 0便會於高位準處輸出該控制信 號CTRLS。接著，該等第一至第三分配電晶體DTR1、DTR2 及DTR3便會關閉。因此，該内部電壓IVC的位準便會降低。 藉由控制該等第一至第三分配電晶體DTR1、DTR2及 DTR3中每一者的寬度-長度比，便可控制該内部電壓IVC的 電壓位準。 如上所述，該内部電壓IVC的電壓位準會因該差動放大器 單元310和該分配單元320而提高或降低。 另’外，藉由第一運作模式信號MODE1和第二運作模式信 號MODE2，便可依照運作模式來控制該内部電壓IVC的電 壓位準。 有一控制單元330可響應該等第一和第二運作模式信號 MODE 1和MODE2來提高或降低該内部電壓IVC的電壓位 準。該控制單元330包括一第一控制電晶體CTR1和一第二 控制電晶體CTR2。
該第一控制電晶體CTR1會響應第一運作模式信號 MODE1而開啟或關閉，用以提高或降低該内部電壓IVC的 電壓位準。該第二控制電晶體CTR2會響應第二運作模式信 號MODE2而開啟或關閉，用以提高或降低該内部電壓IVC 的電壓位準。 O:\89\89381.DOC -23 - 1235294 該第一控制電晶體CTR1係一 PMOS電晶體。該PMOS電晶 體的第一終端和第二終端會分別被連接至第二分配電晶體 DTR2的第一終端和第二終端，而第一運作模式信號MODE 1 則會被施加至該PMOS電晶體的閘極之上。
該第二控制電晶體CTR2係一 PMOS電晶體。該PMOS電晶 體的第一終端和第二終端會分別被連接至第三分配電晶體 DTR3的第一終端和第二終端，而第二運作模式信號M0DE2 則會被施加至該PMOS電晶體的閘極之上。 該等第一和第二運作模式信號MODE 1和M0DE2皆為模 式暫存器設定（「MRS」）信號。 此處吾等假設可根據運作頻率範圍將該半導體記憶體裝 置的運作模式分類為CL2、CL2.5及CL3。此處，本發明的 内部電壓產生電路300會於CL2模式中產生最低位準的内部 電壓IVC，於CL2.5模式中產生中位準的内部電壓IVC，以 及於CL3模式中產生最高位準的内部電壓IVC。
於CL2模式中，該等第一和第二運作模式信號MODE1和 MODE2都係處於第一位準。於CL2.5模式中，該等第一和 第二運作模式信號MODE 1和MODE2中其中一者係處於第 一位準，而另一者則係處於第二位準。 於CL3模式中，該等第一和第二運作模式信號MODE 1和 MODE2都係處於第二位準。為方便起見，吾人假設第一位 準為高位準而第二位準為低位準。不過，第一位準並不限 為高位準而第二位準亦並不限為低位準。 也就是，如果該等第一和第二運作模式信號MODE 1和 O:\89\893S1.DOC -24- 1235294 M0DE2都係處於低位準的話，該等第一和第二控制電晶體 CTR1和CTR2便都會開啟。接著，貫穿該外部電源供應電壓 EVC和該内部電壓IVC間之分配單元320的電流路徑中的電 阻會變低。 這係因為僅利用第一分配電晶體DTR1作為電阻器。因 此，會有更多的電流流入貫穿該分配單元320的電流路徑， 因此内部電壓IVC的電壓位準會提高。
反之，於CL2模式中，如果該等第一和第二運作模式信 號MODE 1和MODE2都係處於高位準的話，該等第一和第二 控制電晶體CTR1和CTR2便都會關閉。接著，貫穿該外部電 源供應電壓EVC和該内部電壓IVC間之分配單元320的電流 路徑中的電阻會變高。 這係因為利用第一至第三分配電晶體DTR1、DTR2及 DTR3作為電阻器。因此，會有較少的電流流入貫穿該分配 單元320的電流路徑，因此内部電壓IVC的電壓位準會降低。
於CL2.5模式中，如果該等第一和第二運作模式信號 MODE 1和MODE2中其中一者處於高位準而另一者處於低 位準的話，該等第一和第二控制電晶體CTR1和CTR2中其中 一者便會開啟而另一者則會關閉。 接著，貫穿該分配單元320的電流路徑中的電阻會變成 CL2模式和CL3模式中之電阻之間的中間值。因此，内部電 壓IVC的電壓位準會變成CL2模式和CL3模式中之内部電壓 IVC的電壓位準之間的中間值。 因為，可根據運作模式來控制該等第一和第二運作模式 O:\89\8938l.DOC -25 - 1235294 信號m〇DEwMODE2，所以藉由控制該等第一和第二運作 模式信號MODE i和M0DE2，該内部電麼j%便可依照該半 導體記憶體裝置的運作頻率而處於合宜的電壓㈣。/ 不同於圖1的參考電Μ產生電路1⑻（其會影響接收該參 考電塵VREF的所有内部„產生電路的電屢位準），圖⑽ 内部電壓產生電路300的優點係僅控制一必要内部電堡產 生電路的電壓位準。 圖4為根據本發明另一具體實施例之内部電壓產生電路 的電路圖。 •圖4的内部電壓產生電路4〇〇會產生一内部電壓，其電 展位準高於外部電源供應電_¥⑶㈣位準。為實施此 運作’電塵位準備測單元彻會響應第一和第二運作模式芦 ㈣咖i和M咖2來決m㈣的電黯準，比㈣ 弟電昼VI的電麼位準和一第二電麼V2的電麼位準，以及 控制該内部電壓1vc的«位準，該位準係高於該外部電源 供應電壓的電壓位準。 該電塵位準谓測單元410包括一控制翠元420和一差動放 大器單元430。該控制單元會接收—參考㈣VREF，並 且響應該等第_知楚-、宏A > 1 彳弟一運作杈式信號MODE1和MODE2來 決定該第一電壓VI的電壓位準。 當該第一電麼V1的電墨位準高於該第二電壓v2的電虔 t準時1該差動放大器單元430所產生的控制信號CTRLS便 _ ^ ^第*準處’當該第-電Μ V1的電壓位準低於該第 二電㈣的電壓位準時，該差動放大器單元所產生的控制
O:\89\89381.DOC -26- 1235294 信號CTRLS便係處於第二位準處。 ^控制單元420包括第一至第四電阻器R1、R2、R3、、 一第一控制電晶體CTR1、以及一第二控制電晶體cTR2。 该第一控制電晶體CTR1的第一終端係被連接在該第一 電阻器R1和該第二電阻器R 2之間，而該第一運作模式信號 MODE1則會被施加於其閘極之上。該第一控制電晶體ctri
的第一終端係被連接至位於該第二電阻器R 器幻之間的第一節點N1中。 弟-電阻 該第二控制電晶體CTR2的第一終端係被連接在該第三 電阻器R3和該第四電阻器以之間，而該第二運作模式信號 M〇DE2則會被施加於其閘極之上。該第二控制電晶體Cm
的第二終端係被連接在該第四電阻器尺4和一接地電壓YU 之間。 該第-電壓VI為該第-節點N1的電壓位準。該第一電壓 Vi的電壓位準係取決於該等第_至第四電阻器R1、R2、 R3、R4的t阻比。該第二電壓V2的電壓位準係正比於該内 部電壓IVC的電壓位準。 如果該第-電壓…的電壓位準高於該第二電壓乂2的電 壓位準的話’因為第四電晶體TR4允許流過的電流小於第三 電晶體TR3’所以該差動放大器單元43〇會於第一位準處輸 出該控制信號CTRLS。此處，第—位準為高位準。 升壓單元440會響應具有高位準之控制信^trls而被 開啟’並且產生位準高於該外部電源供應電壓EVC的内部 電壓IVC。
O:\89\89381.DOC •27- 1235294 β如果該第-電壓¥1的電壓位準低於該第二電壓％的電 $位準的話’因為第四電晶體T R 4允許流過的電流大於第三 電晶體TR3，所以該差動放大器單元會於第二位準處輸 出該控制信號CTRLS。此處，第二位準為低位準。 、忒升壓單7C 440會響應具有低位準之控制信號ctrls而 被關閉。接著’該内部電塵IVC便可維持在目前的電屢位準 ^藉由該些運作’該内部電㈣c便可維持在高於該外部 包源供應電壓EVC的電壓位準處。 如果該内部電屬IVC的位準下降的話，那麼第二電 :電難準也會下降。接著，該差動放大器單元430便會於 局位準處輸出該控制信號CTRLS，用以提高該内部電麗呢 的電壓位準。相反地，如果該内部電壓ivc的電壓位準提高 的話，那麼第二電壓¥2的電壓位準也會提高。接著，該2 動放大器單元430便會於低位準處輸出該控制^號 LS用以關閉该升壓單元44〇，從而防止該 的電壓位準提高。 於該内部電壓產生電路400中，可依照該半導體記憶體裝 置的運作模式來控制該内部電壓IVC的電壓位準。也就是， 。亥内^電壓IVC的電壓位準會於高運作頻率範圍中提高，而 且會於低運作頻率範圍中降低。 當該内部電壓產生電路400處於高運作頻率矿色圍中時，第 一運作模式信號河00£1會處於第一位準，第二運作模式俨 賴ODE2會處於第二位準。此處，第二位準係低位準：； 一位準係高位準，不過，本具體實施例並不僅限於此。
O:\89\8938l.DOC -28- 1235294 D亥寻弟一和第二運作模式信號皆為模式暫存器 位=」：;，:果第一運作模式信號_E1處於第-卓且弟—運作模式信親咖2處於第二 節謂的電壓位準(即™丨的電壓二 :此’該差動放大器單元43G便會於高位準處輪出該控制 ::CTRLS，、並且開啟該升麼單元440,用以提高該内部 包塗呢的電屬位準。因此，該内部電請c的錢位準便 可於高運作頻率範圍中提高。 反之，當該内部電虔產生電路彻處於低運作頻率範圍中 時，第-運作模式信號M〇DE1#處於第二位準，第二運作 =信號_啦會處於第—位準。接著，該第—節點犯的 电壓位準（即第一電壓V1的電壓位準）便會下降。 —因此’该差動放大器單元430便會於低位準處輸出該控制 虎CTRLS，並且關閉該升壓單元44〇。因此，該内部電 壓IVC的電壓位準便可於低運作頻率範圍中固定在低位= 處。 因為，可根據運作模式來控制該等第一和第二運作模式 信號M0DE1和M0DE2，所以藉由控制該等第一和第二運作 模式信號MODE1和M0DE2，該内部電屢IVC便可依照該半 導體記憶體裝置的運作頻率而處於合宜的電壓。 另外，圖4的内部電壓產生電路4〇〇的優點係，可維持該 内部電壓ivc的位準高於該外部電源供應電壓Evc。 如上所述，本發明的參考電壓產生電路和内部電壓產生
O:\89\89381.DOC -29- 1235294 琶路可依照該半導雜 5位準。“、體衣置的運作模式來控制内部電 體裝二=可於某些運作模式中改良該等半導體記憶 消耗。徵，並且可於其它運作模式中最小化功率 明，、《月已t *考其較佳具體實施例作特別顯示與說 各種Γ過熟習相關技術之人士應瞭解可對其形式及細節作 :變更，而不會脫離如隨附申請專利範圍所定義之本發 月的精神與範疇。 【圖式簡單說明】 y經過誶細說明本發明之示範具體實施例且參考附圖之 " 已、工可非吊清楚本發明上面和其它的觀點、特點及優 點，芦中· 圖1為根據本發明一具體實施例之參考電壓產生電路的 電路圖； 圖2為從圖1之參考電壓產生電路輸出的參考電壓的電壓 位準關係圖； 圖3為根據本發明另一具體實施例之内部電壓產生電路 的電路圖；以及 圖4為根據本發明另一具體實施例之内部電壓產生電路 的電路圖。 【圖式代表符號說明】 100 參考電壓產生電路 no 分配單元 120 控制單元
O:\89\S938l.DOC -30- 1235294 130 嵌位控制單元 R1 第一電阻器 R2 第二電阻器 N1 第一節點 VI 控制電壓 TR1 第一電晶體 TR2 第二電晶體 TR3 第三電晶體 TR4 第四電晶體 CTR1 第一控制電晶體 CTR2 第二控制電晶體 MODE1 第一運作模式信號 MODE2 第二運作模式信號 MP PMOS電晶體 EVC 外部電源供應電壓 VREF 參考電壓 NOUT 輸出終端 VSS 接地電壓 300 内部電壓產生電路 310 差動放大器單元 320 分配單元 330 控制單元 TR5 第五電晶體 DTR1 第一分配電晶體 O:\89\89381.DOC -31- 1235294 DTR2 第二分配電晶體 DTR3 第三分配電晶體 IVC 内部電壓 CTRLS 控制信號 SW 切換信號 400 内部電壓產生電路 410 電壓位準偵測單元 420 控制單元 430 差動放大器單元 440 升壓單元 R3 第三電阻器 R4 第四電阻器 VI 第一電壓 V2 第二電壓 O:\89\89381.DOC -32

Claims (1)

1235294 拾、申請專利範園： L 一種參考電壓產生電路，其包括： :分配單元’其會響應該外部電源供應電壓，透過一 參考Μ’其具有低於該外部電源供 之位準的電虔位準，並且可依照運作模式來改變； 灯一丧位控制單元，其係«接於該㈣終端和-接地 :叙間，該歲位控制單元可響應-控制電厂堅將該參考 電遷的電麼位準限制在一固定的位 ^ ^ ώΑ ^ _ 处 其中該控制電 i的電£位準低於該參考電壓的電壓位準；以及 -控制單元，其可響應第一和第二運 高或降低該參考電麼的電麼位準。 飞^虎采如 2.如申請專利範圍第1項之電路，其中該分配單元包括. 二第-電阻器，其係被連接在該外部電源供麼 该輸出終端之間； 々 二電阻器，其係被連接在該輪出終端和用以輸出 。亥控制電壓的第一節點之間；以及 電第四電晶體’其係串聯於該第—節點和該接地 終:中該等第一至第三電晶體的閘極係被連接至該輸出 以及其中該外部電源供應電壓係被施加於 的閘極之上。 體 3. 7請專利範圍第2項之電路，其中該等第-至第四電晶 體皆為NMOS電晶體。 O:\89\89381.DOC 1235294 體皆為NMOS電晶體。 4_如申請專利範圍第2項之電路，盆中 ，、甲错由控制該等第一 弟四電晶體中每一者的寬度_長度比，便可控制該 壓的電壓位準。 5. 如申請專利範圍第2項之電路，其中該控制單元包括. -第-控制電晶體’其會響應第—運作模式信號而開 啟或關閉，用以提高或降低該參考電壓位準丨以及 一第二控制電晶體’其會響應第二運作模式信號而開 啟或關閉，用以提高或降低該參考電壓位準。 6. 如申請專利範圍第5項之電路，其中該第—控制電晶體係 -醒0S電晶體，而且制则電晶體的源極和沒極會被 連接至該第一電晶體的源極和汲極，而該第一運作模式 信號則會被施加於該NM〇S電晶體的閘極之上。 7. 如申請專利範圍第5項之電路，其中該第二控制電晶體係 - NMOSf晶體，而且前刪電晶體的源極和沒極會被 連接至該第三電晶體的源極和汲極，而該第二運作模式 信號則會被施加於該NM〇S電晶體的閘極之上。 8·如申請專利範圍第旧之電路，其中該嵌位控制單元係一 PMOS電晶體，而且該PM〇s電晶體的第一和第二端點會 分別被連接至該輸出終端和該接地電壓，而該控制電壓 則會被施加至該PMOS電晶體的閘極之上。 9·如申請專利範圍第1項之電路，其中該等第一和第二運作 杈式信號皆為模式暫存器設定（r MRS」）信號。 10.如申請專利範圍第i項之電路，其中·· O:\89\89381.DOC -2- 1235294 =低運作頻率範圍中，該等第—和第二 皆處於第一位準處； 飞唬 厂運作頻率範圍中，該等第一和第 皆處於第二位準處；以& 就 中範圍中，該等第一和第二運作模式信號 位準處。處於第—位準處，而另—者則係處於第二 11. 12. 一種内部電壓產生電路，其包括： 、'動放大器單兀’用以比較—參考電壓的電壓位 部電μ的電a位準，以便響應比較結果以產生— 控制“號，並且控制該内部電壓的電壓位準； 配單元，用以響應該控制信號來提高或降低該内 %壓的屯壓位準’用以將該内部電壓的電壓位準限制 在固定的位準處；以及 早限制 从一控制單it ’用以響應第—運作模式信號和第二運作 ' 號束長1咼或降低該内部電壓的電壓位準。 如申請專利範圍第_之電路，其中該差動放大器單元 包括： ^ 电曰曰體，其第一終端係被連接至該外部電源供 心電^ 而且其閘極和第二終端係互相連接； 一第二電晶體，其第一終端係被連接至該外部電源供 應電壓，其閘極係被連接至該第一電晶體的閘極，而其 第二終端則可輸出該控制信號； μ 第二電晶體，其第一終端係被連接至該第一電晶體 O:\89\89381.DOC 1235294 的第一終端，其閘極係被連接至該内部電壓，而其第二 終端則係被連接至一第一節點； 一 第四私晶體，其第一終端係被連接至該第二電晶體 的第二終端，其閘極係被連接至該參考電壓，而其第二 終端則係被連接至該第一節點；以及 一第五電晶體，其係被連接在該第一節點和一接地電 壓之間，而且其閘極之上會被施加一切換信號。 13.如申請專利範圍第丨丨項之電路，其中該分配單元包括·· 一第一分配電晶體，其第一終端係被連接至一外部電 源供應電壓，而該控制信號則會被施加至其閘極之上，· 一第二分配電晶體，其第一終端係被連接至該第一分 配電晶體的第二終端，而該控制信號則會被施加至其閘 極之上；以及 一第二分配電晶體，其第一終端係被連接至該第二分 配電晶體的第二終端，而該控制信號則會被施加至其閘 極之上，而且其第二終端係被連接至該内部電壓。 14·如申請專利範圍第13項之電路，其中藉由控制該等第一 至第三分配電晶體中每一者的寬度_長度比，便可控制該 内部電壓的電壓位準。 15_如申請專利範圍第13項之電路，其中該控制單元包括： 一第一控制電晶體’其會響應第一運作模式信號而開 啟或關閉，用以提高或降低該内部電壓位準；以及 一第一控制電晶體，其會響應第二運作模式信號而開 啟或關閉’用以提南或降低該内部電壓位準。 O:\89\89381.DOC -4 - 1235294 16·如申請專利範圍第i項之電路，其中： 该第一控制電晶體係一 PMOS電晶體，而且該第_控制 包曰曰體的第一終端和第二終端會分別被連接至第二分配 包日日體的第一終端和第二終端，而第一運作模式信號則 會被施加至該第一控制電晶體的閘極之上；以及 ▲第一控制電晶體係一 PMOS電晶體，而且該第二控制 迅曰日體的第一終端和第二終端會分別被連接至第三分配 迅曰日體的弟一終端和第二終端，而第二運作模式信號則 曰被苑加至該第二控制電晶體的閘極之上。 17. 18. 如申吻專利範圍第11項之電路，其中該等第-和第二運 作模式信號皆為模式暫存器設定（「MRS」）信號。 如申請專利範圍第11項之電路，其中 該等第一和第二運作模式信號 该等第一和第二運作模式信號 於低運作頻率範圍中， 皆處於第一位準處； 於高運作頻率範圍中， 皆處於第二位準處；以及 於中運作頻率範圍 中其中一者係處於第 位準處。 中’該等第一和第二運作模式信號 一位準處，而另一者則係處於第二 19. -種内部電壓產生電路，其包括： 一電壓位準俏、、目丨丨留- 、'早70，用以響應第一和第二運作模式 ^旒來決定第_雷 、、 币^壓的電壓位準，比較該第一電壓的雷 麼位準和_當_ @ 弟一龟壓的電壓位準，以及控制一内部 的電壓位準，誃 人準係南於一外部電源供應電壓的電壓 O:\89\89381.DOC 1235294 一升壓單元，用丨V乡郭# ^ ^ a應一控制信號以提高或降低該内 '包[的電壓位準，該控制信號係響應第-電壓之電壓 位準和第二電遷之電壓位準的比較結果而產生的。 20· ★中π專利乾圍第19項之電路，其中該㈣位準谓測單 元包括： 一 t制早兀’用以接收一參考電壓’並且響應該等第 一和第二運作模式信號來決定該第-電㈣電壓位準； 以及 一差動放大器單元，告 ^ 田该弟一電壓的電壓位準高於該 弟一電壓的電壓位準日卑，▲方辛4 早手该差動放大器單元所產生的控 制信號便係處於第一仿進帝 ^ 弟位準處，當該第一電壓的電壓位準 低於该第二電壓時，該差動 友功双大為早70所產生的控制信 號便係處於第二位準處。 2 1.如申請專利範圍第2〇 ^ 々 貝之電路，其中該控制單元包括·· 第至第四私曰曰體，其係串聯於該參考電壓和 電壓之間； 一第一控制電晶體，其第'終端係被連接在該第一電 阻器和該第二電阻写 ^ ^ ^ 之間，而該第一運作模式信號則會 — 。 夂其弟二終端係被連接至位於 该弟一電阻器和該第二雷 — 乐一冤阻為之間的第一節點中；以及 一第二控制電晶體，豆第一 八弟、冬鳊係被連接在該第三電 阻器和該第四電阻器之間， 一 °亥弟二運作模式信號則會 被施加於其閘極之上，以及苴 /、弟_終端係被連接於該第 四琶阻益和该接地電壓之間。 O:\89\89381.DOC -6- 1235294 22 23. 24. 25. 如申請專利範圍第21項之電 ,,^ , '、τ成寺第一和弟二運 式信號皆為模式暫存器設定（「MRS」）信號。 如申請專利範圍第21項之電路，其中 。… 於低運作頻率範圍中兮楚 一义、隹 運作模式信號係處於第 —位準’該第二運作模式信號係處於第一位準；以及 —於高運麵率範圍巾，㈣—運作模式㈣係處於第 位準’该第二運作模式信號係處於第二位準。 如申請專利範圍第21 ^ ^ 丹甲5亥第一電壓係該第 一節點的電壓位準。 士。申請專利範圍第2〇項之電路，其中該差動放大 包括： 二一笔晶冑’其第一終端係被連接至該外部電源供 …電壓，而且其閘極和第二終端係互相連接； 電曰曰體，其第一終端係被連接至該外部電源供 :電壓’其閘極係被連接至該第一電晶體的閘極，而苴 弟二終端則可輸出該控制信號； ^第—電晶體，其第一終端係被連接至該第一電晶體 勺第一終端，其閘極係被連接至該第一電壓，而其第二 终端則係被連接至一第二節點； a ' 、:第四電晶體，其第一終端係被連接至該第二電晶體 勺第一終端，其閘極係被連接至該第二電壓，而其第二 終端則係被連接至該第—節點；以及 ^第五電晶體，其係被連接在該第一節點和一接地電 β' 而且其閘極之上會被施加該外部電源供應電壓。 O:\89\89381.DOC 1235294 26. 27. 如申請專利範圍第25項之電路，其中該第 位藥筏τι 弟一電>1的電壓 糸正比於該内部電壓的電壓位準。 2請專利範圍第19項之電路，其中當該控制信號處於 位準處時，該升壓單元會開啟以產生該内部電壓， 而且當控制信號處於第二位準處時，該升壓單元便會關 閉。 O:\89\89381.DOC
TW092133831A 2002-12-02 2003-12-02 Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level TWI235294B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020075806 2002-12-02
KR1020030064584A KR100564574B1 (ko) 2002-12-02 2003-09-17 내부 전압의 전압 레벨을 제어하는 기준 전압 발생 회로및 내부 전압 발생 회로

Publications (2)

Publication Number Publication Date
TW200424825A TW200424825A (en) 2004-11-16
TWI235294B true TWI235294B (en) 2005-07-01

Family

ID=36637624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092133831A TWI235294B (en) 2002-12-02 2003-12-02 Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level

Country Status (5)

Country Link
US (1) US7057446B2 (zh)
JP (1) JP2004310990A (zh)
CN (1) CN100449643C (zh)
DE (1) DE10356420A1 (zh)
TW (1) TWI235294B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193920B2 (en) * 2004-11-15 2007-03-20 Hynix Semiconductor Inc. Semiconductor memory device
KR100650726B1 (ko) * 2004-11-15 2006-11-27 주식회사 하이닉스반도체 메모리 장치용 내부전압 공급장치
KR100695037B1 (ko) 2005-09-15 2007-03-14 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로 및 내부전원전압 발생방법
KR100660907B1 (ko) * 2005-12-30 2006-12-26 삼성전자주식회사 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
US7902654B2 (en) * 2006-05-10 2011-03-08 Qualcomm Incorporated System and method of silicon switched power delivery using a package
US7812582B2 (en) 2006-09-14 2010-10-12 Qualcomm Incorporated System and method of power distribution control of an integrated circuit
KR100902054B1 (ko) * 2007-11-12 2009-06-12 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 공급 회로 및 방법
US7881100B2 (en) * 2008-04-08 2011-02-01 Micron Technology, Inc. State machine sensing of memory cells
CN102117655B (zh) * 2010-01-04 2014-04-09 华邦电子股份有限公司 存储器芯片
CN102541128B (zh) * 2010-12-29 2014-02-19 北京立博信荣科技有限公司 一种传感器的偏置电压控制电路
CN103854695B (zh) * 2012-11-30 2017-02-08 英业达科技有限公司 电压产生装置
KR102033790B1 (ko) * 2013-09-30 2019-11-08 에스케이하이닉스 주식회사 온도센서
JP6811265B2 (ja) * 2019-02-07 2021-01-13 ウィンボンド エレクトロニクス コーポレーション 基準電圧発生回路、パワーオン検出回路および半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE623671C (zh)
KR940007298B1 (ko) * 1992-05-30 1994-08-12 삼성전자 주식회사 Cmos트랜지스터를 사용한 기준전압 발생회로
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JPH08180678A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd ダイナミック型ｒａｍ
JP3834103B2 (ja) * 1995-10-06 2006-10-18 株式会社ルネサステクノロジ 半導体記憶装置
JPH10149699A (ja) 1996-11-18 1998-06-02 Mitsubishi Electric Corp 半導体回路装置
DE19711364A1 (de) 1997-03-19 1998-09-24 Bosch Gmbh Robert Spannungsstabilisator
JPH10269768A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路
JP3676904B2 (ja) * 1997-04-11 2005-07-27 株式会社ルネサステクノロジ 半導体集積回路
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
KR100295045B1 (ko) * 1998-06-23 2001-07-12 윤종용 지연동기루프(dll)를구비한반도체메모리장치
KR100308186B1 (ko) * 1998-09-02 2001-11-30 윤종용 반도체집적회로장치의기준전압발생회로
KR100295055B1 (ko) * 1998-09-25 2001-07-12 윤종용 전압조정이가능한내부전원회로를갖는반도체메모리장치
KR100287185B1 (ko) 1999-03-22 2001-04-16 윤종용 퓨즈의 절단 없이도 퓨즈 절단의 효과를 얻어 반복해서 전압 레벨을 트리밍 할 수 있는 전압 레벨 발생회로 및 이를 이용하여전압 레벨을 트리밍하는 방법
US6448823B1 (en) * 1999-11-30 2002-09-10 Xilinx, Inc. Tunable circuit for detection of negative voltages
JP3762599B2 (ja) * 1999-12-27 2006-04-05 富士通株式会社 電源調整回路及びその回路を用いた半導体装置
JP3943790B2 (ja) * 2000-02-24 2007-07-11 株式会社東芝 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置
JP4743938B2 (ja) * 2000-06-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN1357890A (zh) * 2000-12-05 2002-07-10 简篇 动态随机存取存储器结构及操作方法
KR100434490B1 (ko) * 2001-05-10 2004-06-05 삼성전자주식회사 온도 변화에 안정적인 기준 전압 발생 회로
KR100675273B1 (ko) * 2001-05-17 2007-01-26 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 및 지연 시간 조절회로
JP3759069B2 (ja) * 2002-05-14 2006-03-22 Ｎｅｃマイクロシステム株式会社 内部電圧制御回路

Also Published As

Publication number Publication date
US20040108890A1 (en) 2004-06-10
US7057446B2 (en) 2006-06-06
CN1505046A (zh) 2004-06-16
JP2004310990A (ja) 2004-11-04
CN100449643C (zh) 2009-01-07
DE10356420A1 (de) 2004-06-24
TW200424825A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
US3806742A (en) Mos voltage reference circuit
JP4509532B2 (ja) 少なくとも２つの異なった抵抗状態を有するメモリ用センス増幅器バイアス回路
US7746160B1 (en) Substrate bias feedback scheme to reduce chip leakage power
US5394026A (en) Substrate bias generating circuit
TWI235294B (en) Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level
US6624685B2 (en) Level detection by voltage addition/subtraction
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
CN101257300A (zh) 可调式晶体管体偏置电路
US8319548B2 (en) Integrated circuit having low power mode voltage regulator
JPH03505940A (ja) 低電力電圧クランプ回路
US20030179608A1 (en) Low voltage current reference
US7330056B1 (en) Low power CMOS LVDS driver
TWI301976B (en) Internal voltage generating circuit in semiconductor memory device
US7126872B2 (en) Semiconductor integrated circuit
US9081402B2 (en) Semiconductor device having a complementary field effect transistor
CN110612499B (zh) 电压调节器
JP2007309782A (ja) 半導体装置
KR20050041660A (ko) 파워업신호 발생 장치
WO2012050604A1 (en) Fast and accurate current driver with zero standby current & features for boost and temperature compensation for mram write circuit
US20100283445A1 (en) Integrated circuit having low power mode voltage regulator
JPH03171309A (ja) 基準電位発生回路
US20150295563A1 (en) Interface circuit
US6930530B1 (en) High-speed receiver for high I/O voltage and low core voltage
US8222952B2 (en) Semiconductor device having a complementary field effect transistor
JP2022551464A (ja) １つの調整ループを用いて多数の電源出力電圧を生成するための電子システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees