TWI230511B - Jitter measurement circuit for measuring jitter of target signal on the basis of sampling data string obtained by using ideal cyclic signal - Google Patents

Description

1230511 五、發明說明α) 【發明所屬技術領域】 本發明係關於一種測定週期性信號中所含之顫動 (j i 11 e r )的顫動測定電路。 【先前技術】 近年來在個人電腦的記憶體時脈匯流排（m e m 〇 r y clock bus)的高速化、IEEE- 1 3 94之類高速介面的出現、 以行動電話或藍芽（B 1 u e t ο 〇 t h )為代表的無線L A N之類的數 位無線傳輸急遽上升等現象中，一般而言顫動測定 (jitter-measuring)的潛在需求增加中。 顏動測定的方式，例如在日本專利特開2 0 〇 〇 — 2 9 2 4 6 9 號公報中有揭示一種將從受測定物所輸出的信號依同一週 期進行畺子化’並根據此經量子化過的輸出資料之變化 呈’即日守測疋$員動的方式，其他各種方式亦有提案。 時間間隔分析儀（t i m e 再者，進行此種顫動測定的機器乃採用未踰越所測定 的信號之時間間隔，而連續進行測定並捕獲大量資料，且 具有』示出牯間間隔之柱狀圖（hi st〇gram)等分析功能的 nterval analyzer)、或利用分析 信號之頻譜的頻譜分拚禮r ^ 〆 y ^ 研儀（spectrum analyzer )等測定器 進行測疋，或具有盘卜、+、4 ^ ^ + . ，、上述相同功能的分析測試器。此外， 近年來在對通稱「混八& ^ ,, . _ , ϋ彳5號」的數位信號與類比信號混合 的數位•類比混合I Α 一 Q亦即’混合元件（mixed device))進 行測試的混合信號測讀哭、a ^ j忒為中，亦有出現具有相同功能者。 惟，當構建利用茈 七么 此種測定器或測試器的顫動測定系統 之際，在系統構建上將a * ^ 矛頗為耗資與耗時。甚至亦存在具有

1230511 五、發明說明（2) 顫動測定功能的測試器昂貴的問題。 【發明内容】 本發明乃為解決如上述問題而研發者，其目的在於提 供一種以低成本即可輕易實現顫動測定的顫動測定電路。

依照本發明某樣態的顫動測定電路，係具備有：產生 具有預定週期之週期性基準信號的基準信號產生部；藉由 將基準信號、與從測定對象所輸出的週期性受測信號中任 一者，響應於另一者而進行取樣，而獲得樣本數據列的轉 換部；以及根據從轉換部中所獲得的樣本數據列，而測定 受測信號之顫動的判斷部。 本發明的顫動測定電路係包括有：藉由將基準信號、 與受測信號中任一者，響應於另一者而進行取樣，而獲得 樣本數據列的轉換部；以及及根據從轉換部中所獲得的樣 本數據列，而測定受測信號之顫動的判斷部。因為基準信 號乃屬於預定週期之穩定信號，因此測定結果的樣本數據 列將依存於受測信號。所以，本發明所產生的優點乃在於 配合測定結果的參差，並根據期待值資料的相對測定，即 可輕易地測定顫動位準。 【實施方式】

針對本發明實施例，請參照圖式進行詳細說明。另 外，圖中就相同部分或相當部分標記相同之元件符號，且 不重複說明。 實施例1 參照第1圖，本發明實施例1的顫動測定電路1 0係包括

第8頁 1230511 五、發明說明 有：產生 生部1 ;康 度地進行 儲存部3， 顫動量的 信號，其 將測定對 時脈信號 採用 定電路的 參照 期信號的 基準信號 輸出至資 時脈的測 其次 與預先儲< S2)。 其次 料，執行j 速富立葉与 (亦即頻率 其次 机比（以下 (3) 、"丨 欠埋想」週期信贫沾甘、 從基準信號產生部丨所輸出的作^撫土準信號產 類比數位轉換的測定部2 ;用以儲^微产，高精密 以及根據資料儲存部3中所儲存"^資料的資料 資料解析部4。從基準信號產生部丄計算出 中一例可舉例如正弦波。此外， ^的週期 DUTCDev.ce Un U Te s t, ng 當作取樣時脈的輸入。 』出的測定 第2圖之流程圖，針對本發明實施例丨中 動作進行說明。 讀動測 第1圖與第2圖，測定部2係將從⑽以所輸出之 測^時脈信號當作取樣時脈，並根據取樣定理^將 進仃數位轉換（步驟s丨），並將所獲得的測定資料 =2存部3。另外，為符合取樣定理，屬於取樣 t日可脈信號係具有基準信號2倍以上的頻率。 ’貧料記憶部3係將經數位轉換過的測定資料、 字的理想期待值資料，輪出至資料解析部4 (步驟 ’資料解析部4係藉由對經數位轉換過的測定資 3來從時間區域轉換為頻率區域信號之所謂的快 .換（FFT)處理，而計算出資料信號的頻率數值 成分）（步驟S3)。

資料解析部4係根據資料之頻率成分的信號雜 亦稱「SN比」），與屬於期待值資料的所希望SN 1230511 五、發明說明（4) 比，而測定出測定時脈信號的顫動（步驟S 4)。 一般而言，當從經數位轉換所獲得之資料執行SN比的 資料解析時，隨基準信號與取樣時脈間的純度，SN比的解 析結果將受頗大的影響。換句話說，由於對測定部2所對 應的高精密度類比數位轉換電路輸入高純度之基準信號， 因此解析結果受到屬於取樣時脈的測定時脈信號純度的影 響頗鉅。

具體而言，假設屬於取樣時脈的測定時脈信號並無顫 動時，因為取樣週期非常穩定，因此若施行F F T解析的 話，將僅顯示出對應於基準信號之所希望週期的頻率成 分。所以，從該解析結果中所獲得之SN比將變高。 此外，當屬於取樣時脈的測定時脈信號有顫動時，因 為取樣週期參差不齊，因此若施行F F T解析的話，亦將顯 示出基準信號之所希望週期以外的頻率成分。所以，從該 解析結果中所獲得之SN比將因為頻率參差不齊而變低。 藉由將該等結果進行相對性的比較，便可測定顫動位 準。

藉由採用本實施例1的顫動測定電路構造，無需使用 高價位的專屬測定器或設有相同功能的測試器，即可簡單 地執行顫動測定，因而可降低成本。 實施例1之變形例1 參照第3圖，本發明實施例1之變形例1的顫動測定電 路1 1，在相較於顫動測定電路1 0之下，就測定部2而言其 不同點在於：取代在基準信號產生部1所產生的基準信號，

第10頁 1230511 五、發明說明（5)

而改為輸入由DUT5所產生的測定時脈信號，並取代dUt 測定日守脈仏號，而改為輸入由取樣信號產生部所產生紬 度較高的取樣時脈。其他事項因為如同第丨圖所示之每、、、 例1的顫動測定電路10具相同構造，因此在此不再贅&二 採用第4圖之流程圖，針對本發明實施例丨之變形 中之顫動測定電路1 1的動作進行說明。 、芩照第3圖與第4圖，測定部2係將屬於從DUT5m ^週期信號的測定時脈信號作為由取樣信號產生部^ 二樣時脈，根據取樣定理進行數位轉換（步驟s5)\產 k得的測疋貧料輪出至資料儲存部3。另外， 取樣定理，取樣時脈係具有測定時脈2倍以上的頻 2次，資料儲存部3係將經數位轉換過的 =先儲存的理想期待值資料，輸出至資料解析部貝二 料， 速富 S7) 〇 2 ^ =料解析部4係藉由對經數位轉換過的測定資 ，行用來從時間區域轉換為頻率區 二-貝 立葉轉換（FFT)處理，而舛瞀山次上丨认4 *心所明的快 而计异出貧料的頻率成分（步驟 其次，資料解析部4係根據資 舁屬於期待值資料的所希望SN比， 的_動（步驟S8)。 料之頻率成分的SN比， 而測定出測定時脈信號

上述顫動測定電路 動測定電路1 〇的動作， 4亍SN比的資料解析時， 11的動作亦 當從由數位 隨測定時脈 如同實施例 轉換所獲得 信號與取樣 1所示之顫 之資料，執 時脈間的純

$ 11頁 1230511 五、發明說明（6) 度，SN比的解析結果將受頗大的影響。換句話說，由於對 測定部2所對應的高精密度類比數位轉換電路輸入高純度 之基準信號，因此解析結果受到測定時脈信號純度的影響 頗鉅。 具體而言，假設測定時脈信號並無顫動時，因為取樣 時脈的取樣週期一定，因此若施行F F T解析的話，將僅顯 示出對應於測定信號之所希望週期的頻率成分。所以，從 該解析結果中所獲得之SN比將變高。 此外，當測定時脈信號有顫動時，即使取樣週期一 定，但是因為測定時脈信號的週期會因顫動而參差不齊， 因此若施行F F T解析的話，亦將顯示出測定信號之所希望 週期以外的頻率成分。所以，從該解析結果中所獲得之SN 比會因為頻率參差不齊而變低。 藉由將該等結果進行相對性的比較，即可測定顫動位 準 ° 藉由採用本實施例1之變形例1的顫動測定電路構造， 在未使用南價位的專屬測定Is或設有相同功能的測試之 情況下，即可簡單地執行顫動測定，因而可降低成本。 實施例2 上述實施例1中，係針對直接利用顫動測定電路來測 定屬於測定對象的D U T 5的構造進行說明。而在本實施例2 中，則針對具備有依照實施例1所示之顫動測定方式之功 能的半導體測試裝置構造進行說明。 參照第5圖，本發明實施例2的半導體測試裝置2 0係包

第12頁 1230511 五、發明說明（7) 括有：用以控制整體半導體測試裝置的控制部2 2 ;執行内 部電路與資料收受的内部匯流排28 ;對測定對象的DUT5執 行測試信號之輸出入的測試信號產生部2 7 ;以及用以執行 測定對象的D U T 5之顫動測定的顫動測定部3 0。 測試信號產生部2 7之目的在於將某特定形態的測試信 號輸入於測定對象的D U T 5中，並根據所響應的输出信號而 判斷DUT5之良莠。 測試信號產生部2 7係包括有：產生一定週期信號之基 準信號的的基準信號產生電路2 4 ;響應來自控制部2 2的指 示而形成測試信號的波形形成電路2 5 ;調整測試信號之振 幅，並將測試信號輸出至測定對象的波形輸出入電路2 6 ; 以及響應來自控制部2 2的指示而供應用以調整測試信號振 幅之電壓的電源2 3。此外，波形輸出入電路2 6係接受來自 測定對象的信號輸入。因此，波形形成電路2 5會從波形輸 出入電路2 6接收信號，並將此資料輸出至控制部2 2。 針對依照測試信號產生部2 7的測試進行說明。 基準信號產生電路2 4係響應控制部2 2的指示而產生基 準信號。波形形成電路2 5係響應來自控制部2 2的指示，並 從該基準信號根據某特定測試形態而產生測試信號。波形 輸出入電路2 6係調整所輸出之測試信號的振幅，並輸入至 測試對象的DUT5中。DUT5係響應測試信號的輸入而將輸出 信號輸出至測試信號產生部2 7。波形形成電路2 5係將所輸 入的該輸出信號之資料輸出至控制部2 2並進行解析。例 如，其中一例可為當輸入某特定形態的測試信號時，若獲

第13頁 1230511 五、發明說明（8) 得相同形態之輸出信號的話，則判斷屬於良品的測試。 顫動測定部3 0係包括有：基準信號產生部1、測定部 2、資料儲存部3、及資料解析部4。此顫動測定部3 0係如 同實施例1中所說明之顫動測定電路1 0相同的構造，有關 連接關係與動作等的詳細說明在此不再贅述。藉此，可利 用該顫動測定部30執行從DUT5所輸出之測定時脈信號的顫 動測定。 再者，透過内部匯流排2 8將利用資料解析部4所解析 的結果傳輸至控制部2 2。

如本發明的半導體測試裝置，藉由在半導體測試裝置 内建可執行顫動測定的顫動測定部3 0，則在半導體測試裝 置中亦可簡單且低成本地執行顫動測定。 再者，因為透過内部匯流排2 8執行控制部2 2與資料解 析部4之間的資料收收授，因此可使顫動測定高速化，並 可縮短測試時間。 實施例2之變形例1 參照第6圖，本發明實施例2之變形例1的半導體測試 裝置2 1，在相較於第5圖之半導體測試裝置2 0之下，其相 異點在於將顫動測定部3 0取代為顫動測定部3 1。

顫動測定部3 1係與第3圖所示之實施例1之變形例1的 顫動測定電路1 1具相同構造，有關連接關係與動作等的詳 細說明在此不再贅述。因此，可利用該顫動測定部3 1執行 從DUT5所輸出之測定時脈信號的顫動測定。 如本發明的構造，藉由在半導體測試裝置内建顫動測

第14頁 1230511 五、發明說明（9) 定部3 1，即可獲得與上述實施例2相同的效果。 實施例2之變形例2 參照第7圖，本發明實施例2之變形例2的半導體測試 裝置2 0 #，在相較於第5圖所示之半導體測試裝置2 0之下， 其相異點在於將顫動測定部3 0取代為顫動測定部3 0 #。 顫動測定部3 0 #在相較於顫動測定部3 0之下，其相異 點在於：去除資料解析部4。因為其餘均相同，因此在此 省略其說明。 本實施例2之變形例2的半導體測試裝置2 0 #之目的在 於：利用控制部2 2對由顫動測定部3 0 #所獲得的資料進行 解析。具體而言，從資料儲存部3經由内部匯流排2 8輸入 至控制部2 2，並在控制部2 2中執行顫動測定的解析。 如本實施例2之變形例2的半導體測試裝置2 0 #構造， 藉由去除資料解析部4，並在控制部2 2中執行相同之功 能，即可獲得與實施例2相同的效果，同時可減少零件 數，並可降低成本。 實施例2之變形例3 參照第8圖，本發明實施例2之變形例3的半導體測試 裝置2 1 #，在相較於第6圖所示之半導體測試裝置2 1之下， 其相異點在於將顫動測定部3 1取代為顫動測定部3 1 #。 顫動測定部3 1 #在相較於顫動測定部3 1之下，其相異 點在於：去除資料解析部4。因為其餘均相同，因此在此 省略其說明。 本實施例2之變形例3的半導體測試裝置2 1 #之目的在

!23〇511 五 、發明說明（10) - 析:#]具用：制：，21對Λ顫動測定部31 #所獲得的資料進行解 控制部i在ϊ d::3經由内部匯流排28輸八至 / JL社ί工制。P 22中執行顫動測定的解 ϋ實施例2之變形例2的半測 = 在控制請執行二 例2相同的效果，同時可減少零件 之變形你1^ 參照第9圖，本發明隹y 裝置2 0 a，在相較於例2之變形例4的半導體測試 下甘，田圖所不之半導體測試裝置20#之 30，\ Λ在於將顫動測定部3〇#取代為顫動測定邛 3〇a，並設置有修復解析功能部29。 川疋邠 修復解析功能部29係當在 憶體時，可檢測並解析記憶體_ ^ ^DUT5中内建有記 修復解析功能部29係包括有：^ “立 之資料信號的錯誤捕捉部64 ; ’、、不5己憶體内不良 的解析部6 5。 ’及解析所輪入之資料信號 錯誤捕捉部64係包括彳 輸入的資料信號，並執行邏輯、、宫」波开y輸出入電路26所 cirCUit)63，·以及儲存 二异的擾頻電路（scramble 存部. 子有‘頻電路63之邏輯演算結果的儲 解析部6 5係包括有：根據 而解析記憶體内之不良的解_ ^ σ卩6 1中所儲存的資訊， 析控制部60之指示’解析所輸^的及為了響應解 )貝枓，而儲存從儲存部 1230511

6 〇之解析結果的 五、發明說明（11) 6 2中所輪出的資訊 儲存部6 1。 同Ν'儲存解析控制部 对對不良解析日可的動作進行說明。 ，執行不良解析的模式中，控制部22係 產生部27,而將預定的測試信號輸出至DUT卜塑庳it 出至波形輸出入電路26。波；；：：：訊信號’請τ鴻 良解析的模式中，將從DUT 5所輪 ==2 在執行該汗 解析功能部29。藉I修復以：以：：傳… 析。 此# 2 9將執仃不良解 顏動測定部30a在相較於顫動測定 點在於：將資料儲存部3取代為暫時儲存 均相同，因此在此省略其說明。

下，其相異 因為其餘 具體而言，將在測定部 儲存部3 #而輸出至修復解析 部2 9的儲存部6 1，將解析上 排2 8傳輸至控制部2 2。 2中所獲得的資料，透過暫時 功能部2 9，並從修復解析功能 所需要的資料，透過内部匯流

本發明實施例2之變形例 部3 0 a所儲存的資料等儲存於 的储存部6 1中。 4的目的在於：使由顫動測定 ^復解析功能部2 9内所設置 部29内的儲存部 由具有八他測試功能之修復解析功能 果，同時可減儲存’即可獲得與實施例2相同的效 夕冬件數，並可降低成本。

1230511 五、發明說明（12) ，在本實施例2之變形例4的顫動測定 ^ 雖設置有可擔保資料傳輸速度高速化的中， 是亦可採用未設置該暫時儲存部3#的構造。—子邛3#，但 再者，在此雖針對儲存部61中儲存於 需之資料等的構造進行說明，但是並不限定、測定部中所 亦可採用儲存於儲存部62中的構造。此外，於儲存部61， 解析功能部29，亦可儲存於具有其他測功=限定於修復 所設置的儲存區域中。 此之電路部等 實施例2之1形例5 參照第1 0圖，本發明實施例2之變形 “ 裝置2 1 a，在相較於第8圖所示之半導體;:、5=半導體測試 下，其相異點在於將顫動測定部3 1 #取代、^衣置2 1 #之 3 1 a，且設置有修復解析功能部2 9。 〜、頭動測定部 顫動測定部3 1 a在相較於顫動測定部^ 點在於：將資料儲存部3取代為暫時儲存立之下’其相異 均相同，因此在此省略其說明。 ^ 3 #。因為其餘 本發明實施例2之變形例5的目的在於 部3 1 a所儲存的資料等儲存於修復解柄、:使由顫動測定 的儲存部61中。 斤力施部29内所設置 具體而言，將在測定部2中所獲得的次、 儲存部3 #輸出炱修復解析功能部2 9，並從透過暫時 2 9的儲存部6丨，將解析上所需要的資料=修復解析功能部 傳輸至控制部22。 '遷過内部匯流排28 藉由本構造，藉由使在顫動測定部由 甲所設置之資料儲

1230511 五、發明說明（13) 存部3的儲存資料 部2 9内的儲存部所 果，同時可減少零 再者，在本實 雖設置有可擔保資 是亦可採用未設置 再者，在此雖 需之資料等的構造 亦可採用儲存於儲 解析功此部2 9，亦 所設置的儲存區域 再者’在上述 體測試裝置内建用 行説明，但是，相 明的韻動測試電路 述測試功能的構造 實歹,J 3 本發明實施例 執行上述顫動測定 參照第1 1圖， 包栝有：測定對象 半導體測試襄 測定對象的DUT5執 再者，半導體 由具有其他測試功能之修復解析功处 儲存’即可獲得與實施例2相同的效％ 件數，並可降低成本。 ^ 苑例2之變形例5的顫動測定部3丨&中 料傳輸速度高速化的暫時儲存部 該暫時儲存部3 #的構造。 ’但 :對儲存部61中儲存於顫動測定 :丁呪明，但是並不限定於 存部62中的構造…卜， ：：1 :儲存於具有其他测試功能之電路 實施例2及其變形例中，雖針對在 以執行顫動測定的顫動測試部之 反地亦可在實施例u立變 D進 中，具備邊半導體測試裝置所具有之上 3之目的在於：於元件介面 之功能的電路。 千甲^備有可 依照本發明實施例3，元件 的MT5、以及顏動测定部3〇。阜45係 置：係：性連接於元件介面埠4 仃所不望之測試。 # 測試裝置働採用元件介面445中所設

第19頁 1230511 五、發明說明（14) 置的顫動測定部3 0，亦執行顫動測定。 如本發明實施例3的元件介面埠之構造，藉由將顫動 測定部3 0組裝於埠中，即使未内建於實施例2中所說明之 半導體測試裝置中時，仍可執行相同的測定。 再者，有關本實施例3的元件介面埠4 5構造，雖針對 採用顫動測定部3 0的構造進行說明，但是即使取代顫動測 定部3 0，而改為採用顫動測定部3 1的構造仍可適用。 再者，因為元件介面埠可比較廉價地進行製造，因此 可大量且低成本地製造具備該顫動測定功能的琿。 再者，因為該元件介面埠亦可廣泛地直接使用於其他 未圖示的半導體測試裝置中，因此頗具效率。 實施例4 本發明實施例4係針對在半導體裝置中具備上述顫動 測定部的構造進行說明。 參照第1 2圖，本發明實施例4的半導體裝置5 0係包括 有：與從外部所輸入的時脈信號同步，且產生内部電路中 所採用之内部時脈信號的P L L 5 1 (鎖相迴路（p h a s e - 1 〇 c k e d 1 oop ));控制整體半導體裝置的控制部5 2 ;由控制部5 2所 控制，並執行所希望之邏輯動作的邏輯電路5 3 ;儲存資料 的記憶體5 4 ;以及用以執行顫動測定的顫動測定部3 0。 在此，針對顫動測定部3 0的動作進行說明。 顫動測定部3 0係接收從P L L 5 1所產生之内部時脈信號 的輸入，而執行該内部時脈信號的顫動測定，並將解析結 果儲存於記憶體5 4中。控制部5 2係根據記憶體5 4中所儲存

第20頁 1230511 五、發明說明（15) 之解析結果，以產生顫動較少之内部時脈信號的方式，對 PLL51進行指示。 如本構造，藉由在半導體裝置中搭載顫動測定部，即 可測定内部時脈信號的顫動位準，並修正内部時脈信號。 在上述構造中，雖針對測定顫動位準並予以修正的構 造進行說明，但是亦可形成將根據該解析結果的測定值輸 出至外部的構造。

再者，在上述構造中，雖針對執行内部時脈信號之顫 動測定的顫動測定部3 0進行說明，但是並不限定於此，亦 可執行其他信號的顫動測定。 再者，雖針對在半導體裝置5 0中搭載顫動測定部3 0的 構造進行說明，但是裝有顫動測定部3 1的構造同樣地可適 用〇

第21頁 1230511 圖式簡單說明 【圖式簡單說明】 第1圖係本發明實施例1中之顫動測定電路、與測定對 象的D U T 5之概念圖。 第2圖係本發明實施例1中之顫動測定電路的動作流程 圖。 第3圖係本發明實施例1之變形例1中之顫動測定電 路、與測定對象的D U T之概念圖。 第4圖係本發明實施例1之變形例1中之顫動測定電路 的動作流程圖。 第5圖係本發明實施例2中之半導體測試裝置、與測定 對象的DUT之概念圖。 第6圖係本發明實施例2之變形例1中之半導體測試裝 置、與測定對象的DUT之概念圖。 第7圖係本發明實施例2之變形例2中之半導體測試裝 置、與測定對象的DUT之概念圖。 第8圖係本發明實施例2之變形例3中之半導體測試裝 置、與測定對象的DUT之概念圖。 第9圖係本發明實施例2之變形例4中之半導體測試裝 置、與測定對象的DUT之概念圖。 第1 0圖係本發明實施例2之變形例5中之半導體測試裝 置、與測定對象的DUT之概念圖。 第1 1圖係本發明實施例3中之元件介面埠及半導體測 試裝置的概念圖。 第1 2圖係本發明實施例4中之半導體裝置的概念圖。

第22頁 1230511

第23頁 圖式簡單說明 1 基 準 信 號 產生 部 2 測定 部 3 資 料 儲 存 部 3# 暫時 儲 存 部 4 資 料 解 析 部 5 DUT 6 取 樣 信 號 產生 部 10> 1 1顫動 測 定 電 路 20 ^ 20[ 20a、 、21 、21#、 21a、 •40 半導 體 測 試 裝 置 22 控 制 部 23 電源 24 基 準 信 號 產生 電路 25 波形 形 成 電 路 26 波 形 Ψμ 出 入電 路 27 測試 信 號 產 生 部 28 内 部 匯 流 排 29 修復 解 析 功 能 部 30 > 30#^ 30a， 、31 、31#、 31a 顫動 測 定 部 45 元 件 介 面 埠 50 半導 體 裝 置 51 PLL 52 控制 部 53 邏 輯 電 路 54 記憶 體 60 解 析 控 制 部 6卜 62儲存 部 63 擾 頻 電 路 64 錯誤 捕 捉 部 65 解 析 部

Claims (1)

1230511 六、申請專利範圍 1. 一種顫動測定電路，係具備有： 基準信號產生部，係產生具有預定週期之週期性 基準信號； 轉換部，係藉由將上述基準信號、與從測定對象 所輸出的週期性受測信號中之一者，響應另一者而進 行取樣，而獲得樣本數據列；以及 判斷部，係根據從上述轉換部中所獲得的上述樣 本數據列，而測定上述受測信號之顫動。 2. 如申請專利範圍第1項之顫動測定電路，其中，上述判 斷部係根據從上述樣本數據列中所獲得的資料信號頻 率成分，而測定上述顫動。 3. 如申請專利範圍第2項之顫動測定電路，其中，上述判 斷部係藉由對上述樣本數據列進行快速富立葉轉換 (FFT， fast Fourier transform)，而計算出上述資料 信號的頻率成分。 4. 如申請專利範圍第2項之顫動測定電路，其中，上述判 斷部係藉由將從上述資料信號頻率成分中所獲得的信 號雜音比與所希望的信號雜音比進行比較，而測定上 述顫動。 5. 如申請專利範圍第1項之顫動測定電路，其中，上述顫 動測定電路更具備有： 測試部，用以執行其他的判斷測試；以及 控制部，用以控制上述測試部； 當測定上述顫動時，上述控制部係作為上述判斷

314399.ptd 第24頁 1230511 六、申請專利範圍 部而動作。 6.如申請專利範圍第1項之顫動測定電路，其中，上述顫 動測定電路更具備有：用以儲存著資料的儲存部， 而上述儲存部係預先儲存上述判斷部之上述測定 中所採用的資料。 7.如申請專利範圍第6項之顫動測定電路，其中，上述顫 動測定電路更具備有：用以執行其他判斷測試的測試 部，

314399.ptd 第25頁