JP4150759B2

JP4150759B2 - クロック再生方法及びジッタ測定方法

Info

Publication number: JP4150759B2
Application number: JP2003073316A
Authority: JP
Inventors: 克弘渡辺; 哲生小川; 博身西坂
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 2003-03-18
Filing date: 2003-03-18
Publication date: 2008-09-17
Anticipated expiration: 2023-03-18
Also published as: US7864908B2; US20040223577A1; JP2004282555A

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に、クロック再生方法及びジッタ測定方法に関する。本発明は、特に、外部クロック及び外部データを受け、外部クロックを位相拘束ループ回路に供給して再生した再生クロックを基準として外部データを処理する装置における再生クロックを、後処理により再生する方法と、この再生クロックに対する外部クロックのジッタ及び外部データのジッタを測定する方法に関する。
【０００２】
【従来の技術】
例えば、図１に示すように、セットトップ・ボックスや、パーソナル・コンピュータの如きデジタル・ビデオ信号源１０は、通信回線を介して、マルチメディア・データを受け、処理したデジタル・ビデオ・データ（外部データ）及びクロック（外部クロック）を液晶表示装置の如きデジタル・ビデオ・モニタ装置１２に供給して、ビデオ画像を表示することが一般的になってきている。なお、デジタル・オーディオ・データは、デジタル・ビデオ・データ内に埋め込まれている。モニタ装置１２は、クロック・リカバリー・ユニット（ＣＲＵ：クロック再生装置）１４を具えており、デジタル・ビデオ信号源１０からのクロックを受けて、モニタ装置１２用のクロックを再生し、モニタ装置１２内でのビデオ信号及びオーディオ信号の処理に用いる。クロック再生装置１４は、図２に示すように、位相拘束ループ回路（ＰＬＬ）である。この位相拘束ループ回路１４は、ビデオ信号源１０からの外部クロックと再生したクロックとの位相を比較する位相比較器１６と、この位相比較器１６の出力信号を受けるループ・フィルタ１８と、このループ・フィルタ１８の出力信号に応じて発振周波数が制御される電圧制御発振器（ＶＣＯ）２０とから構成されている。よって、クロック再生装置１４は、外部クロックに位相同期した再生クロックを発生する。
【０００３】
クロック再生装置１４は、ループ・フィルタ１８を具えているため、外部クロックにジッタが含まれていても、再生クロックのジッタは大幅に少なくなる。デジタル・ビデオ信号源１０と、デジタル・ビデオ・モニタ装置１２との間のインタフェースが適切であるか否かの判断の基準項目には、モニタ装置１２内での動作を検証するために、ビデオ信号源１０からの外部クロックではなく、クロック再生装置１４が発生した再生クロックに対して、ビデオ信号源１０からのクロックのジッタや、ビデオ・データのジッタがある。
【０００４】
これらジッタを測定する方法としては、モニタ装置１２内部からクロック再生装置１４からの再生クロックを導出することが考えられる。しかし、モニタ装置１２から再生クロックを導出するためには、モニタ装置１２のカバーを外して、プローブなどを用いなければならず、取り扱いが面倒であると共に、プローブの誤接続によりモニタ装置１２を破損させる可能性がある。また、この方法では、固有のビデオ装置１２に対するビデオ信号源１０のインタフェース特性しか測定できなかった。
【０００５】
また、かかるジッタを測定する別の方法としては、クロック再生装置を、モニタ装置１２とは別に設けて、この追加的なクロック再生装置によりクロックを再生して、再生クロックに対する外部クロックのジッタや、外部ビデオ・データのジッタを測定する方法がある。しかし、クロック再生装置が集積回路であっても、ハードウェアであり、ロットなどによる個体差があるため、標準のクロック再生装置を実現できず、測定にバラツキが生じた。
【０００６】
上述のハードウェアによる個体差を考慮して、理想的なクロック再生装置をソフトウェア的に実現する方法が提案されている。例えば、図３に示すように、デジタル・ビデオ信号源からの外部クロック及びデジタル・ビデオ・データ（外部データ）をデジタル・ストレージ・オシロスコープ２２に供給する。図４は、デジタル・ストレージ・オシロスコープ２２の簡略化したブロック図である。バッファ回路２４及び２６は、デジタル・ビデオ信号源１０からの外部クロック及び外部データを夫々受け、Ａ／Ｄ変換器２８及び３０は、バッファ回路２４及び２６の出力信号を夫々デジタル化する。Ａ／Ｄ変換器２８及び３０の出力信号は、高速の取込みメモリ３２及び３４に蓄積される。取込みメモリ３２及び３４は、バス３６に接続されている。このバス３６には、処理メモリ３８、マイクロプロセッサ４０、プログラム・メモリ４２、入力装置４４及び表示器４６が接続されている。取込みメモリ３２及び３４に蓄積された外部クロック及び外部データは、処理メモリ３８に転送されて、プログラム・メモリ４２に蓄積されたプログラムに応じて、マイクロプロセッサ４０により処理され、その処理結果が表示器４６に表示される。入力装置４４は、入力信号取込みのための種々の設定や、データ処理の選択を行う。
【０００７】
従来のデジタル・ストレージ・オシロスコープは、クロック再生装置１４、即ち、位相拘束ループ回路（ＰＬＬ）をシミュレーションするソフトウェアをプログラム・メモリ４２に蓄積している。よって、マイクロプロセッサ４０は、取り込んだ外部クロックをこのＰＬＬシミュレーション・ソフトウェアにより処理して、取り込んだ外部クロックからタイミングを調整してジッタが少なくなった再生クロックと等価なクロックを発生する。マイクロプロセッサ４０は、シミュレーションにより得た再生クロックのタイミング・データと、ブロック２４、２８及び３２で取り込んだ未処理の外部クロックとのタイミング・データとを、プログラム・メモリ４２に蓄積されたプログラムに応じて比較することにより、再生クロックに対する外部クロックのジッタを測定する。また、同様に、マイクロプロセッサ４０は、シミュレーションにより得た再生クロックのタイミング・データと、ブロック２６、３０及び３４で取り込んだ未処理の外部データとのタイミング・データとを、プログラム・メモリ４２に蓄積されたプログラムに応じて比較することにより、再生クロックに対する外部データのジッタを測定する。これら測定結果は、ヒストグラムや、表形式や、アイ・パターンなどにより、表示器４６に表示される。
【０００８】
かかるソフトウェアによりクロックを再生することにより、クロック再生装置のハードウェアに依存しないで、理想的な再生クロックを後処理により再生できる。しかし、取込みメモリ３２及び３４が蓄積するデータ量（サンプル数）が多いため、取り込んだ外部クロックの全サンプルに対して位相拘束ループのシミュレーションを行うには、かなりの時間がかかり、迅速な測定ができない。また、このシミュレーション・ソフトウェアも大形となり、プログラムが難しくなる。
【０００９】
上述では、セットトップ・ボックスや、パーソナル・コンピュータなどからのビデオ信号源からのクロック及びビデオ・データを、再生クロックに対してジッタを測定する点について説明した。しかし、ビデオ・データ以外のデータ通信における再生クロックに対するジッタでも同様なことが言える。
【００１０】
【特許文献１】
特開２００２−１０７３９２号公報
【特許文献２】
特開２００２−１９８８０２号公報
【００１１】
【発明が解決しようとする課題】
上述の理由により、簡単なアルゴリズムにより理想的なクロック再生装置をソフトウェアにより実現する方法が望まれている。また、計算量が少なく、理想的なクロック再生装置をソフトウェアにより実現する方法も望まれている。さらに、ソフトウェア的に再生した再生クロックに対する外部クロックのジッタ及び外部データのジッタを測定する方法も望まれている。
【００１２】
したがって、本発明は、簡単なアルゴリズムで、計算量が少なく、取り込んだ外部クロックから再生クロックをシミュレーションできるクロック再生方法の提供にある。
また、本発明は、計算量が少ない簡単なアルゴリズムにより、取り込んだ外部クロックから再生クロックをシミュレーションして、この再生クロックに対する外部クロックのジッタ及び外部データのジッタを測定する方法の提供にある。
【００１３】
【課題を解決するための手段】
本発明では、クロック再生装置である位相拘束ループ回路が、ジッタ測定において、単なるフィルタとみなしてもよいことに注目している。よって、位相拘束ループ回路をソフトウェアで忠実にシミュレーションする代わりに、位相拘束ループ回路をフィルタとしてシミュレーションしている。よって、シミュレーションのアルゴリズムを簡単にできる。また、ジッタ測定では、クロックのエッジ（立ち上がりエッジ及び立ち下がりエッジの一方、又は両方）のみに注目すればよいため、取り込んだ外部クロックのエッジのみを検出（抽出）し、この検出したエッジに対してのみ、フィルタ処理を行っている。よって、シミュレーションを行うデータ量を大幅に減らすことができる。
【００１４】
よって、本発明は、外部クロック及び外部データを受け、外部クロックを位相拘束ループ回路（１４）に供給して再生した再生クロックを基準として外部データを処理する装置（１２）における再生クロックを後処理により再生する方法であって；外部クロックをデジタル化して（２８）、この外部クロックの時間領域データをメモリ（３２、３８）に蓄積し（ステップ４８）；蓄積された外部クロックのエッジの時間領域データを検出し（ステップ５０）；検出した外部クロックのエッジの時間領域データを周波数領域データに変換し（ステップ５２）；各周波数領域毎に、周波数領域データと所定の係数とを乗算し（ステップ５４）；この乗算結果の周波数領域データを時間領域データに戻して（ステップ５６）、再生クロックのエッジの時間領域データを求める（ステップ５８）ことを特徴としている。
また、本発明は、外部クロック及び外部データを受け、外部クロックを位相拘束ループ回路（１４）に供給して再生した再生クロックを基準として外部データを処理する装置（１２）における再生クロックに対する外部クロックのジッタを測定する方法であって；外部クロックをデジタル化して（２８）、外部クロックの時間領域データをメモリ（３２、３８）に蓄積し（ステップ４８）；蓄積された外部クロックのエッジの時間領域データを検出し（ステップ５０）；検出した外部クロックのエッジの時間領域データを周波数領域データに変換し（ステップ５２）；各周波数領域毎に、周波数領域データと所定の係数とを乗算し（ステップ５４）；この乗算結果の周波数領域データを時間領域データに戻して（ステップ５６）；再生クロックのエッジの時間領域データを求め（ステップ５８）；この求めた再生クロックのエッジの時間領域データと蓄積された外部クロックのエッジの時間領域データとを比較して（ステップ６０）；再生クロックに対する外部クロックのジッタを測定する（ステップ６２）ことを特徴としている。
さらに、本発明は、外部クロック及び外部データを受け、外部クロックを位相拘束ループ回路（１４）に供給して再生した再生クロックを基準として外部データを処理する装置（１２）における再生クロックに対する外部データのジッタを測定する方法であって；外部クロック及び外部データをデジタル化して（２８、３０）、外部クロック及び外部データの時間領域データをメモリ（３２、３４、３８）に蓄積し；蓄積された外部クロックのエッジの時間領域データを検出し（ステップ５０）；検出した外部クロックのエッジの時間領域データを周波数領域データに変換し（ステップ５２）；各周波数領域毎に、周波数領域データと所定の係数とを乗算し（ステップ５４）；この乗算結果の周波数領域データを時間領域データに戻して（ステップ５６）、再生クロックのエッジの時間領域データを求め（ステップ５８）；この求めた再生クロックのエッジの時間領域データと蓄積された外部データの時間領域データとを比較して；再生クロックに対する外部データのジッタを測定することを特徴としている。
【００１５】
【発明の実施の形態】
以下、添付図を参照して、本発明の好適実施例を説明する。本発明の好適実施例では、図３及び図４に示すように、デジタル・ストレージ・オシロスコープ２２を用い、デジタル・ビデオ信号源１０からの外部クロックをバッファ２４に受け、デジタル・ビデオ信号源１０からのデジタル・ビデオ・データ（外部データ）をバッファ２６に受ける。プログラム・メモリ４２は、図５の流れ図に示すソフトウェアを蓄積しており、マイクロプロセッサ４０がこの流れ図に沿って、デジタル・ストレージ・オシロスコープ２２を制御する。ステップ４８において、Ａ／Ｄ変換器２８は、外部クロックをデジタル化し、取込みメモリ３２に蓄積する。また、Ａ／Ｄ変換器３０は、外部データをデジタル化し、取込みメモリ３４に蓄積する。これらメモリ３２及び３４に蓄積された外部クロック及び外部データの時間領域データ（時間関数のデータ）は、処理メモリ３８に転送される。ステップ５０にて、マイクロプロセッサ４０は、処理メモリ３８内に蓄積された外部クロックから、クロックのエッジを検出する。これは、取り込んだ外部クロックのサンプル（Ａ／Ｄ変換の際にサンプリングされた時系列のデータ）の前後を比較して、外部クロックが高レベル及び低レベルの間で変化する時点を検出すればよい。測定の必要性に応じて、クロックの立ち上がりエッジ及び立ち下がりエッジの一方のみを検出してもよいし、両方のエッジを検出してもよい。また、この際、サンプル点が高レベル及び低レベルの中間の時点に対応しない場合は、補間により、エッジを一層正確に求めることができる。
【００１６】
このように、取り込んだ外部クロックのエッジ・データのみを検出することにより、後の処理は、取り込んだ全データを対象にすることがないので、処理量（計算量）を大幅に減らすことができる。ステップ５２では、検出したエッジ・データ（時間領域データ）をフーリエ変換（ＦＦＴ）などにより、周波数領域のデータ（周波数関数のデータ）に変換する。上述の如く、位相拘束ループ回路は、ジッタ測定に関しては、単なるフィルタとしてのみ考慮すればよい。ステップ５４では、検出したエッジの周波数領域データを、各周波数領域（周波数範囲）毎の係数と乗算することにより、等価的に外部クロックのエッジをフィルタ処理している。この際の各係数は、理想的なクロック再生回路１４のフィルタ機能を達成するように選択される。次に、ステップ５６にて求めた周波数領域データを元の時間領域のデータに、逆フーリエ変換（ＩＦＦＴ）などにより戻す。ステップ５２、５４及び５６は、外部クロックの総てのサンプルではなく、エッジに対してのみ処理しているので、処理を大幅に短縮できる。また、ステップ５４は、単なるかけ算のため、処理のアルゴリズムが簡単である。よって、ステップ５８にて、取り込んだ外部クロックをシミュレーション処理して、再生クロックを求めることができる。この再生クロックのデータは、処理メモリ３８に蓄積される。
【００１７】
ステップ５８の後は、接続子Ａを介して、再生クロックを図６に示すジッタ測定に使用する。図６に示す流れ図を実現するソフトウェアがプログラム・メモリ４２に蓄積されており、このソフトウェアに基づき、マイクロプロセッサ４０がジッタを測定する。再生クロックに対する外部クロックのジッタを測定する場合、ステップ６０にて、処理メモリ３８に蓄積された再生クロックの各エッジと、外部クロックの対応する各エッジとの相対時間差を求める。各エッジにおける相対時間差の変動がジッタとなるので、ステップ６２にて、相対時間差から各エッジ毎のジッタを計算する。ジッタは、ヒストグラム、表、アイ・パターンなどにより表示することができる。ユーザが入力装置４４により選択した所望のジッタ表示形式により、マイクロプロセッサ４０は、ジッタの表示を制御し、表示器４６に表示する。
【００１８】
再生クロックに対する外部データのジッタを測定する場合も、図６に示す流れ図と同様である。ステップ６０において、外部クロック・エッジの代わりに、外部データのエッジを用いれば、同様な手順で、ジッタが測定できる。また、測定結果の表示も、ヒストグラム、表、アイ・パターンなどでよい。
【００１９】
本発明の好適実施例について上述したが、当業者には、本発明の要旨を逸脱することなく、種々の変形変更が可能なことが理解できよう。例えば、上述の実施例では、測定対象は、デジタル・ビデオ信号源からの外部クロック及びデジタル・ビデオ・データであったが、種々の通信回線を伝搬するデジタル・データ及びクロックを対象にしてもよい。この場合も、受信装置内のクロック再生装置のフィルタ機能をシミュレーションするように、ステップ５４の係数を選択すればよい。また、ステップ５４の係数を変更することにより、理想的なクロック再生装置ではなく、理想から偏った特性のクロック再生装置をシミュレーションすることもできる。さらに、デジタル・ストレージ・オシロスコープにて総ての処理を行う代わりに、取り込んだ外部クロック及び外部データをパーソナル・コンピュータに転送し、そこで、本発明の処理を行ってもよい。
【００２０】
【発明の効果】
上述の如く、本発明によれば、簡単なアルゴリズムで、計算量が少なく、取り込んだ外部クロックから再生クロックをシミュレーションできる。また、計算量が少ない簡単なアルゴリズムにより、取り込んだ外部クロックから再生クロックをシミュレーションして、この再生クロックに対する外部クロックのジッタ及び外部データのジッタを測定できる。さらに、かけ算の際の係数を適切に選択することにより、理想的な位相拘束ループ回路や、所望特性の位相拘束ループ回路をシミュレーションすることができる。
【図面の簡単な説明】
【図１】デジタル・ビデオ信号源とデジタル・ビデオ・モニタ装置との関係を示すブロック図である。
【図２】デジタル・ビデオ・モニタ装置内のクロック再生装置のハードウェアを示すブロック図である。
【図３】デジタル・ビデオ・モニタ装置内で再生した再生クロックに対する、デジタル・ビデオ信号源からの外部クロック及び外部データに対するジッタを測定するために、デジタル・ストレージ・オシロスコープを使用する場合のブロック図である。
【図４】デジタル・ストレージ・オシロスコープの簡略化したブロック図である。
【図５】本発明によるクロック再生方法を説明するための流れ図である。
【図６】本発明によるジッタ測定方法を説明するための流れ図である。
【符号の説明】
１０デジタル・ビデオ信号源
１２デジタル・ビデオ・モニタ装置
１６位相比較器
１８ループ・フィルタ
２０電圧制御発振器
２４、２６バッファ
２８、３０Ａ／Ｄ変換器
３２、３４取込みメモリ
３８処理メモリ
４０マイクロプロセッサ
４２プログラム・メモリ
４４入力装置
４６表示装置

Claims

外部クロック及び外部データを受け、上記外部クロックを位相拘束ループ回路に供給して再生した再生クロックを基準として上記外部データを処理する装置における上記再生クロックを後処理により再生する方法であって、
上記外部クロックをデジタル化して、上記外部クロックの時間領域データをメモリに蓄積し、
蓄積された上記外部クロックのエッジの時間領域データを検出し、
検出した上記外部クロックのエッジの時間領域データを周波数領域データに変換し、
各周波数領域毎に、上記周波数領域データと所定の係数とを乗算し、
この乗算結果の周波数領域データを時間領域データに戻して、上記再生クロックのエッジの時間領域データを求めることを特徴とするクロック再生方法。
外部クロック及び外部データを受け、上記外部クロックを位相拘束ループ回路に供給して再生した再生クロックを基準として上記外部データを処理する装置における上記再生クロックに対する上記外部クロックのジッタを測定する方法であって、
上記外部クロックをデジタル化して、上記外部クロックの時間領域データをメモリに蓄積し、
蓄積された上記外部クロックのエッジの時間領域データを検出し、
検出した上記外部クロックのエッジの時間領域データを周波数領域データに変換し、
各周波数領域毎に、上記周波数領域データと所定の係数とを乗算し、
この乗算結果の周波数領域データを時間領域データに戻して、上記再生クロックのエッジの時間領域データを求め、
この求めた上記再生クロックのエッジの時間領域データと上記蓄積された外部クロックのエッジの時間領域データとを比較して、
上記再生クロックに対する上記外部クロックのジッタを測定することを特徴とするジッタ測定方法。
外部クロック及び外部データを受け、上記外部クロックを位相拘束ループ回路に供給して再生した再生クロックを基準として上記外部データを処理する装置における上記再生クロックに対する上記外部データのジッタを測定する方法であって、
上記外部クロック及び上記外部データをデジタル化して、上記外部クロック及び上記外部データの時間領域データをメモリに蓄積し、
蓄積された上記外部クロックのエッジの時間領域データを検出し、
検出した上記外部クロックのエッジの時間領域データを周波数領域データに変換し、
各周波数領域毎に、上記周波数領域データと所定の係数とを乗算し、
この乗算結果の周波数領域データを時間領域データに戻して、上記再生クロックのエッジの時間領域データを求め、
この求めた上記再生クロックのエッジの時間領域データと上記蓄積された外部データの時間領域データとを比較して、
上記再生クロックに対する上記外部データのジッタを測定することを特徴とするジッタ測定方法。