TWI230289B - Display device - Google Patents

Display device Download PDF

Info

Publication number
TWI230289B
TWI230289B TW092106314A TW92106314A TWI230289B TW I230289 B TWI230289 B TW I230289B TW 092106314 A TW092106314 A TW 092106314A TW 92106314 A TW92106314 A TW 92106314A TW I230289 B TWI230289 B TW I230289B
Authority
TW
Taiwan
Prior art keywords
mos
gate electrode
display device
electrode
width
Prior art date
Application number
TW092106314A
Other languages
English (en)
Other versions
TW200400380A (en
Inventor
Daisuke Sonoda
Toshiki Kaneko
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of TW200400380A publication Critical patent/TW200400380A/zh
Application granted granted Critical
Publication of TWI230289B publication Critical patent/TWI230289B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1230289 玖、發明說明： 技術領域 本發明係有關於顯示裝置，特別是有關於將以較少之步 驟數而進行高積體化之C-MOS之薄膜電晶體具備於顯示區 域之主動元件或控制顯示區域之驅動電路之顯示裝置之相 關技術。 使用液晶或有機EL之平面面板型之顯示裝置，係具有將 有利於高精密度化、高速動作之多晶矽薄膜電晶體（p-Si TFT) 作為驅動電路或主動元件而使用之傾向。使用該低溫多晶 矽薄膜電晶體之顯示裝置，係藉由直接將驅動電路裝入於 該顯示裝置之基板週邊，而能減低外部連接端子數，並能 實現製造成本之減低。 發明内容 使用於顯示裝置之驅動電路之p-Si TFT之中，特別是移位 暫存器係基於低消費電力且高速動作之要求而採用C-MOS 構成。如此之高積體之C-MOS p-Si之製作係需要多數的微影 法或微影步驟（使用曝光光罩或蝕刻之圖案成型法或步 驟，以下亦簡稱為光學步驟），且顯示裝置全體之製造成本 係較高。此外，同時在像素選擇用之主動元件亦使用該多 晶矽薄膜電晶體。 C-MOS p-Si TFT (以下稱為 C-MOS TFT)係以一對的 P-MOS p-Si TFT (以下稱為 P-MOS TFT)和 N-MOS p-Si TFT (以下稱為 N-MOS TFT)而構成。製作C-MOS TFT時，雖鄰接於P-MOS TFT 而酉己置N-MOS TFT，但，對於P-MOS TFT必須將N-MOS予以 對位。近年來，形成採用所謂自我整合LDD製程方式而能 1230289 簡略地製作N-MOS TFT。因使用該製程即能以較少的光學步 驟而製作C-MOS TFT。 圖9係模式性地表示具備於顯示裝置之習知的C-MOS TFT 元件之一例的構成之上視圖。參考符號13係P通道部閘極電 極，參考符號13’係N通道部閘極電極，17係連接孔，31係 N+部，32係>^部，34係P+部，25係P通道部，26係N通道部。 C-MOS TFT元件電路係由具有P+部34之P通道部25、以及具 有N+部31和Ν'部32之N通道部26所構成。P通道部25之閘極電 極13和Ν通道部26之閘極電極13’，係在連接兩者之部份具有 對位部份35。 但是，使用該製程而製作C-MOS TFT時，則P-MOS TFT和 N-MOS TFT之結合部份之用以對位的空間係變得非常大，而 難以進行高積體化。因此，難以實現高精密度、高速驅動 之顯示裝置。 本發明之目的在於實現一種將能縮小P-MOS TFT和 N-MOS TFT之結合部份的空間之C-MOS構成之p-Si TFT予以 具備於驅動電路等之顯示裝置。 為了達成上述目的，本發明係將具備於顯示裝置之 C-MOS TFT作為該製作用的曝光用光罩而採用使用半曝光 用光罩（中間色調光罩）之自動對準C-MOS製程而進行高積 體化。藉由使用中間色調光罩，即可減低光學步驟數，且 在P-M〇S TFT和N-MOS TFT之結合部份的對位即不須要，並 能實現高精密度、高速驅動之顯示裝置。有關於本發明之 顯示裝置之構成的代表性之構成敘述如下。 1230289 (1 )、具有薄膜電晶體基板，其係具備在P通道邵之閘極電柄 和N通迢邵之閘極電極的寬幅上具有差異之C-M〇s薄膜電 晶體。 兒 (2) 、（1)《閉極電極寬幅的差異係在p通道部之閘極電極和N 通道部之閘極電極的寬幅方向為相等。 (3) 、在（1)或（2)之P通道部存在有半導體區域和N-摻雜區 域。 (4) 、構成（3)之P通道部之F半導體區域之p+摻雜原子之濃度 係10 cm私度’ N摻雜區域之N-摻雜原子之濃度係1〇1、以2 程度。 ()在（1)或（2)之Ρ半導體區域含有Ν·摻雜原子而作為雜 質。 …π
依據作成上述本發明之各構成，即能實現將可縮小P_M0S TFT和N-MOS TFT之空間的C_M〇s TFT具備於驅動電路等 顯示裝置。 .又:本發明係不限^於上述構成以及後述之實施例之構 成，當然亦能在本發明之技術思想之範圍内進行各種之傲 更。 又 實施方式 能：下’參閱實施例之圖式而詳細說明本發明之實施形 二二又，以下雖僅說明有關於構成本發明的顯示裝置之薄 月^晶體基板，但，顯示裝置係液晶顯示裝置時，係中^ 向基板貼合於該薄媒電晶體基板而構成。此 ’作成有機職示裝置時，在塗敷有機此層相該薄膜 1230289 電晶體基板而選擇之像素電極的同時，亦和像素電極均設 置挾住上述有機肛層之對向電極而構成。 iU係挺式性地表示具備於本發明之顯示裝置之 tfttc件的構成之上視圖。此外，圖2係圖部份之放大 圖。參考付號U係N+部，13係P通道部閘極電極，13，係_ 迢邵閘極電極，14假部，15係？+部，聞連接孔，⑽』 通遝部’ 26係N通道部。c_M〇s . TFt元件電路係由具有N. 部14和"15之？通道部25、以及具有_u、n部μ之闕 運邵26所構成。p通道部25之閘極電極通道部％之閉極 電極13’係在A部份的連接部當中相連接。如此，閉極電極 13和閑極電極13 ’存两pju.., μ υ己置於同-條直線上。當然，在製造上 該直線形狀係多少具有.寶曲之情形，但，所謂的本發明之 直線上，係只要大致形成於直線，則可縮小C-MOSTF 丁之空 間’並達成能進行高積體化之功效，此係不用說而絕二 題0 如放大於圖2所* ’在ρ通道部2%Ν通道部％之連接部去 中，於Ρ通道部25之閑極電極阳心通道部％之問極電極Η田， (寬幅上具有尺寸變動本實施例係相較於ρ通道 極電極的寬幅，而N通道部之閘極電極的寬幅方面係較有甲。 ㈣由係4 了在N通道部作成咖部份，由於使用如最單純 而考量之後述之圖3的半曝光光罩時，則p通道部之問極宽 幅係較N通道部之閘極寬幅更寬廣，故將半曝光用光罩予以 改變’則亦能將N通道部之閑極電極寬幅作成㈣ 閘極電極寬幅更為寬廣之狀態。進而將半曝光用光 1230289 案進行微調，則理論上亦能 通道部之閑極電極寬幅作成相同的、電: 味著將電極寬幅作成相同的寬幅直二 =止並不意 際之製造上係並非如此。此外，…:相為止，而實 通道部之閘極電極和_ :尺圖中上下〈ρ 相同，此點亦為其特徵之―。^極的尺寸變動仏為 而=本:：例之C-M〇S TFT係採用自動對準c-_製程 而1作，而在mp通道部25和通道部26的結合部份並無用以 對位之空間。目此，C_⑽TFT元件之全體空間尺寸，係較 具有用以對位之空間者更能大幅減低。 繼足，說明本發明之顯示裝置之C-M〇s TFT之製作製程的 實施例。又，以下係為了說明本發明之功效，而亦說明習 知之C-MOS TFT之製作製程之例子。 圖3係說明使用於本發明之c-M〇S TF丁的製作之半曝光用 光罩之基本的構成之模式圖。亦稱為中間色調光罩之半曝 光用光罩40之構成材料係絡較為理想，並由完全透過光之 透光部41、完全遮斷光之不透光部42、以及部份透過光之 半透光部43所構成。該例中，半透光部43係中介不透光部 之橋部42a而連續形成有多數之平行配置的狹縫43a。該例雖 對不透光部42垂直地具有狹縫43a，但，對不透光部42平行 地設置狹缝之半曝光用光罩’亦能獲得相同之功效。此外’ 亦能以不連續狹縫或圓形孔、另外之開孔而形成。無論以 何種開孔而形成之半透光部43，該開孔部和不透光部均配 置於曝光用光之解像度界限以下。又，本發明所使用之半 -10 - 1230289 曝光用光罩40，當然係具有對應於C-MOS TFT之圖案之透光 部41、不透光部42、以及半透光部43。 因此，圖3所示之半曝光用光罩40之半透光部43係平行狹 縫43a和橋部42a之排列為作成解像度界限以下。藉由使用該 半曝光用光罩40，後述之光學步驟之曝光製程，係在由透 光邵41而進行曝光之抗蝕劑部份照射既定之光能量，而由 半透光部43而曝光之抗蝕劑部份，係以末達上述既定之光 能量之狀態而照射。因此，使用負型抗蝕劑時，係進行以 透光部41而曝光之部份之架橋反應直至該抗蝕劑之下層為 止’而以半透光部43而曝光之部份之架橋反應係在表面近 傍中止，正型抗蝕劑之情形則係和此相反。 圖4和圖5係說明本發明之一實施例之c_m〇s TFT之製作 製程圖。此處，係表示各製程之圖1所示之B_B，線之匕M〇s TFT之截面。首先，在玻璃基板i上將氧化矽（Si〇）、氮化矽 (SiN)積層所組成之絕緣層2予以成膜，並將非結晶矽（a_si) 層3予以成膜。繼之，藉由施以脫氫處理以及準分子雷射退 火（ELA)處理，將非結晶矽層3進行多晶矽（p_Si)K (製程 P-1 ’以下簡單地表記為P_i)。 、塗敷抗蝕劑，並以光學步驟而形成Si島層之抗蝕劑圖案 ^後，施以乾式蝕刻而形成si島層4。繼之，將殘留之抗蝕 劑予以去除。抗蝕劑係未圖示（p-2)。以下，亦有將「蝕刻 法」（etching)簡稱為「飾刻」（etch)之情形。 在Si島層4的上層，藉由CVD法而將氧化矽（义〇）所組成之 閘極絕緣層5予以成膜。繼之，為了控制N型之臨界值，則 1230289 藉由第1次離子注入（E内植！處理）予以摻雜磷（p)而形成 N-MOS用Si島層6 (P-3)。又，以下亦有將「内植法」（imp丨antati〇n) 簡稱為「内植」（impla)之情形。 依據光學步驟而以抗蝕劑9〇覆蓋p_M〇S用Si島層7部以外 <邰份。為了控制P型之臨界值，則藉由第2次離子注入 内植2處理）’而在Ρ-MOS用Si島層7部摻雜硼而形成p_M〇S用 Si層 7 (P-4)。 將抗蝕劑90予以去除之後，藉由進行快速熱感應退火 (RTA)而將閘極絕緣層5予以燒成，並依據£内植丨處理和£内 植2處理而使結晶化狀態已崩毁之队]^1〇8用Si島層6和P-M〇s 用Si島層7進行結晶化（P-5)。 藉由賤鍍法而將鉬-20 wt°/〇鎢合金（Mo-20 wt% W)所組成之 閘極金屬層8予以成膜。繼之，使用圖3所說明之半曝光用 光罩，並依據微影法而形成半曝光抗蝕劑9、9,之圖案（P-6)。 此處’以半透光部43而進行曝光之半曝光抗蝕劑9之圖案， 係以凸形狀而表示較曝光用光罩之不透光部之抗蝕劑厚度 更薄之形態。亦即，凸形狀之肩部份係半曝光區域，且為 較另外的部份更薄之抗蝕劑。9,係無半曝光區域之部份。 以添加磷酸、硝酸、醋酸以及氟化銨之溶液所組成之蝕 二J液並使用淋洛蚀刻法而將閘極金屬層8進行澄式触刻。 此時，以0·6μηι〜1·2μιη將蝕刻所產生之閘極金屬層8之單邊 後退量進行側邊蝕刻而形成自我整合LDD用閘極電極1〇 (Ρ-7) 〇 依據3Χ l〇15cm-2程度内植處理，將磷摻雜於队]^〇8用义層6 -12- 1230289 2成尚η (P_8)。將摻雜有磷之部份賦予符號η 並表示於N-MOS用Si島層6之兩側。 兄刻 將抗蝕劑膜厚較另外的部份更薄之半曝光區域予以力 去除，而形成P通適邵閘極電極抗蝕劑圖案p、以’ 部_極抗糊案12, (P，此時，p通道部問柄：： 抗餘劑圖案12w通道部閘極電極抗财 劑寬幅尺寸上產生差異。 係在心1虫 万;杬蝕劑灰化係各向同性者，故抗蝕劑9、9,係對稱閘 虽配線中心軸而縮小抗蝕劑寬幅。此外，由於抗蝕劑9係具 有和柷蝕劑9’相異之半曝光區域’故抗蝕劑寬幅縮小之開 始係較為遲緩。因此，p通道部閘極電極抗蚀劑圖案12^ 通道部閘極電極抗蝕劑圖案12’，係產生對稱於閘極配線中 心軸之抗蝕劑寬幅尺寸之差異。 、、+加g酸、硝酸、醋酸、以及氟化銨之水溶液進行溼 弋姓刻而形成p通道邵閘極電極丨3和N通道部閘極電極13, (p-io)。此時，在1^通道部之閘極電極13，實施不包括側邊蝕 刻之溼式蝕刻。亦可使用乾式蝕刻法以取代溼式蝕刻法而 將側邊蝕刻量作成零。 如上述’ P通運邵閘極電極抗蝕劑圖案丨2和N通道部閘極 %極抗姓劑圖案12’之寬幅尺寸上係具有差異，故如圖1之 C MOS元件上視圖和圖2所示，在p通道部閘極電極丨3和n通 通部閘極電極13’·之寬幅尺寸係產生AS之差異。該寬幅尺寸 異AS係在該兩閘極電極之寬幅方向兩側為相等。 藉由 1 〇 cm私度内植處理，接雜麟而形成N通道N部 1230289 14此時’在P通道區域亦同時形成有N-部14’（P-l 1)。將摻 碌磷 < 邵份賦予符號14、14,並予以規劃而表示。將抗蝕劑 進行灰化而去除（p-12)。 藉由微影法而以抗蝕劑予以覆蓋Ρ-MOS用Si島層7以外之 部份（P-13：) 藉由1〇1)cm_2程度反向内植處理而將硼（Br)摻雜於P-M〇s 用Si島層7。藉由該處理而將p通道區域之部μ，改換成p+ # 15 (P·14)。因此’在p+部15係已摻雜之磷為存在3 X l〇13crrf2 程度。將改換成P+部之硼的摻雜區域賦予符號15而表示。· 依據灰化處理而將抗蝕劑9〇予以去除（p-15)。 藉由以上之内植法，則P通道部25係形成存在有p+多晶矽 半導體層和N·邵之構造。而且，構成上述之内植法所產生 · 的P通道邯之P+多晶矽半導體層之p+摻雜原子的濃度係 ， l〇bcm_2程度，ΝΓ部之N-摻雜原子的濃度係1〇|、·2程度。 藉由CVD法將SiO所組成之層間絕緣膜16予以成膜 (P-16)。繼之，進行高爐退火（FA)和速熱感應退火， 並藉由内植處理而燃燒遭受損害之閘極絕緣層5，使n_m〇s · 用Si島層6和P-M0S用Si島層7進行活性化。 覆蓋層間絕緣膜16而塗敷未圖示之抗蝕劑，並藉由微影 ， 法而形成N-M0S用Si島層6和P-M0S用Si島層7之連接孔17^ 抗蝕劑圖案之後，以添加有氟化氫、氟化銨之水溶液所= 成之蝕刻液且使用淋浴蝕刻法，將層間絕緣膜16和5進行溼 式蝕刻而形成連接孔17(P_17)。繼之，將抗蝕劑予以去除= 藉由濺鍍法而積層作為相對於Si之障壁之鈦（Ti)、 -14- 1230289 極.汲極配線之鋁，合金（Al-Si)以及作為間隔物之丁丨，並 形成源極·汲極層18 (P-18)。 覆蓋源極·汲極層18而塗敷未圖示之抗蝕劑，並藉由微 影法而形成源極·汲極配線之抗|虫劑圖案之後，進^軟弋 蝕刻而形成源極.汲極配線19(P-19)。繼之，將抗蝕; 去除。 Θ 藉由CVD法而形成氮化矽（SiN)所組成之鈍化層μ (Ρ-20)。繼之，進氫氣退火處理而將以膜中和界面之缺卩1準 位予以邊緣化。 ^ Τ
、在純化層2G之上將含有感光材之㈣系樹^以成膜， 並形成以光學步驟而形成通孔圖案22，之有機絕 V (P-21)。 曰一 將有機絕緣層21之通孔圖案22,作為光罩而使$，並將純 化層20進行乾式蝕刻而形成通孔22 (P-22)。 依據添加少量的水於濺鐘中而進行室溫成膜之措施，覆 蓋有機絕緣層2i而將非結晶IT〇予以成膜。繼之，塗敷未圖 示之抗触劑於該非結晶ΙΤ0之上，並在以光學步驟法：形成 像素電極之抗触劑圖案之後，使用3%草酸作為触刻液，並 將非結晶ιτο進行澄式触刻@形成像素電極23 (ρ_23)。此後 將抗蚀劑予以去除。 ♦猎由採用該製程’由於依據8次之光學微影步驟即能製作 :荅載C-MOS電路之液晶面板用或有機㈣用，另外之面板型 顯示裝置用之TFT基板，故能大幅減低成本。進而因為藉^ 自我整合（祕沾㈣製程即能形成N-MOS和P-MOS，故能^行 -15- 1230289 C-MOS電路之高積體化。 繼之，將彩色過濾器基板貼合於該TFT基板，並在貼合間 隙知液晶丁以金封而構成液晶顯示裝置。此外，塗敷有機 EL (OLED)物質於該TFT基板之像素電極，進而於其上配置 對向電極而構成有機LED顯示裝置。本發明之TFT基板係亦 月匕同樣地適用於另外的形成之主動陣列型顯示裝置之TFT 基板。 但是，如後述之習知之C-M0S TFT之製作製程，或前述圖 9所4明般地’在藉由曝光用光罩的配合而形成N_M〇S* P MOS時’由於必須考量光罩偏移之配合部份％，故難以進 行高積體化。依據採用本實施例之半曝光用光罩和上述圖4 與圖5之自我整合C_M〇S製程之措施，即能將高積體之週邊 包路予以搭載於大面積玻璃基板，故能製作將暫存器、DA 變換電路、邏輯電路等進行高積體化之高精密度、高速驅 動之大畫面低溫多晶矽丁FT面板。 圖6係过明本發明之另外的實施例之C-MOS 丁FT之製作製 程圖。此處亦表示各製程之圖1所示之Β-β，線之c_M〇s截 面。圖6係僅表示本實施例之特徵部份，而圖4之 、、、:h 亦即’將閘極金屬層8予以成膜，並使用圖3 二半+光用光罩而形成半曝光抗蚀劑9、9，之圖案之製 程為止，係和前述實施例相同。 在形成半曝光抗蝕劑9、9,之圖案之後（p_6〇)，將閘極金屬 曰，進订乾式餘刻（ρ·6ι)。依據3 χ 1〇15咖-2程度内植處理，將 崎接雜於Ν·_用Si島層6而形成i i (p_62)。 -16- 1230289 此後’將殘留之抗蝕劑9、9,進行灰化而形成p通道部間 極電極抗蝕劑圖案12和N通道部閘極電極抗蝕劑圖案12, (P-63) °此時，p通道部閘極電極抗蝕劑圖案丨2和n通道部問 極電極抗蝕劑圖案12,，係於抗蝕劑寬幅尺寸上產生如前述 义差并。該尺寸差異係依存於灰化量和半曝光部抗蝕劑膜 (抗蝕劑9之較薄的部份）之膜厚，而其特徵則在於以閘極電 極 < 配線中心軸為中心而形成線對稱之狀態（等於圖2所示 之ΔS)相對於此’習知之製程之光罩配合之情形時，由一於 不清楚偏移之情形，故尺寸寬幅之偏移係不限定為形成於 線對稱。 ' 進行乾式姓刻而形成P通道部閘極電極13和N通道部閘極 電極13，（P-64)。由於P通道部閘極電極抗蝕劑圖案12和〜通 道部閘極電極抗蝕劑圖案12,之寬幅尺寸具有差異，故如圖 1之C-MOS元件上視圖所示，P通道部閘極電極13和N通道部 閘極電極13,之寬幅尺寸係產生差異（參閱圖2)。此後，在n 通道N1P14,之形成（P-65)以後，係和使用說明實施例}之圖4 的（P-11)〜圖5之（P-23)而說明之方法相同。 本實施例中，為了形成LDD而將抗蝕劑予以後退之步
驟、以及將半曝光部之抗蝕劑予以去除，並形成p通道TFT 之閘極電極的抗蝕劑之步驟係相同的步驟。因此，形成相 當於所必須的L D D寬幅之膜厚的半曝光抗蝕劑係極為重 要。 依據本實施例，亦因為能將高積體之週邊電路予以搭載 於大面積玻璃基板，故能製作將暫存器、0八變換電路、邏 1230289 向速驅動之大畫面低 輯電路等進行高積體化之高精密度 溫多晶矽TFT面板。 繼之，為了使本發明和先前技術的差異更明確化，而說 明有關於先前技術之C_M0S P_si TFT之製造製程。 圖7係說明先前技術的—例之c_M〇s抓之製作製程圖。 :處係表示各製程之C_M0S截面。至問極金屬層8成膜為 ’係和圖4所說明之本發明之一實施例相同。自說明有關 於其以後之步驟。
以光學步驟而形成閘極金屬電極之抗蝕劑卯之圖案 (P-70)，藉由滢式蝕刻或乾式蝕刻將閘極金屬層8進行蝕刻 而形成閘極電極24 (P-71)。 藉由有機丙烯而剥離抗蝕劑9〇之圖案的抗蝕劑，或藉由 灰化而予以去除（P-72)。 藉由光學微影法而以抗蝕劑90覆蓋N+部27以外之部份。 繼之’依據3Xl〇lDcm·2程度内植處理將磷摻雜於^^4〇8用3丨 島層6而形成N邵27 (P-73)。將抗蝕劑90予以去除（P-74)。
藉由光學微影法而以抗蝕劑90覆蓋N通道部26以外之部 份。繼之，依據3 X lO^cm·2程度内植處理而摻雜罐，並形成 Ν'部28 (P-75)。將抗蝕劑90予以去除（P-76)。 藉由光學微影法而以抗蝕劑90覆蓋Ρ通道部25以外之部 份。繼之，依據1015citT2程度内植處理將硼摻雜於P-MOS用 Si島層7而形成P+部29 (P-77)。將抗蝕劑90予以去除（P-78)。 此後之層間絕緣膜形成以後係和使用圖4而說明之方法相 同。 -18- 1230289 依據该方法而製作C_M0S p_Si 丁打時，則必需1〇次光學微 影步驟，使得生產成本變高。 > 圖8係說明先前技術之另外之例的自我整合LDD，其前述 圖9所示之C-M〇s p_Si TFT之製作製程圖。此處係表示各製 σ之圖9所示之C-C線之C-MOS截面。至閘極金屬層8成膜為 止，係和圖4所說明之本發明之一實施例相同。茲說明有關 於其以後之步驟。 ~ 、將閘極金屬層8予以成膜之後，以光學微影步驟而形成自 我整合LDD用之抗蝕劑9〇之圖案。以添加磷酸、硝酸、 ^以及敦化铵之水溶液所組成之#刻液，並使用淋浴 蝕刻法而將閘極金屬層8進行溼式蝕刻。此時，以〇6〜12 將閘極金屬層8之單邊後退量進行側邊蝕刻而形成自我整 合LDD用閘極電極3〇 (P-81)。 ，將該抗蝕劑90作為光罩，依據3xl〇l3cm.2程度内植處理將 摻雜於N-MOS用Si島層6而形成N+部31 (P-82)。將抗蝕劑90 予以去除。 1將自我整合LDD用閘極配線30作為光罩而使用，依據3χ 10 cm ^度内植處理將磷進行摻雜而形成部π (p_g3)。 藉由光學微影法而以抗蝕劑90覆蓋構成p通道部25之閘 極金屬層8之閘極電極的部份、以及N通道部％之部份 (P-84) 〇 將P通道部25之閘極金屬層8進行乾式蝕刻而形成p通道 部閘極電極33 (P-85)。 依據1015cm·2程度内植處理，將硼摻雜於？.〇§用si島層7 1230289 而形成P+部34 (P-86)。將抗蝕劑90予以去除（P-87)。 此後之層間絕緣膜形成以後，係和使用前述本發明之一 實施例之圖4而說明之方法相同。 依據該方法而製作C-MOS TFT時，由於依據各個光學步驟 而形成P通道部25之閘極電極13和N通道部26之閘極電極 13’，故需要如圖9所示之以P通道部25和N通道部26之連接部 而配合於閘極電極13和13’之部份35。據此而得知本方法係 難以進行C-MOS電路之高積體化。 — 又，在形成使用上述之C-MOS薄膜電晶體之驅動電路和 主動元件之薄膜電晶體基板上，將作為對向基板而形成例 如彩色過滤器或共通電極等之彩色過濾器基板予以貼合， 並將液晶封裝於對向間隙，即能構成液晶顯示裝置。此外， 藉由將有機EL層予以積層於薄膜電晶體基板之主動元件所 具有之像素電極之區域，並挾住該有機EL層而積層另一方 之電極，即能構成有機EL顯示裝置。 本發明係不限定於上述實施例，且能在本發明之技術思 想的範圍内進行各種變更。例如，本說明書中，雖以多晶 矽而形成半導體層，但，亦可為單結晶之半導體，或亦可 為構成單結晶和多晶矽的中間之擬似單結晶之半導體。進 而在本說明書中，雖僅將LDD構造形成於N型電晶體區域， 但亦可為形成於P型之構成。 此外，如圖1和圖2，在顯示裝置之基板上具有C-MOS薄膜 電晶體，且該C-MOS薄膜電晶體係P通道部之閘極電極和N 通道部之閘極電極為大致連接於直線上，並鄰接P通道部和 -20- 1230289 二通道部而構成’冑此，即能製作無須如圖9所 … ”省空間的C-MOSTFT，並可進行高積體化_ J位部 部之閘極電極寬幅和N通道部之閘“極宽;= 二相兴’進而P通道部之閑極電極和N通道部之問 ’係以P通道部之閑極電極寬幅 '或N通道：：； 幅之中較狹窄的一方之間極電極寬幅以 ： 奴閘極電極寬幅、或N通道部之閘極電極寬幅之_ ^ :-方之間極電極寬幅以下而予以連接。本實施例二： :’ p通道部之閘極電極寬幅係較骑道部之閘極電柄寬ς :寬廣，進而C-MOS薄膜電晶體之ρ通道部之問極電極和： ^通邵 < 閘極電極，其連接部之閘極線寬幅之差異係 幅方向分別相等。 〃、見 此外，本說明書雖記載有關於c_M〇Sp_SiTFT之構成，作 不限定於ρ-Si。特別是有㈣高精密度化、高速動作之— 之情形時，係具有其優點。 士如以上說明，依據本發明，其作為用以製作具備於顯杀 装置之C-MOS之曝光用光罩係採用使用中間色調光罩之自 力對卞C-MOS製程，則在p-MOS TFT和N-MOS TFT之結合部 6的對位即不須要，且能以較少的光學步驟數而將c_M〇s 進仃咼積體化，並能實現高精密度、高速驅動之顯示裝置。 圖式簡單說明 圖1係模式性地表示具備於本發明之顯示裝置之C-m〇s P-Si TF丁元件之構成之上視圖。 圖2係圖1的A部份之放大圖。 -21 - 1230289 圖3係說明使用於本發明之C-MOS p-Si TFT的製作之半曝 光用光罩之基本的構成之模式圖。 圖4係說明本發明之一實施例之c_M〇s p_Si 丁打之製作製 程圖。 圖5係績接於說明本發明之一實施例的圖4之C-MOS p_Si TFT之製作製程圖。 圖6係說明本發明之另外的實施例之C-MOS p-Si TF丁之製 作製程圖。 圖7係說明先前技術之一例之C-M[〇s p-Si TFT之製作製程 圖。 圖8係說明先前技術之另外之例的自我整合LDD之C-MOS p-Si TFT之製作製程圖。 圖9係模式性地表示具備於顯示裝置之習知之C-M〇s p_Si TF丁元件之一例之構成之上視圖。 圖式代表符號說明 1 玻璃基板 2 絕緣層 J 非結晶硬層 4 Si島層 5 閘極絕緣層 6 N-MOS用Si島層 7 P-MOS用Si島層 8 閘極金屬層 9 9 半曝光抗蚀劑 -22- 1230289 10 LDD用閘極電極 1卜 27 > 31 N+部 12 P通道部閘極電極抗蝕劑圖 案 12, N通道部閘極電極抗蝕劑圖 案 13 P通道部閘極電極 13, N通道部閘極電極 14、 28、 32 N·部 15 > 29 > 34 P+部 16 層間絕緣膜 17 連接孔 18 源極·汲極層 19 源極·汲極配線 20 鈍化層 21 有機絕緣層 22 通孑L 22, 通孔圖案 23 像素電極 24 閘極電極 25 P通道部 26 N通道部 30 自我整合LDD用閘極電極 33 P通道部閘極電極 35 對位部份 40 半曝光用光罩 -23- 1230289 41 透 光 部 42 不 透 光 部 42a 橋部 43 半 透 光 部 43a 狹 缝 90 抗 蚀 劑 -24-

Claims (1)

  1. 接藝礙^06314號專利申請案 in /f 一了孤于π γ靖菜 ^一^^拾、申請專利範園 ’、丨中文^青專利範圍替換本(93年6月） 1. 種顯示裝置，其特徵在於·· 其係具有以下之構成·· 在前述顯示裝置之基板上係具有C_M 前述C-MOS薄膜办曰麵、叫知☆ 哥腺％日日體， 前述⑽0S薄膜電晶體之？通道部 屬所構成，· 部之閑極電極之寬幅係相異。 --極和_ 門& : f利範圍第1項心顯不裝置，其中前述P通道部之 2極笔極和前述Nit道部之閘極電極係大致連接於直線 3. 如申請專利範圍第P頁之顯示裝置，其中前述p通道部之 閘極電極之寬幅，係較前述N通道部之閘極電極 更寬廣。 、見鴨 4. 如令請專利範圍第3項之顯示裝置，其中前述p通道部之 閘極電極和前述N通道部之閘極電極係大致連接於直線 上0 5.如申請專利範圍第1項之顯示裝置，其中前述C-M〇S薄膜 電晶體係C-MOS多晶矽薄膜電晶體。 1230289 9. 如申請專利範圍第1項之顯示裝置，其中在構成前述P通 道部之P+半導體區域，含有怀摻雜原子而作為雜質。 10. —種顯示裝置，其特徵在於： 其係具有以下之構成： 在前述顯示裝置之基板上，係具有C-MOS薄膜電晶體， 前述C-MOS薄膜電晶體，係具有P-MOS薄膜電晶體和 N-MOS薄膜電晶體而構成， 前述P-MOS電晶體和前述N-MOS電晶體，係藉由大致直 線上之閘極電極而連接， 前述P-MOS薄膜電晶體之閘極電極寬幅和前述N-MOS 薄膜電晶體之閘極電極寬幅係相異， 前述P-MOS薄膜電晶體之閘極電極和前述N-MOS薄膜 電晶體之閘極電極之連接部，係以前述N-MOS電晶體之 閘極電極寬幅、或前述P-MOS薄膜電晶體之閘極電極寬 幅之中較狹窄之一方之電極寬幅以上，前述P-MOS電晶 體之閘極電極寬幅、或前述N-MOS薄膜電晶體之閘極電 極寬幅之中較寬廣之一方之電極寬幅以下而予以連接。 11. 如申請專利範圍第10項之顯示裝置，其中前述P-MOS薄 膜電晶體之閘極電極寬幅，係較前述N-MOS薄膜電晶體 之閘極電極寬幅更寬廣。 12. —種顯示裝置，其特徵在於： 其係具有以下之構成： 在前述顯示裝置之基板上係具有C-MOS薄膜電晶體， 别述C-MOS薄膜電晶體’係P通道部之問極電極和N通 1230289 道:之閉極電極為大致連接於直線上， U如部和前述N通道㈣鄰接而構成。 閘極電極寬顯示裝置，其中前述p通道部之 14如申-專刺：' 運邵之間極電極寬幅係相異。 .如申叫專利範圍第丨3項之顯示… 閘極電極和前述 -中則述1^運邵之 前述P通道部之閉極電極宽幅 二連接^刀’係以 幅之中較狹奢的、、 或N通運邵之閘極電極寬 孕乂狹管的一万炙閘極 之間極電極寬幅、見巾田以上’則述p通道部 μ λα 、、’ "、、哔之閘極電極寬幅之中較宽 廣的―万足閉極電極寬幅以下而連#。 Μ 15·:;Γ=範圍第14項之顯示裝置，其中前述ρ通道部之 ::廷極寬幅，係較闕道部之 …如申請專利範圍第15項之顯 見上更見廣。 膜電晶體之Ρ通道部之閘極 N s中則述C_M0S薄 yx ^ 包極和N通道部之鬧極雷 極，其連接部之閘極線寬幅之 等。 < 差異係分別在寬幅方向相 17.:= 專：範圍第12項之顯示裝置，其中在前述p通道部 有半導體區域和N-摻雜區域。 圍第17項之顯示裝置，其中構成前述p通道 +導肢區域之P+摻雜原予之濃度係 N摻雜區域之N_摻雜原子之濃度係iqIW2好。 ，申:青專利範圍第12項之顯示裝置’其中：構成前述P 20=邵半導體區域’含有Ν'摻雜原子而作為雜質。 利範圍第j2項之顯示裝置，其中前述C-MOS薄 黾日日骨豆係C-MOS多晶石夕薄膜電晶體。
TW092106314A 2002-03-22 2003-03-21 Display device TWI230289B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002080166A JP2003282880A (ja) 2002-03-22 2002-03-22 表示装置

Publications (2)

Publication Number Publication Date
TW200400380A TW200400380A (en) 2004-01-01
TWI230289B true TWI230289B (en) 2005-04-01

Family

ID=28035693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106314A TWI230289B (en) 2002-03-22 2003-03-21 Display device

Country Status (5)

Country Link
US (2) US7157751B2 (zh)
JP (1) JP2003282880A (zh)
KR (1) KR100767901B1 (zh)
CN (1) CN1272858C (zh)
TW (1) TWI230289B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282880A (ja) * 2002-03-22 2003-10-03 Hitachi Displays Ltd 表示装置
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100532464B1 (ko) * 2003-08-28 2005-12-01 삼성전자주식회사 액티브를 이용한 반도체 셀의 전원선 레이아웃
KR100575233B1 (ko) * 2003-11-04 2006-05-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
JP4637831B2 (ja) * 2004-03-29 2011-02-23 富士フイルム株式会社 有機エレクトロルミネッセンス素子及びその製造方法並びに表示装置
KR100667066B1 (ko) * 2004-08-11 2007-01-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR101100426B1 (ko) * 2005-05-10 2011-12-30 삼성전자주식회사 단결정 실리콘층을 포함하는 반도체 소자, 이를 포함하는반도체 장치 및 평면표시장치와 반도체 소자의 제조 방법
US7244975B2 (en) * 2005-07-05 2007-07-17 United Microelectronics Corp. High-voltage device structure
KR101239889B1 (ko) 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
CN100466234C (zh) * 2005-12-08 2009-03-04 中华映管股份有限公司 薄膜晶体管的制造方法
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
US7176074B1 (en) 2006-08-10 2007-02-13 Chunghwa Picture Tubes, Ltd. Manufacturing method of thin film transistor array substrate
JP5005302B2 (ja) 2006-09-19 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置の製造方法
WO2012160800A1 (ja) * 2011-05-24 2012-11-29 シャープ株式会社 半導体装置の製造方法
WO2013080501A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 半導体装置の製造方法
CN104752426A (zh) * 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
CN103715094B (zh) * 2013-12-27 2017-02-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104465405B (zh) * 2014-12-30 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
CN106711231A (zh) * 2017-01-13 2017-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板及其制备方法
CN109256397B (zh) * 2018-09-20 2021-09-21 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943564A (ja) 1982-09-03 1984-03-10 Citizen Watch Co Ltd 半導体集積回路
JPS6446979A (en) * 1987-08-14 1989-02-21 Oki Electric Ind Co Ltd Analogue switch and sample-and-hold circuit with analogue switch
JPH01296657A (ja) 1988-05-24 1989-11-30 Mitsubishi Electric Corp 半導体装置
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JPH08213480A (ja) * 1994-10-31 1996-08-20 Nkk Corp 半導体装置及びその製造方法
JPH0964295A (ja) 1995-08-18 1997-03-07 Hitachi Ltd 半導体記憶装置
SG54531A1 (en) * 1996-07-12 1998-11-16 Texas Instruments Inc High density cmos circuit with split gate oxide
JP3527034B2 (ja) * 1996-09-20 2004-05-17 株式会社半導体エネルギー研究所 半導体装置
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP2000267136A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 液晶表示装置
JP3737914B2 (ja) * 1999-09-02 2006-01-25 松下電器産業株式会社 半導体装置及びその製造方法
US6469362B2 (en) * 2000-02-15 2002-10-22 Winbond Electronics Corp. High-gain pnp bipolar junction transistor in a CMOS device and method for forming the same
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003282880A (ja) * 2002-03-22 2003-10-03 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JP2003282880A (ja) 2003-10-03
CN1460979A (zh) 2003-12-10
TW200400380A (en) 2004-01-01
KR100767901B1 (ko) 2007-10-17
CN1272858C (zh) 2006-08-30
US20030178650A1 (en) 2003-09-25
US7391063B2 (en) 2008-06-24
US7157751B2 (en) 2007-01-02
US20060006392A1 (en) 2006-01-12
KR20030076451A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
TWI230289B (en) Display device
KR101877448B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP4302347B2 (ja) 薄膜トランジスタ基板及びその製造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
WO2017136967A1 (zh) 阵列基板的制作方法及阵列基板
WO2012176422A1 (ja) 表示装置及びその製造方法
WO2019205489A1 (zh) 内嵌式触控阵列基板、显示面板及制造方法
KR20110132814A (ko) 평판 표시 장치 및 그 제조 방법
US7674658B2 (en) Semiconductor device and manufacturing method thereof
TWI333279B (en) Method for manufacturing an array substrate
JP2005506711A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
WO2021031374A1 (zh) 阵列基板的制备方法及阵列基板
JP2001267420A (ja) 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法
TW437096B (en) Manufacturing method for thin film transistor
KR20040106794A (ko) 액정표시장치 및 이의 제조방법
JP5221082B2 (ja) Ｔｆｔ基板
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
JP2016224386A (ja) 薄膜トランジスタ基板およびその製造方法
TW415110B (en) Fabrication method of thin-film transistor
JPH06118445A (ja) 液晶表示装置の製造方法
KR100476055B1 (ko) 반사형 액정표시소자의 박막트랜지스터 패널 제조방법
JP3194551B2 (ja) 薄膜トランジスタの製造方法
KR20090073479A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
JP2007114811A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees