CN1272858C - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN1272858C
CN1272858C CNB031211062A CN03121106A CN1272858C CN 1272858 C CN1272858 C CN 1272858C CN B031211062 A CNB031211062 A CN B031211062A CN 03121106 A CN03121106 A CN 03121106A CN 1272858 C CN1272858 C CN 1272858C
Authority
CN
China
Prior art keywords
mos
gate electrode
ditch
ditch part
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031211062A
Other languages
English (en)
Other versions
CN1460979A (zh
Inventor
园田大介
金子寿辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN1460979A publication Critical patent/CN1460979A/zh
Application granted granted Critical
Publication of CN1272858C publication Critical patent/CN1272858C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种显示装置，在驱动电路等中具备用减小P-MOS TFT和N-MOS TFT的办法进行高集成化的C-MOS p-Si TFT。采用作为用来制作在显示装置中具备的C-MOS p-Si TFT的暴光掩模使用半色调掩模的自对准C-MOS工艺。由于使用半色调掩模，在P-MOS部分25和N-MOS部分26的结合部分处就不再需要位置对准，减少了光工艺次数，可以高集成化。

Description

显示装置
技术领域
本发明涉及显示装置，特别是涉及在显示区域的有源元件或控制显示区域的驱动电路中具备以少的工序进行了高集成化的C-MOS的薄膜晶体管的显示装置。
背景技术
使用液晶或有机EL的平面式的显示装置，存在着把对高精细化、高速动作有利的多晶硅薄膜晶体管(p-Si TFT)用作驱动电路或有源元件的倾向。在使用该低温多晶硅薄膜晶体管的显示装置中，采用把驱动电路直接制作到该显示装置的基板周边的办法，可以削减外部连接端子个数，可以实现造价的降低。
在显示装置的驱动电路中使用的P-Si TFT之内，特别是漂移晶体管，出于低功耗且高速动作的要求而采用C-MOS构成，这样的高集成的C-MOS p-Si的制作，需要许多的光刻法或光刻工序(使用暴光掩模和蚀刻的图形化法或工序，以下，也简称为光工艺)，因而显示装置整体的造价高。此外，同时在象素选择用的有源元件中也可以使用多晶硅薄膜晶体管。
在C-MOS p-Si TFT(以下，简称为C-MOS TFT)的情况下，可以用P-MOS p-Si TFT(以下，简称为P-MOS TFT)和N-MOS p-Si TFT(以下，简称为N-MOS TFT)这样的对构成。在制作C-MOS TFT的情况下，要与P-MOS TFT相邻地配置N-MOS TFT，但是，必须使N-MOS TFT对P-MOS TFT进行位置对准。近些年来，已经可以采用所谓的自我匹配LDD工艺方式简略地制作N-MOS TFT了。采用使用该工艺的办法，就可以用为数不多的光工艺制作C-MOS TFT。
图9示意地示出了在显示装置中具备的现有的C-MOS TFT元件的一个例子的构成。参考标号13是P沟部分栅极电极，参考标号13’是N沟部分栅极电极，17是接触孔，31是N+部分，32是N-部分，34是P+部分，25是P沟部分，26是N沟部分。C-MOS TFT元件电路，由具有P+部分的P沟部分25、具有N+部分31和N-部分32的N沟部分26构成。P沟部分25的栅极电极13和N沟部分26的栅极电极13’在两者进行连接的部分处具有位置对准部分35。
但是，在用该工艺制作C-MOS TFT的情况下，P-MOS TFT和N-MOS TFT的结合部分的用来进行位置对准的空间变得非常大，高集成就变得困难起来。为此，就难于实现高精细、高速驱动的显示装置。
发明内容
本发明的目的在于实现在驱动电路中具备减小了P-MOS TFT和N-MOS TFT之间的结合部分的空间的C-MOS构成的p-Si TFT的显示装置。
为实现上述目的，本发明，作为用于制作在显示装置中具备的C-MOS TFT的暴光掩模采用使用半暴光掩模(半色调掩模)的自对准C-MOS工艺，使该C-MOS TFT高集成化。采用使用半色调掩模的办法，减少光工艺数、在P-MOS TFT和N-MOS TFT的结合部分处不再需要进行位置对准，可以实现高精度、高速动作的显示装置。关于本发明的显示装置的构成的代表性的结构如下。
(1)、具有具备在P沟部分的栅极电极和N沟部分的栅极电极的宽度上具有差异的C-MOS薄膜晶体管的薄膜晶体管衬底。
(2)、(1)中的栅极电极宽度的差异，在P沟部分的栅极电极和N沟部分的栅极电极的宽度方向上相等。
(3)、在(1)或(2)中的P沟部分中，存在P+半导体区域和N-掺杂区域。
(4)、构成(3)中的P沟部分的P+半导体区域的P+掺杂原子的浓度为1015cm-2左右，N-半导体区域的N-掺杂原子的浓度为1013cm-2左右。
(5)、在(1)或(2)中的P+半导体区域中作为杂质含有N-掺杂原子。
由于采用上述本发明的各个构成，就可以实现在驱动电路等中具备使P-MOS TFT和N-MOS TFT的空间减小了的C-MOS的显示装置。
另外，本发明并不限定于上述结构和后述实施例的结构，在本发明的技术思想的范围内可以有种种的变更，这是不言而喻的。
附图说明
图1的顶视图示意地示出了在本发明的显示装置中具备的C-MOS p-Si TFT元件的构成。图2是图1的A部分的放大图。图3的示意图用来说明在本发明的C-MOS p-Si TFT的制作中使用的半暴光掩模的基本的构成。图4是说明本发明的一个实施例的C-MOSp-Si TFT的制作工艺图。图5是说明本发明的一个实施例的接在图4后边的C-MOS p-Si TFT的制作工艺图。图6是说明本发明的另一个实施例的C-MOS p-Si TFT的制作工艺图。图7是说明现有技术的一个例子的C-MOS p-Si TFT的制作工艺图。图8是说明现有技术的另一个例子的用自我匹配LDD进行的C-MOS p-Si TFT的制作工艺图。图9的顶视图示意地示出了在显示装置中具备的现有的C-MOS P-siTFT元件的一个例子的构成。
具体实施方式
以下，参看实施例的图面详细地对本发明的实施形式进行说明。另外，在以下，虽然仅仅对构成本发明的显示装置的薄膜晶体管衬底进行说明，但是，在显示装置是液晶显示装置的情况下，可以采用中间隔着液晶地把相对基板粘贴到该薄膜晶体管衬底上的办法构成。此外，在要作成为有机EL显示装置的情况下，则可以采用把有机EL层涂敷到在该薄膜晶体管衬底上可选择的象素电极上，并设置与象素电极一道把上述有机EL层夹在中间的相对电极的办法构成。
图1的顶视图示意地示出了在本发明的显示装置中具备的C-MOS p-Si TFT元件的构成。此外，图2是图1的A部分的放大图。参考标号11是N+部分，13是P沟部分栅极电极，13’是N沟部分栅极电极，14是N-部分，15是P+部分，17是接触孔，25是P沟部分，26是N沟部分。C-MOS TFT元件电路，由具有N-部分14和P+部分15的P沟部分25、和具有N+部分11和N-部分14的N沟部分26构成。P沟部分25的栅极电极13和N沟部分26的栅极电极13’在A部分的连接部分处进行连接。如上所述，栅极电极13和栅极电极13’都配置在同一条直线上。当然，在制造上该直线形状虽然多少会有些弯曲，但是，本发明所说的在直线上，只要是大体上成为直线，就可以把C-MOS TFT的空间形成得小，就会得到可以进行高集成化的效果，不言而喻这是没有问题的。
就如在图2中放大示出的那样，在P沟部分25和N沟部分26的连接部分处，P沟部分25的栅极电极13和N沟部分26的栅极电极13’的宽度具有尺寸变动ΔS。在实施例中，与P沟部分的栅极电极的宽度比，N沟部分的栅极电极的宽度狭窄一些。其理由在于为了在N沟部分上制作LDD部分，如果使用被认为是最简单的后述的图3那样的半暴光掩模，则就要使得P沟部分的栅极宽度比N沟部分的栅极电极宽度更宽，如果改变半暴光掩模，则也可以使N沟部分的栅极电极宽度比P沟部分的栅极电极宽度更宽。此外，如果对半暴光掩模的图形进行微调整，虽然理论上也可以使P沟部分的栅极电极宽度和N沟部分的栅极电极宽度作成为相同电极宽度，但是，就算是进行微调整把电极宽度作成为相同宽度也没什么意义，而且在实际的制造上也是不现实的。此外，在本实施例中，特征之一是图中上下的P沟部分的栅极电极和N沟部分的栅极电极之间的尺寸变动ΔS是相同的这一点。
本实施例的C-MOS TFT元件，归因于采用自对准C-MOS工艺进行制作，而在其P沟部分25和N沟部分26的结合部分处不具有位置对准的空间。因此，C-MOSTFT元件的整体空间尺寸与具有用来进行位置对准的空间的元件比就可以大幅度地减少。
下面，说明本发明的显示装置的C-MOS TFT的制作工艺的实施例。另外，在以下，为了说明本发明的效果，也说明现有的C-MOSTFT的制作工艺。
图3的示意图用来说明在本发明的C-MOS p-Si TFT的制作中使用的半暴光掩模的基本的构成。也叫做半色调掩模的半暴光掩模40的构成材料，以铬为优选，由完全地透过光的透光部分41、完全地遮断光的不透光部分42和部分地透过光的半透光部分43构成。半透光部分43，在本例中，用间隔作为不透光部分的连接部分42a进行连接的多个平行配置的切缝43a形成。在本例中，虽然对半透光部分42垂直地具有切缝43a，但是用与半透光部分42平行地设置有切缝的半暴光掩模也可以得到同样的效果。此外，也可以用不连续的切缝或圆形孔、其它的开孔形成。即便是用不论哪一种开孔形成的半透光部分43，该开孔部分和半透光部分都配置为在暴光光的分辨率界限以下。另外，不言而喻，在本发明中使用的半暴光掩模40，具有依照C-MOS TFT的图形的透光部分41和不透光部分42和半透光部分43。
因此，图3所示的半暴光掩模40的半透光部分43，其平行切缝43a和连接部分42a的排列被作成为小于分辨率界限。归因于使用该半暴光掩模40，在后述的光工艺的暴光工艺中，向用透光部分41暴光的抗蚀剂部分照射预定的光能，向用半透光部分43暴光的抗蚀剂部分照射小于上述预定的光能的光能。因此，结果就成为在使用负抗蚀剂的情况下，用透光部分41暴光的部分的交联反应，一直进行到该抗蚀剂的下层为止，而用半透光部分43暴光的部分的连接反应则在表面附近停止。在正抗蚀剂的情况下，则与之相反。
图4和图5是说明本发明的一个实施例的C-MOS p-Si TFT的制作工艺图。在这里，示出了在各个工艺中的图1所示的B-B’线处的C-MOS TFT的剖面。首先，在玻璃基板1上形成由氧化硅(SiO)、氮化硅(SiN)叠层构成的绝缘层2，形成无定形硅(a-Si)层3。接着，采用施行脱氢处理和准分子激光退火(ELA)的办法使无定形硅层3多晶硅(p-Si)化(工艺P-1，以下简记为P-1)。
在涂敷抗蚀剂，并用光工艺形成了Si岛的抗蚀剂图形后，进行干法蚀刻形成Si岛4。接着，除去残留抗蚀剂。抗蚀剂未画出来(P-2)。以下，有时候也把‘蚀刻处理’简称为‘蚀刻’。
在Si岛4的上层上，用CVD法形成由氧化硅(SiO)构成的栅极绝缘层5。接着，为了进行N型的阈值控制，借助于进行第1次的离子注入(E注入1处理)掺入磷(P)形成N-MOS用Si岛6(P-3)。另外，以下有时候把‘离子注入’简称为‘注入’。
借助于光工艺用抗蚀剂90把P-MOS用Si岛7部分以外覆盖起来。为进行P型的阈值控制借助于第2次离子注入(E注入2处理)向P-MOS用Si岛7部分内掺硼形成P-MOS用Si岛7(P-4)。
在除去了抗蚀剂90后，采用进行快速热退火(RTA)的办法，使栅极绝缘层5烧结，借助于E注入1处理和E注入2处理，使结晶化状态遭到破坏的N-MOS用Si岛6和P-MOS用Si岛7结晶化(P-5)。
用溅射法使由钼20wt％钨合金(Mo-20％W)构成的栅极金属层8成膜。接着，使用在图3中说明的半暴光掩模，用光刻法形成抗蚀剂9、9’的图形(P-6)。在这里，用凸形形状示出了在半透光部分43处暴光的半暴光抗蚀剂9的图形，成为比在暴光掩模的不透光部分处的抗蚀剂厚度更薄的情况。就是说，凸形形状的肩部部分是半暴光区域，是变得比别的部分更薄的抗蚀剂。9’是不具有半暴光区域的部分。
用由添加了磷酸、硝酸、醋酸和氟化铵的水溶液构成的蚀刻液，用喷淋蚀刻法湿法蚀刻栅极金属层8。这时，用0.6微米到1.2微米对利用蚀刻的栅极金属层8的单侧后退量进行侧蚀以形成自我匹配用栅极电极10(P-7)。
借助于3×1015cm-2左右注入处理向N-MOS用Si岛6中掺磷形成N+部分(P-8)。在N-MOS用Si岛6的两侧赋予标号11，分区地示出了掺磷部分。
灰化除去在抗蚀剂9中膜厚比别的部分薄的半暴光区域，形成P沟部分栅极电极抗蚀剂图形12和N沟部分栅极电极抗蚀剂图形12’(P-9)。这时，P沟部分栅极电极抗蚀剂图形12和N沟部分栅极电极抗蚀剂图形12’会产生抗蚀剂宽度尺寸差异。
抗蚀剂灰化由于是各向同性的，抗蚀剂9、9’的抗蚀剂宽度将对栅极布线中心轴对称地缩小。此外，抗蚀剂9与抗蚀剂9’不同，由于具有半暴光区域，故抗蚀剂宽度缩小的开始要晚一些。因此，P沟部分栅极电极抗蚀剂图形12和N沟部分栅极电极抗蚀剂图形12’，将产生对栅极布线中心轴对称的抗蚀剂宽度尺寸的差异。
用由添加了磷酸、硝酸、醋酸和氟化铵的水溶液构成的蚀刻液，进行湿法蚀刻形成P沟部分栅极电极13和N沟部分栅极电极13’(P-10)。这时，要实施使得侧蚀不进入N沟部分的栅极电极13’那样的湿法蚀刻。也可以不用湿法蚀刻而代之以用干法蚀刻使侧蚀量成为0。
如上所述，由于P沟部分栅极电极抗蚀剂图形12和N沟部分栅极电极抗蚀剂图形12’的宽度尺寸存在着差异，故就如图1的C-MOS元件顶视图和图2所示的那样，在P沟部分栅极电极13和N沟部分栅极电极13’的宽度尺寸上也将产生ΔS的不同。该宽度尺寸的不同ΔS在该两栅极电极的宽度方向两侧相等。
借助于3×1013cm-2左右注入处理掺磷以形成N沟N-部分14。这时，成为在P沟区域内也同时形成N-部分14’(P-11)。赋予标号14、14’，分区示出了掺磷部分。灰化除去抗蚀剂(P-12)。
借助于光刻法用抗蚀剂把P-MOS用Si岛7以外覆盖起来(P-13)。
借助于1015cm-2左右逆注入处理向P-MOS用Si岛7中掺硼(Br)。借助于该处理，使P沟区域的N-部分14’改质为P+部分15(P-14)。为此，在P+部分15中就存在着已经掺进去的3×1013cm-2左右的磷。赋予标号15示出已改质为P+部分的硼的掺杂区。借助于灰化处理除去抗蚀剂90(P-15)。
借助于以上的注入，P沟部分25，就成为存在着P+多晶硅半导体层和N-部分的构造。此外，构成由上述的注入形成的P沟部分的P+多晶硅半导体层中的P+杂质原子的浓度为1015cm-2左右，N-部分中的N-杂质原子的浓度为1013cm-2左右。
用CVD法使由SiO构成的层间绝缘膜16成膜(P-16)。接着，进行炉退火(FA)和快速热退火(RTA)使因注入处理而受到损伤的栅极绝缘层5烧结，使N-MOS用Si岛6和P-MOS用Si岛7激活化。
在覆盖层间绝缘膜16地涂敷未画出来的抗蚀剂，用光刻法形成了N-MOS用Si岛6和P-MOS用Si岛7的接触孔17的抗蚀剂图形后，用添加了氟化氢、氟化铵的水溶液构成的蚀刻液，用湿法蚀刻，对层间绝缘膜16和5进行蚀刻形成接触孔17(P-17)。接着，除去抗蚀剂。
用溅射法使作为对Si的势垒的钛(Ti)，作为源极漏极布线的铝-硅合金(Al-Si)和作为罩(cap)的Ti进行叠层形成源极漏极层18(P-18)。
在把源极漏极层18覆盖起来地涂敷未画出来的抗蚀剂，用光刻法形成了源极漏极布线的抗蚀剂图形后，进行干法蚀刻形成源极漏极布线19(P-19)。接着，除去抗蚀剂。
用CVD法形成由氮化硅(SiN)构成的钝化层20(P-20)。接着，进行氢退火使Si膜中和界面的缺陷能级终端化。
在钝化层20上，使含有感光剂的丙烯酸系树脂成膜，形成用光工艺形成了贯通孔图形22’的有机绝缘层21(P-21)。
把有机绝缘层21的贯通孔图形22’用作掩模，对钝化层20进行干法蚀刻形成贯通孔22(P-22)。
在溅射中，采用添加少量的水进行室温成膜的办法，把有机绝缘层21覆盖起来地使非晶ITO成膜。接着，在向该非晶ITO上涂敷未画出来的抗蚀剂，用光工艺形成了象素电极的抗蚀剂图形后，把3％草酸用作蚀刻液对非晶ITO进行湿法蚀刻形成象素电极23(P-23)。然后除去抗蚀剂。
采用该工艺，由于可以借助于8次的光刻工序制作装载了C-MOS电路的液晶面板用或有机EL用、其它的平面型显示装置用的TFT基板，故可以大幅度地降低造价。此外，由于用自我匹配(自对准)工艺形成N-MOS和P-MOS，故可以使C-MOS电路高集成化。
然后，把滤色片基板粘贴到TFT基板上，向粘贴间隙内封入液晶构成液晶显示装置。此外，向该TFT基板上涂敷有机EL(OELD)物质，再把相对电极配置到其上构成有机LED显示装置。本发明的TFT基板在其它形式的有源矩阵型显示装置的TFT基板中也可以同样应用。
然而，现有的C-MOS TFT的制造工艺如后所述，此外就如在上述图9中也说明过的那样，在借助于暴光掩模对准形成N-MOS和P-MOS的情况下，由于必须有考虑到掩模偏差的对准部分35，故高集成化是困难的。由于采用本实施例的半暴光掩模和上述图4和图5的自对准C-MOS工艺，把高集成的外围电路装载到大面积玻璃基板上，故可以制作使移位寄存器、DA转换电路、逻辑电路等进行了高集成的高精细、高速驱动的大画面低温多晶硅TFT面板。
图6是说明本发明的另一个实施例的C-MOS TFT的制作工艺图。在这里，也示出了各个工艺中的图1所示的B-B’线处的C-MOS剖面。图6仅仅示出了本实施例的特征部分，图4的(P-1)到(P-6)的工艺，就是说从使栅极金属层8成膜，到用图3所示的半暴光掩模形成半暴光抗蚀剂9、9’的图形的工艺为止，与上述实施例是同样的。
在形成了半暴光抗蚀剂9、9’的图形后(P-60)，干法蚀刻栅极金属层8(P-61)。借助于3×1015cm-2左右注入处理向N-MOS用Si岛6掺磷形成N+部分11(P-62)。
然后，使残留下的抗蚀剂9、9’灰化形成P沟部分栅极电极抗蚀剂图形12和N沟部分栅极电极抗蚀剂图形12’(P-63)。这时，P沟部分栅极电极抗蚀剂图形12和N沟部分栅极电极抗蚀剂图形12’中在抗蚀剂宽度尺寸，如上所述，将产生差异。该尺寸差，虽然依赖于灰化量和半暴光部分抗蚀剂膜(抗蚀剂9的薄的部分)的膜厚，但是，其特征在于栅极电极的布线中心轴为中心成为线对称(图2所示的ΔS相等)。相对于此，在现有工艺中的掩模对准的情况下，由于不了解究竟如何偏离，故尺寸宽度的偏差不限于线对称。
进行干法蚀刻形成P沟部分栅极电极13和N沟部分栅极电极13’(P-64)。由于P沟部分栅极电极抗蚀剂图形12和N沟部分栅极电极抗蚀剂图形12’的宽度尺寸存在着差异，故就如在图1的C-MOS元件顶视图所示的那样，在P沟部分栅极电极13和N沟部分栅极电极13’的宽度尺寸上，就会产生差异(参看图2)。之后，N沟的N-部分14和P沟的N-部分14’的形成(P-65)以后，与说明实施例1的用图4的(P-11)到图5的(P-23)所说明的方法，是同样的。
在本实施例中，为形成LDD而使抗蚀剂后退的工序，和除去半暴光部分的抗蚀剂，形成P沟TFT的栅极电极的抗蚀剂的工序是相同工序。因此，形成相当于LDD宽度的膜厚的半暴光抗蚀剂是重要的。
倘采用本实施例，由于可以在大面积玻璃基板上装载该集成的外围电路，故也可以制作使移位寄存器、DA转换电路、逻辑电路等进行高集成的高精细、高速驱动的大画面低温多晶硅TFT面板。
其次，为了明确本发明和现有技术之间的不同，对现有技术的C-MOS p Si TFT的制造工艺进行说明。
图7是说明现有技术的一个例子的C-MOS TFT的制作工艺图。在这里，用各个工艺中的C-MOS剖面进行表示。一直到栅极金属层8成膜为止与在图4中所说明的本发明的一个实施例是同样的。对此后的工序进行说明。
用光工艺形成栅极金属电极的抗蚀剂90的图形(P-70)，用湿法蚀刻或干法蚀刻对栅极金属层8进行蚀刻形成栅极电极24(P-71)。
用利用有机碱的剥离或灰化，除去抗蚀剂90的图形的抗蚀剂(P-72)。
利用光刻法用抗蚀剂90把N+部分27以外覆盖起来。接着，借助于3×1015cm-2左右注入处理向N-MOS用Si岛6中掺磷形成N+部分27(P-73)。除去抗蚀剂90(P-74)。
利用光刻法用抗蚀剂90把N沟部分26以外覆盖起来。接着，借助于3×1013cm-2左右注入处理掺磷形成N-部分28(P-75)。除去抗蚀剂90(P-76)。
利用光刻法用抗蚀剂90把P沟部分25以外覆盖起来。接着，借助于1015cm-2左右注入处理向P-MOS用Si岛7中掺硼形成P+部分29(P-77)。除去抗蚀剂90(P-78)。之后的层间绝缘膜形成以后，与用图4说明的方法是同样的。
若用该方法制作C-MOS p-Si TFT，需要进行10次光刻工序，因而生产成本变高。
图8是说明现有技术的另一个例子的用自我匹配LDD进行的上述图9所示的C-MOS P-Si TFT的制作工艺图。在这里，用各个工艺中的图9所示的C-C’线处的C-MOS剖面表示。一直到栅极金属层8成膜为止与在图4中所说明的本发明的一个实施例是同样的。对此后的工序进行说明。
在栅极金属层8成膜后，用光刻工序形成自我匹配LDD用的抗蚀剂90的图形(P-80)。用由添加了磷酸、硝酸、醋酸和氟化铵的水溶液构成的蚀刻液，用喷淋蚀刻法湿法蚀刻栅极金属层8。这时，用0.6微米到1.2微米对利用蚀刻的栅极金属层8的单侧后退量进行侧蚀以形成自我匹配用栅极电极30(P-81)。
以该抗蚀剂90为掩模借助于3×1015cm-2左右注入处理向N-MOS用Si岛6中掺磷形成N+部分31(P-82)。除去抗蚀剂90。
把自我匹配用栅极电布线30用作掩模借助于3×1013cm-2左右注入处理掺磷形成N-部分32(P-83)。
利用光刻法用抗蚀剂90把P沟部分25的栅极金属层8的将成为栅极电极的部分和N沟部分26的部分覆盖起来(P-84)。
干法蚀刻P沟部分25的栅极金属层8形成P沟部分栅极电极33(P-85)。
借助于3×1015cm-2左右注入处理向P-MOS用Si岛7中掺硼形成P+部分34(P-86)。除去抗蚀剂90(P-87)。
之后的层间绝缘膜形成以后，与上述本发明的一个实施例的用图4说明的方法是同样的。
若用该方法制作C-MOS TFT，由于要用各自的光工艺形成P沟部分25的栅极电极13和N沟部分26的栅极电极13’，故如图9所示，在P沟部分25和N沟部分26的连接部分处就需要有使栅极电极13和13’对准的对准部分35。归因于此，可知若用本方法则难于进行C-MOS电路的高集成化。
另外，采用把作为相对基板例如形成了滤色片或共通电极等的滤色片基板粘贴到形成了使用上述的C-MOS薄膜晶体管的驱动电路和有源元件的薄膜晶体管基板上，向相对间隙内封入液晶的办法，就可以构成液晶显示装置。此外，采用把有机EL层叠层到在薄膜晶体管基板的有源元件中所具有的象素电极的区域上，把该有机EL层夹在中间地叠层另一方的电极的办法，就可以构成有机EL显示装置。
本发明，并不限于上述实施例，在本发明的技术思想的范围内可以有种种的变更，这是不言而喻的。例如，在本说明书中，虽然说明的是以多晶硅形成半导体层，但是既可以是单晶半导体，也可以是单晶和多晶硅的中间的模拟单晶的半导体。此外，在本说明书中，虽然仅仅在N型晶体管区域内形成LDD构造，但是也可以在P型内形成。
此外，如图1和图2所示，采用在显示装置的基板上具有C-MOS薄膜晶体管，该C-MOS薄膜晶体管，把P沟部分的栅极电极和N沟部分的栅极电极连接到大体上的直线上，相邻地构成P沟部分和N沟部分的办法，就可以制作图9所示的那样的不要位置对准部分的省空间的C-MOS TFT，就可以高集成化。当然在该构成中，P沟部分的栅极电极宽度和N沟部分的栅极电极宽度也不同，此外，P沟部分的栅极电极N沟部分的栅极电极的连接部分，在P沟部分的栅极电极宽度，或N沟部分的栅极电极宽度之内宽度窄的一方的栅极电极宽度以上，在P沟部分的栅极电极宽度，或N沟部分的栅极电极宽度之内宽度宽的一方的栅极电极宽度以下，进行连接。在本实施例的图面中，P沟部分的栅极电极宽度，比N沟部分的栅极电极宽度更宽，此外，C-MOS薄膜晶体管的P沟部分的栅极电极和M沟部分的栅极电极，其连接部分的栅极线宽度的差异在宽度方向上成为分别相等。
此外，在本说明书中，虽然说明的是C-MOS p-Si TFT的构成，但是并不限于p-Si。特别是在对高精细化、高速动作有利的P-Si的情况下，该构成是有优点的。
如上所述，倘采用本发明，作为用于制作在显示装置中所具备的C-MOS的暴光掩模采用使用半色调掩模的自对准C-MOS工艺，在P-MOS TFT和N-MOS TFT的结合部分处不再需要位置对准，因而可以用少的工序数使C-MOS高集成化，可以实现高精细、高速驱动的显示装置。

Claims (8)

1.一种显示装置，具有以下的结构：
在上述显示装置的基板上具有C-MOS薄膜晶体管，
上述C-MOS薄膜晶体管的P沟部分的栅极电极和N沟部分的栅极电极的电极宽度不同，
上述P沟部分的栅极电极和上述N沟部分的栅极电极构成为在它们的连接部，在电极宽度方向的两侧有台阶。
2.根据权利要求1所述的显示装置，其特征在于，上述P沟部分的栅极电极和上述N沟部分的栅极电极，在直线上进行连接。
3.根据权利要求1所述的显示装置，其特征在于，上述P沟部分的栅极电极宽度，比上述N沟部分的栅极电极宽度更宽。
4.根据权利要求3所述的显示装置，其特征在于，上述P沟部分的栅极电极和上述N沟部分的栅极电极，在直线上进行连接。
5.根据权利要求1所述的显示装置，其特征在于，上述C-MOS薄膜晶体管，是C-MOS多晶硅薄膜晶体管。
6.根据权利要求1所述的显示装置，其特征在于，上述C-MOS薄膜晶体管的P沟部分的栅极电极和N沟部分的栅极电极，连接部分的栅极线宽度的差异在宽度方向上分别相等。
7.根据权利要求1所述的显示装置，其特征在于，在上述P沟部分中，存在P+半导体区域和N-掺杂区域。
8.根据权利要求1所述的显示装置，其特征在于，在构成上述P沟部分的P+半导体区域中作为杂质含有N-掺杂原子。
CNB031211062A 2002-03-22 2003-03-21 显示装置 Expired - Fee Related CN1272858C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002080166A JP2003282880A (ja) 2002-03-22 2002-03-22 表示装置
JP080166/2002 2002-03-22

Publications (2)

Publication Number Publication Date
CN1460979A CN1460979A (zh) 2003-12-10
CN1272858C true CN1272858C (zh) 2006-08-30

Family

ID=28035693

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031211062A Expired - Fee Related CN1272858C (zh) 2002-03-22 2003-03-21 显示装置

Country Status (5)

Country Link
US (2) US7157751B2 (zh)
JP (1) JP2003282880A (zh)
KR (1) KR100767901B1 (zh)
CN (1) CN1272858C (zh)
TW (1) TWI230289B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282880A (ja) * 2002-03-22 2003-10-03 Hitachi Displays Ltd 表示装置
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100532464B1 (ko) * 2003-08-28 2005-12-01 삼성전자주식회사 액티브를 이용한 반도체 셀의 전원선 레이아웃
KR100575233B1 (ko) * 2003-11-04 2006-05-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
JP4637831B2 (ja) * 2004-03-29 2011-02-23 富士フイルム株式会社 有機エレクトロルミネッセンス素子及びその製造方法並びに表示装置
KR100667066B1 (ko) * 2004-08-11 2007-01-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR101100426B1 (ko) * 2005-05-10 2011-12-30 삼성전자주식회사 단결정 실리콘층을 포함하는 반도체 소자, 이를 포함하는반도체 장치 및 평면표시장치와 반도체 소자의 제조 방법
US7244975B2 (en) * 2005-07-05 2007-07-17 United Microelectronics Corp. High-voltage device structure
KR101239889B1 (ko) 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
CN100466234C (zh) * 2005-12-08 2009-03-04 中华映管股份有限公司 薄膜晶体管的制造方法
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
US7176074B1 (en) 2006-08-10 2007-02-13 Chunghwa Picture Tubes, Ltd. Manufacturing method of thin film transistor array substrate
JP5005302B2 (ja) 2006-09-19 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置の製造方法
WO2012160800A1 (ja) * 2011-05-24 2012-11-29 シャープ株式会社 半導体装置の製造方法
WO2013080501A1 (ja) * 2011-11-30 2013-06-06 シャープ株式会社 半導体装置の製造方法
CN104752426A (zh) * 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
CN103715094B (zh) * 2013-12-27 2017-02-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104465405B (zh) * 2014-12-30 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
CN106711231A (zh) * 2017-01-13 2017-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板及其制备方法
CN109256397B (zh) * 2018-09-20 2021-09-21 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943564A (ja) 1982-09-03 1984-03-10 Citizen Watch Co Ltd 半導体集積回路
JPS6446979A (en) * 1987-08-14 1989-02-21 Oki Electric Ind Co Ltd Analogue switch and sample-and-hold circuit with analogue switch
JPH01296657A (ja) 1988-05-24 1989-11-30 Mitsubishi Electric Corp 半導体装置
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JPH08213480A (ja) * 1994-10-31 1996-08-20 Nkk Corp 半導体装置及びその製造方法
JPH0964295A (ja) 1995-08-18 1997-03-07 Hitachi Ltd 半導体記憶装置
SG54531A1 (en) * 1996-07-12 1998-11-16 Texas Instruments Inc High density cmos circuit with split gate oxide
JP3527034B2 (ja) * 1996-09-20 2004-05-17 株式会社半導体エネルギー研究所 半導体装置
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP2000267136A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 液晶表示装置
JP3737914B2 (ja) * 1999-09-02 2006-01-25 松下電器産業株式会社 半導体装置及びその製造方法
US6469362B2 (en) * 2000-02-15 2002-10-22 Winbond Electronics Corp. High-gain pnp bipolar junction transistor in a CMOS device and method for forming the same
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003282880A (ja) * 2002-03-22 2003-10-03 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JP2003282880A (ja) 2003-10-03
CN1460979A (zh) 2003-12-10
TW200400380A (en) 2004-01-01
KR100767901B1 (ko) 2007-10-17
US20030178650A1 (en) 2003-09-25
US7391063B2 (en) 2008-06-24
US7157751B2 (en) 2007-01-02
TWI230289B (en) 2005-04-01
US20060006392A1 (en) 2006-01-12
KR20030076451A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
CN1272858C (zh) 显示装置
JP6736743B2 (ja) 半導体装置
US7787168B2 (en) Display device and method for fabricating the same
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
JP4974500B2 (ja) 半導体装置、モジュール及び電子機器
CN1800957A (zh) 有源矩阵显示装置及其制造方法
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
CN1667477A (zh) 板内切换模式液晶显示器件及其制造方法
CN1773354A (zh) 一种液晶显示器件及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1858639A (zh) 液晶显示器件及其制造方法
CN1760738A (zh) 液晶显示装置及其制造方法
CN1940683A (zh) 液晶显示器件的阵列基板及其制造方法
CN1658715A (zh) 有机电致发光显示设备及其制造方法
JP2008165242A (ja) 液晶表示装置及びその製造方法
CN101064273A (zh) 布线衬底、显示装置及其制造方法
CN1763617A (zh) 金属线及制造方法、基板及制造方法和显示装置
CN1797149A (zh) 液晶显示器件及其制造方法
CN101038925A (zh) 薄膜晶体管面板及其制造方法
CN1542508A (zh) 液晶显示装置及其制造方法
CN1462473A (zh) 一种自动对准光屏蔽层的薄膜晶体管
CN1696805A (zh) 有源矩阵基板及其制造方法
CN1607443A (zh) 液晶显示面板器件及其制造方法
CN1866114A (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Owner name: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110908

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20110908

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20031210

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display

Granted publication date: 20060830

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060830

Termination date: 20190321