TWI229903B - Improved polycide etch process - Google Patents

Improved polycide etch process Download PDF

Info

Publication number
TWI229903B
TWI229903B TW090107631A TW90107631A TWI229903B TW I229903 B TWI229903 B TW I229903B TW 090107631 A TW090107631 A TW 090107631A TW 90107631 A TW90107631 A TW 90107631A TW I229903 B TWI229903 B TW I229903B
Authority
TW
Taiwan
Prior art keywords
layer
metal
contact window
silicide
polycrystalline silicon
Prior art date
Application number
TW090107631A
Other languages
English (en)
Inventor
Win Chen
Wen-Chiang Tu
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Application granted granted Critical
Publication of TWI229903B publication Critical patent/TWI229903B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

1229903 九、發明說明: 本發明是有關於一種半導體製程,且特別是有關於一種 在像是在多晶矽上的矽化鎢(WSi)之層疊結構形成開口的 製程。 製作積體電路的半導體製程包括成重複一系列的罩幕 操作'製作與清潔步驟等循環步驟,有些會跳過此循環建 立一些新層,有些會在存在的層疊中形成孔洞,其他會移 除層,還有其他的會修飾暴露出來的表面。第1圖繪示一 種習知用以製作積體電路的半導體堆疊結構1〇的剖面結構 圖。此堆疊結構10包括基底I2、介電層I4、多晶矽層16、 石夕化鎢層18與一層光罩20。利用習知的光學微影技術在光 罩上20先形成—個開口,再於介電層14之一預期區域上 形成開口 22,在光罩2〇中的開口可以暴露出將被處理的表 面,而進一步在矽化鎢層18與多晶矽層16中形成開口, 對於熟習此技藝者來說有很多技術可以用來蝕刻半導體 層,但是蝕刻多晶矽層16上方的矽化鎢層18,較常使用的 技術包括使用氯氣與氧氣之混合氣體的電漿蝕刻。 現在許多半導體元件的製作包含了在連續層疊的眾多 半導體堆疊10,這些元件的製作在幾道堆疊結構1〇形成以 後會因爲其表面變得較爲複雜。第2圖繪示微習知利用在 兩個分隔的區域中形成開口 22的步驟期間的一種更複雜的 堆疊結構24之結構剖面圖。堆疊結構24包括一多晶砂層 26,其表面與其下方之層(未顯示)共形,通常下層爲介電 層,比如不熱成長的一氧化砂層,其表面形成係與其下層 1229903 之結構有關,在多晶矽層26上爲一層矽化鎢層28,砂化鶴 層28通常曼一霞層,會利用機械或化學的硏磨方法以形成 一平坦表面29,如第2圖所示。堆疊結構24也包括一層光 罩20沈積在砂化鎢層28上,光罩28進一步包括開口 22, 位於具有不同厚度的矽化鎢層28區域上。 在桌2圖中’使用氯氣與氧氣的混合物之電發蝕刻會被 用在堆疊結構24上,利用光罩20中的開口 22蝕刻砂化鶴 層28,開口 22會以同樣的速率被蝕刻的更深,直到接近多 晶矽層26爲止,因爲使用氯氣與氧氣的電漿進行蝕刻時, 多晶矽的蝕刻速率比矽化鎢快,先到達多晶矽層%的開口 會蝕刻穿過介電層,甚至在其他開口到達多晶矽層%以前。 選擇性是習知最常用來表示在一共同環境中兩種不同 材料之間的蝕刻率比例,矽化鎢的蝕刻率與多晶矽的蝕刻 率之比例一般稱爲矽化金屬選擇率,其比例是眾知比使用 任何氯氣對氧氣比例的電漿蝕刻還低,越低的砂化金屬選 擇比,在厚度不同的矽化鎢層28中的開口 22之間的深度 就越31平均。 在半導體技術中有幾種方法被用來解決上述的問題,最 常見的一種解決方法是當第一個開口 22達到多晶矽層26 時立刻停止氯氣氧氣電漿蝕刻,然後使用溴化氫(HBr)與氯 氣之混合氣體進行第二道電漿蝕刻,此第二道蝕刻通常是 被用來蝕刻多晶矽,其選擇比較大,因此當多晶矽蝕刻進 行時,任何矽化鎢層28剩餘暴露出來的部份會比多晶矽層 26暴露出來的區域被蝕刻的更快。最後,多晶矽的蝕刻會 1229903 移除所有剩餘的矽化鎢層28,然後僅蝕刻在開口 22中的多 晶石夕層26,然後在砂化鎢層28薄的區域中這些開口 22定 義出的區域會被蝕刻穿過介電層,最後多晶矽過度蝕刻的 步驟會被用來清除剩餘的多晶矽層26,過蝕刻的步驟對介 電層上的多晶矽有很高的選擇比。另一種說法,多晶矽的 過蝕刻應該會蝕刻蝕刻多晶矽但不會蝕刻二氧化矽,所以 蝕刻速率的比例近乎無限,因此習知稱其爲第三飩刻步 驟,以在矽化金屬層中形成接觸窗開□,其中矽化金屬層 的厚度並不會各處都很均勻,第一道蝕刻會移除大部分的 金屬矽化物,第二道蝕刻會完全移除金屬矽化物並移除部 分的多晶矽,而第三道蝕刻會完全移除多晶矽。 而在氯氣與氧氣的混合氣體以外,其他的氣體混合物也 可以被使用,Shin等人在美國專利第5,914,276號中提到使 用一種氯氣與氮氣的混合物,其體積流速爲氮氣佔總量的 5%-20%,流速的範圍被發現會在保護金屬矽化物/多晶矽界 面免於橫向過度蝕刻與完全移除預定部分之間達成卒銜, 氮氣的體積流速超過總量的20%時,會導致圖案的臨界尺 寸難以控制的結果,在此專利中的金屬矽化層爲矽化鈦。 但是Shin並未提到_雜的表面會使矽化金屬層在開始蝕刻 時各處的厚度不一,因此提供對多晶矽化金屬有較大選擇 率並非Shin之目的。 有鑑於此,需要提供一種多晶矽化金屬蝕刻的方法,對 多晶矽化金屬的蝕刻選擇比大於其他,可以有效的取代習 知的第一與第二蝕刻步驟,因此可以簡化在多晶矽化金屬 1229903 包括具有各種厚度之金屬矽化物中形成接觸窗開口的製 程。 本發明揭露一種在多晶矽化金屬層中蝕刻各種接觸窗 開口的方法,其中下層的表面會使矽化金屬層有不同的厚 度。本發明之方法包括提供一層多晶矽化金屬層沈積於一 基底上,形成一^定義過的罩幕層於多晶砂化金屬層上,使 用包括氯氣與氮氣的電漿選擇性的蝕刻多晶矽化金屬層暴 露出來的部分,並完成多晶矽的過度蝕刻,在本發明中的 多晶矽化金屬層包括一層多晶矽層與一層金屬矽化物層, 在一些實施例中金屬矽化物層爲矽化鎢。 形成各種層與定義光阻圖案的過程是習知週知的技 術,根據本發明的方法,在光阻層定義以後,多晶矽化金 屬會接著被蝕刻,多晶矽化金屬鈾刻使用的電漿,其中包 括氯氣與氮氣,氮氣的流速佔氮氣加氯氣總流量的 20-30%,在此範圍的氮氣與氯氣的混合物對多晶砂化金屬 有較佳的選擇比,較大的選擇比用來蝕刻接觸窗開口可以 使多晶矽層比蝕刻金屬矽化物少,多晶矽化金屬的蝕刻會 持續直到至少一個接觸窗開口被蝕刻延伸到多晶矽層爲 止,而在接觸窗開口中暴露出來的剩餘還未被蝕刻掉之多 晶矽層會被接著進行的多晶矽過度蝕刻步驟加以移除。 本發明之優點在於可以減少在形成接觸窗開口時所用 的鈾刻化學品所需的數量,特別是本發明可以將習知分別 進行的矽化金屬與多晶矽蝕刻以一道具有大選擇比的多晶 石夕化金屬飩刻步驟加以取代,因此可以使用較少的步驟來 1229903 簡化製程,使用較少種反應劑並降低成本。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: ’ 圖式之簡單說明: 第1圖繪示爲習知的一種半導體堆疊結構之剖面圖; 第2圖繪示爲習知的一種表面具有較大起伏之半導體 堆疊結構之剖面圖; 第3圖繪示爲根據本發明一較佳實施例之一種半導體 堆疊結構之剖面圖; 第4圖繪示爲根據本發明一較佳實施例之部分蝕刻厚 的半導體堆疊結構剖面圖; 第5圖繪示爲依照本發明一較佳實施例之進一步部分 蝕刻以後之結構剖面圖; 第6圖繪示爲依照本發明一較佳實施例之再進一步部 分蝕刻以後之結構剖面圖;以及 第7圖繪示爲依照本發明一較佳實施例之完全蝕刻以 後之結構剖面圖。 圖示標記說明^ 14, 32 介電層 18, 28 矽化鎢層 22, 42, 44 開口 33 多晶矽化金屬 10, 24, 30 半導體堆疊結構 12, 31 基底 16, 26, 34 多晶砂層 20, 40 光阻 29, 38 平坦表面 1229903 36 金屬矽化物層 實施例 以下將參考圖示以一較佳實施例詳細說明本發明,相同 的標號會被用來表示相同或相似的部分。 第1圖與第2圖繪示爲習知,而第3-7圖繪示爲根據本 發明一較佳實施例介紹蝕刻多晶矽化金屬層。在第3圖中, 半導體堆疊結構30包括基底31、介電層32沈積於基底3 j 上,在介電層32上沈積有一層多晶矽化金屬層33,此多晶 矽化金屬層33包括一層多晶矽層34與一層金屬矽化物層 36,形成這些層疊結構的技術都是習知的半導體製造技 術,故在此不予贅述。 基底31可以爲一個像是單晶矽的半導體晶圓,也可以 包括在半導體晶圓上已經具有堆疊層的結構,在半導體晶 圓上堆疊層結構通常具有相當的表面起伏,就像在第3圖 中基底31上端的突出物一般,此起伏會反映在沈積於基底 31上的介電層32中,其使用材料比如爲二氧化矽,接著會 在介電層32上形成一層多晶砂層34,多晶砂層34會與介 電層32表面的起伏共形。 在多晶矽層34上形成一層金屬矽化物層36,此金屬矽 化物層較佳爲矽化鎢,但是也可以是矽化鈦,金屬矽化物 層36形成時會傾向於共形,因此會反映出下層的表面起 伏。較適當的,會將金屬矽化物層36進行平坦化以產生一 個平坦的表面38,平坦化的技術比如爲化學機械硏磨法 (CMP),此爲習知所知的技術。會希望有平坦化的表面38 10 1229903 是因爲其可以協助定義後的光阻層40的形成而覆蓋於表面 38上。 利用習知的光學微影製程製作並定義光阻層40 ’因此 在層40中的開口會形成於預定形成接觸窗開口穿過多晶矽 化金屬33達到介電層32的區域位置上,因爲多晶矽層34 會表現其下方的表面起伏,此時金屬矽化物層36因爲表面 38已經被平坦化了所以無法表里_出表面起伏的狀態,接下 來當開口 44位於金屬砂化物層36較厚的部分時,開口 42 可能會位在矽化金屬層36較薄的區域。 根據本發明,利用在表面38暴露出來的部分進行金屬 矽化物蝕刻,會開始形成接觸窗開口 42、44,金屬矽化物 的蝕刻會被進行到接近90-95%的暴露之金屬矽化物被移除 爲止,習知有許多金屬矽化物蝕刻的技術,較佳的金屬矽 化物蝕刻包括在一個反應室中操作,其中的四氟化碳的流 速爲7〇SCCm,氯氣的流速爲2〇SCCm,而氮氣的流速爲 18sccm,其中壓力爲4mTorr,而上電極爲600W,下電極 爲35W。此金屬矽化物蝕刻因爲其對晶圓有高的均勻度與 好的蝕刻速度,所以是比較好的蝕刻技術。 第4圖顯示出在完成金屬矽化物鈾刻以後堆疊結構,然 後本發明會在堆疊結構30上進行一道多晶矽化金屬的蝕 刻’多晶矽化金屬的蝕刻包括在反應室中提供具有氯氣與 氮氣組合而成的電漿,其比例會使電漿對多晶矽化金屬的 選擇比優於對其他成分,在矽化金屬物層36比較薄的區域 中’多晶矽化金屬蝕刻會很快的達到多晶矽層34,因此當 1229903 接觸窗開口 44還在金屬矽化物層36時,接觸窗開口 42已 經蝕刻到多晶矽層34中了。
第5圖顯示用多晶矽化金屬物蝕刻近一步定義的接觸 窗開口 42之半導體堆疊結構30之剖面流程圖。因爲多晶 矽化金屬物的蝕刻對多晶矽化金屬物的選擇比優於其他材 料,因此當接觸窗開口 42的蝕刻到多晶矽層其蝕刻速度會 比還在金屬矽化物層36中蝕刻的接觸窗44的蝕刻速度慢 很多,一旦兩個接觸窗開口都到達多晶矽層以後’就會 以同樣的速度鈾刻多晶矽層34直到接觸窗開口到達介電層
表1係依照本發明之方法,提供三種氮氣流速’比較多 晶矽化金屬物的蝕刻選擇比,多晶矽化金屬物的選擇比越 大,在接觸窗開口 44進入到多晶矽層34以前接觸窗開口 42穿透多晶矽層34的可能性就越小,結果當接觸窗開口 42已經蝕刻暴露出介電層32時,在接觸窗開口 44中暴露 出來的剩餘多晶矽層會減少,因爲其對多晶矽化金屬物之 蝕刻選擇比提高,因此增加對多晶矽化金屬物的蝕刻選擇 比可以有效的降低在後續多晶矽的過度蝕刻步驟進行時所 需要移除的多晶矽的量。 表1 :潠擇^與氮氣流速的關; 氮氣/(氮氣+氯氣) ___- 0.11 ,— 0.2 0.3 L— 選擇比 1,05 1.47 1.7 12 1229903 較佳的多晶砂化金屬物的餓刻其氯氣流速爲80sccm, 氮氣的流速爲2〇SCcm,反應室壓力爲4mT〇rr,上電極施以 450W而下電極施以60W,也可以在下電極施加7〇w的電 第6圖介紹多晶矽化金屬物的蝕刻終點,可以看到多晶 石夕化金屬物的触刻在接觸窗開口 42被飽[刻到介電層32 _ 完成,在此刻接觸窗開口 44還未到達介電層32,換句話說 還有厚度爲X的多晶砂會殘留在介電層32上。如上所述, 可以利用轉換到一道多晶砂的過度蝕刻步驟,此步驟對於 多晶矽與介電層材料有很高的蝕刻選擇比,當X的厚度越 小時,多晶矽過度蝕刻的步驟進行的時間也就越短。 第7圖g兌明多晶砂過度鈾刻的終點,可以由圖中看出接 觸窗開口 42、44兩處的多晶矽過度蝕刻完成時,接觸窗開 口會被定義穿過到達介電層32,較佳的多晶矽過度蝕刻所 需的條件爲提供流速爲70sccm的溴化氫,流速爲20sccm 的氯氣以及流速爲lOsccm的氦與氧之混合物,而反應室中 壓力爲40mT〇ir,上電壓爲220W下電極爲50W;另一個較 佳的多晶矽過度蝕刻條件還包括將5sccm的氮氣加入到反 應室的製程氣體中/ 雖然本發明已以一較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 13

Claims (1)

1229903 十、申請專利範園: 1. 一種形成複數個接觸窗開口之方法,包括: 提供一多晶矽化金屬層沈積於一基底上,該多晶矽化金 屬層包括一多晶矽層位於該基底之上與一金屬矽化物層位 於該多晶矽層之上; 形成一定義過的罩幕層於該多晶矽化金屬層之一第一 部份區域與一第二部份區域上,以暴露出該金屬矽化物 層,與該第二部份區域相較,該第一部份區域涵蓋一較薄 的多晶矽化層; 進行一金屬矽化蝕刻,以選擇的蝕刻該金屬矽化物層以 定義出一第一接觸窗開口與一第二接觸窗開口,該金屬石夕 化蝕刻可有效地移除該金屬矽化物層暴露之部分; 進行一多晶矽化金屬蝕刻使該些接觸窗開口向基底延 伸,而該多晶矽化金屬蝕刻會繼續直到該第一接觸窗開口 暴露出該基底爲止,該多晶矽化金屬蝕刻具有大於1之多 晶矽選擇率而使該金屬矽化物層之蝕刻速率快於該多晶矽 層,其中該多晶矽化金屬蝕刻包括由氯氣與氮氣所組成之 一電漿,而該氮氣流速是介於約20%至約30%之間;以及 進行一多晶矽過蝕刻而使該第二接觸窗開口暴露出基 底。 2. 如申請專利範圍第1項所述形成複數個接觸窗開口之 方法,其中該金屬矽化物層爲矽化鎢。 3. 如申請專利範圍第1項所述形成複數個接觸窗開口之 方法,其中一介電層位於該基底與該多晶矽層,而該多晶 14 1229903 矽過蝕刻使該介電層暴露出來。 4·如申請專利範圍第1項所述形成複數個接觸窗開口之 方法,其中該金屬矽化蝕刻包括由四氟化碳、氯氣與氮氣 所組成之一電漿。 5·如申請專利範圍第1項所述形成複數個接觸窗開口之 方法,其中該多晶矽過蝕刻包括由溴化氫、氦氣與氧氣所 組成之一電漿。 6·如申請專利範圍第5項所述形成複數個接觸窗開口之 方法,其中該電漿更包括氮氣。 7·—種形成複數個接觸窗開口之方法,包括: 提供一多晶矽化金屬層沈積於一基底上,該多晶矽化金 屬層包括一多晶砂層位於該基底之上與一金屬砂化物層位 於該多晶矽層之上; 形成一定義過的罩幕層於該多晶矽化金屬層之一第一 部份區域與一第二部份區域上,以暴露出該金屬矽化物 層·,與該第二部份區域相較,該第一部份區域涵蓋一較薄 的多晶矽化層; 進行一多晶矽化金屬蝕刻,以選擇的蝕刻該多晶矽化金 屬層以疋我出〜第·^接觸窗開口與一第二接觸窗開口,而 該多晶砂化金屬蝕刻會繼續直到暴露出該基底爲止,該多 晶砂化金屬蝕刻具有大於i之多晶矽選擇率而使該金屬矽 化物層之f虫刻速率快於該多晶矽層,其中該多晶矽化金屬 蝕刻包括由氯氣與氮氣所組成之一電漿,而該氮氣流速是 介於約20%至約30%之間;以及 15 1229903 進行一多晶矽過蝕刻而使該第二接觸窗開口暴露出基 底。 8. 如申請專利範圍第7項所述形成複數個接觸窗開口之 方法,其中該金屬矽化物層爲矽化鎢。 9. 如申請專利範圍第7項所述形成複數個接觸窗開口之 方法,其中一介電層位於該基底與該多晶矽層,而該多晶 矽過蝕刻使該介電層暴露出來。 10. 如申請專利範圍第7項所述形成複數個接觸窗開口 之方法,其中該金屬矽化蝕刻包括由四氟化碳、氯氣與氮 氣所組成之一電漿。 Π.如申請專利範圍第7項所述形成複數個接觸窗開口 之方法,其中該多晶矽過蝕刻包括由溴化氫、氦氣與氧氣 所組成之一電漿。 12. 如申請專利範圍第11項所述形成複數個接觸窗開口 之方法,其中該電漿更包括氮氣。 13. —種形成接觸窗開口之方法,包括: 提供一多晶矽化金屬層於一介電層之上而該介電層位 於一基底上,該多晶矽化金屬層包括一多晶矽層位於該介 電層之上與一金屬矽化物層位於該多晶矽層之上; 形成一定義過的罩幕層於該多晶矽化金屬層之一第一 部份區域與一第二部份區域上,以暴露出該金屬矽化物 層,與該第二部份區域相較,該第一部份區域涵蓋一較薄 的多晶矽化層; 進行一金屬矽化蝕刻,其利用包括四氟化碳、氯氣與氮 16 1229903 氣,以選擇的蝕刻該金屬矽化物層以定義出一第一接觸窗 開口與一第二接觸窗開口,該金屬矽化蝕刻可有效地完全 移除該金屬矽化物層暴露之部分; 進行一多晶矽化金屬蝕刻使該些接觸窗開口向該介電 層延伸,而該多晶矽化金屬蝕刻會繼續直到該第一接觸窗 開口暴露出該介電層爲止,該多晶矽化金屬蝕刻具有大於1 之多晶矽選擇率而使該金屬矽化物層之蝕刻速率快於該多 晶矽層,其中該多晶矽化金屬蝕刻包括由氯氣與氮氣所組 成之一電漿,而該氮氣流速是介於約20%至約30%之間; 以及 進行一多晶矽過蝕刻,其利用由溴化氫、氦氣與氧氣所 組成之一電漿,而使該第二接觸窗開口暴露出該介電層, 該多晶砂過餓刻確保該第一與第二接觸窗開口暴露出該介 電層。
TW090107631A 2000-03-31 2001-03-30 Improved polycide etch process TWI229903B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/541,432 US6544887B1 (en) 2000-03-31 2000-03-31 Polycide etch process

Publications (1)

Publication Number Publication Date
TWI229903B true TWI229903B (en) 2005-03-21

Family

ID=24159572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090107631A TWI229903B (en) 2000-03-31 2001-03-30 Improved polycide etch process

Country Status (2)

Country Link
US (1) US6544887B1 (zh)
TW (1) TWI229903B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422985B2 (en) * 2005-03-25 2008-09-09 Sandisk 3D Llc Method for reducing dielectric overetch using a dielectric etch stop at a planar surface
US7521353B2 (en) * 2005-03-25 2009-04-21 Sandisk 3D Llc Method for reducing dielectric overetch when making contact to conductive features

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1260365A (en) 1985-05-06 1989-09-26 Lee Chen Anisotropic silicon etching in fluorinated plasma
DE3517499A1 (de) 1985-05-15 1986-11-20 Klein, Schanzlin & Becker Ag, 6710 Frankenthal Laufrad
JPS62250642A (ja) 1986-04-24 1987-10-31 Victor Co Of Japan Ltd リアクテイブイオンエツチング法
US4818334A (en) 1988-03-15 1989-04-04 General Electric Company Method of etching a layer including polysilicon
JPH01239932A (ja) 1988-03-22 1989-09-25 Sharp Corp ポリシリサイド構造ゲート積層膜のドライエッチング方法
JPH0462839A (ja) 1990-06-25 1992-02-27 Nec Corp ドライエッチング方法
JPH04294533A (ja) 1991-03-25 1992-10-19 Fujitsu Ltd 半導体装置の製造方法
JP3210359B2 (ja) 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JPH0645290A (ja) 1992-07-23 1994-02-18 Nec Corp 半導体装置の製造方法
JPH07263406A (ja) 1994-03-17 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
EP0731501A1 (en) 1995-03-08 1996-09-11 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
US5880033A (en) 1996-06-17 1999-03-09 Applied Materials, Inc. Method for etching metal silicide with high selectivity to polysilicon
KR100213207B1 (ko) 1996-06-29 1999-08-02 윤종용 폴리사이드 구조의 게이트 형성방법
US5851926A (en) 1996-10-01 1998-12-22 Applied Materials, Inc Method for etching transistor gates using a hardmask
JPH1154481A (ja) 1997-08-01 1999-02-26 Matsushita Electron Corp ドライエッチング方法及びドライエッチング装置
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6323047B1 (en) * 1999-08-03 2001-11-27 Advanced Micro Devices, Inc. Method for monitoring second gate over-etch in a semiconductor device
KR100358068B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법

Also Published As

Publication number Publication date
US6544887B1 (en) 2003-04-08

Similar Documents

Publication Publication Date Title
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
JP2008505497A (ja) 二層レジストプラズマエッチングの方法
US20010036732A1 (en) Method of manufacturing semiconductor device having minute gate electrodes
JPH0817806A (ja) 半導体装置の製造方法
JP2002076003A (ja) 半導体デバイスの平坦化方法
TW200809975A (en) Process for etching tungsten silicide overlying polysilicon especially in a flash memory
JP2991177B2 (ja) 半導体装置の製造方法
JP2001237425A (ja) 垂直した側面形状を有するゲート電極の製造方法
TWI242809B (en) Polysilicon etching method
TWI229903B (en) Improved polycide etch process
JP2003332312A (ja) 半導体装置の製造方法
KR19990063182A (ko) 에칭방법
JP3259529B2 (ja) 選択エッチング方法
CN110690112B (zh) 利用反向间距加倍工艺形成表面平坦化结构及方法
JPH0318023A (ja) 半導体装置の製造方法
JP2001332510A (ja) 半導体装置およびその製造方法
JP3877461B2 (ja) 半導体装置の製造方法
JPS58132933A (ja) 選択ドライエツチング方法
JP3780657B2 (ja) エッチング方法
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
KR0166134B1 (ko) 반도체 소자의 게이트 전극 형성 방법
TWI242810B (en) Manufacturing method for forming bit line spacer with fine rectangular contour
KR100618767B1 (ko) 반도체 소자의 제조방법
KR100596882B1 (ko) 폴리실리콘 게이트 형성 방법
CN113921470A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees