KR100358068B1 - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100358068B1 KR100358068B1 KR1019990063905A KR19990063905A KR100358068B1 KR 100358068 B1 KR100358068 B1 KR 100358068B1 KR 1019990063905 A KR1019990063905 A KR 1019990063905A KR 19990063905 A KR19990063905 A KR 19990063905A KR 100358068 B1 KR100358068 B1 KR 100358068B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- flash memory
- layer
- oxide film
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 웰 영역을 확산 구조로 형성하는 종래 플래쉬 메모리 소자의 경우, 웰 저항 및 기생 캐패시턴스 값이 크고, 소자의 소거 속도가 느린 문제점을 해결하기 위하여, 금속 실리사이드층을 이용하여 섹터 단위의 웰 영역을 형성하고 폴리실리콘층을 이용하여 단위 셀을 구분하므로써 웰 저항 및 기생 캐패시턴스를 감소시킬 수 있고, 셀 단위의 소거 동작을 가능하게 하여 소자의 동작 속도를 향상시킬 수 있으며, 제조 단가를 저감시킬 수 있도록 한 플래쉬 메모리 소자의 제조방법이 개시된다.
Description
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 플래쉬 메모리 소자의 웰 저항 및 기생 캐패시턴스를 감소시킬 수 있는 플래쉬 메모리 소자의 제조방법에 관한 것이다.
일반적으로, 플래쉬 메모리 소자의 웰 영역은 반도체 기판에 이온 주입을 실시하고 열처리에 의해 확산시키므로써 형성된다. 그런데, 이와 같은 방법으로 형성된 확산 웰 영역은 다음과 같은 단점을 갖는다.
첫째, 확산 웰 영역은 수 ㏀에서 수백 ㏀ 까지의 높은 웰 저항을 갖는다. 이로 인하여 RC 지연에 의한 소거 속도에 있어서 약점을 가지고 있으며, 이는 플래쉬 메모리 소자가 DRAM이나 SRAM과의 속도 경쟁에서 뒤지는 원인이 된다.
둘째, 높은 기생 캐패시턴스를 갖는다. 플래쉬 셀은 대부분 트리플 P-웰 구조를 사용하는데, 이는 플래쉬 셀에서 웰에 바이어스를 인가하여 소거 동작을 하고, 웰 저항을 낮추기 위한 것이다. 소자의 동작 속도는 지연 시간(=RC)이 작을수록 빨라지는데, 이 구조 자체의 기생 캐패시턴스를 차지시키기 위한 시간이 필요하게 되므로 소자의 동작 속도를 느리게 하는 주된 원인으로 작용하게 된다. 이는 기생 캐패시턴스를 차지시키기 위해서 일정 수준의 전압을 유지해야 하는 문제로 이어지는데, 이는 저전압 플래쉬 메모리 소자 설계에 있어서 차지 펌프 사이즈(Charge pomp size) 등 플래쉬 메모리 소자 설계에 가장 주요한 문제이다.
셋째는 소거 속도의 문제이다. 기존의 플래쉬 셀에서 가장 작은 소거 단위는 블록(또는 섹터) 단위이며, 일반적으로 1블록은 512Kbits이다. 즉, 기존의 플래쉬메모리 소자는 1셀 프로그램은 가능하지만 1셀 소거는 불가능하며, 또한 1셀 소거가 불가능하기 때문에 1블록 단위로 소거해야 한다. 이로 인해 소거시에 비트라인에 흐르는 과도한 전류 때문에 여러 가지 문제들이 발생하게 되고, 이러한 비트라인 전류를 감소시키기 위한 설계상의 어려움이 있다.
따라서, 본 발명은 금속 실리사이드를 이용하여 플래쉬 메모리 소자의 웰 영역을 형성하므로써 플래쉬 메모리 소자의 전기적 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 제조방법은 기판 상에 산화막, 패드 폴리실리콘층, 금속 실리사이드층, 제 1 언도프트 폴리실리콘층 및 버퍼 산화막을 순차적으로 형성하는 단계; 상기 버퍼 산화막, 제 1 언도프트 폴리실리콘층, 금속 실리사이드층, 패드 폴리실리콘층 및 산화막 상부의 선택된 영역을 제 1 ISO 마스크를 이용하여 식각하므로써 제 1 트렌치를 형성하고, 이로 인하여 단위 섹터가 구분되는 단계; 상기 제 1 트렌치가 형성된 전체구조 상에 중간 열산화막을 형성한 후, 상기 버퍼 산화막 표면이 노출될 때까지 평탄화하여, 상기 제 1 트렌치 내부에만 중간 열산화막이 매립되도록 하는 단계; 상기 텅스텐 실리사이드층 표면이 노출되도록 상기 버퍼 산화막(16) 및 제 1 언도프트 폴리실리콘층(15)의 선택된 영역을 제 2 ISO 마스크를 이용하여 식각하므로써 제 2 트렌치를 형성하고, 이로 인하여 단위 셀이 구분되게 단계; 상기 제 2 트렌치가 형성된 전체구조 상에 제 2 언도프트 폴리실리콘층을 형성하고 평탄화한 후 어닐링 공정을 실시하여 상기 제 2 언도프트 폴리실리콘층을 결정화하는 단계; 및 상기 결정화된 제 2 언도프트 폴리실리콘층을 포함하는 전체구조에 문턱전압 이온 주입 공정 및 웰 이온 주입 공정을 실시한 후 열처리하며, 이로 인하여 웰 영역이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1e는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 기판 12 : 산화막
13 : 패드 폴리실리콘층 14 : 금속 실리사이드층
15 : 제 1 언도프트 폴리실리콘층 16 : 버퍼 산화막
17 : 제 1 트렌치 18 : 중간 열산화막
19 : 제 2 트렌치 20A : 제 2 언도프트 폴리실리콘층
20 : 결정화된 제 2 언도프트 폴리실리콘층
21 : 터널 산화막 22 : 제 1 폴리실리콘층
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1a 내지 1e는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 산화막(12), 패드 폴리실리콘층(13), 금속 실리사이드층(14), 제 1 언도프트 폴리실리콘층(15) 및 버퍼 산화막(16)을 순차적으로 형성한다. 이후, 원하는 블록 사이즈만큼 제 1 ISO 마스크를 정의하고, 이를 이용하여 버퍼 산화막(16), 제 1 언도프트 폴리실리콘층(15), 금속 실리사이드층(14), 패드 폴리실리콘층(13) 및 산화막(12)의 일부를 식각하여 제 1 트렌치(17)를 형성한다. 여기에서, 산화막(12)은 3000Å의 두께로 형성하며, 패드 폴리실리콘층(13)은 100Å의 두께로 형성한다. 또한, 금속 실리사이드층(14)은 텅스텐, 티타늄, 알루미늄, 구리 중 어느 하나를 이용하여 1500 내지 3000Å의 두께로 형성하고, 언도프트 폴리실리콘층(15) 및 버퍼산화막(16)은 각각 1000Å 및 3000Å의 두께로 형성한다. 그리고, 제 1 트렌치(17) 식각시 제거되는 산화막(12)의 두께는 전체 산화막(12) 두께의 1/3이 되도록 한다. 이 제 1 트렌치(17)에 의해 플래쉬 메모리 소자가 섹터 단위로 구분되게 된다.
도 1b에 도시된 바와 같이, 제 1 트렌치(17)가 형성된 전체구조 상에 중간 열산화막(18)을 형성한 후, 에치 백(Etch back) 또는 화학적 기계적 연마(CMP) 공정으로 버퍼 산화막(16) 표면이 노출될 때까지 제거하여, 제 1 트렌치(17) 내부에만 중간 열산화막(18)이 매립되도록 한다. 여기에서, 중간 열산화막(18)은 10000Å의 두께로 형성한다.
도 1c에 도시된 바와 같이, 제 2 ISO 마스크를 라인(Line) 형태로 정의하고 이를 이용하여 버퍼 산화막(16) 및 제 1 언도프트 폴리실리콘층(15)의 선택된 영역을 식각하여 제 2 트렌치(19)를 형성한다. 이 제 2 트렌치(19)에 의해 플래쉬 메모리 소자가 셀 단위로 구분되게 된다.
도 1d에 도시된 바와 같이, 제 2 트렌치(19)가 형성된 전체구조 상에 제 2 언도프트 폴리실리콘층(20A)을 형성한다. 제 2 언도프트 폴리실리콘층(20A)은 3000Å의 두께로 형성한다.
도 1e에 도시된 바와 같이, 제 2 언도프트 폴리실리콘층(20A)을 평탄화한 후 어닐링 공정을 실시한다. 이 어닐링 공정에 의해 식각 손상을 완화시킬 수 있고 결정화된 제 2 언도프트 폴리실리콘층(20)을 얻을 수 있다. 이후, 문턱전압 이온 주입 공정 및 웰 이온 주입 공정을 실시하고, 급속 열처리(RTP)를 실시한다. 다음에, 터널 산화막(21) 및 제 1 폴리실리콘층(22) 형성 등 플래쉬 메모리 소자를 제조하기 위한 공정을 계속해서 진행한다.
이와 같이, 확산 웰 구조 대신 금속 실리사이드층을 이용하므로써 웰 저항을 기존의 수 ㏀ 내지 수백 ㏀에서 수 Ω으로 줄일 수 있고, 설계 목적에 맞게 다양하게 웰 구조를 만들 수 있도록 금속 실리사이드층을 분리하여 512K 보다 작은 단위로 소거 동작을 수행할 수 있다.
상술한 바와 같이, 본 발명에 의하면 플래쉬 메모리 소자의 웰 영역을 금속 실리사이드를 이용하여 형성하므로써, 소자의 웰 저항 및 기생 캐패시턴스를 줄일 수 있고 소거 속도를 향상시킬 수 있다. 또한, 플래쉬 메모리 소자의 제조가 반드시 실리콘 웨이퍼 상에서 이루어지지 않아도 되므로 제조 원가를 획기적으로 감소시킬 수 있다. 그리고, 소자의 동작 속도 개선에 따라 DRAM과 SRAM 시장 대체 효과를 기대할 수 있다.
Claims (10)
- 기판 상에 산화막, 패드 폴리실리콘층, 금속 실리사이드층, 제 1 언도프트 폴리실리콘층 및 버퍼 산화막을 순차적으로 형성하는 단계;상기 버퍼 산화막, 제 1 언도프트 폴리실리콘층, 금속 실리사이드층, 패드 폴리실리콘층 및 산화막 상부의 선택된 영역을 제 1 ISO 마스크를 이용하여 식각하므로써 제 1 트렌치를 형성하고, 이로 인하여 단위 섹터가 구분되는 단계;상기 제 1 트렌치가 형성된 전체구조 상에 중간 열산화막을 형성한 후, 상기 버퍼 산화막 표면이 노출될 때까지 평탄화하여, 상기 제 1 트렌치 내부에만 중간 열산화막이 매립되도록 하는 단계;상기 텅스텐 실리사이드층 표면이 노출되도록 상기 버퍼 산화막(16) 및 제 1 언도프트 폴리실리콘층(15)의 선택된 영역을 제 2 ISO 마스크를 이용하여 식각하므로써 제 2 트렌치를 형성하고, 이로 인하여 단위 셀이 구분되게 단계;상기 제 2 트렌치가 형성된 전체구조 상에 제 2 언도프트 폴리실리콘층을 형성하고 평탄화한 후 어닐링 공정을 실시하여 상기 제 2 언도프트 폴리실리콘층을 결정화하는 단계; 및상기 결정화된 제 2 언도프트 폴리실리콘층을 포함하는 전체구조에 문턱전압 이온 주입 공정 및 웰 이온 주입 공정을 실시한 후 열처리하며, 이로 인하여 웰 영역이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 산화막은 3000Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 패드 폴리실리콘층은 100Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 금속 실리사이드층은 텅스텐, 티타늄, 알루미늄, 구리 중 어느 하나를 이용하여 1500 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 언도프트 폴리실리콘층은 1000Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 버퍼 산화막은 3000Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 1 트렌치 식각시 제거되는 산화막의 두께는 전체 산화막 두께의 1/3이 되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 중간 열산화막은 10000Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 ISO 마스크는 라인 형태로 정의하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 언도프트 폴리실리콘층은 3000Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063905A KR100358068B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 제조방법 |
| US09/717,002 US6316313B1 (en) | 1999-12-28 | 2000-11-22 | Method of manufacturing a flash memory device |
| JP2000360691A JP4485046B2 (ja) | 1999-12-28 | 2000-11-28 | フラッシュメモリ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063905A KR100358068B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061411A KR20010061411A (ko) | 2001-07-07 |
| KR100358068B1 true KR100358068B1 (ko) | 2002-10-25 |
Family
ID=19631224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063905A KR100358068B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6316313B1 (ko) |
| JP (1) | JP4485046B2 (ko) |
| KR (1) | KR100358068B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544887B1 (en) * | 2000-03-31 | 2003-04-08 | Lam Research Corporation | Polycide etch process |
| KR100474509B1 (ko) * | 2000-10-09 | 2005-03-08 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조 방법 |
| JP2003068894A (ja) * | 2001-08-29 | 2003-03-07 | Sharp Corp | 半導体記憶装置およびその形成方法 |
| DK1760089T3 (da) * | 2005-09-05 | 2009-11-16 | Immatics Biotechnologies Gmbh | Tumor-associeret peptides bindende til human leukocyte antigen (HLA) class I eller II molecules og relateret anti-cancer vaccine |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344598B2 (ja) * | 1993-11-25 | 2002-11-11 | 株式会社デンソー | 半導体不揮発メモリ装置 |
| JPH07161845A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 半導体不揮発性記憶装置 |
| KR100187196B1 (ko) * | 1996-11-05 | 1999-03-20 | 김광호 | 불휘발성 반도체 메모리 장치 |
| JPH10256556A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5896315A (en) * | 1997-04-11 | 1999-04-20 | Programmable Silicon Solutions | Nonvolatile memory |
| US5956271A (en) * | 1997-12-12 | 1999-09-21 | Texas Instruments Incorporated | Channel hot electron programmed memory device having improved reliability and operability |
| JP3474758B2 (ja) * | 1998-02-16 | 2003-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6091101A (en) * | 1998-03-30 | 2000-07-18 | Worldwide Semiconductor Manufacturing Corporation | Multi-level flash memory using triple well |
| JP2000216271A (ja) * | 1999-01-22 | 2000-08-04 | Sony Corp | 不揮発性半導体記憶装置 |
-
1999
- 1999-12-28 KR KR1019990063905A patent/KR100358068B1/ko not_active IP Right Cessation
-
2000
- 2000-11-22 US US09/717,002 patent/US6316313B1/en not_active Expired - Fee Related
- 2000-11-28 JP JP2000360691A patent/JP4485046B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4485046B2 (ja) | 2010-06-16 |
| JP2001196481A (ja) | 2001-07-19 |
| US6316313B1 (en) | 2001-11-13 |
| KR20010061411A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746835B2 (ja) | 不揮発性半導体記憶装置 | |
| US7588979B2 (en) | Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby | |
| US7838363B2 (en) | Method of forming a split gate non-volatile memory cell | |
| US7432160B2 (en) | Semiconductor devices including transistors having three dimensional channels and methods of fabricating the same | |
| US6790729B1 (en) | Method of manufacturing NAND flash memory device | |
| WO2007111830A2 (en) | Different transistor gate oxides in an integrated circuit | |
| US6159797A (en) | Method of fabricating a flash memory with a planarized topography | |
| US20060128130A1 (en) | Method for fabricating recessed gate structure | |
| EP1899977A2 (en) | Method for programming a memory device | |
| KR100358068B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2003338568A (ja) | フラッシュメモリ素子の製造方法 | |
| US6569735B2 (en) | Manufacturing method for isolation on non-volatile memory | |
| JP5053084B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011040782A (ja) | 半導体装置の製造方法 | |
| US6777279B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US7060627B2 (en) | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays | |
| US20080116531A1 (en) | Semiconductor Device | |
| KR100673225B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| US10868028B2 (en) | Flash memory structure with reduced dimension of gate structure and methods of forming thereof | |
| KR20000043890A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100568856B1 (ko) | 비휘발성 반도체 메모리소자 제조방법 | |
| KR20010055879A (ko) | 노어형 플래쉬 메모리소자의 제조방법 | |
| JP2011135105A (ja) | 半導体装置 | |
| KR20020078428A (ko) | 반도체 메모리 소자의 소자격리 영역 제조방법 | |
| KR20010063460A (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |