TWI222146B - Phase-change memory, electronic device using phase-change material and method for processing a semiconductor - Google Patents

Description

五、發明說明（1 ) 背景 概略而言本發明係有關使用相變材料之記憶體。 相變材料具有至少二不同態。該等不同態稱做為非晶 態與結晶態。可選擇性引發二態間的變遷過渡。由於非晶 態通常比結晶態具有較高電阻，故可區別二態。非晶態涉 及較為脫序之原子結構，而結晶態涉及較為有序之原子結 構。概略而言，可利用任一種相變材料；但於若干具體實 施例中，以薄膜硫化合金材料特別適宜。 相變化可以可逆方式誘生。因此，記憶體可由非晶態 改成結晶態且於隨後再反向變化為非晶態，或反之亦然。 實際上’各個記憶體單元可被視為可程式規劃電阻器，該 可权式規劃電阻器於較高電阻態與較低電阻態間可逆變 化0 某些情況下，記憶體單元可有更多態。換言之，由於 各個態可藉其電阻區別，故有多個電阻決定態則將允許於 單一單元儲存多個資料位元。 已知多種相變合金。通常硫屬合金含有一或多種選自 週期表第VI族之元素。一組特別適合的合金為GeSbTe合 金0 相變材料可於界定貫穿電介質材料之通道或孔口内部 形成。相變材料可耦合至通道任一端的電接點。 相變化可經由加熱相變材料誘發。於相變式記憶體之 若干具體實施例中，電流係經由下電極施加，下電極有足 夠電阻率或其它特性來加熱相變材料、且誘生適當相變 五、發明說明（2 ) 化。若干具體實施例中，下電極可產生約為600°C之溫度。 使用既有電極排列之一項問題為溫度愈高者，材料之 電阻率愈低。如此，當下電極被加熱俾便誘生相變化時， 下電極的電阻逐漸降低，因而產生的熱量減少。 如此·，需要有一種可控制方式來即使於升高溫度時、 於相變化材料附近提供足夠電阻。 圖式之簡要說明 第1圖為根據本發明之一具體實施例大為放大之剖面 園， 第2圖為根據本發明之一具體實施例，第1圖所示宗旨 製造之早期階段之大為放大之剖面圖； 第3圖為根據本發明之一具體實施例，第2圖所示具體 實施例於隨後製造階段之大為放大之剖面圖； 第4圖為根據本發明之一具體實施例，第3圖所示具體 實施例於隨後製造階段之大為放大之剖面圖； 第5圖為根據本發明之一具體實施例，第4圖所示具體 實施例於隨後製造階段之大為放大之剖面圖； 第6圖為根據本發明之一具體實施例，隨後製造階段之 大為放大之别面圖； 第7圖為根據本發明之一具體實施例，又一隨後製造階 段之大為放大之剖面圖；以及 第8圖為根據本發明之一具體實施例之系統之示意圖。 詳細說明 參照第1圖，記憶體單元10包括相變材料層24。相變材 五、發明說明（3) 料層24可夾置於上電極26與下電極14間。一具體實施例 中’下電極14為矽化鈷。但下電極14可為任一種導電材料。 同理，上電極26可為任一種導電材料。 下電極14可界定一半導體基板12上方。於下電極14上 方’於包括相變材料層24該區外側可為絕緣材料16，例如 以二氧化矽或氮化矽做為絕緣材料16之二範例。基板12之 嵌入字線（圖中未顯示）可經由下電極14，施加信號之電流 至相變材料24。 含碳界面層20位於相變材料層24與絕緣體16間。一具 體實施例中，圓柱形侧壁間隔體22可界限於管形孔口内 部’該孔口係由含碳界面材料2〇及相變材料層24所覆蓋。 本發明之一具體實施例中，含碳界面層2〇可由碳化矽 製成。碳化矽於其單晶形式為寬帶隙半導體，帶有矽原子 及石厌原子之父替六角形平面。碳化石夕於工作時可加熱至6〇〇 °C，且有電阻率不會隨著溫度的升高顯著走低。因此，碳 化矽可極為有效用於加熱相變材料層24。再度，希望加熱 相變材料層24俾誘生相變材料層24介於非晶態與結晶態間 之變化。 界面層20不會隨著溫度的升高而導電率增加至如同其 它可資利用材料如矽化鈷的導電率之相等程度。於高溫之 電阻率降低，造成習知材料做為相變材料層24之加熱電極 較為不理想。於相對咼溫時，例如6〇〇它時，其它材料之電 阻率降低，而界面層20做為加熱器來誘生相變化之功效並 未顯著降低。 五、發明說明（4 ) 碳化矽由於屬於寬帶隙材料，故於較高溫時較不容易 喪失其電阻率。其它寬帶隙材料包括氮化鎵及氮化鋁。其 它可用於本發明之具體實施例做為界面層20之含碳材料包 括濺鍍碳及鑽石。 界面層2 0於碳化矽之情況下例如可藉化學氣相沉積而 沉積，及殄鑽石或碳之情況下可藉濺鍍沉積。也可採用其 它層形成技術。 某些具體實施例中，希望攙雜界面層20來提高其導電 率。某些具體實施例中，例如未經攙雜之碳化矽之電阻率 過高，結果導致電極14及26之溫度過高、或跨電極之壓降 過大。如此，例如離子植入可用來使用p_型或N-型雜質攙 雜界面層20俾改良界面層於退火後之導電率。 本發明之某些具體實施例中，可設置一層（圖中未顯示） 來改善相f材料層24與含碳界面層20間之黏著性。適當黏 著促進層包括導電材料，包括例如鈦、氮化鈦、及鎢等為 例說明。 參照第2圖，一具體實施例中，半導體基板12可以下電 極14覆蓋。然後下電極14由絕緣體16以及成形貫穿絕緣體 16之適當孔口 18覆蓋。 結果所得之結構例如使用化學氣相沉積而沉積含碳界 面層20，如第3圖所示。隨後於若干具體實施例中，含碳界 面層20接聋離子植入（如第4圖所示）俾提高其連續性以及 降低其退火後之電阻率。 如第5圖所示，間隔體材料22可沉積於界面層2〇上方。 五、發明說明（5 ) 於一具體實施例中，間隔體材料22為化學氣相沉積之氧化 物。氧化物材料隨後接受各相異性姓刻而形成筒形側壁間 隔體22(如第6圖所示）於孔口 18。 轉向參照第7圖，一具體實施例中，相變材料層24成形 於孔口 18内部，特別成形於由侧壁間隔體22所界限區域， 因而相變材料層24接觸界面層20。上電極26可沉積於相變 材料24上方。然後，電極26及相變材料24可經圖案化及餘 刻而形成第1圖所示結構。 經由使用含碳界面層20，相變材料加熱器之電阻率實 質上提南’同時改良加熱器於高溫之加熱效率。加熱器有 效包括下電極14與含碳界面層20之串聯組合。但串聯電阻 組合係由具有較高電阻之元素所主控，某些具體實施例 中’該種較高電阻元素為含碳界面層20。結果，層2〇與14 之串聯組合電阻係由界面層2〇之電阻所主控。 參照第8圖’第1圖所示記憶體單元可複製而形成包括 大量記憶體單元之記憶體陣列。該記憶體可用做為寬廣多 種以處理器為主之系統，例如第8圖所示系統4〇。例如，記 憶體可用於多種個人電腦產品，如膝上型產品或桌面型產 品或飼服器做為系統記憶體或其它記憶體。同理，記憶體 可用於多種以處理器為主之電器設施。同理，可用做為以 處理器為主之電話包括蜂巢式行動電話之記憶體。 通常’就降低成本及/或提高性能而言，相變記憶體可 有利地用於多個具體實施例。參照第8圖，根據前述原理製 成之記憶體48可做為系統記憶體。記憶體48可耦合至介面 五、發明說明（6 ) 44(舉例），介面44又耦合於處理器42、顯示器46與匯流排 50。此種具體實施例之匯流排5〇係耦合至介面52，而介面 52又麵合至另一匯流排54。 匯流排54可耦合至基本輸入/輸出系統（BI〇s)記憶體 62，以及耦合至串列輸入/輸出（SI〇)裝置56。SI〇裝置56例 如可耦合至滑鼠58及鍵盤60。當然，第8圖所示架構僅為可 包括使用相變材料之記憶體48之多種可能架構之一例。 雖然已經就有限數目之具體實施例說明本發明，但熟 諳技藝人士 了解可做出多種修改及變化。隨附之申請專利 範圍預期涵蓋落入本發明之精髓及範圍内之全部此等修改 及變化。 元件標號對照 1〇.··記憶體單元 14…下電極 18···孔口 22...間隔體 2 6…上電極 42··.處理器 46...顯示器 50，54...匯流排 58…滑鼠 62…基本輸出入系統記憶體 12…半導體基板 16···絕緣材料 20···含碳界面層 24…相變材料層 40…以處理器為主之系統 44 ’ 52···介面 48…記憶體 56…串列輸出入裝置 60…鍵盤

Claims (1)

1222146 六、申請專利範圍 第091121364號專利申請案申請專利範圍修正本 修正日期·· 93年02月MS L 一種用於加工半導體之方法，其特徵在於： 形成-含碳界面層於一半導體上；以及 形成一相變材料於該含碳界面層上方。 2·如申凊專利範圍第旧之方法，其中形成含碳界面層於 半導體上包括形成該界面層於成形於半導體上方之導 電層上方。 3 ·如申凊專利範圍第1頊 貝之方法’其中形成含碳界面層包 括形成一層包括寬帶隙半導體材料層。 4. 如申請專利範圍第3頊 ^ , y ^ A 、之方法’其中形成含碳界面層包 括形成碳化矽層。 5. 如申請專利範圍第4頊 .^ 乐4貞之方法，其進一步包括攙雜該碳 化碎層。 6·如申請專利範圍第5項之方法，其進-步包括使用離子 植入援雜該碳化秒層。 7·如申請專利範圍第1項之方法，包括形成-孔口貫穿絕 緣體’沉積該含礙界面層於該半導體上方以及孔口内 部。 8.如申請專利範圍第7項之方法，包括沉積相變材料於孔 口内之含碳界面層上方。 9·如申請專利範圍第8項之方法，包括形成一側壁間隔體 介於該界面層與相變材料間。 10·如申請專利範圍第㈣之方法，其中形成相變材料包括 10 夂、申請專利範圍 沉積硫屬化物層於該界面層上方。 u·一種相變式記憶體，其特徵在於·· 一表面； 一含碳界面層於該表面上方；以及 一相變材料於該含碳界面層上方。 12 ·如申請專利範圍第i!項之記憶體，#中該表面包括一導 電層於一半導體基板上方。 13·如申請專利範圍第U項之記憶體，其中該含碳界面層包 括一種寬帶隙半導體材料。 μ.如申請專利範圍第13項之記憶體，其中該含碳界面層包 括碳化硬。 15. 如申請專利範圍第14項之記憶體，其中該碳化矽層係攙 雜導電類型決定性雜質。 16. 如申請專利範圍第15項之記憶體，包括一絕緣體設置於 該表面上方，一孔口成形貫穿該絕緣體，該含碳界面層 係形成於孔口内部於該表面上方。 Π·如申請專利範圍第16項之記憶體，其中該相變材料係形 成於含碳界面層上且形成於孔口内。 18.如申請專利範圍第17項之記憶體，包括一側壁間隔體於 該孔口。 19·如申請專利範圍第18項之記憶體，其中該側壁間隔體係 位於界面層與絕緣體間。 20.如申請專利範圍第η項之記憶體，其中該相變材料包括 一種硫屬化物材料。 A、申請專利範圍 •一種使用相變材料之電子裝置，其特徵在於·· 一表面； 一含碳界面層於該表面上方；以及 一相變材料於該含碳界面層上方。 士申吻專利feu第21項之裝置，其中該電子裝置為儲存 裝置。 如申明專利範圍第22項之裝置，其中該儲存裝置屬於電 腦之一部份。 24·如申請專利範圍第23項之裝置，包括一處理器、一介面 以及一匯流排耦合至該儲存裝置。 25· 一種相變式記憶體，其特徵在於： 一半導體基板； 一碳化矽層設置於該基板上方；以及 一相變材料於該碳化矽層上方。 26. 如申請專利範圍第25項之記憶體，包括一導電層介於該 半導體基板與該碳化矽層間。 27. 如申請專利範圍第26項之記憶體，包括一絕緣體於該導 電層上方，該絕緣體有一個孔口界限於其中，以及該相 變材料及碳化矽層係形成於孔口内。 28·如申請專利範圍第25項之記憶體，其中該碳化矽層係經 攙雜。 2 9.如申請專利範圍第2 8項之記憶體，其中該相變材料包括 硫屬化物。 3 0 ·如申請專利範圍第2 9項之記憶體，包括一側壁間隔體介 1222146 六、申請專利範圍 於該相變材料與該碳化矽層。 13