KR100895797B1 - 상변화 소자 및 그 제조 방법 - Google Patents
상변화 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100895797B1 KR100895797B1 KR1020070127796A KR20070127796A KR100895797B1 KR 100895797 B1 KR100895797 B1 KR 100895797B1 KR 1020070127796 A KR1020070127796 A KR 1020070127796A KR 20070127796 A KR20070127796 A KR 20070127796A KR 100895797 B1 KR100895797 B1 KR 100895797B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- lower electrode
- layer
- electrode layer
- forming
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 46
- 238000010438 heat treatment Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000002019 doping agent Substances 0.000 claims abstract description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910005872 GeSb Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 150000001786 chalcogen compounds Chemical class 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 21
- 238000004544 sputter deposition Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000007772 electrode material Substances 0.000 abstract description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 89
- 239000010409 thin film Substances 0.000 description 31
- 239000012535 impurity Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000012782 phase change material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- -1 and the like Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 발열층을 포함하는 상변화 소자의 제조 방법에 관한 것으로, 발열층의 형성 온도를 상온에서 500℃ 사이의 온도로 한정함으로써 반도체 공정에서 널리 사용되는 Al 등의 금속을 그 하부에 위치하는 하부전극 물질로 사용할 수 있도록 한다.
본 발명의 상변화 소자는, 하부 전극층; 상기 하부 전극층 상면에 형성되며 전도도를 높이는 도펀트를 함유하는 SiGe 재질의 발열층; 상기 발열층 상면에 형성된 상변화 특성을 가지는 상변화 영역; 및 상기 상변화층 상면에 형성된 상부 전극을 포함하는 것을 특징으로 한다.
상변화, 메모리, 비휘발성, 발열층, 실리콘-게르마늄, 스퍼터링
Description
본 발명은 발열층을 포함하는 상변화 소자에 관한 것으로, 특히, 전압 또는 전류 펄스 인가에 따라 상(phase)이 변화하는 상변화 물질을 포함하며, 비휘발성(non-volatile) 메모리 소자를 구성하는 상변화 소자 및 그 제조 방법에 관한 것이다.
일반적으로 상변화 메모리는 칼코겐 화합물(chalcogenide)로 대표되는 상변화 물질을 포함하는 상변화층, 상부전극, 및 하부전극으로 구성된다. 또한, 상변화 층과 하부전극 사이에 발열층을 포함시키기도 한다.
전기 비저항이 낮은 결정 상태에서 전기 비저항이 높은 비정질 상태로 상이 변화하는 것을 리셋 트랜지션(reset transition), 그 역을 셋 트랜지션(set transition)이라고 구분하며, 이러한 두 종류의 상변화를 유도하는데 필요한 전류를 프로그래밍(programming) 전류라 칭한다.
상변화 메모리 소자에 프로그래밍 전류가 흐르면 주울 열(Joule heat)이 발생하고, 이에 따라 상변화 물질 내부의 온도가 상승하여 상변화가 이루어 진다. 상변화 층과 접하는 고저항의 발열층은 상변화를 촉진하는 부가적인 열을 제공하는 것으로 알려져 있다. 저항체에 전류가 흐르게 되면 전기 저항에 비례하여 주울 열이 발생하므로 전기 비저항이 클수록 상변화를 촉진한다. 또한 발열층은 상변화 물질의 상을 변화시키면서 소모되는 열의 손실을 억제하는 작용도 한다. Wiedemann-Franz law에 의하면, 열전도도는 전기 전도도에 비례하므로 전기 비저항이 클수록 열전도도가 낮아서 열 손실이 줄어든다. 이제까지 발열층 재료로는 TiN, TiAlN, 및 TiSiC 등의 내화 금속 화합물이 주로 사용되어 왔다. 또한 텅스텐 및 반도체 재료인 SiGe 합금(alloy)이 발열층으로 적합하다는 보고가 있었다.
금속 발열층들에 비해서 SiGe 발열층이 갖는 장점은 그 전기 비저항 값이 용이하게 조절되고 또한 크게 높아질 수 있다는 것이다. 붕소(B)나 인(P) 등의 불순물의 양을 조절함으로써 SiGe 박막의 비저항을 변화시킬 수 있다. 또한 불순물의 농도가 1019-1020/cm3인 범위에서 약 3×103-8×103 μΩ·cm의 높은 비저항을 용이하게 얻을 수 있다. 발열층 재료로 가장 널리 쓰이는 TiN의 경우 증착온도를 낮추거나 물질 내의 N 양을 높이는 방법을 이용하여 그 비저항을 높일 수 있으나, 1×103 μΩ·cm 정도가 최대값에 해당한다.
또한, SiGe 박막은 불규칙한 격자에서 기인하는 포논 산란(phonon scattering)에 의해서 낮은 열전도도를 가지기 때문에 발열층으로서 유용하게 쓰일 수 있다. 일반적인 SiGe 합금의 열전도도는 0.085 J/cm·K·s, TiN의 열전도도는 약 0.19 J/cm·K·s이다. SiGe 박막을 발열층으로 사용하면 높은 비저항에 의해서 발생된 주울 열이 낮은 열전도도에 기인하여 외부로 적게 손실되기 때문에 열이 상변화 물질로 대부분 전달되어 프로그래밍 전류가 줄어든다고 알려져 있다.
종래의 SiGe 박막을 포함하는 상변화 소자의 구조는 도 1과 같다. 상변화 층(15) 및 발열층(13)이 서로 접하고 있으며, 상부전극(17) 및 하부전극(12)은 각각 상변화 층(15) 및 발열층(13)과 접하고 있다. 발열층(13)은 SiGe 박막으로, 하부전극(12)은 고농도로 도핑된 Si 박막으로 구성된다. 하부전극(12)의 역할은 전류를 용이하게 흐르게 하는 것이므로, 발열층(13)과는 달리 전기전도도가 높은 물질로 구성되어야 한다. 따라서 Si 박막에 불순물을 양을 SiGe 박막의 경우보다 훨씬 증가시킴으로써 전기전도도를 높인다.
종래의 SiGe 박막은 화학기상증착(chemical vapor deposition, CVD)을 이용하여 형성하였다. SiGe CVD는 매우 잘 정립된 공정으로, in-situ로 B나 P등의 불순물을 용이하게 도핑할 수 있고 그 농도도 정밀하게 조절할 수 있다. 약 550-750℃의 온도 범위 및 10-100mTorr의 압력 범위에서 SiH4, H4, GeH4 또는 SiH2Cl2, GeH4, HCl, H2 반응기체를 사용하여 SiGe 박막을 형성할 수 있다. 이에 더하여B2H6 또는 PH3 반응기체를 첨가하여 B나 P를 도핑함으로써 SiGe 박막이 8×102-5×104μΩ·cm 범위에 해당되는 전기 비저항 값을 갖도록 할 수 있다.
SiGe CVD의 공정온도 범위는 약 550-750℃이므로, 하부전극(12) 재료로 Al 계 금속을 사용할 수는 없으며, SiGe CVD 공정온도 근방에서도 기계적인 강도가 유지되고 화학적으로 변화하지 않는 Si 박막을 하부전극(12) 재료로 사용한다. 이에 따라, 하부전극(12)의 두께가 불필요하게 증가되는 문제점이 있었다.
또한, 고온의 상기 SiGe CVD의 공정을 완료하기 전에는 일체의 메탈라인을 형성할 수 없으므로, CVD로 형성한 SiGe 박막을 발열층으로 사용하면 일층 메탈 라인 형성 전에 상변화 소자가 제조되어야 한다. 이 경우 상변화 소자와 웰(50), 소스/드레인(51), 게이트 절연막(52), 게이트 전극(12), 측벽 절연막(53)으로 구성된 트랜지스터는 도 2와 같은 구조가 되는데, 트랜지스터와 상변화 소자가 각각 다른 면적을 차지하게 되어, 소자의 집적도를 떨어뜨리는 문제점도 유발함을 알 수 있다.
본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 본 발명에서는 발열층이 되는 SiGe 박막을 저온에서 형성하는 공정을 이용하여 상변화 소자 및 이를 제조하는 방법을 제공하는 것을 그 목적으로 한다.
즉, 본 발명의 사상을 적용하면 고온공정으로 SiGe 박막을 사용함으로써 생기는 하부전극 물질 선택에 있어서의 제약이 사라지게 되며, 이에 따라 반도체 공정에서 널리 사용되는 Al 계 금속을 하부전극 물질로 사용할 수 있게 된다. 특히, Al계 메탈 라인으로 트랜지스터 등의 능동소자(active component)와 연결하여 집적회로를 만들 수 있게 된다.
또한, 본 발명은 집적도를 높일 수 있는 상변화 소자 및 그 제조 방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 상변화 소자는, 하부 전극층; 상기 하부 전극층 상면에 형성되며 전도도를 높이는 도펀트를 함유하는 SiGe 재질의 발열층; 상기 발열층 상면에 형성된 상변화 특성(전기적인 입력에 의하여 가역적으로 서로 다른 상으로 변화하는 특성)을 가지는 상변화 영역; 및 상기 상변화층 상면에 형성된 상부 전극을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 소자의 제조 방법은, 반도체 기판에 하부 전극층을 형성하는 단계; 상기 하부전극층 상부에 전도도를 높이는 도펀트를 함유하는 SiGe 재질의 발열층을 형성하는 단계; 상기 하부전극 상부에 상변화 영역을 형성하는 단계; 및 상기 상변화 영역 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 소자의 제조 방법은, 반도체 기판에 MOS 트랜지스터 구조를 형성하는 단계; 상기 MOS 트랜지스터의 전극들을 형성하는 단계; 상기 MOS 트랜지스터의 소스 또는 드레인 전극의 상부에 전도도를 높이는 도펀트를 함유하는 SiGe 재질의 발열층을 형성하는 단계; 상기 하부전극 상부에 상변화 영역을 형성하는 단계; 및 상기 상변화 영역 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구성에 따른 본 발명의 상변화 소자 및 그 제조 방법을 실시함에 따라, 발열층을 구성하는 박막의 형성 온도를 낮춤으로써 상변화 소자의 하부전극 물질로 금속을 사용할 수 있게 된다. 이는 소자의 전류 특성을 향상시키며, 불필요하게 소자가 두꺼워지는 것을 방지할 수 있다.
한편, 본 발명의 사상을 적용하면, 상변화 소자를 일층 메탈 라인 형성 후에 제조함으로써, 전체 칩의 제조 공정의 순서를 조절하는데 편의성을 부여하는 효과를 달성한다. 또한, 이는 능동소자의 상부 공간에 상변화 소자를 위치시킬 수 있게 하여, 집적회로 내에서 상변화 메모리 소자가 차지하는 면적이 작아지고 집적회로 의 집적도가 향상되는 효과도 달성한다.
본 발명에서는 물리기상증착(physical vapor deposition, PVD)을 이용하여 SiGe 박막을 형성하고 이것을 상변화 메모리 소자의 발열층으로 사용하는 구체적인 방안을 제시한다.
PVD에 해당되는 박막 형성 방법으로는 이베퍼레이션(evaporation), 스퍼터 데포지션(sputter deposition), 펄스드 레이져 데포지션(pulsed laser deposition) 등이 널리 알려져 있는데, 상변화 메모리의 SiGe 발열층 형성을 위해 위 방법들 중 적어도 하나 이상을 적용할 수 있다.
일반적으로 PVD는 CVD와는 달리 박막 형성을 위해 별도의 열에너지를 공급하지 않으므로 기판의 온도가 100℃를 넘지 않는다. 따라서 PVD를 이용하면 저온에서 박막을 형성할 수 있게 된다. 저온에서 박막을 형성하면, 트랜지스터 등 능동소자의 제조 공정과 함께 일괄 공정으로 수행될 수 있는 장점이 있으므로, 본 출원의 발명자는 저온에서 수행되는 PVD를 이용하여 SiGe 발열층을 형성하는 방법을 다각도로 연구한 결과, 본 발명의 사상을 완성하였다.
이하, 스퍼터 데포지션(Sputter deposition) 공정을 이용해서 SiGe 발열층을 형성하고, 상변화 메모리를 제작하는 방법을 보다 구체적으로 설명하겠다.
SiGe 합금에 불순물을 첨가하면 전도성을 가지게 되어 전자소자에 사용이 가 능하다. 한편, 전체 불순물 중 활성화(activation) 된 일부의 불순물만이 전기 전도에 기여하게 되며, 활성화 비율을 높이기 위하여 열에너지를 가하기도 한다. CVD 이용 시에는 in-situ로 불순물을 도핑할 때 상대적으로 높은 공정 온도에 의하여 많은 수의 불순물이 활성화 되지만, 스퍼터 데포지션(sputter deposition)을 이용하는 경우에는 공정 온도가 100℃ 이하이므로 불순물의 활성화가 어렵다는 문제점이 존재한다.
따라서, 스퍼터 데포지션으로 형성하는 SiGe 박막이 적절한 전도성을 가지기 위해서는 극소량의 불순물을 도핑하는 CVD의 경우와는 달리 많은 양의 불순물을 도핑해야 한다. SiGe 합금에 도핑되는 불순물은 B, Ga, P, Sb 등이며, Si, Ge, 및 불순물 타겟이 장착된 스퍼터(sputter) 장치 내에서 코스퍼터링(co-sputtering)을 이용하여 불순물이 도핑된 SiGe 합금을 형성할 수 있다.
도 3은 불순물로 Sb를 사용하여 형성한 SiGeSb 박막의 열처리 온도에 따른 면저항 변화 곡선이다. Sb 타겟에 인가되는 전력을 조절하여 Sb의 양을 조절하며, Sb의 조성에 따라 약 5×102-7.5×109Ω의 범위 내에서 면저항이 변화한다. 이것은 약 1×102-1.5×109μΩ·cm에 해당되는 비저항 값이며 Sb 타겟에 인가되는 전력을 조절함으로써 원하는 SiGeSb 박막의 비저항 값을 얻을 수 있다. PVD로 형성한 SiGe 박막을 포함하는 상변화 메모리는 그 하부전극으로 금속을 사용할 수 있다. CVD로 SiGe 박막을 형성하는 경우에는 SiGe 박막 하부에 위치하는 하부전극으로 SiGe 박 막 형성 온도인 약 550-750℃에서 물리적/화학적으로 안정한 Si 박막을 사용한다. 반도체 공정에서 메탈 라인으로 가장 널리 사용되는 Al은 그 녹는점이 약 660℃이므로 SiGe 박막을 PVD로 형성함으로써 하부전극으로 사용이 가능해진다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
(
실시예
)
도 4는 본 실시예에 따른 상변화 메모리를 구성하기 위한 상변화 소자의 구조를 도시한다. 도시한 상변화 소자는, 지지 기판의 역할을 하는 반도체 기판(100), 상기 반도체 기판(100) 상면에 형성된 절연층(101), 상기 절연층(101) 상면에 형성되는 하부 전극층(102), 상기 하부 전극층 상면에 형성되며 전도도를 높이는 도펀트를 함유하는 Si-Ge 재질의 발열층(103), 상기 발열층 상면에 형성된 상변화 영역(105) 및 상기 상변화 영역 상면에 형성된 상부 전극(107)을 포함한다.
도시한 구조에서는 상기 제1 절연층(101), 하부 전극층(102) 및 발열층(103)을 모두 덮는 제2 절연층(104)이, 상기 상변화 영역(150)의 입체 구조를 형성하기 위해 사용되었다. 또한, 상기 제2 절연층(105) 및 상변화 영역(150)을 모두 덮는 제3 절연층(106)이, 상기 상부 전극(107)의 입체 구조를 형성하기 위해 사용되었다.
한편, 상기 하부 전극층(102)으로 전원을 공급하기 위해 상기 발열층이 존재하지 않는 상기 하부 전극층의 상면 영역 중 일부 영역에, 상기 상부 전극과 동일한 높이로 보조 전극(109)을 형성하였다. 그러나, 상변화 메모리 등에는 상변화 소자와 함께 MOS 트랜지스터 등 다른 소자가 더 포함되는 것이 일반적이므로, 상기 보조 전극(109)이 상기 다른 소자와 연결되도록 구현하거나, 상기 보조 전극(109)이 생략된 체 상기 하부 전극층(102)이 상기 다른 소자와 연결되도록 구현할 수 있다.
상기 구성의 상변화 소자의 제조 과정을 설명하면 다음과 같다.
우선 반도체 기판(100) 위에 제1 절연층(101)을 형성한다. 상기 반도체 기판(100)으로 실리콘 기판을 사용하는 경우, 상기 제1 절연층(101)은 SiO2로 형성할 수 있다.
상기 제1 절연층(101) 위에 하부 전극층(102)을 증착하고, 그 위에 더하여 발열층(103)을 증착한다. 상기 하부 전극층으로는 Al, Al 합금, Cu, W, Ti, TiW, TiN 등의 전기 전도도가 높은 금속의 단일막 또는 상기 금속들의 적층 형태를 사용한다. 상기 언급한 금속들은 불순물이 도핑된 Si에 비해 전기 비저항이 낮으므로 하부 전극층(102)의 두께가 종래의 기술을 사용하는 경우보다 얇아지는 장점이 있 다.
상기 발열층(103)으로는 SiGe 합금을 사용한다. SiGe 합금은 evaporation, sputter deposition, pulsed laser deposition 등의 PVD(physical vapor deposition : 물리기상증착) 공정을 이용하여 형성한다. 예컨대, 상기 발열층(103)의 SiGe 합금을 형성하는 방법 중 하나로, Si 및 Ge 소스 물질로부터 발생한 Si 및 Ge 원자 또는 이온을 상기 하부 전극층 상부에 물리적으로 접착시키는 과정을 적용할 수 있다.
SiGe 합금 형성 온도는 하부전극이 물리적/화학적으로 변화되지 않도록 상온에서 500℃ 사이의 범위를 넘지 않도록 한다. SiGe막 내의 Ge 농도는 0% 내지 100% 사이의 임의의 값을 가지며, 깊이에 따라 농도 분포가 다를 수 있다.
상기 발열층(103)을 위한 SiGe 합금 형성 시 B, Ga, P, Sb 등의 원소를 도펀트로서 첨가하여 발열층(103)이 전도성을 갖도록 한다. 즉, SiGe 합금에 포함되는 B, Ga, P, Sb 등의 양을 다르게 함으로써 원하는 전기 비저항을 갖는 발열층(103)을 제조할 수 있다. 예를 들어, Si, Ge, Sb를 코스퍼터링(co-sputtering) 하여 SiGeSb 발열층으로 제조하는 경우에 Sb 타겟에 인가되는 전력을 5-20W 범위에서 조절함으로써 발열층(103)의 비저항을 1×102-1.5×109μΩ·cm 사이의 값으로 만들 수 있다.
포토 리소그라피 공정 및 건식 식각을 통해 발열층(103) 및 하부전극층(102) 을 패터닝하고, 포토 리소그라피 공정 및 건식 식각을 통해 발열층(103)을 패터닝한다. 그 위에 제2 절연층(104)을 형성한다. 포토 리소그라피 공정 및 건식 식각을 통해 제2 절연층(104)의 일부를 제거하여 컨택 홀을 형성하고, 그 위에 상변화 영역(105)을 형성한다. 상변화 물질로는 S, Se, Te의 칼코겐(chalcogen) 원소를 포함하고 있는 GeTe, SbTe, GeSbTe(GST), SbSe 등의 칼코겐 화합물 및 GeSb 등이 사용될 수 있으며, 그 형성방법은 PVD, CVD, atomic layer deposition(ALD) 등이 가능하다.
포토 리소그라피 공정 및 건식 식각을 통해 상변화 영역(105)을 패터닝하고 제3 절연층(106)을 형성한다. 포토 리소그라피 공정 및 건식 식각을 통해 제 3 절연층(106)의 일부를 제거하여 비아 홀을 형성하고, 그 위에 상부 전극(107)을 증착한다. 포토 리소그라피 공정 및 건식 식각을 통해 상부 전극(107)을 패터닝한다. 상부 전극(107)으로는 하부 전극층과 마찬가지로 전기 전도도가 높은 물질을 사용한다.
상변화 메모리에 있어서 중요한 두 가지 인자는 리셋 트랜지션을 유발하는 전류(리셋 전류)와 셋 트랜지션을 유발하는 펄스 폭(셋 펄스 폭)이다. 각 인자는 상변화 메모리 소자의 소모 전력 및 동작 속도를 대표한다.
도 5는 종래의 기술로 제작된 상변화 소자와 본 발명에 따른 상변화 소자의 리셋 전류를 비교한 그래프이다. PVD로 형성한 SiGeSb 발열층 및 TiW 하부전극을 사용한 소자의 리셋 전류는 약 1.8mA이다. 이것은 CVD로 형성한 SiGeB 발열층 및 Si 하부전극을 사용한 소자의 리셋 전류인 약 1.7mA와 비슷한 값이며, TiN 발열층 및 TiW 하부전극을 사용한 소자의 리셋 전류인 약 17mA에 비해서는 훨씬 작은 값이다.
도 6은 종래의 기술로 제작된 상변화 소자와 본 발명에 따른 상변화 소자의 셋 펄스 폭을 비교한 그래프이다. 참고로, TiN 발열층을 사용한 소자는 2.0V인가 시 셋 트랜지션이 발생하지 않아서 2.5V를 인가하여 얻은 데이터를 비교하였다. 셋 펄스 폭 결과는 리셋 전류 결과와 유사한 경향을 보인다. 즉, PVD로 형성한 SiGeSb 발열층을 사용한 소자의 셋 펄스 폭은 CVD로 형성한 SiGeB 발열층을 사용한 소자의 셋 펄스 폭과 비슷하며, TiN 발열층을 사용한 소자의 셋 펄스 폭에 비해서는 훨씬 작다.
본 발명에 따른 상변화 소자의 소모 전력 및 동작 속도 특성은 종래의 기술로 제작된 상변화 소자의 특성과 거의 대등하거나 우수하다. 이에 더하여 트랜지스터 등의 능동 소자와 집적하는 경우에 큰 장점을 갖는다.
즉, 본 발명을 통하여 SiGe 박막을 PVD로 형성하면 상변화 소자를 일층 메탈 라인 형성 후에 제조할 수 있게 되므로, 반도체 소자 제조를 위한 적층 구조상 MOS 트랜지스터의 상부 공간에 본 발명의 사상에 따른 상변화 소자를 위치시키는 것이 가능해져서 집적회로의 집적도가 향상된다.
도 7에 도시된 본 실시예의 상변화 메모리 소자는, 크게 MOS 트랜지스터와 상변화 저항 소자로 구성된다. MOS 트랜지스터는 액티브 영역의 게이트 전극(154') 및 소스/드레인(151')을 포함하여 구성되며, 상변화 저항 소자는 트랜지스터의 소스 또는 드레인 전극(102')의 상면에 위치하는 발열층(103'), 상변화층(106') 및 상부 전극(107')을 포함하여 구성된다. 상기 상부 전극(107') 등에 연결되는 배선들은 칩에 전력을 공급하는 배선에 연결될 수 있다.
도 7의 구조는 상변화 메모리의 단위 메모리 소자를 구현한 것으로서, MOS 트랜지스터 구조가 형성된 영역의 상부에 상변화 저항 소자가 적층된 구조를 가지고 있다. 즉, 상변화 저항 소자의 발열층(103') 아래에, MOS 트랜지스터 구조가 위치한다.
도 7의 상변화 저항 소자는 도 4의 상변화 소자와 거의 동일한 구조를 가지고 있으나, 도 7의 상변화 저항 소자의 경우 도 4의 하부 전극층에 해당되는 구성이, 그 아래에 위치하는 MOS 트랜지스터의 소스 또는 드레인 전극(102')임을 알 수 있다.
도 7의 상변화 저항 소자의 제조 과정 중, 발열층(103')을 형성하는 단계 이후로는 상기 도 4의 상변화 소자를 제조하는 과정과 동일하다. 적층된 구조에서 아래의 구조가 제조 공정 중 먼저 형성되므로, 도 7의 발열층(103')을 형성하는 단계 이전에, 반도체 기판(100')에 MOS 트랜지스터 구조를 형성하는 단계; 및 상기 MOS 트랜지스터의 전극들(102',191,192)을 형성하는 단계를 더 포함하게 된다.
도시한 상변화 메모리 소자를 구성하는 상기 MOS 트랜지스터의 게이트에 연결된 워드 라인에 임계 전압(threshold voltage) 이상이 인가되면, 트랜지스터가 턴온(turn-on)되어 상변화 저항 소자가 비트 라인과 연결된다. 그러면 전류가 상기 MOS 트랜지스터의 소스 또는 드레인에 연결된 비트 라인을 통해 상기 상변화 소자에 공급되어 상변화 소자가 셋-리셋(set-reset) 스위칭을 하게 된다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도 1은 일반적인 상변화 소자의 구조를 도시한 단면도.
도 2는 일반적인 상변화 소자와 MOS 트랜지스터를 직접한 구조를 도시한 단면도.
도 3은 SiGeSb 박막의 열처리 온도에 따른 면저항 변화를 도시한 그래프.
도 4는 본 발명 일실시예에 따른 상변화 소자의 구조를 도시한 단면도.
도 5는 도 1의 상변화 소자 및 도 4의 상변화 소자의 리셋 전류를 비교한 그래프.
도 6은 도 1의 상변화 소자 및 도 4의 상변화 소자의 셋 펄스 폭을 비교한 그래프.
도 7은 도 4의 상변화 소자와 MOS 트랜지스터를 적층한 구조를 도시한 단면도.
Claims (16)
- 금속 재질의 하부 전극층;상기 하부 전극층 상면에 물리적 증착을 통하여 형성되며 전도도를 높이는 도펀트를 함유하는 SiGe 재질의 발열층;상기 발열층 상면에 형성된 상변화 영역; 및상기 상변화층 상면에 형성된 상부 전극을 포함하는 상변화 소자.
- 제1항에 있어서, 상기 하부 전극층은,Al, Cu, W, Ti를 포함하는 군에서 선택된 적어도 하나의 물질로 이루어진 것을 특징으로 하는 상변화 소자.
- 제1항에 있어서, 상기 도펀트는,B, Ga, P, Sb을 포함하는 군에서 선택된 적어도 하나 이상의 물질인 것을 특징으로 하는 상변화 소자.
- 제1항에 있어서,상기 상변화 소자의 프레임 역할을 하는 반도체 기판; 및상기 반도체 기판과 상기 하부 전극층 사이에 위치하는 절연층을 더 포함하는 것을 특징으로 하는 상변화 소자.
- 제1항에 있어서, 상기 상변화 영역은,칼코겐 화합물 또는 GeSb 물질을 포함하는 것을 특징으로 하는 상변화 소자.
- 제1항에 있어서,상기 발열층 아래에, MOS 트랜지스터 구조가 위치하며,상기 하부 전극층은 상기 MOS 트랜지스터의 소스 또는 드레인 전극인 것을 특징으로 하는 상변화 소자.
- 반도체 기판에 하부 전극층을 형성하는 단계;상기 하부전극층 상부에 물리적 증착을 통하여 전도도를 높이는 도펀트를 함유하는 SiGe 재질의 발열층을 형성하는 단계;상기 하부전극 상부에 상변화 영역을 형성하는 단계; 및상기 상변화 영역 상부에 상부 전극을 형성하는 단계를 포함하는 상변화 소자의 제조 방법.
- 제7항에 있어서, 상기 도펀트는,B, Ga, P, Sb을 포함하는 군에서 선택된 적어도 하나 이상의 물질인 것을 특 징으로 하는 상변화 소자의 제조 방법.
- 제7항에 있어서, 상기 상변화 영역은,칼코겐 화합물 또는 GeSb 물질을 포함하는 것을 특징으로 하는 상변화 소자의 제조 방법.
- 제7항에 있어서, 상기 발열층을 형성하는 단계는,Si 및 Ge 소스 물질로부터 발생한 Si 및 Ge 원자 또는 이온을 상기 하부 전극층 상부에 물리적으로 접착시키는 과정을 포함하는 것을 특징으로 하는 상변화 소자의 제조 방법.
- 제7항에 있어서, 상기 발열층을 형성하는 단계는,상온 이상 500℃ 이하의 온도에서 수행되는 것을 특징으로 하는 상변화 소자의 제조 방법.
- 제7항에 있어서, 상기 하부 전극층을 형성하는 단계는,Al, Cu, W, Ti를 포함하는 군에서 선택된 적어도 하나의 전도성 물질로 상기 하부 전극층을 형성하는 것을 특징으로 하는 상변화 소자의 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070127796A KR100895797B1 (ko) | 2007-12-10 | 2007-12-10 | 상변화 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070127796A KR100895797B1 (ko) | 2007-12-10 | 2007-12-10 | 상변화 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100895797B1 true KR100895797B1 (ko) | 2009-05-08 |
Family
ID=40861655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070127796A KR100895797B1 (ko) | 2007-12-10 | 2007-12-10 | 상변화 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100895797B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101334789B1 (ko) * | 2012-02-02 | 2013-11-29 | 한밭대학교 산학협력단 | 프로그래머블 스위치 소자 및 그 제조 방법 |
| KR20180029353A (ko) * | 2016-09-12 | 2018-03-21 | 한밭대학교 산학협력단 | 칼코겐화물-비전도체 나노복합소재 박막을 포함하는 상변화 소자 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060131618A1 (en) | 2004-12-16 | 2006-06-22 | Ming-Hsiang Hsueh | Chalcogenide random access memory and method of fabricating the same |
| KR20060115828A (ko) * | 2005-05-07 | 2006-11-10 | 삼성전자주식회사 | 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법 |
| US20060266993A1 (en) | 2005-05-31 | 2006-11-30 | Samsung Electronics Co., Ltd. | Phase change random access memory devices and methods of operating the same |
| KR20070061053A (ko) * | 2005-12-08 | 2007-06-13 | 한국전자통신연구원 | 임베디드 상변화 메모리 및 그 제조방법 |
-
2007
- 2007-12-10 KR KR1020070127796A patent/KR100895797B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060131618A1 (en) | 2004-12-16 | 2006-06-22 | Ming-Hsiang Hsueh | Chalcogenide random access memory and method of fabricating the same |
| KR20060115828A (ko) * | 2005-05-07 | 2006-11-10 | 삼성전자주식회사 | 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법 |
| US20060266993A1 (en) | 2005-05-31 | 2006-11-30 | Samsung Electronics Co., Ltd. | Phase change random access memory devices and methods of operating the same |
| KR20070061053A (ko) * | 2005-12-08 | 2007-06-13 | 한국전자통신연구원 | 임베디드 상변화 메모리 및 그 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101334789B1 (ko) * | 2012-02-02 | 2013-11-29 | 한밭대학교 산학협력단 | 프로그래머블 스위치 소자 및 그 제조 방법 |
| KR20180029353A (ko) * | 2016-09-12 | 2018-03-21 | 한밭대학교 산학협력단 | 칼코겐화물-비전도체 나노복합소재 박막을 포함하는 상변화 소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100486306B1 (ko) | 셀프 히터 구조를 가지는 상변화 메모리 소자 | |
| US10879459B2 (en) | Phase change memory cell with constriction structure | |
| KR100564608B1 (ko) | 상변화 메모리 소자 | |
| US7545668B2 (en) | Mushroom phase change memory having a multilayer electrode | |
| TWI331793B (en) | Method of manufacturing a pipe shaped phase change memory | |
| US7893420B2 (en) | Phase change memory with various grain sizes | |
| US7456420B2 (en) | Electrode for phase change memory device and method | |
| US7692272B2 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| US20080210923A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8828788B2 (en) | Forming electrodes for chalcogenide containing devices | |
| KR101535462B1 (ko) | 상변화 물질을 포함하는 비휘발성 메모리 소자 | |
| US8916414B2 (en) | Method for making memory cell by melting phase change material in confined space | |
| KR101604041B1 (ko) | 상변화 물질을 포함하는 비휘발성 메모리 소자 | |
| EP1677372B1 (en) | Phase change memory and manufacturing method thereof | |
| US9343676B2 (en) | Heating phase change material | |
| JP4437300B2 (ja) | 半導体装置 | |
| KR102526647B1 (ko) | 그래핀이 삽입된 상변화 메모리 소자 및 그 제조방법 | |
| KR100889743B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR101923428B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| KR100895797B1 (ko) | 상변화 소자 및 그 제조 방법 | |
| US20140339489A1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR20060089401A (ko) | 상변화 메모리 소자 | |
| US20080237562A1 (en) | Phase change memory devices and fabrication methods thereof | |
| KR100875787B1 (ko) | 상변화 메모리 및 그의 형성 방법 | |
| KR20090012829A (ko) | 상변화 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 11 |