TWI220063B - Method for limiting divot formation in post shallow trench isolation processes - Google Patents

Method for limiting divot formation in post shallow trench isolation processes Download PDF

Info

Publication number
TWI220063B
TWI220063B TW091124420A TW91124420A TWI220063B TW I220063 B TWI220063 B TW I220063B TW 091124420 A TW091124420 A TW 091124420A TW 91124420 A TW91124420 A TW 91124420A TW I220063 B TWI220063 B TW I220063B
Authority
TW
Taiwan
Prior art keywords
oxide
scope
item
patent application
oxide layer
Prior art date
Application number
TW091124420A
Other languages
English (en)
Inventor
Peter H Bartlau
Marc W Cantell
Jerome B Lasky
James D Weil
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TWI220063B publication Critical patent/TWI220063B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

1220063
五、發明説明（ 登明領域： 本發明關係於半導體裝置的製造；更明確地說，關係 (請先閲讀背面之注意事項再填寫本頁) 於限制凹陷形成於用於半導體裝置中之淺溝渠隔離（STI) 結構中之方法。 半導體裝置製造傾向於更小、更快速及更密集包裝置 裝置也造成了 sti的發展，當閘介電質愈薄時，氮佈植入 間極介電層。於STI技術中，一包含例如電晶體的半導體 裝置之溝渠係被蝕刻入一半導體基材，然後，被填充以介 電材料。於佈植氮之閘極介電技術中，氮原子已經被引入 間極氧化層中，以增加閘極的介電常數。此佈植的副作用 係增加了 sti介電質的蝕刻速率。增加了 sti介電質的蝕 刻速率也造成了該等sti凹陷大小之增加。 經濟部智慧財產局員工消費合作社印製 第1圖為半導體電晶體的俯視圖，其例示出一 STI凹 陷。於第1圖中，半導體裝置100(於本例中為一互補金屬 氧化矽（CMOS)電晶體，其係為一 STI介電質105所包圍）。 半導體裝置100包含形成於矽中並為一通道區Π5所分離 之源極/汲極區110。一閘極120(大致為在一閘極介電層上 之多晶石夕）係形成在通道區1 1 5上並重疊源極/汲極區 110。一凹陷125已經形成在鄰近半導體裝置1〇〇的sTI1〇5 中。 第2圖為第1圖沿著2-2所取之剖面圖。第2圖為以 絕緣層上有石夕（SOI)技術製造之第1圖的裝置。於sqi技 第4頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 經濟部智慧財產局員工消費合作社印製 1220063 A7 B7 五、發明説明（） 術中，一層氧化物係形成於一矽基材上及一矽層係形成於 該氧化物層上。於第2圖中，通道區域115及STI105係 形成於埋入氧化物（BOX)層135之頂部。閘極介電層13〇 及閘極120係形成於該STI105及通道區域115上。凹陷 125明顯示出於STI105中，在STI及通道區域i 15交界 處。通道區域1 15在閘極120下之厚度為"D1”，但在 STI105 /通道區域115交界之厚度則由於凹陷125出現在 STI中，而降低至厚度”D2”。閘極介電層13〇及閘極ι2〇 填入凹陷125中形成”角落裝置”。因為D2係小於D1，所 以一導體反相層將以較裝置中心部份的一般導通電壓為 低之電壓形成在接近凹陷125之通道區域115中，因而造 成一角落裝置洩漏。 回到參考第1圖，凹陷125沿著半導體裝置100的整 個週邊延伸。除了上述"角落，，裝置外，凹陷125可以造成 於界定閘極1 20時，需要過蝕刻閘極多晶矽，以由凹陷處 去除多晶矽。若多晶矽未由凹陷125去除，則可能形成閘 極至源極/汲極短路。若過蝕刻太多，則可能能閘極1 2〇 界定時發生閘極氧化層130的穿透（見第2圖），造成下層 石夕的不想要的蝕刻。一種消除或降低STI凹陷形成之方法 將消除或降低汽漏問題及多晶石夕餘刻有關的問題。然而， 為了更符經濟效益，此方法應儘可能對現行製程產生很小 之改變。 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) (請先閲讀背面之注.意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 1220063 五、發明説明（） 發明目的及概诚i 本發明的第一態樣為一種 禋万去，用以限制凹陷形成於 淺溝渠隔離結構中，該方成 7鄉·扼供一形成在矽區 域中之溝f成於在該溝渠内之沉積氧化物；氧化該 :區域之頂層，以在㈣區域的頂冑，形成一層熱氧化物 層；及相對於沉積氧化物， 廷释地蝕刻熱氧化物層。 本發明的第二離； 、 ：'''種用以形成淺溝渠隔離結掮 之方法’其包含步驟：在一矽區域 , Q上形成一層熱氧化物； 形成一溝渠穿過該熱氧化物層進 〜，适八矽£域中；將該溝渠填 充以-沉積氧化物；及相對於沉積氧化物，選擇地姓刻熱 氧化物層。 本發明的第三態樣為一種用以形成淺溝渠隔離結捐 的方法，其包含步驟H區域上，形成第—層熱氧化 物；形成-溝渠穿過該第一層熱氧化物層，進入矽區域; 以-沉積氧化物填充該溝渠；去除第一層熱氧化物層及沉 積氧化物的頂面部份；在矽區域上，形成第二層熱氧化 物；及相對於沉積氧化物，選擇地触刻第二層熱氧化物層 的預定區域。 本發明的特性將如隨附之申請專利範圍所述。然而， 本發明本身將參考以下例示實施例的詳細說明配合上阳 圖加以完全了解。 選一式簡單説明： 第1圖為半導體電晶體的俯視圖，其例示出一 sti凹陷； 第6頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 、可---------4· (請先閲讀背面之注意事項再填寫本頁) 1220063 kl B7 五、發明説明（） 第2圖為第1圖沿著線2-2所取之剖面圖； 第3A至3G圖為例示STI凹陷形成之部份剖面圖；及 第4A至4G圖為部份剖面圖，例示本發明之降低STI凹陷 形成的方法。 經濟部智慧財產局員工消費合作社印製 圖號對照說明： 100 半導體裝置 105 STI層 110 源極/汲極區域 115 通道區域 120 閘極 125 凹陷 130 閘極介電層 135 埋入氧化物層 140 梦基材 145 頂面 150 埋入氧化物層 155 頂面 160 矽層 165 頂面 170 塾氧化物層 175 頂面 180 塾氮化物層 185 溝渠 190 STI層 195 凹面 200 犧牲氧化物層 202 閘氧化物層 205 凹陷 240 矽基材 245 頂面 250 埋入氧化物層 255 頂面 260 矽層 265 頂面 270 墊氧化物層 275 頂面 280 墊氮化物層 285 溝渠 290 STI層 295 氧化物凹面 300 犧牲氧化物層 .............-變- (請先閱讀背面之注意事項再填寫本頁) 、可. 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 1220063 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 3 02 閘極氧化物層 305 凹陷 發明詳細說明： 第3A至3G圖為部份剖面圖，示出STI凹陷的形成。 於第3A圖中，一矽基材140具有一頂面145。形成於矽 基材140上之頂面145係為一埋入氧化物層150，具有一 頂面155。形成於埋入氧化物層150之頂面155上者為一 具有頂面165的石夕層160。於一例子中，矽層160係約300 至2000埃厚。形成於矽層160之頂面165上為具有頂面 175之墊氧化物層170。形成於墊氧化物層170的頂面175 上的為一墊氮化物層1 80。於一例子中，墊氧化物層1 70 係為藉由氧化矽層1 60的上部份而形成之熱氧化物，並係 約60至250埃厚及墊氮化物層180係由化學氣相沉積 (CVD)製程所形成並由約500至1 500埃厚。 於第3B圖中，一溝渠185係形成穿過墊氮化物層 1 8 0、墊氧化物層1 7 0及矽層1 6 0，以曝露埋入氧化物層 150的頂面155。溝渠185係藉由形成光阻層於墊氮化物 層1 8 0上，並對之作出圖案、電漿蝕刻該墊氮化物層、剝 離光阻層、濕蝕刻該墊氧化物層、及電漿蝕刻該矽層加以 形成。溝渠1 8 5係為’· W1"寬。於一例子中，，，w 1，，係為5 00 埃或更大。 於第3C圖中，於本例子中，溝渠185(見第3B圖）被 填充以介電質、即一高密度電漿（HDP)氧化物；該氧化物 被化學機械研磨（CMP)，以形成STI190及墊氮化物層180 第8頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） ..............#..........玎.........$· (請先閲讀背面之注意事項再填寫本頁) 1220063 A7 B7 五、發明説明（） 被去除（見第3B圖）。墊氮化物層180的去除降低了墊氧 化物層170的厚度由約60至250埃至為約45至250埃。 ..............#: (請先閲讀背面之注意事項再填寫本頁) 於第3D圖中，墊氧化物層170(見第3C圖）係使用氫 氟酸#刻劑（DHF)加以去除，以曝露出石夕層1 60的頂面 165。DHF包含重量計一份之49%HF及重量計8份之水的 液體溶液。於DHF中之STI190的HDP氧化物的蝕刻率係 約一至三倍的於DHF中之墊氧化物層170的熱氧化物的 蝕刻速率。為了確保所有墊氧化物層1 70被去除，執行一 過蝕刻。雖然只有45至250埃，但於DHF中之墊氧化物 層的蝕刻時間係被選擇，以去除約70至400埃的墊氧化 物層。部份STI190被去除。於去除墊氧化物層17〇後， STI190延伸於矽層160的頂面165上一距離"D3"。於一例 子中，"D3"約700至1300埃。因為DHF為用於氧化物之 等向性蝕刻劑，即，DHF於所有方向均相等地蝕刻；凹面 195係沿著STI190的曝露週邊形成。 經濟部智慧財產局員工消費合作社印製 於第3E圖中，一犧牲氧化物層2〇〇係熱成長於矽層 160的頂面165上。由於熱氧化製程的本質，矽層16〇的 上部份被轉換為氧化矽。於一例子中，犧牲氧化物層2〇0 係由約40至250埃厚。於此點，各種製程可以被執行。 例如，於互補金屬氧化矽（CM〇S)裝置製程中，N井及p 井離子佈植被執行。犧牲氧化物層2〇〇的目的係保護矽層 160的頂面165。 於第’3F圖中，犧牲氧化物層2〇〇係使用dhf加以去 除（見第3E圖）。為了確保所有犧牲氧化物層2〇〇均被去 第9頁 本紙張尺度適用國家標準^奶仏械格⑵似挪公楚) " 1220063 A7 —-—----B7 五、發明説明（） 除’執行了一過餘刻。雖然只出現有約40至250埃，但 於DHF中之犧牲氧化物層去除製程的蝕刻時間係被選 擇’以去除約70至約400埃的犧牲氧化物層。繼續CMOS 裝置例’約20至70埃厚熱閘極氧化物層202成長於矽層 160的頂面165上。然後，執行氮離子佈植。 於第3G圖中’閘極氧化物層2〇2係被蝕刻於緩衝氫 象酸（BHF)中。；bhf係由重量計一份之49%HF、五份 30%NH4〇H及8份水所構成。bhF為用於氧化物之等向性 #刻劑。只要氮佈植物碰撞STI190，於BHF中之HDP氧 化物的蝕刻速率係由熱氧化物的約丨5倍增加至熱氧化物 的6倍。為了確保閘氧化物層被完全地蝕刻，則執行一過 蝕刻。雖然只有20至70埃，但於BHF中之閘極氧化物層 #刻製程的餘刻時間係被選擇以去除約40至140埃的閘 極氧化物。於BHF中之佈植氮HDp的增加蝕刻速率造成 了冨閘極氧化物被飯刻時，大凹陷2 〇 5沿著s T119 0的週 邊形成。凹陷205沿著矽層16〇的頂面165下行進了一直 線距離’’D5”並為線性距離"D6，，寬。於一例子中，"d 5 "及 "D6"係超出500埃。 第4A至4G圖為部份剖面圖，示出依據本發明之降 低sti凹陷形成之方法。於第4A圖中，一矽基材24〇具 有一頂面245。形成於矽基材24〇之頂面245上的是一埋 入氧化物層250，其具有一頂面245。形成在埋入氧化物 層250之頂面255上為具有頂面265之矽層26〇。於一例 子中，矽層260為約犧牲氧化物層3〇〇至2〇〇〇埃厚。形 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、τ 經濟部智慧財產局員工消費合作社印製 1220063 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 成於梦層260之頂面265上為一具有頂面275的墊氧化物 層270。形成於墊氧化物層270之頂面275上為一墊氮化 物層280。於一例子中，墊氧化物層270為氧化矽層260 的上部份所形成之熱氧化物，並約60至250埃厚及塾氮 化物層280為CVD製程所形成並係約500至1500埃厚。 於第4B圖中，一溝渠285係形成穿過墊氮化物層 280、墊氧化物層270及矽層260以曝露出埋入氧化物層 250的頂面255。溝渠285係藉由形成光阻層於墊氮化物 層2 80上，並對之作出圖案、電漿蝕刻該墊氮化物層、剝 離光阻層、濕蝕刻該墊氧化物層、及電漿蝕刻該矽層加以 形成。溝渠285係為’’W2，，寬。於一例子中，”W2"係為500 埃或更大。 於第4C圖中，於本例子中，溝渠285(見第4B圖）被 填充以介電質、即一高密度電漿（HDP)氧化物；該氧化物 被化學機械研磨（CMP)，以形成STI290及墊氮化物層280 被去除（見第4B圖）。HDP氧化物可以形成於由美國加州 聖荷西之諾維拉公司所製造之概念工具中，其執行約3600 至4000瓦及約1〇〇毫托耳之SiH4及ο〗的混合。用於 經濟部智慧財產局員工消費合作社印製 STI290的其他介電質包含高溫CVD(HTCVD)氧化物、低 壓CVD(LPCVD)氧化物、四乙氧曱矽烷（TE〇S)氧化物及其 他沉積氧化物。墊氮化物層280的去除降低了墊氧化物層 270的厚度由約60至250埃至為約45至250埃。 於第4D圖中，墊氧化物層270(見第4C圖）係使用DHF 加以去除，以曝露出矽層260的頂面265。DHF包含重量 第11頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） 1220063 A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明説明（） 計一份之49%HF及重量計80份之水的液，、、六
>〜仪體溶液。於DHF 中之STI290的HDP氧化物的蝕刻率係約一至兩倍的於 DHF中之墊氧化物層270的熱氧化物的蝕刻速率。^ 了確 保所有墊氧化物層270被去除，執行一過蝕刻。雖然^有 45至250埃’於DHF中之墊氧化物層的姓㈣間係被選 擇，以去除約70至400埃的墊氧化物層。 或者，一化學氧化物去除（C0R)製程可以被用以去除 塾氧化物層270。COR為一兩步驟製程。c〇r的第一步驟 可以執行於由美國加州聖塔卡拉之ΑΜΕ公司所製造之 ΑΜΑΤ5000工具中’使用約1至35sccm流量之，μη3及約 〇至lOOsccm流量之HF蒸氣之混合，2至1〇〇毫托耳之壓 力及由約15至35°C的溫度。於第一步驟中，形成了一自 鈍化氧化物層及一氟化氫銨副產物。C〇r的第二步驟係為 l〇〇°C内部熱解吸回火。第一及第二步驟被重覆很多次， 以去除想要厚度的氧化物。於COR中之STI290之HDP 氧化物的颠刻速率係約相同於COR中之塾氧化物層270 之熱氧化物層的蝕刻速度。為了確定所有之墊氧化物層 2 70均被去除’則執行了過蝕刻。雖然墊氧化物只有45 至250埃’但COR墊氧化物層去除製程係被執行足夠次 數，以去除約60至400埃的塾氧化物。 部份STI190被去除。於去除墊氧化物層27〇後， STI290延伸於矽層260的頂面265上一距離，，D7，，。於一例 子中’使用COR製程之"D7，，約800至1 500埃及使用DHF 钱刻劑約700至1300埃。因為c〇R及DHF均為用於氧化 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) ..............變.........、玎.........% (請先閱讀背面之注意事項再塡寫本頁) 1220063 A7 B7 五、發明説明（） 物之等向性餘刻劑，所以凹面295係沿著STl29〇的曝露 週邊形成。 (請先閲讀背面之注意事項再塡寫本頁) 於第4E圖中’一犧牲氧化物層3〇〇係熱成長於矽層 260的頂面265上。由於熱氧化製程的本質，矽層26〇的 上部份被轉換為氧化矽。於一例子中，犧牲氧化物層3〇〇 係由約40至250埃厚。於此點，各種製程可以被執行。 例如，於互補金屬氧化矽（CM〇s)裝置製程中，N井及p 井離子佈植被執行。犧牲氧化物層3〇〇的目的係保護矽層 260的頂面265。 於第4F圖中，犧牲氧化物層3〇〇係使用dHf加以去 除（見第4E圖）。為了確保所有犧牲氧化物層3〇0均被去 除，執行了一過蝕刻。雖然只出現有約40至250埃，但 於DHF中之犧牲氧化物層去除製程的蝕刻時間係被選 擇’以去除約70至約400埃的犧牲氧化物層。 或者，一 COR製程可以用以去除犧牲氧化物層3〇〇。 雖然該犧牲氧化物層300只有約40至250埃厚，但該COR 墊氧化物層去除製程係被執行足夠次數，以去除約6 〇至 400埃之犧牲氧化物層300。 經濟部智慧財產局員工消費合作社印製 繼續CMOS裝置例，約20至70埃厚熱閘極氧化物層 3〇2成長於矽層260的頂面265上。然後，執行氮離子佈 植。 於第3G圖中，閘極氧化物層302係使用一 COR製程 加以蝕刻。當氮佈植物碰撞於STI290上時，HDP氧化物 的COR蝕刻率降低至約熱氧化物的一半或更少。換句話 第13頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 1220063 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 說，於閘極（熱）氧化物及佈植氮HDP(沉積）氧化物間之蝕 刻速率比係至少1:〗。為了確保閘極氧化層被完全蝕刻穿 過，執行一過蝕刻。C0R閘極氧化物層去除製程被執行足 夠次數，以去除約40至140埃的閘氧化層。由c〇R製程 所降低之佈植氮HDP的蝕刻率及c〇R氧化物蝕刻的自我 限制本質造成了當閘氧化層被蝕刻時，免除或降低沿著 STI290的週邊的凹陷3〇5的大小。凹陷3〇5延伸於矽層 260之頂面265下一距離”D8"並係為”D9，，寬。於一例子 中，”D8”係為約〇至2〇埃及"D9”係約〇至25〇埃。 表I顯不當DHF及BHF被用以剝離（蝕刻）墊氧化物、 犧牲氧化物及閘氧化層相對當c〇R製程被用以剝離（蝕刻） 墊氧化物、犧牲氧化物、及閘氧化層時，HDp(HDp)氧化 物（基於實驗量測）的損失量。
__ 表I hdp(sti)氧化物損失數量 製程 塾氧化物剝離 犧牲氧化物剝離 閘氧化層剝離 DHF 120埃 120埃 BHF 370埃 COR 80埃 72埃 37埃 可以由表I看出，當用以剝離閘氧化層，而不以移除 HDP(STI)表示時，c〇R的使用係最有效（提供十倍低於 HDP損失），但當用於墊氧化物及犧牲氧化物剝離時，對 第u頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公爱) ..............變.........、可......... (請先閲讀背面之注意事項再填寫本頁) 1220063 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 於HDP(STI)也具有很大效用。於兩製程中（dhf/Bhf對 COR)中’ HDP(STI)係受到氮離子佈植及墊氧化物、犧牲 氧化物及閘氧化層的相同厚度被剝離。因為墊氧化物、犧 牲氧化物及閘氧化物係有彼此不同的厚度，需要不同的餘 刻次數，所以損失不同數量的hdp(sti)。 本發明實施例的說明係用以了解本發明用。可以了解 本發明並不限定於所述之特定實施例，對於熟習於此技藝 者月b在不脫離本發明的範圍下’完成各種修改、配置及替 換。例如，氮佈植可以以例如氬、氫、鱗、碎、棚、氦及 錄之其他原子的佈植加以替換。同時，雖然本發明已經例 示並以SOI技術說明，但本發明也可以適用於整體矽技 術。因此，以下申請專利範圍係想要涵蓋在本發明的精神 及範圍内的所有修改及改變。 經濟部智慧財產局員Η消費合作社印製 第15頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐)

Claims (1)

  1. U20063
    申清專利範圍 *種用以限制凹陷形成淺溝渠隔離結構中之方法，該方 法至少包含步驟： ------------- (請先閱讀背面之注意事項再填寫本頁) 提供一形成在矽區域中之溝渠，以形成於在該溝渠 内之沉積氧化物； 氧化該石夕區域之頂層，以在該矽區域的頂部，形成 層熱氧化物層；及 相對於沉積氧化物，以選擇地蝕刻該熱氧化物層。 •如申睛專利範圍第1項所述之方法，其中上述之選擇地 餘亥丨並未沿著該溝渠的週邊形成一凹陷或並，未沿著該 溝渠的週邊形成一凹陷，使得凹陷最大直線尺寸並不超 出500埃。 3 ·如申請專利範圍第1項所述之方法，其中上述之熱氧化 物對沉積氧化物的蝕刻速率比至少1 : 1。 4·如申請專利範圍第丨項所述之方法，其中上述之沉積氧 化物係由高密度電漿氧化物、高溫化學氣相沉積氧化 經濟部智慧財產局員Η消費合作社印製 物、低壓化學氣相沉積氧化物及四◊氧曱矽烷氧化物所 構成之群組中所選出。 5.如申請專利範圍帛i項所述之方法，其中上述之相對於 該沉積氧化物之選擇地蝕刻該熱氧化物層係為一化學 氧化物去除製程。 予 第16頁 1220063 A8 B8
    、申請專利範圍 6·如申請專利範圍第5項所述之方法，其中上述之化學氧 化物去除製程包含至少一 NH3& HF蒸氣蝕刻，其後加 上至少一解吸回火。 如申請專利範圍第1項所述之方法，更包含以由氮、氬、 氫、磷、砷、硼、氦及鍺構成之群組中選出之一物種， 佈植該熱氧化物層及該沉積氧化物的步驟。 8 · 一種用以形成一淺溝渠隔離結構的方法，至少包含步 驟： 在一矽區域上形成一層熱氧化物； 形成一溝渠穿過該熱氧化物層進入矽區域中； 將該溝渠填充以一沉積氧化物；及 相對於沉積氧化物，選擇地蝕刻熱氧化物層。 9·如申請專利範圍第8項所述之方法，其中上述之選擇地 蝕刻並未沿著該溝渠的週邊形成一凹陷或並未沿著該 溝渠的週邊形成一凹陷，使得凹陷最大直線尺寸並不超 出500埃。 -----------------------、可 (請先閲讀背面之注意事項再填寫本頁) ___ 經濟部智慧財產局員Η消費合作社印製 10·如申請專利範圍第8項所述之方法，其中上述之熱氧化 物對、/儿積氧化物的餘刻速率比至少1 : 1。 11 ·如申請專利範圍第8項所述之方法，其中 上述之沉積氧 第17頁 本紙張尺度適用中國國家標準(CNS)a4規格(210X 297公釐） 1220063 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 化物係由高密度電漿氧化物、高溫化學氣相沉積氧化 物、、低壓化學氣相沉積氧化物及四乙氧甲矽烷氧化物所 構成之群組中所選出。 12·如申請專利範圍帛8項所述之方法，其中上述之相對於 該沉積氧化物之選擇地蝕刻該熱氧化物層係為一化學 氧化物去除製程。 13.如申請專利範圍第12項所述之方法其中上述之化學 氧化物去除製程包含至少一仙3及HF蒸氣㈣，其後 加上至少一解吸回火。 14:如申請專利範圍帛8項所述之方法，更包含以由氮、 氬氫、碟、砷、硼、氦及鍺構成之群組中選出之一物 種，佈植該熱氧化物層及該沉積氧化物的步驟。 15·—種用以形成淺凑渠隔離結構的方法，該方法至少包含 步驟： 在一石夕區域上，形成第一層熱氧化物； 形成一溝渠穿過該第一層熱氧化物層，進入矽區 域； 以一沉積氧化物填充該溝渠； 矛、第層熱氧化物層及儿積乳化物的頂面部份， 在石夕區域上’形成第二層熱氧化物；及 第18頁 ..............费 _ ........訂......... (請先閲讀背面之注.意事項再填寫本頁} 經濟部智慧財產局員Η消費合作社印製 1220063 A8 B8 C8 __ D8 六、申請專利範圍 相對於沉積氧化物，選擇地蝕刻第二層熱氧化物層 的預定區域。 16·如申請專利範圍第ι5項所述之方法，其中上述之選擇 地餘刻並未沿著該溝渠的週邊形成一凹陷或並未沿著 該溝渠的週邊形成一凹陷，使得凹陷最大直線尺寸並不 超出50〇埃。 17·如申請專利範圍第η項所述之方法，其中上述之熱氧 化物對沉積氧化物的餘刻速率比至少1 : 1。 18.如申請專利範圍第ι5項所述之方法，其中上述之沉積 氧化物係由高密度電漿氧化物、高溫化學氣相沉積氧化 物、低壓化學氣相沉積氧化物及四乙氧曱矽烷氧化物所 構成之群組中所選出。 19·如申請專利範圍第15項所述之方法，其中上述之相對 於該沉積氧化物之選擇地蝕刻該第二熱氧化物層係為 一化學氧化物去除製程。 20.如申請專利範圍第19項所述之方法，其中上述之化學 氧化物去除製程包含至少一 NH3及HF蒸氣蝕刻，其後 加上至少一解吸回火。 第19頁 本紙張尺度適用中國國家標準(CNS)A4規格(2ΐ〇χ297公釐) ..............费.........、可.........% (請先閱讀背面之注意事項再填寫本頁) 1220063 8 8 AB 申請專利範圍 21.如申請專利範圍第15項所述之方法，更包含以由氮、 氬、氫、磷、砷、硼、氦及鍺構成之群組中選出之一物 種，佈植該熱氧化物層及該沉積氧化物的步驟。 22·如申請專利範圍第ι5項所述之方法， ，、甲上述之去除 第一層熱氧化物層及沉積氧化物的頂面部份的步驟係 使用由稀釋HF蝕刻、缓衝HF蝕刻及化學氧化1去除 所構成之群組中所選出之製程加以執行。 23·如申請專利範圍第15項所述之方法，更包含步驟： 在去除第一層熱氧化物層後，在一矽區域上，形成 第二層之熱氧化物； 去除該第三層熱氧化物及該沉積氧化物的另一頂面 部份； 其中上述之去除步驟係由稀釋HF蝕刻、緩衝HF# 刻及化學氧化物去除所構成之群組中選出。 .............. (請先閲tII背面之注意事項再塡寫本頁) 、·ιτ· 經濟部智慧財產局員Η消費合作社印製 第20頁
TW091124420A 2001-11-20 2002-10-22 Method for limiting divot formation in post shallow trench isolation processes TWI220063B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/989,585 US6541351B1 (en) 2001-11-20 2001-11-20 Method for limiting divot formation in post shallow trench isolation processes

Publications (1)

Publication Number Publication Date
TWI220063B true TWI220063B (en) 2004-08-01

Family

ID=25535245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091124420A TWI220063B (en) 2001-11-20 2002-10-22 Method for limiting divot formation in post shallow trench isolation processes

Country Status (8)

Country Link
US (1) US6541351B1 (zh)
EP (1) EP1464074B1 (zh)
JP (1) JP4001866B2 (zh)
KR (1) KR100560578B1 (zh)
CN (1) CN1613141A (zh)
AU (1) AU2002357717A1 (zh)
TW (1) TWI220063B (zh)
WO (1) WO2003044833A2 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072063A (ja) * 2002-06-10 2004-03-04 Nec Electronics Corp 半導体装置及びその製造方法
US6713385B1 (en) * 2002-10-31 2004-03-30 Intel Corporation Implanting ions in shallow trench isolation structures
US6905941B2 (en) * 2003-06-02 2005-06-14 International Business Machines Corporation Structure and method to fabricate ultra-thin Si channel devices
US20050227494A1 (en) * 2004-03-30 2005-10-13 Tokyo Electron Limited Processing system and method for treating a substrate
US6852584B1 (en) * 2004-01-14 2005-02-08 Tokyo Electron Limited Method of trimming a gate electrode structure
US7094127B2 (en) * 2004-03-01 2006-08-22 Milliken & Company Apparel articles including white polyurethane foams that exhibit a reduction in propensity for discoloring
US7097779B2 (en) * 2004-07-06 2006-08-29 Tokyo Electron Limited Processing system and method for chemically treating a TERA layer
KR100539275B1 (ko) * 2004-07-12 2005-12-27 삼성전자주식회사 반도체 장치의 제조 방법
JP4843285B2 (ja) * 2005-02-14 2011-12-21 東京エレクトロン株式会社 電子デバイスの製造方法及びプログラム
CN100449709C (zh) * 2005-02-14 2009-01-07 东京毅力科创株式会社 基板处理方法、清洗方法、电子设备的制造方法和程序
US7510972B2 (en) * 2005-02-14 2009-03-31 Tokyo Electron Limited Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
JP4933763B2 (ja) 2005-02-18 2012-05-16 東京エレクトロン株式会社 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
US8802537B1 (en) * 2005-07-27 2014-08-12 Spansion Llc System and method for improving reliability in a semiconductor device
DE102005037566B4 (de) * 2005-08-09 2008-04-24 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
JP5119604B2 (ja) * 2006-03-16 2013-01-16 ソニー株式会社 半導体装置の製造方法
US7795148B2 (en) * 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
US7446007B2 (en) * 2006-11-17 2008-11-04 International Business Machines Corporation Multi-layer spacer with inhibited recess/undercut and method for fabrication thereof
US20090053834A1 (en) * 2007-08-23 2009-02-26 Vladimir Alexeevich Ukraintsev Use of scatterometry for in-line detection of poly-si strings left in sti divot after gate etch
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
CN101958268B (zh) * 2009-07-21 2012-05-30 中芯国际集成电路制造(上海)有限公司 隔离结构的制作方法
US8110466B2 (en) 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
US9953885B2 (en) 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
CN102412182B (zh) * 2010-09-19 2015-09-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构形成方法
CN102569161B (zh) * 2010-12-22 2014-06-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN102543672A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 去除自然氧化硅层和形成自对准硅化物的方法
CN102569083B (zh) * 2010-12-23 2014-12-24 中芯国际集成电路制造(上海)有限公司 具有高k金属栅极的金属氧化物半导体的形成方法
US8735972B2 (en) 2011-09-08 2014-05-27 International Business Machines Corporation SRAM cell having recessed storage node connections and method of fabricating same
CN103151295B (zh) * 2011-12-07 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8603895B1 (en) 2012-09-11 2013-12-10 Globalfoundries Inc. Methods of forming isolation structures for semiconductor devices by performing a deposition-etch-deposition sequence
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
JP6977474B2 (ja) * 2017-10-23 2021-12-08 東京エレクトロン株式会社 半導体装置の製造方法
US10510855B2 (en) 2017-11-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout to reduce kink effect
DE102018114750A1 (de) 2017-11-14 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-layout zum reduzieren des kink-effekts
US10468410B2 (en) 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate modulation to improve kink effect
KR102564326B1 (ko) 2018-10-29 2023-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11239313B2 (en) 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip and method of forming thereof
US11127621B2 (en) * 2019-11-04 2021-09-21 United Microelectronics Corp. Method of forming semiconductor device
TWI744004B (zh) * 2020-09-23 2021-10-21 力晶積成電子製造股份有限公司 減少淺溝渠隔離結構邊緣凹陷的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US5316965A (en) * 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5923991A (en) * 1996-11-05 1999-07-13 International Business Machines Corporation Methods to prevent divot formation in shallow trench isolation areas
US6165853A (en) * 1997-06-16 2000-12-26 Micron Technology, Inc. Trench isolation method
US5960297A (en) 1997-07-02 1999-09-28 Kabushiki Kaisha Toshiba Shallow trench isolation structure and method of forming the same
US6051478A (en) * 1997-12-18 2000-04-18 Advanced Micro Devices, Inc. Method of enhancing trench edge oxide quality
TW379405B (en) 1998-02-13 2000-01-11 United Integrated Circuits Corp Manufacturing method of shallow trench isolation structure
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
KR100275730B1 (ko) 1998-05-11 2000-12-15 윤종용 트렌치 소자분리 방법
US6093619A (en) 1998-06-18 2000-07-25 Taiwan Semiconductor Manufaturing Company Method to form trench-free buried contact in process with STI technology
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6319794B1 (en) * 1998-10-14 2001-11-20 International Business Machines Corporation Structure and method for producing low leakage isolation devices
TW410423B (en) 1998-10-21 2000-11-01 United Microelectronics Corp Manufacture method of shallow trench isolation
US20010014513A1 (en) * 1999-01-20 2001-08-16 Max G. Levy Sti divot and seam elimination
US6248641B1 (en) 1999-02-05 2001-06-19 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6027982A (en) 1999-02-05 2000-02-22 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures with improved isolation fill and surface planarity
TW530372B (en) * 1999-03-09 2003-05-01 Mosel Vitelic Inc Shallow trench isolation process
US6165871A (en) 1999-07-16 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device
TW432594B (en) * 1999-07-31 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method for shallow trench isolation
US6245619B1 (en) * 2000-01-21 2001-06-12 International Business Machines Corporation Disposable-spacer damascene-gate process for SUB 0.05 μm MOS devices
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US6335261B1 (en) * 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback

Also Published As

Publication number Publication date
AU2002357717A1 (en) 2003-06-10
WO2003044833A3 (en) 2003-11-27
EP1464074A4 (en) 2009-06-03
JP2005510080A (ja) 2005-04-14
WO2003044833A2 (en) 2003-05-30
EP1464074A2 (en) 2004-10-06
AU2002357717A8 (en) 2003-06-10
KR100560578B1 (ko) 2006-03-14
JP4001866B2 (ja) 2007-10-31
EP1464074B1 (en) 2013-07-17
US6541351B1 (en) 2003-04-01
KR20040103896A (ko) 2004-12-09
CN1613141A (zh) 2005-05-04

Similar Documents

Publication Publication Date Title
TWI220063B (en) Method for limiting divot formation in post shallow trench isolation processes
US8492803B2 (en) Field effect device with reduced thickness gate
US5880006A (en) Method for fabrication of a semiconductor device
US6737342B1 (en) Composite spacer scheme with low overlapped parasitic capacitance
CN109817583A (zh) 形成半导体装置的方法
JP2003273206A (ja) 半導体装置とその製造方法
TWI291218B (en) Vertical-type surrounding gate semiconductor device
US6127244A (en) Method of manufacturing semiconductor device
US7485557B2 (en) Method for fabricating semiconductor device having flask type recess gate
CN109427670A (zh) 周围包裹的外延结构和方法
US6897122B1 (en) Wide neck shallow trench isolation region to prevent strain relaxation at shallow trench isolation region edges
CN104282614B (zh) 一种形成浅沟槽隔离结构的方法
US6642536B1 (en) Hybrid silicon on insulator/bulk strained silicon technology
TWI320215B (en) Method of forming shallow trench isolation(sti) with chamfered corner
JPH10270543A (ja) 半導体素子の隔離方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
TWI286798B (en) Method of etching a dielectric material in the presence of polysilicon
KR100481895B1 (ko) 반도체 소자의 제조 방법
US20030181014A1 (en) Method of manufacturing semiconductor device with STI
JP2007234740A (ja) 半導体装置の製造方法
JP3778065B2 (ja) 半導体装置の製造方法
JPH11145274A (ja) 半導体装置およびその製造方法
US20060030118A1 (en) Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material
KR20070101435A (ko) 반도체 소자 및 그 제조 방법
JP2001044276A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees