TW586115B - Evaluation arrangement for semiconductor memories - Google Patents

Evaluation arrangement for semiconductor memories Download PDF

Info

Publication number
TW586115B
TW586115B TW091120029A TW91120029A TW586115B TW 586115 B TW586115 B TW 586115B TW 091120029 A TW091120029 A TW 091120029A TW 91120029 A TW91120029 A TW 91120029A TW 586115 B TW586115 B TW 586115B
Authority
TW
Taiwan
Prior art keywords
evaluation
mos
transistor
configuration
bipolar
Prior art date
Application number
TW091120029A
Other languages
English (en)
Inventor
Kurt Hoffmann
Oskar Kowarik
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW586115B publication Critical patent/TW586115B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

586115 A7 B7 五、發明説明（1 發明描述 半導體記憶體的評估配置 本發明與根據專利申請範圍第丨項之前言的評估配置相 關。該評估配置包括，特別地，一第一導電型 刪評估階段，其具有第一導電型式之交導叉輛合:;第; 第二MOS電晶體，其由該源極_汲極路徑相互並聯連接，且 與第一導電型式之一第三M〇s電晶體串聯，其由一第一電 壓所施加之時脈驅動且施加一供應電壓至其。 一較佳之半導體記憶體係為DRAM(動態隨機存取記憶 體）。如所知，一DRAM單元包括一電容，而單元内容儲存 在其中，以及一MOS選擇或隔離電晶體。使用所謂的評估 配置或感應放大器以評估從電容讀取出之讀取訊號。其通 常使用CMOS技術而實現。 一理想之評估配置應能夠評估具任意小值之正或負的差 分訊號，只要DRAM之全部電路器，包括位元線和參考線 係完全地對稱。然而，特別地，實際上選擇電晶體和位元 線中的小差異總是發生，其最後導致評估配置之偏移。該 結果係為讀取訊號必須比一偏移電壓Δν。大以能夠可靠地 識別一單元内容為“ 1 ”或“ 〇 ”。 對該偏移之最大貢獻係由評估配置之電晶體所供應，此 是因為其幾何尺寸及其電氣參數之變異。之後，問題在於 當電晶體依比例變化時這些變異增加更多。結果一 C Μ 0 S 評估配置之偏移電壓位在5毫伏至1 〇毫伏之間且不能進一步 地改善。
裝 訂
國國家標準(CNS) A4規格(210 X 297公釐) 586115 A7 B7 五、發明説明（2 ) 圖5以圖詳細地顯示一 dram，其具有一字線WL、位元 線BL、BL·、一包括一儲存電容器（^以及一選擇或隔離電晶 體丁之記憶體單元Z、一參考單元RZ以及一評估配置或放大 器BW。該位元線BL、5E藉由預先充電電路VS之裝置預先 充電至一預先充電電位vp。 一 DRAM經由字線WL藉由選擇電晶體T之驅動而寫入以 及讀取。特定地，在讀取之情況下，電荷平衡發生在儲存 電容器Cs之電容以及位元線b L之寄生電容之間，結果一讀 取訊號Δ Vs產生在位元線b l上。 如所知’之後，許多記憶體單元Z連接至該位元線。然 而’在讀取操作期間，僅有一記憶體單元在每個情況下被 定址。該位元線本身具有由位元線之互連且主要由擴散區 域和連接至其之選擇電晶體之重疊電容所產生之寄生電 容。 在一讀取操作之前，位元線BL藉由預先充電電路VS預先 充電至一電壓準位或預先充電電位Vp。之後，單元Z之電荷 在讀取操作期間影響在位元線B L上之電壓變化δυ%。該電 壓變化ΔνΒΙ^ : △vbl=(vs-vp)(cs/(cs+cbl)) 其中 cBL=位元線電容
Vs =在記憶體單元中之電壓 例如，0伏之電壓準位對應至邏輯“ 〇，，且代表為“低準位”。 DRAM之供應電壓意圖在vcc(例如，33伏）。之後有一“高 中國國家標準(CNS) A4規格(210X 297公釐) 586115 A7 --— _ B7___ 五、發明説明（3 ) 準位”對應至邏輯“1”。假如該位元線BL之預先充電電壓vp 被選擇為高準位，之後電壓改變僅在“ 〇，，之讀取期間獲 得。假如，該位元線BL係在低準位，之後僅邏輯“丨，，產生 訊號。 在CMOS技術中之百萬位元/十億位元記憶體之情況下， 所谓之“中間準位”通常較佳為位元線B L之預先充電電壓 VP。該準位對應至供應電壓Vcc之一半。結果，電壓變化在 讀取“1”期間和讀取“〇”期間兩者在位元線上獲得，其電壓 變化以大小來說接近相等，但具有不同正負號。然而，原 則上’其他準位也可能為預先充電電壓％。 記憶體單元Z之電容值（：3實質上比位元線BL之（寄生）電容 值小。一般來說，在此呈現1: 7和1: 1 5之間的比值。在讀取 期間之電荷平衡因此影響在位元線B L上之一小訊號Δν&， 該訊號由位元線、電晶體和評估配置之紊亂和不對稱性而 額外地減少。該資訊讀取由在位元線上所產生之電壓準位 VBL和參考電壓Vrcf比較而評估。該讀取訊號，其傳遞至 評估配置B之輸入，因此係為該差分訊號： △vs =VBL-Vref 具沒有被選擇之記憶體單元之第二位元線通常使用為該參 考訊號之產生。此具有僅有一評估配置需要於兩位元線和 在放大器輸入兩者之電容性負載係接近相同大小之優點。 作用在兩位元線兩者之紊亂並不會改變差分訊號^該參 考位元線獲得一參考電壓準位vref，其儘可能正確地位^當 在位元線BL上“0”和“1”之讀取期間所升起之準位之間。在
裝 訂
線
586115
中間準位觀念之情況下，該預先充電電壓Vcc/2可以使用為 參考。在高或低準位觀念之情況下，該參考電壓以所謂之 參考單元或累贅單元之幫助而產生。 該評估配置必須放大小差分訊號Δν3。然而，其應該包括 儘可能少之組件以能夠保持空間需求愈小愈好。因為，評 估配置係為需要的，之後，對於每一位元線對來說，其必 須容納在規定之小位元線格圖案中。迄今被接受為最佳解 法係為’在最簡單情況下，該電路僅包括兩交叉耦合之具 有源極S、汲極D以及閘極G之MOS晶體τι、Τ2，如圖6所 顯示。該電路可被視為“具時脈之正反器，，，因為其觸發進 入至一定義狀態一在呈現在ΤΙ、Τ2電晶體之源極S之時脈 訊號VSA控制之下。假如正反器係完美地對稱，之後該觸發 方向僅取決於電壓差之正負號，其起始呈現在 評估配置之兩輸入節點1、2。 該訊號放大將使用包括η-通道MOS電晶體之正反器之範 例在下簡短地解釋。 在輸入節點1、2之電壓％和\之圖表概要地顯示在圖7 : 在讀取期間，兩交叉耦合之電晶體Τ 1、Τ2之共同源極s具 有足夠高的時脈訊號VSA之電壓準位以能夠阻擋兩電晶體 Τ 1、T 2。在讀取訊號已經形成在兩節點1、2之間，評估配 置BW由呈現在源極S之時脈訊號VSA之減弱而啟動。結果， 兩電晶體Τ 1、T2開始導電。假設電晶體Τ 1、T2兩者具有 相等尺寸和相同參數，一較大電流流過電晶體而在閘極G具 有較高電壓。假如節點1、2之電容負載相等時，連接至汲 f中國國家標準(CNS) A4規格(210X297公釐）
_ 裝 訂
586115 A7 -----B7 五、發明説明（5 ) 極D本身之卽點之後比另一節點更快速地放電。電壓差 藉此增加。此之後產生電流之間之增加的差異。最後，一 電晶體仍在開狀態，在圖6和7之範例中的電晶體T2，其放 電相關線BL至0伏。相較之下，在給定一足夠高起始訊號， 另一線BL之電壓全體僅掉落一點。 讀取操作對於記憶體單元之内容具有破壞效果。所以， 原始電壓準位必須被寫回該記憶體單元。 包括n_通道MOS電晶體之正反器（參考圖6)如已經在上所 解釋，產生低準位（“〇，，）在兩位元線之一上。為了提高電壓 至元全南準位（“ 1”）在另一線上，需要一額外電路，所以較 佳使用一 p-通道MOS正反器與電晶體T3、T4(參考圖8)， 使得可以使用CMOS技術。該兩電晶體Τ3和Τ4係為交叉耦 合的’就像電晶體τ 1和T 2。一時脈訊號VSAN呈現在電晶體 ΤΙ、T2而一時脈訊號VsAp施加在電晶體T3、T4。 電晶體T3、T4之共同源極之準位從一低電壓而提高，其 確保該兩電晶體T3、T4在讀取期間係在關閉狀態，至供應 電壓Vcc ’結果具較高準位之位元線，在圖8之範例中為位元 線BL，充電至供應電壓Vcc，如可從圖9所看到，其說明在 節點1、2之電壓之時間圖表。 在内容已經被寫回至記憶體單元Z之後，選擇電晶體τ被 關閉’而該等位元線IE、BL獲得其預先充電準位，以準備 -好於下一次讀取操作。 為了確保一讀取訊號總是比偏移電壓Δν。大，其對於單 元内容之可靠評估係為必要條件，至今記憶體單元之電容 -8 - 本紙張家標準(CNS) Α4規格(210X297公釐)一 " 586115 A7
586115 A7 ______B7 _ 五、發明説明（7 ) 應電壓持、續接近7奈秒而在〇 . 7伏之供應電壓情況下接近1 4 奈米。 根據本發明之評估配置容易地使用在DRAM、SRAM以 及快閃EPROM等等。其基本優點係為跟先前評估配置比較 起來起可以評估實質上更小之讀取訊號。雙極電晶體之 使用使其可能克服使用CMOS技術之評估配置之相對高偏 移電壓Δ%。 最後，在根據本發明之評估配置之情況下，首先非常小 的讀取訊號AVdi評估及由包括較佳是npn雙極電晶體之第 二雙極評估階段之裝置所放大，之後在隨後步驟中，當該 讀取訊號已經被放大至幾百毫伏時，藉由第一 MOS評估階 段之裝置再次帶至高準位。 此產生實質上優點： 使用較佳之npn雙極電晶體，該偏移電壓Δν。可被降低至約1 毫伏，其係比在MOS電晶體中還低5到10之因子。 在Μ 0 S電晶體之情況下，電壓增益a。取決於汲極-源極電 流IDS，而在雙極電晶體之情況下，電壓增益a。獨立於於電 流和常數。 本發明參考圖式在下列更詳細地解釋，其中： 圖la和lb顯示根據本發明之評估配置（圖ia)以及一傳統 評估配置（圖1 b )之電路圖， 圖2顯示一npn評估階段以及一 p_M〇s評估階段和兩單元 陣列， 圖3顯示根據本發明具npn評估階段之評估配置之基本佈 -10 - 本中國國家標準(CNS) A4規格(210X297公⑹_ ------—
裝
586115 A7 B7
局， 圖4顯示在5毫伏之讀取訊號於根據本發明之評估配置之 情況下之在位元線上模擬電壓之圖表， 圖5顯示一單元陣列之簡化概略顯示， 圖6顯示一既存簡單評估配置之電路， 圖7顯示在圖6之評估配置之情況下之電壓圖表， 圖8顯示一 C Μ 0 S評估配置，以及 圖9顯示在圖8之評估配置之情況下之電壓圖表。 圖5至9已經在介紹中解釋。在圖！至圖4中，在每個情況 下如在圖5至9中之相同參考符號使用於相互對應之結構部 份。 可以使用理論考量以顯示偏移電壓之變異由（Uas · υΤη)/2 因子所決定，其在MOS電晶體之情況下為約500毫伏之大 小級數，11(33表示閘極-源極電壓而uTn表示該M0S電晶體之 門檻電壓。在雙極電晶體之情況下，在室溫之相對應因子 具有約26毫伏之大小。 因此，MOS電晶體具有至少比雙極電晶體還高之至少一 大小級數的偏移電壓。此外係為在門檻電壓ΔυΤη之變異，其 原則上在雙極電晶體之情況下並不存在。 假如，在MOS電晶體之情況下，該因子（UQS-UTn)，其被 稱為所謂的“超速電壓”，被減少，之後會發生相當之電流 減少，其可能使得MOS電晶體非常慢，使得其不再滿足大 多數之需求。 實際上，該偏移電壓在雙極電晶體之情況下位在1毫伏， 用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
586115 A7 B7 五、發明説明（9 而在MOS電晶體之情況下為5毫伏之大小級數。 並且，可以顯示，在雙極電晶體之情況下，該增益a。本身 係獨立於集極電流因此也是電晶體之幾何。假如雙極電晶 體和MOS電晶體之增益a。值比較的話，之後會發現該增益 a〇在雙極電晶體之情況下會比在M〇s電晶體之情況下實質 上更大。 圖1 a和1 b顯示根據本發明之評估配置（圖i a)以及一傳統 評估配置（圖1 b) —個接著另一個。可以從圖！ a和圖丨b之比 較知道，在根據本發明之評估配置之情況下，n_M〇s電路 區段和電晶體ΤΙ、T2可以兩npn雙極電晶體3、4和一開關 電晶體5，在其存在一時脈訊號Vsanpn ,之電路區段所完全地 取代。 根據本發明之評估配置特定地適合於在約〇 7伏和1 $伏 之間之供應電壓，因為高準位訊號之重新建立僅需要在此 範圍之最小花費。此是因為在由評估配置之雙極區段所放 大之高準位訊號和低準位訊號之間之差在約〇 7伏。 雙極評估配置和電晶體3、4、5從μ 0 S評估配置階段和 電晶體Τ3、Τ4所隔離，其藉由包括通道M〇s電晶體6、 7之隔離階段分別地連接至位元線BL和NBL。該隔離階段 係需要的以為了 一讀取操作之兩步驟，即是藉由評估配置 之雙極區段之裝置之評估以及藉由評估配置之p-M〇s區段 之裝置之評估，可以實施。 此是因為，為了重新建立高準位，在藉由雙極評估階段 之讀取訊號之評估之後，其被反啟動，交又辆合之通道 -12 中國國家標準(CNS) A4規格(210X297公釐)一
裝 訂
586115
MOS電晶體Τ3、T4經由n.通道M〇s電晶體6、7連接而由 時脈訊號\所啟動。因為讀取㈣已經藉由雙極評估階段 被放大至4 70〇1伏’所以ρ·通道M〇s電晶體了3、τ4之感 應度及增&對於重新建立高準位係完全地足夠。為了能夠 避免並列路徑電流，M0S評估階段和電晶體丁3、丁4藉由電 晶體6、7從雙極評估階段隔離且僅在藉由雙極評估階段之 裝置之評估之後啟動。 隔離電晶體6、7就其本身而言已經存在於隔離單元陣列 且伴Ik地使用，因此，其並不需要額外面積。Μ 〇 s評估階 段可以在每個單元陣列之兩邊之一排歹，^，如⑽圖2之概略顯 不所發現，其中，此外，顯示隔離電晶體6、7提供具有參 考符號1^以及節點B、NB。圖2因此顯示一p_M〇s評估階 段在一第一單元陣列、一平衡器於預先充電（“預先充電，，）、 一 npri評估階段、一另一平衡器、一另一單元陣列以及一 p_ Μ 0 S評估階段。 圖3顯示ηρη評估階段之一可能佈局於兩位元線對Β、 ΝΒ。電晶體之大小，其的ρ-導電區域以影線顯示，以相對 方式重新產生。這些ηρη電晶體之更換可以非常簡單方式實 現。在該情況下，相互交錯之ηρη電晶體以相反模式操作， 而ηρη開關電晶體5係在向前模式。 圖4額外地顯示評估配置與對應至圖3之範例之雙極評估 階段之模擬結果，其額外地假設開關電晶體5具有因子15之 向前增益和因子10之相反增益。並且，500 fF之位元線電 容值是意圖存在的。
-13 - 用中國國家標準(CNS) A4規格(210 X 297公D
586115 A7 ________B7 五、發明説明（1 1 ) 之後可從圖4之圖表推測在1 · 5伏之供應電壓於讀取訊號1 毫伏之情況下該評估時間係為約7奈秒，假設1〇46安培之讀 取電流Is於雙極電晶體3至5。 1毫伏之讀取訊號係為極度地小但是顯示了根據本發明之 評估配置之快速性及效能。 7伏之供應電壓產生約14奈秒之下列評估時間。 藉由MOS評估階段僅在隔離電晶體ΤΓι之隔離之後啟動的 事實之優點，該低準位再次被升高約6 〇亳伏。此係為有只 的’然而，儘管在單元中電荷之微小損失，因為單元之選 擇定晶體最好關閉。 -14 -
本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 586115 A7 B7 五、發明説明（l2 ) 元件符號對照表 序號 Reference Numeral 原文 中文 1 △V0 offset voltage 偏移電壓 2 △vs Read signal 讀取訊號 _ 3 BW evaluation arrangement or amplifier 評估器或放大器 4 Z Memory cell 記憶體單元 5 RZ Reference cell 參考單元 6 BL、5E、NBL Bit line 位元線 7 WL Word line 字線 8 VP Precharge potential 預先充電電位 9 VS Precharge circuit 預先充電電路 10 T、ΤΙ、T2、T3、T4 Transistors 電晶體 11 VSan、VSAP、VSANPN、 VSA Clock signal 時脈訊號 12 Vcc supply voltage 供應電壓 13 1、2 input nodes 輸入節點 14 3、4、5 Bipolar transistors 雙極電晶體 15 6、7、8 MOS transistors fcs電晶體 16 V!、V2 input voltage on bit lines 在位元線上之輸入 電壓 _ 17 Cs storage capacitor 儲存電容 __一 18 Vs voltage in memory cell 在記憶體單元中工 電壓 _ 19 «0 voltage gain 電壓增益 _ 20 Ids Drain-source current 汲極-源極電流g -15 - 中國81A4規格(210 X 297公釐)

Claims (1)

  1. I.年月 六 j091120029號專利申請案 μ k申凊專利範圍替換本(μ年η月名8申請專利範圍 A8 B8 1· -種半導體記憶體之評估配置，該評估配置包括一第一 MOS評估階段（丁3、T4)，其特徵在於 -第二雙極評估階段（3 ' 4、5)，其中藉由隔離階段 (6、7、Tr)以隔離該M〇s評估階段（Τ3、丁4)。 2. 如申請專利範圍第丨項之評估配置，其中 裝 該第一 M〇S評估階段⑺、Τ4)具有兩個交叉搞合之第一 和第二MOS電晶體，該等電晶體的連接方式為，藉由盆 源極-汲極路徑互相並聯，且串聯一第三M〇s電晶體 (6)，該第一MOS評估階段的時脈係使用一第一電壓 (vSAP)提供，並且供應電壓（Vcc)供應至該評估配置。 3. 如申請專利範圍第丨項或第2項之評估配置，其中 該第二雙極評估階段(3、4、5)包括具有第一導電型式 基極區域之兩個交叉耦合之第一和第二雙極電晶體（3、 4)該等電晶體的連接方式為藉由其汲極-射極路徑互相 並聯，且串聯一第三雙極電晶體（5)，該第二雙極電晶體 的時脈係使用一第二電壓（Vs_N)提供，並且會將參考接 地電位供應給該第二雙極電晶體。 4·如申請專利範圍第3項之評估配置，其中 該隔離階段（6、7 ; 丁〇包括藉由閘極互相連接兩個第 四和第五MOS電晶體，該第raM〇s電晶體（6)串聯連接 該第一MOS電晶體（T3),而該第一雙極電晶體⑴和該 第五MOS電晶體⑺串聯連接該第：M〇s電晶體（丁#)和 第一雙極電晶體（4)。 5·如申請專利範圍第4項之評估配置，其中 本紙張尺度適财g s家料(CNS) A4規格7^x297公爱)_
    該等第一和第：M0s電 道。 晶體具有第一導電型式之通 π〜W 1在配置，其中 該第三MOS電晶體（6) _ 7 , , ± ^ V )具有第一導電型式之通道 •如申言月專利範圍第4項之評估配置，其中 二導電 該等第四和第五MOS雷曰駚Μ : 8電日日體（6、7 ; Τη)具有第 型式之通道。 &如申請專利範圍第4項之評估配置，其中 該第一導電型式係為Ρ-導電型式。 9·如申請專利範圍第4項之評估配置，其中 其中該等第一和第二雙極電晶體（3、4)之射極共同連 接至該第三雙極電晶體（5)之集極， 該第-雙極電晶體(3)之基極連接至該第二雙極電晶體 (4)之集極，而 該第二雙極電晶體⑷之基極連接至該第一雙極電晶體 (3)之集極。 10·如申請專利範圍第丨項之評估配置，其中 該MOS評估階位於在一記憶體陣列之一邊，而該雙極 評估階段（3、4)係、經由隔離階段㈤提供在另—邊（參考 圖2)。 11.如申請專利範圍第1項之評估配置，其中 該等位元線（BL、NBL)被連接在該M〇s評估階段 (丁3、T4)與該隔離階段（6、7)之間。 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公董)
TW091120029A 2001-09-14 2002-09-03 Evaluation arrangement for semiconductor memories TW586115B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10145556A DE10145556C2 (de) 2001-09-14 2001-09-14 Bewerter für Halbleiterspeicher

Publications (1)

Publication Number Publication Date
TW586115B true TW586115B (en) 2004-05-01

Family

ID=7699173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091120029A TW586115B (en) 2001-09-14 2002-09-03 Evaluation arrangement for semiconductor memories

Country Status (4)

Country Link
US (1) US6806550B2 (zh)
KR (1) KR20030023579A (zh)
DE (1) DE10145556C2 (zh)
TW (1) TW586115B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230412083A1 (en) * 2022-05-31 2023-12-21 Texas Instruments Incorporated Quasi-resonant isolated voltage converter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984196A (en) * 1988-05-25 1991-01-08 Texas Instruments, Incorporated High performance bipolar differential sense amplifier in a BiCMOS SRAM
JP2504571B2 (ja) * 1989-08-04 1996-06-05 富士通株式会社 半導体集積回路装置
US5046050A (en) * 1990-04-10 1991-09-03 National Semiconductor Corporation Shared BiCMOS sense amplifier
JP2533399B2 (ja) * 1990-05-25 1996-09-11 三菱電機株式会社 センスアンプ
US5280452A (en) * 1991-07-12 1994-01-18 International Business Machines Corporation Power saving semsing circuits for dynamic random access memory
US5287314A (en) * 1992-05-26 1994-02-15 Motorola, Inc. BICMOS sense amplifier with reverse bias protection
JPH0636570A (ja) * 1992-07-16 1994-02-10 Mitsubishi Electric Corp 半導体記憶装置のセンスアンプ回路
JPH0798985A (ja) * 1993-09-29 1995-04-11 Nec Corp 半導体記憶回路
JPH08212787A (ja) * 1995-02-09 1996-08-20 Nec Corp 半導体記憶装置
US5623437A (en) * 1995-09-22 1997-04-22 Motorola, Inc. Circuit having combined level conversion and logic function
KR100353471B1 (ko) * 1998-12-23 2002-11-18 주식회사 하이닉스반도체 데이터 센스 앰프

Also Published As

Publication number Publication date
DE10145556C2 (de) 2003-10-30
US6806550B2 (en) 2004-10-19
KR20030023579A (ko) 2003-03-19
US20030052344A1 (en) 2003-03-20
DE10145556A1 (de) 2003-04-24

Similar Documents

Publication Publication Date Title
US8144526B2 (en) Method to improve the write speed for memory products
US6567330B2 (en) Semiconductor memory device
TWI258769B (en) Semiconductor readout circuit
JP2003132682A (ja) 半導体メモリ装置
US7719910B2 (en) Sense amplifier circuit and method for a dram
KR101026658B1 (ko) 단일-종단 감지 증폭기를 갖는 반도체 디바이스
JP4063239B2 (ja) データ読出し回路及びこの回路を有する半導体装置
JP2000030450A (ja) 半導体集積回路
KR910006109B1 (ko) 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
US7616471B2 (en) Ferroelectric memory device
JPH0917183A (ja) 半導体記憶装置
JP2000195268A (ja) 半導体記憶装置
US20120314483A1 (en) Semiconductor device
JPH0587914B2 (zh)
TWI271740B (en) Semiconductor memory device for low power system
JPH10125064A (ja) 記憶装置
CN110223725B (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
TW586115B (en) Evaluation arrangement for semiconductor memories
JP5135608B2 (ja) 半導体記憶装置
JP2022033693A (ja) Ｄｒａｍチップ
KR100326236B1 (ko) 모스/바이폴라복합트랜지스터를이용한반도체메모리장치의감지증폭기
JP2009129487A (ja) 不揮発性半導体記憶素子および不揮発性半導体記憶装置
TWI320185B (en) Semiconductor memory device for low power condition
JP3824370B2 (ja) 半導体装置
TWI846511B (zh) 動態隨機存取記憶體晶片

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees