TW584962B - Photo semiconductor IC device and method for making the same - Google Patents

Photo semiconductor IC device and method for making the same Download PDF

Info

Publication number
TW584962B
TW584962B TW091135636A TW91135636A TW584962B TW 584962 B TW584962 B TW 584962B TW 091135636 A TW091135636 A TW 091135636A TW 91135636 A TW91135636 A TW 91135636A TW 584962 B TW584962 B TW 584962B
Authority
TW
Taiwan
Prior art keywords
region
layer
island
type
diffusion region
Prior art date
Application number
TW091135636A
Other languages
English (en)
Other versions
TW200302574A (en
Inventor
Tsuyoshi Takahashi
Toshiyuki Okoda
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200302574A publication Critical patent/TW200302574A/zh
Application granted granted Critical
Publication of TW584962B publication Critical patent/TW584962B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)

Description

584962 _案號91135636 只；年 ^月Γ日 修正_ 五、發明說明（1) [發明所屬之技術領域] 本發明的目的在於，在將光電二極體與雙極I C予以一 體化之光電半導體積體電路裝置及其製造方法裏，於可讓 光電二極體快速感應的無摻雜磊晶層形成雙極I C。 [先前技術] 將受光元件與週邊電路一體化形成為單晶體型 (monolithic)之光電半導體積體電路裝置，不同於個別形 成受光元件與電路元件的混合I C化裝置，可望降低成本。 而且，上述混合I C化裝置更具有不受外部電磁場雜訊干攪 的優點。 該等光電半導體積體電路裝置之習知構造，如特開平 0 9 - 0 1 8 0 5 0號公報所揭示之實施形態。以下，參照第1 1 圖，說明其構造。 首先，第1 1圖係習知的光電半導體積體電路裝置的截 面圖。具體而言，係植入光電二極體1與NPN電晶體2的1C 的截面圖。如圖示，在P型單結晶石夕半導體基板3上，藉由 氣相沉積法無摻雜地積層形成厚度例如1 5至2 0// m之第1蠢 晶層4。同樣地，在該第1磊晶層4上，藉由氣相沉積法摻 雜磷（P)地積層形成厚度例如4至6// m之第2磊晶層5。然 後，第1及第2磊晶層4、5，由完全貫通兩者的P+型分隔區 6電性地分隔成第1島形區域7及第2島形區域8。又，該第1 島形區域7裏形成光電二極體1，且，第2島形區域8裏形成 NPN電晶體2。 第1島形區域7裏，在第2磊晶層5表面略全面地形成作 為陰極出處的N +型擴散區9。然後，在該第2磊晶層5表面
314241.ptc 第5頁 584962 修· 案號 91135636 五、發明說明（2) 上形成氧化膜1 〇。進而透過該氧化膜丨0局部開孔的接觸 孔，讓陰極11接觸_擴散區9。另外，將分隔區6作為光 電二極體1的陽極側低電阻取出區，讓陽極12接觸分隔區£ 的表面。結果，構成了光電二極體1。 另一方面，第2島形區域8裡，在第1蟲晶層4與第2蠢 晶層5的接面處埋入有N+型埋層13。該N+型埋層13上方的 第2蠢晶層5表面，形成有NPN電晶體2的p型基極區14、n + 型射極區15及N+型集極區16。而各擴散區上有M電極17與 之接觸，且延伸在氧化膜丨〇上的^配線連接各元件。壯 果，構成了 NPN電晶體2,而光電二極體丨構成光信號輸\ 部，NPN電晶體2與其他元件一起構成信號處理電路。 發明所欲解決的問題 如上述，習知的光電半導體積體電路装置裏，係無掺 雜地形成第1蠢晶層4，磷（p )摻雜地形成第2蠢晶層5。因 此，光電二極體1之構成為p丨N二極體，以無摻雜的第工磊 晶層4作為空乏層形成區域。利用該構造，減少接合面電 容，提昇光吸收率抑制空乏層外生成載子之產生，提高光 電二極體1的感應速度。 然而’更慮及確保光電二極體1的空乏層形成區域， 提高光電二極體1的感應速度，似亦可無摻雜地形成第2磊 晶層5。此時，光考慮光電二極體1的特性雖可獲得滿意效 果’但在單晶體上所形成的Npn電晶體2側則會產生以下問 題。即NPN電晶體2側的第2磊晶層5亦無摻雜地被形成。 而’例如’ P型基極區1 4與p+型分隔區6之間沒有PN接合區 域，第2磊晶層亦成為高電阻狀態之構造。則，基極區（4 IIPiiiiii 11
314241.ptc 第6頁 584962 _案號91135636 乃年/月夕日 修正_ 五、發明說明（3) 與分隔區6間的第2磊晶層區域的表面易於反轉，引起寄生 效應的問題。 [發明内容] 本發明以上述習知課題為鑑而研發者，本發明之光電 半導體積體電路裝置，包括：一導電型半導體基板；幾乎 無摻雜地於前述基板表面積層形成複數層的磊晶層；貫通 前述磊晶層且至少形成第1及第2島形區域的一導電型分隔 區，形成於前述第1島形區域的一導電型之縱型電晶體， 及形成於前述第2島形區域的光電二極體；其特徵在於： 在構成前述第1島形區域的前述分隔區的内側形成逆導電 型擴散區，而前述電晶體形成於前述擴散區所圍成的前述 第1島形區域。 本發明之光電半導體積體電路裝置，最好是，在前述 複數層之磊晶層中位於最上層的前述磊晶層與位於該最上 層蠢晶層之下層的前述蠢晶層的接面，形成包夾前述接面 而形成的逆導電型埋層，且前述埋層與前述擴散區係在前 述埋層的端部週邊相連接。 並且，本發明以上述習知課題為鑑而研發者，本發明 之光電半導體積體電路裝置之製造方法，包括下列步驟： 準備一導電型半導體基板的製程；在前述半導體基板上形 成幾乎無摻雜的複數層之磊晶層的製程；形成貫通前述磊 晶層的一導電型分隔區，且至少分隔成第1及第2島形區域 的製程；及形成一導電型之縱型電晶體於前述第1島形區 域，並形成光電二極體於前述第2島形區域的製程；其特 徵在於：從前述第1島形區域最上層的前述磊晶層表面形
314241.ptc 第7頁 584962 _案號91135636_pj年，月f日 修正_ 五、發明說明（4) 成逆導電型擴散區’並於該擴散區内側形成前述電晶體。 [實施方式] 以下，關於本發明之實施形態，參照圖面同時詳細說 明。 第1圖係截面圖，顯示植入本發明之縱型PNP電晶體21 及光電二極體22的光電半導體積體電路裝置。 如圖示，在P -型單結晶石夕基板2 3上，形成例如電阻率 1 Ο Ο Ω · c m以上，厚度6 . 0至8 . 0 // m的無摻雜積層而成的第 1磊晶層2 4。該第1磊晶層2 4上，形成例如電阻率1 Ο 0Ω · cm以上，厚度6. 0至8 .0// m的無摻雜積層而成的第2蠢晶層 2 5。然後，於基板2 3、第1磊晶層2 4、及第2磊晶層2 5，由 完全貫通3者的P+型分隔區26形成第1島形區域45及第2島 形區域4 6。 該分隔區2 6，係由從基板2 3表面往上下方向擴散的第 1分隔區2 7、從第1磊晶層2 4表面往上下方向擴散的第2分 隔區2 8及從第2磊晶層2 5表面擴散的第3分隔區2 9所構成。 而藉由3者連接，將第1及第2磊晶層2 4、2 5分隔成島狀。 並且，在P+型分隔區26上，藉形成LOCOS氧化膜30，更增 加元件間之區隔。 然後，在第1島形區域45形成縱型PNP電晶體2卜且在 第2島形區域4 6形成光電二極體2 2。以下，說明個別的構 造 ° 先說明形成於第2島形區域4 6的光電二極體2 2。如圖 示，該構成，係於第2磊晶層2 5表面，略全面地形成N +型 擴散區3 9。並如上述，第1及第2磊晶層2 4、2 5係無摻雜形
314241.pic 第8頁 584962
f曰而擴散區3 9係作陰極區使用。然後，透過形成在第2 猫:，25表面上矽氧化膜層4〇的接觸孔，使陰極44與N+型 擴政區3 9連接。另一方面，如上述，基板2 3係P-型單結晶 f基板’並且，與p+型分隔區26連接。而未圖示地，分隔 區Y 6表面形成有陽極，而將與分隔區2 6連接的基板2 3做陽 極區使用。分隔區2 6實行陽極取出區的功能。 一帝其久，光電二極體2 2的作用，如以下說明。例如，對 光屯一極體22的陰極44施加+5V般的VCC電位，對陽極施加 ^ND電位，使光電二極體2 2成為施加反偏壓的狀態。此 日Γ，光電—極體2 2，如上述，由於第1及第2磊晶層2 4、2 5 係無摻雜地形成，與習知例比較，更能夠確保寬廣的空乏 層形成區域。換言之，無摻雜形成的第丄及第2蠢晶層24、 25的幾近全部範圍都可作為空乏層形成區域。因此，本發 明之光電二極體2 2裏，由於能夠降低接合面電容，故能夠 加大空乏層。其次，在對光電二極體2 2施加反偏壓的狀態 下由於形成較大空乏層，故能夠提高光入射時產生的生成 載子的移動速度。結果，能夠讓光電二極體2 2快速感應。 易言之，光電二極體22，雖亦與光之波長等目的用途 有關，但越是多層積層無摻雜所形成的磊晶層，以確保空 乏層形成區域越此夠k而光電二極體2 2的特性。 其次’說明形成於第1島形區域45的縱型PNP電晶體 2 1。如圖示，該構造為’ P+型埋層3丨係以包夾第1磊晶層 2 4與第2蟲晶層2 5接面的方式形成。在該區域，與p +型埋 層3 1重疊地’更形成N +型埋層3 2。然後，在第2蟲晶層 2 5 ’與P +型埋層3 1重S般地於深部形成p +型井區3 3。該p +
314241.ptc 第9頁 584962 修正 1^_J113563^ 五、發明說明（6) 型井區33裏，形成^ 散區35作為射極區】：區34作為集極區，形成P+型擴 在該N+型井ΓΚ Ϊ成N+型井區36作為基極區。並且， 區。然後=，晶7=^^^ 過形成於該氧化膜40的=面开;= 極43。又，雖夫罔千λ 孔形成集極4卜基極42及射 圖不’但Ν +型擴散區連接雷、、廣Γ 因此，縱型ΡΝΡ電晶體21由认 接電源（VCC)。 32、，包圍，故能夠抑制寄已 於，ί: N+ij::i8電半導體積體電路裝置的特徵在 的區域。具體而t °，° w ，以圍住形成該縱型PNP電晶體2 1 側。亦即了 ^搞^ ， +型擴散區3 8形成於分隔區2 6的内 t間t i 品;J則在P+型擴散區34與P+型第3分隔區29 型:果據：.：防止在兩者間…^ 如上所述，縱型ρΓρΙ1::關該構造說明如下。 -^ 0^ a e, ο, 日日體21係形成於無摻雜積層之 弟1及弟2磊晶層2 4、2 5。而+ # ^ 成Ρ+型井區33、Ν+型井區36第1及弟2县晶層24、25,形 形成區域…，如5 :6二確保縱型ΡΝΡ電晶體21的 ΙΗ型井區33或Ρ+型擴散區Hi擴散區38時，則例如，在 本質層。而雖未圖示型”區26之間將只存在 配線等。該情況之了，：；：氣化膜層4〇上形成有例如A1 率之第2蟲晶層25表面即田反述配線，則高電阻 33,1 ^ ^ 34^ Ρ^ΛΡ^ ^ ^ ^ ^ ^ ΡΝΡ電晶體21成為不良品刀此\區26將/豆路，而使該縱型
314241.ptc 第10頁 _ ^ 此時，因第2磊晶層2 5為無摻雜 584962 __案號91135636 尸？车/月左日 修生___ 五、發明說明（7) 而為高電阻，例如施加1至2 V左右的電壓，表面即反轉為P 型區域。易言之，該縱型PNP電晶體2 1成為耐壓性極差之 構造。 不過，本發明之縱型PNP電晶體21，在第2蠢晶層25 裏，於該P+型井區33或P+型擴散區34與P+型分隔區26之間 的本質層形成N+型擴散區38。因此，在該2者間形成PN的 接合面區域，即使該本質層表面變成P型區域亦不致使該2 者短路。亦即，在P+型分隔區26的内側形成一環狀N+型擴 散區3 8 ’能夠大幅長1局縱型P N P電晶體2 1的耐壓性。在 此，N +型擴散區3 8並不必要經常地形成一環狀，只要是形 成能夠提高縱型PNP電晶體2 1耐壓性的區域的構造即可。 亦即，縱型PNP電晶體21，實質上形成由n+型擴散區38所 圍區域。又，橫向型PNP電晶體亦可利用上述構造，但此 時，N +型擴散區3 8不連接電源的運用。據此，可得和縱型 PNP電晶體21相同之效果。 如上所述’本發明之光電半導體積體電路裝置，係於 同一基板上植入縱型PNP電晶體2 1與光電二極體22。因 此’為提南光電一極體2 2的特性，先決條件是要無摻雜地 形成蠢晶層。另外’為了提高縱型PNP電晶體2 1的耐壓 性，則最好至少於形成最上層的磊晶層時導入雜質。 因此’本發明之光電半導體積體電路裝置，係利用無摻雜 地積層所有的蟲晶層，以提高光電二極體的特性。另外， 縱型PNP電晶體2 1方面，在維持光電二極體的特性狀態’
584962 n...........- -1ϋΜ36___^年 / 月夕日 你 x 五、發明說明（8) ^ 又，如上所述，本實施形態所說明者雖係無摻 的2層構造蠢晶層’唯並無必要限於該構造。可按光\元成 極體的用途，在積層形成無摻雜的多層磊晶層的情济電一 可得相同效果。其他，不脫離本發明要旨的範圍下亦 各種變化。 ，可有 接著’參照第2圖至第1 〇圖，關於本發明的一個實^ 形態，業經植入縱型PNP電晶體與光電二極體的光電^， 體積體電路裝置之製造方法，說明於下。又，以下的 明，對於與第1圖所示光電半導體積體電路裴置裏已說明 之各構成元件相同的構成元件均赋予相同符號。 首先’如第2圖所示，準備p-型單結晶矽基板23。再 將該基板2 3表面熱氧化以全面形成例如〇 · 〇 3至〇 · 〇 峨 度的乳化膜。然後’利用公知之光微影技術，在形成分隔 區2 6的第1分隔區2 7的部份形成設有開口部的光阻劑，以 作為選擇遮罩。再將p型雜質例如硼（B )以加速電壓6 0至 lOOkeV、劑量1· 〇x 1〇13至丨· 〇χ i〇i5/ cm離子植入並擴散。 然後除去光阻劑。 其次，如第3圖所示，全部除去第2圖所示的氧化膜之 後，將基板2 3配置於磊晶生長裝置的晶座上。然後，以白 熱燈加熱，對基板2 3施以例如1 0 0 0°C左右的高溫同時導入 SiH2Cl氨體與Η氣體於反應管内。據此，在基板2 3上生長 例如電阻率100Ω · cm以上、厚度6. 0至8. 0// m左右的第1 磊晶層2 4。然後，將第1磊晶層2 4的表面熱氧化以形成例 如〇· 5至0· 8// m左右的矽氧化膜。然後，將對應於縱型PNP 電晶體2 1之N +型埋層3 2的氧化膜予以光蝕而形成選擇遮
314241.ptc 第12頁 584962 _案號 91135636_/J年/月夕日 修正 五、發明說明（9) 罩。再將N型雜質例如磷（P)以加速電壓20至65keV、劑量 1 · Ox 1 0 13至1 · Ox 1 0 15/ cm雔子植入並擴散。然後除去光阻 劑。此時，分隔區2 6之第1分隔區2 7亦同時被擴散。 次如第4圖，在第3圖已形成的矽氧化膜上，利用公知 之光微影技術，在形成縱型P N P電晶體2 1之P +型埋層3 1及 为Pw £ 2 6之弟2为隔區2 8的部份形成設有開口部的光阻 劑，以作為選擇遮罩。再以加速電壓6 0至1 0 0 keV、劑量 1 _ Ox 1 0 13至1 · Ox 1 0 15/ cm雔子植入P型雜質例如硼（β )。然 後，除去光阻劑。此時，Ν +型埋層3 2亦同時被擴散。 次如第5圖，全部除去氧化膜之後，將基板2 3配置於 蠢晶生長裝置的晶座上。然後，以白熱燈加熱，對基板2 3 施以例如1 0 0 0°C左右的高溫同時導入S i H 2C 1氨體與Η氣體 於反應管内。據此，生長例如電阻率1 〇 〇Ω · cm以上、厚 度6 · 0至8 · 0// m左右的弟2蠢晶層2 5。然後，將第2遙晶層 2 5的表面熱氧化以形成例如〇 · 5至0 . 8# m左右的石夕氧化 膜。然後，將對應於縱型PNP電晶體21之N+型擴散區38的 氧化膜予以光蝕而形成選擇遮罩。再將N型雜質例如磷（p) 以加速電壓2 0至6 5keV、劑量1 _ 〇χ 1 〇 13至1 · Οχ 1 〇 15/ cm離 子植入並擴散。此時，分隔區2 6之第2分隔區2 8及P +型埋 層3 1亦同時被擴散。而分隔區2 6之第1及第2分隔區2 7、2 8 相連接。 次如第6圖，除去在第5圖所形成的矽氧化膜，將第2 蟲晶層2 5表面熱氧化’以全面形成例如〇 . 〇 3至〇 . 0 5// m左 右的氧化膜。該氧化膜上，利用公知之光微影技術，在形 成縱型PNP電晶體21之P+型井區33的部份形成設有開口部
31424].pic 第13頁 584962 -麵·. 91135636_/ 月亨日 絛&_ 五、發明說明（10) 的光阻劑，以作為選擇遮罩。再將P型雜質例如硼（B)以加 速電壓60至lOOkeV、劑量i.ox 1〇13至1〇>< U15/cm雔子植 入並擴政。然後，去除光阻劑。此時，N +型擴散區3 8亦同 時被擴散。而N +型擴散區3 8與N +型埋層3 2相連接。 次如第7圖，在第6圖已形成的矽氧化膜上，利用公知 之光微影技術’在形成縱型PNP電晶體2 1的集極區之p+型 擴散區3 4及分隔區2 6之第3分隔區2 9的部份形成設有開口 部的光阻劑’以作為選擇遮罩。再將p型雜質例如硼（β )以 加速電壓60至lOOkeV、劑量丨·^ 1〇13至1〇>< i〇15/cm離子 植入並擴散。然後，去除光阻劑。此時，P+型井區33亦同 時被擴散。 次如第8圖，首先，要在第2磊晶層2 5的既定區域形成 L 0 C 0 S氧化膜3 0。雖未圖示，但將第2蠢晶層2 5表面熱氧化 以全面形成例如0 · 0 3至〇 · 〇 5// m左右的氧化膜。接著在該 氧化膜上再形成例如0 · 〇 5至〇 · 2#岐右的氮化矽膜。然 後，在形成LOCOS氧化膜30的部分選擇性地除去氮化矽膜 以設置為開口部。並用該氮化石夕膜作為遮罩，從氮化石夕膜 上以例如8 0 0至1 2 0 0°C進行蒸氣氧化使具有氧化膜。同 時，對基板23全體進行熱處理以形成LOCOS氧化膜30。尤 其在P+型分隔區26上形成L〇c〇S氧化膜30，更能增加元件 間之區隔。在此，所形成之LOCOS氧化膜30為例如厚度〇· 5 至 I. Oju m 〇 其次，將氮化矽膜及矽氧化膜全部去除。之後再將第 2蠢晶層2 5表面熱氧化以全面形成例如〇 · q β至〇 · 〇 $ # m左右 的氧化膜。該氧化膜上，利用公知之光微影技術，在形成
314241.ptc 第14頁 584962 -案——ΙΑ±_1_Ά ^ β 五、發明說明（ιι) '~~ ---— 縱型PNP電晶體21之基極區的N+型井區36的部份形成設有 開口部的光阻劑，以作為選擇遮罩。然後，以加速電壓2〇 至65keV、劑$ 1. 〇x 1〇13至h 〇χ 1〇15/⑽離子植入n型雜質 例如磷（p)。此時，在對N+型井區36離子植入砷（As)之製 私上’以光阻劑作為選擇遮罩之外也用L〇c〇s氧化膜3〇， 更能夠正確地對N+型井區36的位置進行離子植入。然後， 除去光阻劑。此時’藉由連接構成分隔區2 6的第卜第2及 第3分隔區2 7、2 8、2 9而形成p +型分隔區2 6。 次如第9圖，在第8圖已形成的矽氧化膜上，利用公知 之光微影技術，在形成縱型PNP電晶體21之射極區的N+型 擴散區3 7及光電二極體2 2的陰極區之n +型擴散區3 9的部份 形成設有開口部的光阻劑，以作為選擇遮罩。再將N型雜 質例如砷（As)以加速電壓8〇至12〇keV、劑量丨· 〇χ 1〇1^ i
Ox HP5/ cm雔子植入並擴散。然後，除去光阻劑。此時，· N +型井區3 6亦同時被擴散。 次如第1 0圖’在第8圖已形成的矽氧化膜上，利用公 知之光微影技術，在形成縱型PNp電晶體2丨之基極取出區 的P+型擴散區3 5的部份形成設有開口部的光阻劑，以作為 選擇遮罩。再將P型雜質例如二氟化硼（βΙ?2)以加速電壓3Q 至7 5keV、劑量1· Οχ 1〇15至κ 〇χ 1〇17/ cm離子植入並擴 散。然後，除去光阻劑。此時，N+型擴散區37、39亦同時 被擴散。 然後’在第2蟲晶層2 5表面形成矽氧化膜層4 〇。再於 縱型PNP電晶體21之作為集極區的p+型擴散區34、作為某 極取出區的N+型擴散區37及作為射極區的p+型擴散區
584962 案號 91135636 五、發明說明（12) 的石夕乳化膜層4 0 ’形成用以連接外部電極的接觸 外，也在光電二極體22之作為陰極區的N+型擴散 石夕乳化膜層4 0 ’形成用以連接外部電極的接觸孔 透過該等接觸孔’形成例如由A丨所構成的外部電 42、43、44，以完成第1圖所示植入縱型pNp電晶 電二極體22的光電半導體積體電路裝置。 又，在以上本實施形態，雖敘述了有關植入 電晶體及光電二極體的光電半導體積體電路裝置 別限定於上述形態。在植入其他週邊電路的_ 並且，其他不脫離本發明要旨的範圍内， 變更。 發明的效果 板上‘，明之光電半導體積體電路裝置，於 板上利用無接雜 〇、 區域，且在該良/夕s積运而成的磊晶層分隔成 晶體。而由於井：區域至少形成光電二極體與縱 在反偏壓狀態下電：=f:無摻雜的蟲晶層所 形成區域。因整個蟲晶層區域均可利用 並且，根磨: 可快速感應的光電二極 導體基板上利之光電半導體積體電路裝 數島形以或，雜將多層積層而成的县晶層 ρνρ電晶體。並且在該/形區域至少形成光電二極 擴散區與Ρ+型八在縱型ΡΝΡ電晶體裏’於集極 無摻雜地積層：：區^間形ΐΝ+型擴散區。因此 體。 成的晶層裏形成兩耐壓的縱型 孔。另 區3 9上的 。然後， 極4 1、 體21及光 縱型ΡΝΡ ，但不特 可得相同 可有各種 半導體基 複數島形 型Ρ Ν Ρ電 構成，故 為空乏層 體。 置，於半 分隔成複 體與縱型 區的Ρ +型 ，能夠在 ΡΝΡ電晶
584962 _案號 91135636 年 / 月5 日_^_ 五、發明說明（13) 並且’根據本發明之光電半導體積體電路裝置，如上 所述，能夠在一片基板上植入特性不同的光電二極體與縱 型PNP電晶體並提面兩者的特性。 並且，根據本發明之光電半導體積體電路裝置之製造 方法，可於半導體基板上無摻雜地形成多層磊晶層。並於 由分隔區所區隔的複數島形區域的至少2個島形區域裏， 形成光電二極體與縱型PNP電晶體。且在縱型PNP電晶體 裏，於集極區的P+型擴散區與P+型分隔區之間形成N+型擴 散區。據此，能夠在無摻雜地積層而成的磊晶層内形成高 耐壓的縱型PNP電晶體。結果，能夠在一片基板上植入特 性不同的光電二極體與縱型PNP電晶體並提高兩者的特 性。
314241.ptc. 第17頁 584962 _案號91135636_/V年/月J曰 修正_ 圖式簡單說明 [圖式簡單說明] 第1圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置。 第2圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第3圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第4圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第5圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第6圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第7圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第8圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第9圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第1 0圖係截面圖說明本發明實施形態的光電半導體積 體電路裝置的製造方法。 第1 1圖係截面圖說明習知實施形態的光電半導體積體 電路裝置。 光電二極體 2 NPN電晶體
314241.ptc 第18頁 584962 案號91135636 年/月$日 修正
圖式簡單說明 3 P型單結晶矽半導體基板 4 第1磊晶層 5 第2蠢晶層 6 分隔區 6 P+型分隔區 7 第1島形區域 8 第2島形區域 9 N +型擴散區 10 氧化膜 11 陰極 12 陽極 13 N +型埋層 14 基極區 14 P型基極區 15 N+型射極區 16 N +型集極區 17 A 1電極 21 電晶體 21 縱型PNP電晶體 22 光電二極體 23 基板 23 P-型單結晶矽基板 24 弟1蠢晶層 25 第2磊晶層 26 分隔區 26 P+型分隔區 27 第1分隔區 28 第2分隔區 29 P+型第3分隔區 29 第3分隔區 30 LOCOS氧化膜 31 P +型埋層 32 N +型埋層 33 P+型井區 34 P+型擴散區 35 P +型擴散區 36 N+型井區 37 N +型擴散區 38 N +型擴散區 39 擴散區 39 N +型擴散區 40 氧化膜 40 石夕氧化膜層 41 外部電極 41 集極 42 外部電極 42 基極 43 外部電極 43 射極 314241.ptc 第19頁 584962 _案號91135636 年/月f日 修正 圖式簡單說明 44 外部電極 45 第1島形區域 44 陰極 46 第2島形區域
314241.ptc 第20頁

Claims (1)

  1. 584962 _案號91135636 "年 /月A日 修正_ 六、申請專利範圍 1. 一種光電半導體積體電路裝置，包括： 一導電型半導體基板； 幾乎無摻雜地積層形成於前述基板表面的複數層 的蠢晶層， 貫通前述磊晶層且至少形成第1及第2島形區域的 一導電型分隔區； 形成於前述第1島形區域的一導電型之縱型電晶 體；及 形成於前述第2島形區域的光電二極體； 其特徵在於· 在構成前述第1島形區域的前述分隔區的内側形成 逆導電型擴散區，而前述電晶體形成於前述擴散區所 圍成的前述第1島形區域。 2. 如申請專利範圍第1項之光電丰導體積體電路裝置，其 中，前述逆導電型擴散區係形成為一環狀。 3. 如申請專利範圍第2項之光電半導體積體電路裝置，其 中，在前述複數層之磊晶層當中位於最上層的前述磊 晶層與位於該最上層磊晶層之下層的前述磊晶層的接 面，形成包夾前述接面而形成的逆導電型埋層，且前 述埋層與前述擴散區在前述埋層的端部週邊相連接。 4. 如申請專利範圍第1至3項中任一項之光電半導體積體 電路裝置，其中，前述擴散區係位於前述電晶體的集 極區與前述分隔區之間。 5. 如申請專利範圍第1或3項之光電半導體積體電路裝
    314241.ptc 第21頁 584962 _案號91135636_/y年/月夕日 修正_ 六、申請專利範圍 置，其中，前述蠢晶層之電阻率為100Ω · c m以上。 6. —種光電半導體積體電路裝置的製造方法，包括下列 步驟： 準備一導電型半導體基板的製程； 在前述半導體基板上形成幾乎無摻雜的複數層之 蠢晶層的製程， 形成貫通前述磊晶層的一導電型分隔區，且至少 分隔成第1及第2島形區域的製程；及 形成一導電型之縱型電晶體於前述第1島形區域， 並形成光電二極體於前述第2島形區域的製程； 其特徵在於： 從前述第1島形區域最上層的前述磊晶層表面形成 逆導電型擴散區，並於該擴散區内側形成前述電晶 體。 7. 如申請專利範圍第6項之光電半導體積體電路裝置的製 造方法，其中，在前述一導電型分隔區與前述逆導電 型擴散區之間形成一環狀之前述逆導電型擴散區。 8. 如申請專利範圍第6或7項之光電半導體積體電路裝置 的製造方法，其中，在前述第1島形區域，包央位於最 上層的前述蠢晶層與位於該最上層蠢晶層之下層的前 述蠢晶層的接面，形成逆導電型埋層，且以連接前述 擴散區於前述埋層的端部週邊的方式形成。
    314241.ptc 第22頁
TW091135636A 2002-01-31 2002-12-10 Photo semiconductor IC device and method for making the same TW584962B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002023779A JP2003224253A (ja) 2002-01-31 2002-01-31 光半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200302574A TW200302574A (en) 2003-08-01
TW584962B true TW584962B (en) 2004-04-21

Family

ID=27606416

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091135636A TW584962B (en) 2002-01-31 2002-12-10 Photo semiconductor IC device and method for making the same

Country Status (4)

Country Link
US (1) US6692982B2 (zh)
JP (1) JP2003224253A (zh)
CN (1) CN1246907C (zh)
TW (1) TW584962B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973326B2 (en) 2007-06-29 2011-07-05 Huga Optotech Inc. Semiconductor structure combination for epitaxy of semiconductor optoelectronic device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702854B2 (ja) 2002-03-06 2005-10-05 ソニー株式会社 固体撮像素子
US7944012B2 (en) * 2003-05-08 2011-05-17 The Science And Technology Facilities Council Accelerated particle and high energy radiation sensor
JP2005109048A (ja) 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 光半導体集積回路装置の製造方法
DE10350643B4 (de) * 2003-10-29 2008-12-04 Infineon Technologies Ag Verfahren zur Herstellung einer antireflektierenden Oberfläche auf optischen integrierten Schaltkreisen
US7273776B2 (en) * 2004-07-27 2007-09-25 Legerity, Inc. Methods of forming a P-well in an integrated circuit device
US7307327B2 (en) * 2005-08-04 2007-12-11 Micron Technology, Inc. Reduced crosstalk CMOS image sensors
JP4326513B2 (ja) 2005-08-31 2009-09-09 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007095827A (ja) * 2005-09-27 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
WO2011013380A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Manufacturing method of semiconductor apparatus and semiconductor apparatus
US8759188B2 (en) * 2010-12-29 2014-06-24 Stmicroelectronics S.R.L. Radiation hardened bipolar injunction transistor
US9799647B1 (en) * 2016-08-22 2017-10-24 International Business Machines Corporation Integrated device with P-I-N diodes and vertical field effect transistors
US10790322B1 (en) * 2019-08-19 2020-09-29 Omnivision Technologies, Inc. Image sensor for infrared sensing and fabrication method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940818B2 (ja) 1996-08-08 1999-08-25 三洋電機株式会社 光半導体装置とその製造方法
JP2003258216A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 光半導体集積回路装置の製造方法
JP2003258219A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 光半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973326B2 (en) 2007-06-29 2011-07-05 Huga Optotech Inc. Semiconductor structure combination for epitaxy of semiconductor optoelectronic device

Also Published As

Publication number Publication date
JP2003224253A (ja) 2003-08-08
US20030143774A1 (en) 2003-07-31
CN1246907C (zh) 2006-03-22
TW200302574A (en) 2003-08-01
CN1435891A (zh) 2003-08-13
US6692982B2 (en) 2004-02-17

Similar Documents

Publication Publication Date Title
TW584962B (en) Photo semiconductor IC device and method for making the same
KR0182270B1 (ko) 광 반도체 장치
US8421117B2 (en) Semiconductor device and method of manufacturing the same
KR100683099B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JPH04245478A (ja) 光半導体装置
JPH1145988A (ja) ＢｉＣＭＯＳ内蔵受光半導体装置
JPH04271172A (ja) 光半導体装置
JP4043246B2 (ja) 光半導体集積回路装置
JP3172253B2 (ja) 光半導体装置
JP2940818B2 (ja) 光半導体装置とその製造方法
JP2620655B2 (ja) 光半導体装置
JP3157274B2 (ja) 光半導体装置
JPH10233525A (ja) アバランシェフォトダイオード
JP7199013B2 (ja) 光検出器
JPH06151900A (ja) 半導体装置
JP2557744B2 (ja) 光半導体装置
JPH04245477A (ja) 光半導体装置
JP2557743B2 (ja) 光半導体装置の製造方法
JP3197592B2 (ja) 半導体装置の製造方法
US7704845B2 (en) Varactor and method for manufacturing the same
JP5723135B2 (ja) 半導体装置の製造方法
JPH0629374A (ja) 半導体集積回路装置
JPS62202567A (ja) 光センサおよびその製造方法
JPH04146671A (ja) 回路内蔵受光素子
JPH01225155A (ja) バイポーラ型半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees