CN1246907C - 光半导体集成电路装置及其制造方法 - Google Patents
光半导体集成电路装置及其制造方法 Download PDFInfo
- Publication number
- CN1246907C CN1246907C CNB031019242A CN03101924A CN1246907C CN 1246907 C CN1246907 C CN 1246907C CN B031019242 A CNB031019242 A CN B031019242A CN 03101924 A CN03101924 A CN 03101924A CN 1246907 C CN1246907 C CN 1246907C
- Authority
- CN
- China
- Prior art keywords
- zone
- type
- epitaxial loayer
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 230000003287 optical effect Effects 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 238000002955 isolation Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000012010 growth Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Bipolar Transistors (AREA)
Abstract
在具有纵向PNP晶体管和光电二极管的现有的光半导体集成电路装置中，因为同一衬底上形成特性不同的两个元件，所以很难同时提高两者的特性。在本发明的具有纵向PNP晶体管(21)和光电二极管(22)的光半导体集成电路装置中，通过非掺杂层叠了第一和第二外延层(24)、(25)。因此，在光电二极管中，能大幅度增加耗尽层形成区域，能实现高速响应。而在纵向PNP(21)晶体管中，用N+型的扩散区域(38)包围了晶体管(21)的形成区域。因此，能大幅度提高纵向PNP晶体管(21)的耐压性。
Description
技术领域
本发明涉及把光电二极管和双极集成电路(IC)一体化的光半导体集成电路装置及其制造方法。
背景技术
与分别形成光敏器件和电路元件而混合集成电路化的装置不同，对于把光敏器件和外部电路一体化而形成的单片式光半导体集成电路装置，能期待着成本下降。所述混合集成电路化的装置具有较强的抗外部电磁场导致的噪声的优点。
作为这样的光半导体集成电路装置的以往的构造，例如在特开平09-018050号公报中描述了一个实施例。下面，参照图11就该构造加以说明。
首先，图11是以往的光半导体集成电路装置的剖视图。具体而言，是具有光电二极管1和NPN晶体管2的集成电路(以下简称IC)的剖视图。如图所示，例如以15～20μm左右的厚度，通过汽相外延在P型的单晶硅半导体衬底3上形成非掺杂层叠的第一外延层4。同样，例如以4～6μm左右的厚度，通过汽相外延在该第一外延层4上形成掺磷(P)而层叠的第二外延层5。然后，第一和第二外延层4、5由完全贯通两者的P+型的隔离区域6电隔离为第一岛区域7和第二岛区域8。此外，在该第一岛区域7中形成了光电二极管1，另外，在第二岛区域8中形成了NPN晶体管2。
在第一岛区域7中，在第二外延层5的几乎整个表面上形成了成为阴极引出区域的N+型扩散区域9。而且，在该第二外延层5的表面上形成了氧化膜10。阴极11通过在该氧化膜10上局部开出的接触孔与N+型的扩散区域9接触。而把隔离区域6作为光电二极管1的阳极侧低电阻引出区域，阳极12与隔离区域6的表面接触。从而构成了光电二极管1。
而在第二岛区域8中，在第一外延层4和第二外延层5的边界部埋入了N+型的埋层13。在该N+型的埋层13上方的第二外延层5的表面形成NPN晶体管2的P型基极区域14、N+型的发射极区域15和N+型的集电极区域16。而且，Al电极17接触各扩散区域上，在氧化膜10上延伸的Al布线连接各元件。从而构成了NPN晶体管2。以光电二极管1为光信号输入部分，NPN晶体管2与其它元件一起构成信号处理电路。
如上所述，在以往的光半导体集成电路装置中，非掺杂形成第一外延层4，掺磷形成第二外延层5。因此，光电二极管1作为PIN二极管，非掺杂的第一外延层4作为耗尽层形成区域。而且，根据该构造，结电容小，提高了光吸收率，抑制耗尽层外生成载流子的产生，提高了光电二极管1的响应速度。
可是，如果考虑到确保光电二极管1的耗尽层形成区域，使光电二极管1的响应速度提高，就可以考虑也用非掺杂形成第二外延层5。这时，如果只考虑光电二极管1的特性，是能取得满意的效果，但是，在单片式形成的NPN晶体管2一侧发生了以下问题。NPN晶体管2一侧的第二外延层5也变成为非掺杂形成。而且，例如在P型的基极区域14和P+型的隔离区域6之间不存在PN结区域，变为第二外延层也是高电阻状态的构造。因此，在基极区域14和隔离区域6之间的第二外延层区域表面中有容易发生反型、产生寄生效应的问题。
发明内容
本发明是鉴于上述现有技术中存在的问题而提出的，其目的在于提供一种把光电二极管和双极IC一体化的光半导体集成电路装置及其制造方法，在使光电二极管的高速响应成为可能的非掺杂的外延层中形成双极IC。在本发明的光半导体集成电路装置中，特征在于具有：第一种导电类型的半导体衬底；层叠在所述衬底的表面、且几乎非掺杂形成的多层外延层；贯穿所述外延层、且至少形成第一和第二岛区域的第一种导电类型的隔离区域；形成在所述第一岛区域中的第一种导电类型的纵向晶体管和形成在所述第二岛区域中的光电二极管；在构成所述第一岛区域的所述隔离区域的内侧形成与第一种导电类型相反的第二种导电类型的扩散区域，在由所述扩散区域包围的所述第一岛区域中形成所述晶体管。
本发明的光半导体集成电路装置的特征在于：最好在所述多层的外延层中位于最上层的外延层和位于该最上层的外延层之下的那层外延层的边界面上，形成夹着所述边界面而形成的第二种导电类型的埋层，所述埋层和所述扩散区域在所述埋层的端部周边连接。
本发明的光半导体集成电路装置的制造方法的特征在于包含：准备第一种导电类型的半导体衬底的步骤；在所述半导体衬底上形成几乎非掺杂的多层外延层的步骤；形成贯穿所述外延层的第一种导电类型的隔离区域、且至少隔离为第一和第二岛区域的步骤；在所述第一岛区域形成第一种导电类型的纵向晶体管、在所述第二岛区域形成光电二极管的步骤；在所述第一岛区域中，从最上层的所述外延层表面形成与第一种导电类型相反的第二种导电类型的扩散区域，在比该扩散区域更靠内侧形成所述晶体管。
根据本发明的光半导体集成电路装置，把在半导体衬底上、非掺杂层叠为多层的外延层隔离为多个岛区域，在该岛区域中至少形成光电二极管和纵向PNP晶体管。而且，在光电二极管中，因为使用了基于非掺杂的外延层而构成，所以在反向偏压的状态下，能把外延层区域的几乎整个区域作为耗尽层形成区域来利用。因此，能实现高速响应的光电二极管。
根据本发明的上述光半导体集成电路装置，在纵向PNP晶体管中，在作为集电极区域的P+型的扩散区域和P+型的隔离区域之间形成了N+型的扩散区域。因此，在用非掺杂层叠的外延层内能形成高耐压的纵向PNP晶体管。
根据本发明的光半导体集成电路装置，如上所述，在一块衬底上能同时组合特性不同的光电二极管和纵向PNP晶体管、并且能提高两者的特性。
另外，根据本发明的光半导体集成电路装置的制造方法，在半导体衬底上非掺杂形成多层的外延层。然后，在由隔离区域划分的多个岛区域的至少两个岛区域中形成光电二极管和纵向PNP晶体管。然后，在纵向PNP晶体管中作为集电极区域的P+型的扩散区域和P+型的隔离区域之间形成N+型的扩散区域。因此，在非掺杂层叠的外延层内能形成高耐压的纵向PNP晶体管。结果，在一块衬底上能同时组合特性不同的光电二极管和纵向PNP晶体管，并且能提高两者的特性。
附图说明
下面简要说明附图。
图1是说明本发明的实施例的光半导体集成电路装置的剖视图。
图2是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图3是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图4是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图5是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图6是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图7是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图8是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图9是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图10是说明本发明的实施例的光半导体集成电路装置的制造方法的剖视图。
图11是说明现有技术的实施例的光半导体集成电路装置的剖视图。
具体实施方式
下面，参照附图详细说明本发明的实施例。
图1表示了本发明的具有纵向PNP晶体管21和光电二极管22的光半导体集成电路装置的剖视图。
如图所示，在P-型的单晶硅衬底23上，形成了例如电阻率为100Ω·cm以上、厚度为6.0～8.0μm的非掺杂层叠的第一外延层24。在该第一外延层24上形成了例如电阻率为100Ω·cm以上、厚度为6.0～8.0μm的用非掺杂层叠的第二外延层25。而且，在衬底23、第一外延层24和第二外延层25上通过完全贯穿三者的P+型隔离区域26形成了第一岛区域45和第二岛区域46。
该隔离区域26由从衬底23的表面向上下方向扩散的第一隔离区域27、从第一外延层24的表面向上下方向扩散的第二隔离区域28和从第二外延层25的表面扩散的第三隔离区域29构成。而且，通过连接三者，把第一和第二外延层24、25隔离为岛状。另外，通过在P+型隔离区域26上形成厚的热氧化膜(LOCOS氧化膜)30，进一步实现了元件间的隔离。
而且，在第一岛区域45中形成纵向PNP晶体管21，在第二岛区域46形成光电二极管22。下面，就各构造分别加以说明。
首先，说明形成在第二岛区域46的光电二极管22。如图所示，在第二外延层25的几乎整个表面上形成N+型的扩散区域39。而且，如上所述，第一和第二外延层24、25是非掺杂形成的，扩散区域39被作为阴极区域使用。而且，在N+型的扩散区域39上、通过形成在第二外延层25表面上的硅氧化膜40中的接触孔连接了阴极44。而如上所述，衬底23是P-型的单晶硅衬底，还与P+型的隔离区域26相连。而且，图中虽然未显示，但是在隔离区域26的表面形成了阳极，与隔离区域26连接的衬底23作为阳极区域使用。隔离区域26实现阳极引出区域的功能。
而且，光电二极管22的作用如下所述。例如，设定在光电二极管22的阴极44上施加例如+5V的VCC电位、在阳极上施加接地(GND)电位、在光电二极管22上施加了反偏压的状态。这时，在光电二极管22中，如上所述，因为通过第一和第二外延层24、25是非掺杂形成的，所以与以往的例子相比，能确保宽度更宽的耗尽层形成区域。即能使通过非掺杂形成的第一和第二外延层24、25的几乎全部区域成为耗尽层形成区域。因此，在本发明的光电二极管22中，因为能降低结电容，所以能使耗尽层变宽。而且，因为在光电二极管22中施加了反偏压的状态下能形成宽阔的耗尽层，所以能提高由于光的入射而产生的载流子的移动速度。结果，能实现光电二极管22的高速响应。
即，在光电二极管22中，虽然与光的波长等的目的用途也有关系，但是越把非掺杂形成的外延层层叠为多层、确保耗尽层形成区域，就越能提高光电二极管22的特性。
下面，说明形成在第一岛区域45的纵向PNP晶体管21。如图所示，该结构夹着第一外延层24和第二外延层25的边界形成了P+型的埋层31。在该区域中，与P+型的埋层31重叠形成了N+型的埋层32。而且，在第二外延层25中形成P+型的阱区33，使之在深处与P+型的埋层31重叠。在该P+型的阱区33中形成了P+型的扩散区域34作为集电极区域，形成了P+型的扩散区域35作为发射极区域，形成了N+型的阱区36作为基极区域。另外，在该N+型的阱区36中形成N+型的扩散区域37作为基极引出区域。而且，在第二外延层25的表面形成了硅氧化膜40，通过形成在该硅氧化膜40中的接触孔，形成了集电极41、基极42和发射极43。须指出的是，图中虽然未显示，但是N+型的扩散区域与电源(VCC)相连。因此，由于用施加了电源电位的N+型区域32、38包围了纵向PNP晶体管21，所以能抑制寄生效应。
而且，本发明的光半导体集成电路装置的特征在于：形成了N+型扩散区域38，使其包围形成该纵向PNP晶体管21的区域。具体而言，在比隔离区域26更靠内侧形成了N+型扩散区域38。即在集电极区域中，在P+型的扩散区域34和P+的第三隔离区域29之间设置了N型的势垒。因此，能防止两者间的第二外延层25的表面变化为P型。结果，能实现在非掺杂层叠的外延层24、25内形成纵向PNP晶体管21。下面，就该构造加以说明。
如上所述，纵向PNP晶体管21形成在非掺杂层叠的第一和第二外延层24、25中。而且，在第一和第二外延层24、25中形成P+型的阱区33、N+型的阱区36，确保了纵向PNP晶体管21的形成区域。因此，当不形成N+型的扩散区域38时，例如在P+型的阱区33或P+型的扩散区域34和P+型的隔离区域26之间就只存在本征层了。而且，图中虽然未显示，但是在硅氧化膜层40上例如形成了Al布线。这时，如果电流流过上述的布线，高电阻率的第二外延层25的表面就反转为P型区域了。结果，P+型的阱区33或P+型的扩散区域34与P+型的隔离区域26短路，该纵向PNP晶体管21变为不合格品。这时，因为第二外延层25是非掺杂的，具有高电阻，所以通过施加例如1～2V左右的电压，表面就反型为P型区域了。即该纵向PNP晶体管21为耐压性非常差的构造。
在本发明的纵向PNP晶体管21第二外延层25中，在该P+型的阱区33或P+型的扩散区域34和P+型的隔离区域26之间的本征层上形成了N+型的扩散区域38。因此，在这两者之间形成了PN结区域，该本征层表面即使变化为P型区域，这两者也不短路。即通过在P+型的隔离区域26的内侧形成一个环状的N+型扩散区域38，就能大幅度提高纵向PNP晶体管21的耐压性。这里，N+型的扩散区域38没必要总形成一个环状，用只在能使纵向PNP晶体管21的耐压性提高的区域中形成的构造即可。即纵向PNP晶体管21形成在实质上由N+型的扩散区域38包围的区域中。须指出的是，在横向PNP晶体管中也能使用上述的构造，但是这时，在不与电源连接的前提下利用N+型的扩散区域38。由此，能取得与纵向PNP晶体管21同样的效果。
如上所述，在本发明的光半导体集成电路装置中，在同一衬底上纳入了纵向PNP晶体管21和光电二极管22。因此，为了使光电二极管22的特性提高，用非掺杂形成外延层成为条件。而为了使纵向PNP晶体管21的耐压性提高，最好至少掺入N型杂质形成最上层的外延层。因此，在本发明的光半导体集成电路装置中，通过完全非掺杂层叠形成外延层，提高了光电二极管的特性。而在纵向PNP晶体管21中，在维持了光电二极管的特性的情况下，形成N+型的扩散区域，在非掺杂的外延层形成提高了耐压性的纵向PNP晶体管。
须指出的是，如上所述，在本实施例中，说明了二层非掺杂形成的外延层结构的情形，但是没必要局限于该构造。按照光电二极管的使用用途，层叠了多层非掺杂的外延层时也能取得同样的效果。而且，在不脱离本发明的宗旨的范围中，能有各种变型。
下面，参照图2～图10，说明本发明的实施例1的具有纵向PNP晶体管和光电二极管的光半导体集成电路装置的制造方法。在以下的说明中，对于与图1所示的光半导体集成电路装置中说明的各构成要素相同的构成要素采用了相同的符号。
首先，如图2所示，准备P-型的单晶硅衬底23。然后热氧化该衬底23，在整个面上形成例如0.03～0.05μm左右的氧化膜。然后，通过众所周知的光刻技术，形成在形成隔离区域26的第一隔离区域27的部分设置了开口部的光致抗蚀剂作为选择掩模。然后，以60～100keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入P型杂质例如硼(B)，进行扩散。然后除去光致抗蚀剂。
接着，如图3所示，全部除去图2所示的氧化膜后，把衬底23放置在外延生长装置的基座上。然后，通过灯加热，向衬底23提供例如1000℃的高温，并且向反应管内导入SiH2Cl2气体和H2气体。据此，使例如电阻率为100Ω·cm以上、厚度为6.0～8.0μm左右的第一外延层24在衬底23上生长。然后，热氧化第一外延层24的表面，形成例如0.5～0.8μm左右的硅氧化膜。然后，对与纵向PNP晶体管21的N+型的埋层32对应的氧化膜进行光刻，作为选择掩模。然后，以20～65keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入N型杂质例如磷。然后，除去光致抗蚀剂。这时，同时扩散了隔离区域26的第一隔离区域27。
接着，如图4所示，在图3中形成的硅氧化膜上，通过众所周知的光刻技术，形成在形成纵向PNP晶体管21的P+型的埋层31和隔离区域26的第二隔离区域28的部分设置了开口部的光致抗蚀剂作为选择掩模。然后，以60～100keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入p型杂质例如硼。然后除去光致抗蚀剂。这时也同时扩散了N+型的埋层32。
接着，如图5所示，全部除去氧化膜后，把衬底23放置在外延生长装置的基座上。然后，通过灯加热，向衬底23提供例如1000℃左右的高温，并且向反应管内导入SiH2Cl2气体和H2气体。据此，使例如电阻率为100Ω·cm以上、厚度为6.0～8.0μm左右的第二外延层25生长。然后，热氧化第二外延层25的表面，形成例如0.5～0.8μm左右的硅氧化膜。然后，对与纵向PNP晶体管21的N+型的扩散区域38对应的氧化膜进行光刻，作为选择掩模。然后，以20～65keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入N型杂质例如磷(P)，并进行扩散。这时，同时扩散了隔离区域26的第二隔离区域28和P+型的埋层31。从而，隔离区域26的第一和第二隔离区域27、28连接。
接着，如图6所示，除去图5中形成的硅氧化膜，热氧化第二外延层25的表面，在整个面上形成例如0.03～0.05μm左右的氧化膜。在该氧化膜上，通过众所周知的光刻技术，形成在形成纵向PNP晶体管21的P+型的阱区33的部分设置了开口部的光致抗蚀剂作为选择掩模。然后，以60～100keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入P型杂质例如硼(B)，进行扩散。然后除去光致抗蚀剂。这时，同时扩散了N+型的扩散区域38。从而，N+型的扩散区域38和N+型的埋层32连接。
接着，如图7所示，在图6中形成的硅氧化膜上，通过众所周知的光刻技术，在形成成为纵向PNP晶体管21集电极区域的P+型的扩散区域34和隔离区域26的第三隔离区域29的部分形成设置了开口部的光致抗蚀剂作为选择掩模。然后，以60～100keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入P型杂质例如硼(B)，进行扩散。然后除去光致抗蚀剂。这时，也同时扩散了P+型的阱区33。
接着，如图8所示，首先在第二外延层25所需要的区域形成LOCOS氧化膜30。虽然图中未显示，但是热氧化第二外延层25的表面，在整个面上形成例如0.03～0.05μm左右的氧化膜。然后，在该氧化膜上形成例如0.05～0.2μm左右的氮化硅膜。然后，有选择地除去氮化硅膜，使在形成LOCOS氧化膜30的部分设置开口部。然后，使用该氮化硅膜作为掩模，从硅氧化膜上，在例如800℃～1200℃左右，用蒸汽氧化形成氧化膜。而且，同时对衬底23全体进行热处理，形成LOCOS氧化膜30。特别是通过在P+型的隔离区域26上形成LOCOS氧化膜30，进一步实现了元件间的隔离。这里，LOCOS氧化膜30形成了例如0.5～1.0μm左右的厚度。
接着，完全除去氮化硅膜和硅氧化膜。然后，再次热氧化第二外延层25的表面，在整个面上形成例如0.03～0.05μm左右的氧化膜。在该氧化膜上，通过众所周知的光刻技术，形成在形成成为纵向PNP晶体管21的基极区域的N+型的阱区36的部分设置了开口部的光致抗蚀剂作为选择掩模。然后，以20～65keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入N型杂质例如磷(P)。这时，在向N+型的阱区36离子注入砷(As)的步骤中，除了光致抗蚀剂，通过还把LOCOS氧化膜30作为选择掩模使用，能使N+型的阱区36的位置更正确地进行离子注入。然后，除去光致抗蚀剂。这时，通过连接构成隔离区域26的第一、第二和第三隔离区域27、28、29，就形成了P+型的隔离区域26。
接着，如图9所示，在图8中形成的硅氧化膜上，通过众所周知的光刻技术，在形成成为纵向PNP晶体管21的发射极区域的N+型的扩散区域37和成为光电二极管22的阳极区域的N+型扩散区域39的部分形成设置了开口部的光致抗蚀剂作为选择掩模。然后，以80～120keV的加速电压、1.0×1013～1.0×1015/cm2的导入量，离子注入N型杂质例如砷(As)，并进行扩散。然后，除去光致抗蚀剂。这时，也同时扩散了N+型的阱区36。
接着，如图10所示，在图9中形成的硅氧化膜上，通过众所周知的光刻技术，在形成成为纵向PNP晶体管21的基极引出区域的P+型的扩散区域35的部分形成设置了开口部的光致抗蚀剂作为选择掩模。然后，以30～75keV的加速电压、1.0×1015～1.0×1017/cm2的导入量，离子注入P型杂质例如氟化硼(BF2)，进行扩散。然后除去光致抗蚀剂。这时也同时扩散了N+型的扩散区域37、39。
然后，在第二外延层25的表面形成硅氧化膜40。然后，在作为纵向PNP晶体管21的集电极区域的P+型的扩散区域34、作为基极引出区域的N+型的扩散区域37和作为发射极区域的P+型的扩散区域35上的硅氧化膜40中形成用于连接外部电极的接触孔。而在作为光电二极管22的阴极区域的N+型的扩散区域39上的硅氧化膜40中也形成用于连接外部电极的接触孔。然后，通过这些接触孔，形成例如由Al构成的外部电极41、42、43，44，就完成了图1所示的具有纵向PNP晶体管21和光电二极管22的光半导体集成电路装置。
须指出的是，在所述的本实施例中，描述了具有纵向PNP晶体管和光电二极管的光半导体集成电路装置，但是，没必要限定于所述的形式。在组合了其他外部电路的IC中，也能取得同等的效果。而且，在不脱离本发明的宗旨的范围中，能有各种变型。
Claims (8)
1.一种光半导体集成电路装置，其特征在于具有：
第一种导电类型的半导体衬底；
层叠在所述衬底的表面上、且几乎非掺杂形成的多层外延层；
贯穿所述外延层、至少形成第一和第二岛区域的第一种导电类型的隔离区域，和
形成在所述第一岛区域中的第一种导电类型的纵向晶体管和形成在所述第二岛区域中的光电二极管；
其中，在构成所述第一岛区域的所述隔离区域的内侧形成了与第一种导电类型相反的第二种导电类型的扩散区域，所述晶体管形成在用所述扩散区域包围的所述第一岛区域中。
2.根据权利要求1所述的光半导体集成电路装置，其特征在于：所述第二种导电类型的扩散区域形成为一个环状。
3.根据权利要求1或2所述的光半导体集成电路装置，其特征在于：在所述多层的外延层中位于最上层的外延层和位于该最上层的外延层之下的所述外延层的边界面处，形成夹着所述边界面而形成的第二种导电类型的埋层，所述埋层和所述扩散区域在所述埋层的端部周边相连接。
4.根据权利要求1或2所述的光半导体集成电路装置，其特征在于：所述扩散区域位于所述晶体管的集电极区域和所述隔离区域之间。
5.根据权利要求1或2所述的光半导体集成电路装置，其特征在于：所述外延层的电阻率为100Ω·cm以上。
6.一种光半导体集成电路装置的制造方法，其特征在于包含下列步骤：
准备第一种导电类型的半导体衬底；
在所述半导体衬底上形成几乎非掺杂的多层外延层；
形成贯穿所述外延层的第一种导电类型的隔离区域，至少将所述外延层隔离为第一和第二岛区域；
在所述第一岛区域形成第一种导电类型的纵向晶体管，在所述第二岛区域形成光电二极管；
在所述第一岛区域中，从最上层的所述外延层表面形成与第一种导电类型相反的第二种导电类型的扩散区域，在比该扩散区域更靠内侧的地方形成所述晶体管。
7.根据权利要求6所述的光半导体集成电路装置的制造方法，其特征在于：所述第二种导电类型的扩散区域在所述第一种导电类型的隔离区域的内侧形成为一个环状。
8.根据权利要求6或7所述的光半导体集成电路装置的制造方法，其特征在于：在所述第一岛区域中，夹着位于最上层的所述外延层和位于该最上层的外延层之下的所述外延层的边界面形成第二种导电类型的埋层，在所述埋层的端部周边连接所述扩散区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023779A JP2003224253A (ja) | 2002-01-31 | 2002-01-31 | 光半導体集積回路装置およびその製造方法 |
| JP023779/2002 | 2002-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1435891A CN1435891A (zh) | 2003-08-13 |
| CN1246907C true CN1246907C (zh) | 2006-03-22 |
Family
ID=27606416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031019242A Expired - Fee Related CN1246907C (zh) | 2002-01-31 | 2003-01-23 | 光半导体集成电路装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6692982B2 (zh) |
| JP (1) | JP2003224253A (zh) |
| CN (1) | CN1246907C (zh) |
| TW (1) | TW584962B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3702854B2 (ja) | 2002-03-06 | 2005-10-05 | ソニー株式会社 | 固体撮像素子 |
| EP1620895B1 (en) * | 2003-05-08 | 2016-03-02 | The Science and Technology Facilities Council | Accelerated particle and high energy radiation sensor |
| JP2005109048A (ja) | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
| DE10350643B4 (de) * | 2003-10-29 | 2008-12-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer antireflektierenden Oberfläche auf optischen integrierten Schaltkreisen |
| US7273776B2 (en) * | 2004-07-27 | 2007-09-25 | Legerity, Inc. | Methods of forming a P-well in an integrated circuit device |
| US7307327B2 (en) * | 2005-08-04 | 2007-12-11 | Micron Technology, Inc. | Reduced crosstalk CMOS image sensors |
| JP4326513B2 (ja) | 2005-08-31 | 2009-09-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007095827A (ja) | 2005-09-27 | 2007-04-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008021875A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | 固体撮像装置 |
| TWI364118B (en) | 2007-06-29 | 2012-05-11 | Huga Optotech Inc | Semiconductor structure combination for epitaxy of semiconductor optoelectronic device and manufactur thereof |
| US9136352B2 (en) * | 2009-07-31 | 2015-09-15 | Fuji Electric Co., Ltd. | Manufacturing method of semiconductor apparatus and semiconductor apparatus |
| US8759188B2 (en) | 2010-12-29 | 2014-06-24 | Stmicroelectronics S.R.L. | Radiation hardened bipolar injunction transistor |
| US9799647B1 (en) * | 2016-08-22 | 2017-10-24 | International Business Machines Corporation | Integrated device with P-I-N diodes and vertical field effect transistors |
| US10790322B1 (en) * | 2019-08-19 | 2020-09-29 | Omnivision Technologies, Inc. | Image sensor for infrared sensing and fabrication method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2940818B2 (ja) | 1996-08-08 | 1999-08-25 | 三洋電機株式会社 | 光半導体装置とその製造方法 |
| JP2003258216A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
| JP2003258219A (ja) * | 2002-02-28 | 2003-09-12 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
-
2002
- 2002-01-31 JP JP2002023779A patent/JP2003224253A/ja active Pending
- 2002-12-10 TW TW091135636A patent/TW584962B/zh not_active IP Right Cessation
-
2003
- 2003-01-23 CN CNB031019242A patent/CN1246907C/zh not_active Expired - Fee Related
- 2003-01-31 US US10/355,220 patent/US6692982B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200302574A (en) | 2003-08-01 |
| TW584962B (en) | 2004-04-21 |
| JP2003224253A (ja) | 2003-08-08 |
| CN1435891A (zh) | 2003-08-13 |
| US20030143774A1 (en) | 2003-07-31 |
| US6692982B2 (en) | 2004-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0182270B1 (ko) | 광 반도체 장치 | |
| CN1246907C (zh) | 光半导体集成电路装置及其制造方法 | |
| US4038680A (en) | Semiconductor integrated circuit device | |
| KR100683100B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR100449182B1 (ko) | 전력용 반도체장치 | |
| KR100683099B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN1328346A (zh) | 可调节击穿电压而不增加寄生电容的二极管及其制造方法 | |
| US7446012B2 (en) | Lateral PNP transistor and the method of manufacturing the same | |
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| CN1213474C (zh) | 半导体集成电路装置的制造方法 | |
| CN1622344A (zh) | 光电二级管及其制造方法 | |
| CN1828929A (zh) | 双极性晶体管及相关的制造方法 | |
| JPH04271172A (ja) | 光半導体装置 | |
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| KR920010434B1 (ko) | 바이폴라 트랜지스터와 iil을 갖는 반도체 장치 | |
| KR100208645B1 (ko) | 광 반도체 장치 | |
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| CN1745479A (zh) | 碳化硅器件的边缘环形端接 | |
| CN1157776C (zh) | 形成双极与cmos兼容组件时形成电容器的方法及其装置 | |
| KR950005462B1 (ko) | 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| RU1699313C (ru) | Полупроводниковая структура |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060322 Termination date: 20130123 |