TW579528B - Semiconductor memory unit with repair circuit - Google Patents

Description

579528 五、發明說明（l) [發明所屬之技術領域] 本發明係有關於具有修補雷 [先前技術] 的半導體記憶體。 圖13係顯示習知之具有修補 造的方塊圖。 的+導體記憶體之構 在圖中，4 1係位址比較部，2 位址記憶部，β係修補用選擇信號產立f解碼器，4係修補 陣列，8係修補用記憶體單元，=部，7係記憶體單元 器。而於位址比較部41係含有AND 係修補用位址解碼 其次，就動作來加以說明。 /、反閘4 1 3。 從具有修補電路的半導體記憶體 位址信號m係在位址解碼器2被解；之：:所^之讀寫 號1 01係決定執行讀寫之記憶體單元之位二寫位址仏 且’由修補位址記憶部4所輸出之修補用;:3。而 修補用位址解石馬器42中時常被解碼。Ί02係在 係表示在需要修補之記憶體單元之位址的信：址㈣0 2 也在位址解碼器42被解碼之修補用位址信號102 二在位址解碼器2被解碼之讀寫位址信號丨〇1係執行被輸入 ，位址比較部41之位址之比較。而且，此時藉由修補位址 圮憶部4而表示是否要使用修補電路之修補活性化信號丨〇3 為可輸入於位址比較部4 1。當位址解碼器2之輸出^ ^所 表示之位址為與修補用位址解碼器4 2之輸出信號所表〜示之 位址為一致，進而藉由修補活性化信號丨〇3來選擇修<補^電 路之使用的場合時，藉由位址比較部4 1以通過修補用選擇

2103-5386-PF(Nl).ptd

第6頁 579528 五、發明說明（2) 信號產生部6而修補用 修補用記憶料㈣列8己”=選擇信號1〇8為可輸出於 係將對應於所選擇之位 ^ 记憶體單元選擇信號1 08 之信號。而且，當比’社^ 1用记憶體單元予以活性化 信號1 03為表示修補電路未使用址為^一致或修補活性化 部41而記憶體單元選擇柃沪 琢a時，藉由位址比較 列7。記憶體單元選擇/號;輸出於記憶體單元陣 記憶體單元予以活性化之^號，將對應於所選擇之位址的 [發明内容] ° [發明所欲解決之課題] 因為習知之具有修補雷 述般地被構成，所以必體記憶體係如以上所 載修補用位址解碼器42而時常加=f位址解碼器2來搭 之面積因而增大之課題。 &作’而會有所謂裝置 本發明係為了解決如上述 到不需搭載修補用位址解碼器，：碭而做成，所以嘗可得 有修補電路的半導體記憶體：削減裝置之面積的具 [用以解決課題的手段]為目的。 關於本發明之具有修補電 共用位址解碼器，可解碼從外斤導肢記憶體係包括： 位址信號以及由修補位址記憶I ^入之讀寫對象記憶體 位址信號；選擇部，於共用位：：輪士之修補對象記憶體 象記憶體位址信號以及修補對 ^ 來選擇輸入讀寫對 個；位址比較部，含有可4=體位址信號中的一 田/、用位址負罕rff 〇〇 止解碼為所解碼之 2l〇3-5386-PF(Nl).ptd 第 頁 579528

•Ptd 第8頁 579528

圖1係顯示本發明之實施形態— 導體記憶體之構成的方塊圖。在圖中，具有修補電路的半 係位址解碼器（共用位址解碼器），3係2 1係位址比較部，2 部），4係修補位址記憶部，5係控制部' 11' 1選擇器（選擇 號產生部，7係記憶體單元陣列，8係^ \6係修補用選擇信 列，1 1係AND閘，1 2係修補信號資訊保ζ補^用記憶體單元陣 1 4係NOR閘，1 5係傳輸閘，5丨係 二、部，1 3係反閘， 裝設信號產生電路。 貝備仏號產生電路，52係 位址比較部1係含有AND閘11、修、索丄。 1 2、及傳輸閘1 5，而修補信號資訊^ j，號資訊保持部 13、及NOR閘14。而且，於控制部5係2部12係含有反閘 路5 1以及裝設信號產生電路5 2。 、έ有預備信號產生電 其次，就動作來加以說明。 圖2係本發明之實施形態一之具 、 記憶體之時序圖。 /、有修補電路的半導體 記憶 信號 102( 103( 以下 為致 忙碌 戈口圚所示般地，實施形態一之I 、 體之動作係由4個期間所成。在、修補電路的半導楚 104、預備信號105、裝設信號1〇"中，係顯示在重置 修補對象記憶體位址信號）、〜 、修補用位址信號 表示修補電路使用之有無的信^補活性化信號 ，以使用圖1、及圖2來說明每二之各期間的狀態。 f重置期間Α中，從裝置外部所’月間之動作。 能，而預備信號產生電路51動別入之重置信號104成 狀悲。圖3係顯示預備信號產而預備信號1 〇 5成為 冤路51之構成。在圖 579528 五、發明說明（5) 中，31係OR閘，32係延遲電路。而且，圖4係預備信號產 生電路51之時序圖。在圖中，需要成為期間B <期間a。 其次，裝設信號產生電路52動作’而裝設信號1〇6成 為等待狀態。圖5係顯示裝設信號產生電路52之構成。 圖/中，33係NAND閘，34係反閘之35係延遲元件。而且， πϋ設=號產生電路52之時序圖。在圖中，需要成為期θ 間A +期間Β >期間C。 成為=:'!補位址記憶部動作期間β ’重置信號104係 ΐί二= 在修補位址記憶部4上修補用位址 乜唬102以及修補活性化信號1〇3之資訊為被記憶。 卜ίί 2 Ϊ備期間C，預備信號105成為等待狀態，而 名叹k號產生電路52動作而裝設信號1〇6成為忙碌狀態。 只要裝設信號1 06 一成為忙碌狀態，則通過控制Ap5而 :二=部1内之傳輸問15成為0N之狀態。而：控 ;C6成為忙碌狀態因而…選#器3之輸入埠為切 換於修補用位址信號102之輸入側。 入垾為切 號i 0 3在之此資干%修=\址記憶部4之修補活性化信 r ^ ^ t Λ ^ " 同之動作。 ^」又％ 口中，位址比較部1係做不 時，：：子:活性化信號103為「修補電路使用狀態」之 丨選擇位址記憶部4而修補用位址信號102為通過2 t〇 迷擇裔3而被輸入並解碼於 0 址比較部!之傳_5係成 丁力乂為UN所以在位址解碼器2被解碼 579528 五、發明說明（6) ^^ 之資訊係被記憶於修補信號資訊保持部 。此夺’關於被選擇之修補位址，係於編閘Η之輸入 信號節點C被記憶為「L⑽」，㈣於此以 節點C被記憶為「HIGH」。 丨I位址你於 r ，Π:活性化信號103為「修補電路未使用狀 心」之#’ 號資訊保持部12之内容為被重置 位址係於修補信號資訊保持部12之節點。被記“ 〜其次，在通常動作期間卜裝設信號106成為等待狀 恕，而位址比較部1内之傳輸閉15成為〇FF之狀離。再 藉由裝設信號106成為等待狀態而2 τ〇 3 者， 則切換於讀寫位址传Q κ ^ @ $ 、擇时3之輸入埠 輸入側。 U101(頃寫對象記憶體位址信號）之 因此項寫位址传缺1 η 1 次> m *产a u L κ 虎0之貝訊為在位址解碼器2被Μ

...... 纟較部1中與被記憶於修補俨妒資1 # iiL 12之修補位址之資訊來比較。 〈°號貝汛保持部 對於由頃寫位址作，1 〇 入信號節點I)成為「HIDGH :選擇之位址則AND開1 1之輸 之場合時，對於該當：址」， 被記憶為「LOW」，而2„於AND閘1 1之輸入信號節點C 擇，而該當記憶體單而二 不需=補= 所選擇之位址為 W %合時，因為關於唁去/

閘11之輸入信號節 广“位址係於AND 己^為HIGH」’所以由於節點c、 2103.5386-PF(Nl).ptd 第11頁 579528 五、發明說明（7)

及節點D係一起為「HIG 被選擇，而該當之夺愔和。。_而S己憶體單元選擇信號107為 還右，丧 :早元為被活性化。 信號資訊保持部12來使用附重=立址比較部1内之修補 圖7所示之構成而於修補信號重資置二 =己憶電路，但以做成 重置功能之記憶電路。在此〜，持部1 2係也可使用無 「修補電路未使用狀態'」：：：活性化信號103為 以非活性化之功能來設置於：址；二碼後之所有信號予 藉由：於修補活性化信號!二址^ ("high”）、且带設作梦〗nfi也為修補電路未使用狀態」 φ .» n „ 、 ° 為忙碌狀態（” LOW，，）之時，來 =°，號之圓問151;及於設置在位址解碼器4 U以而咖問⑸之輸出為，，。、時 二 係將装0又k唬1 〇 6予以反轉之反相器。 再者，在圖8所示之構成，位址 碼器21及主解碼器22 ’於修補活性 ° ’’、3有：置解 路未使用壯能之日卑，你」 3為修補電 以非ί 错由將前置解碼後之所有作?卢； =活性化之功能來設置於前置解碼器21，而可 二貝訊保持部12來使用無重置功能之記憶電路。還^補^ 非活性化之功能係由與圖7為同樣之構 < 予 如以上所述，若依據本實施形態一成：於達二^ 1内部來設置修補信號資訊保持部12，而 匕較部 控斤輪出之修補位址之資訊予以保持。而且， ： 工制部5所輸出之裝設信號1 〇 β而2 t 〇 i選擇器3 由 α 兩以可於 2]〇3, ?38^?F(M).ptd 第12頁 579528 五 發明說明（8) 从碼器2輸入修補用位址信號1 0 2來加以拎心 ^較部1為以可將被解碼之修補位址予以二I之時，係 t旒資訊保持部12來加以控制，於210 呆持於修補 ^位址解碼器2,以輸入讀寫位址信號1〇1==3為以可 央:係因為位址比較部丨為以可比較讀寫位 控制之 =控制…可得到所謂以不搭載需修補與修補位址 馬的而可削減裝置之面積的效果。 用之位址解 實施形態二· 雖然貝施形態一係修補位址記憶部為只# 補電路的半導體記憶體，但 個具有修 複數個修補位址記憶部。 —係於裝置内含有 圖9係顯示本發明之實施態二 ”記憶趙之構成的方塊圖。與圖i為相=半 為相同之構成要素。在圖中，9丨係位寸旒係表不 1選擇器(選擇部），係控制部。'而且，雖車νν、ΓΛt0 憶部4係與實施形態—為相同者，但 a G補位址記 個。99係（Da信號以及“信號產生電Λ &形悲二係存在η

91 1係AND閘，912係修補_ ^資％佯括卹在此係存在11個。 閘，914係NOR閘。 。號貝δί1保持4，913係AND -NOR 位址比較部9 1係含有A p) M Q 1 1 rr 部9 1 2，修補信號資訊保持甲丄^補信號f訊保持 及_問914。而且，控^ 有繼―隱_3、 r; . ^ 0. ao制。卩95係含有預備信號產生電路51 以及η個（Da h號以及Sa信號產生電路99。 其次’就動作來加以說明。 579528 五、發明說明（9) 導體 圖10係本發明之實施形態二之 記憶體之時序圖。 〃殉冤路的+ 與貫施形態為同樣地，實施形態二之具有 半V體記憶體之動作係由4個期間所成 '、略的 重置信號104、預備信號1〇5 τ係顯示 210(圖中，為以31〜以來表_η 〇 ^擇益控制信號 木表不。）、裝設信號1 0 6、你乂 入脈波信號208、20 9 (圖中，為以φ1〜φη、φ來怒寫 :二、修Λ用位址信號102、及修補活性化信號m之在 間之動作。 吏用圖9以及圖10來說明每—期 在重置期間Α係由裝置外部所輸入之重置传 致能，而預備信號產生電路51動竹而箱供彳// 〇4成為 k^ 王电峪531動作，而預備信號105成為 =碌„。而且’信號Φ1〜Φη、φ為顯示等待狀態為 a ^虎以及Sa信號產生電路99之構成之一例予以顯： 圖11。在圖中’711#NAND問，712 传反門； 川係延遲電路A，715係延遲電路卜⑴係開而 且，圖信號以及以信號產生電路99之時序圖。而 在修補位址記憶部動作期間B，重置信號1〇4係成為移 =’在修補位址記憶部4可記憶修補用位址信號】 ： ;活性化信號103之資訊。在此，信號Φ卜Φη、Φ传為 荨待狀態「LOW」❿節财係成為「_」。而且由於預備 =「05為「LOW」因而節點。係成為「HIGH」，而節點η係 成為LOW」。因為節以及節黑“係一起為「l ， 所以節iu係成為「HIGH」’而修補信號f訊保持部9i2係

579528 ——— 五、發明說明（10) 被重置。 及，預備信號105係成為等待。仏信號以 請;Si:路"動作’而信號S1成為忙碌狀態。藉由 mi二石；；而裝設信號1〇6成為忙碌狀態。再 為切換於第二” t碌狀態_ t〇 1選擇器⑽之輸入埠 之修;化；；因i…Γ憶於第—修補位址記憶部4 出。口要r，：广之貝Λ為於修補活性化信號1 03被讀 。二若二，脈波為被信號 化UG3右為活性狀態則節點F成為 而且，藉由裝設信號1〇6成為 H」。 器3之輸入蟑為切換於修補用位址作HU t〇 1選擇 此’被記憶於第一修補位 °之'之輸入側。因 為在位址解碼器2被解碼。在此L'，°=修補用位址信號⑽ 補信號資訊保持部912中， 在位址比較糊内之修 之場合時，於節點τ盔，p a F 乂及卽點1^為「high」

⑽」之場合時，節點J係保持前f 於即點U 其次，只要信號S1 —成為箸 t 為忙碌狀態，在與上述為同樣貝信號S2同時地成 位址記憶部4之修補位址之 知序裏被記憶於第二修補 保持部。以上之處理為反覆〇 ^、、被έ己憶於修補信號資訊 其认’在通常動作期pg η + 狀態。而且，由於信號“ 設信號m係成為等待 厂LOW」。再者，藉由梦兮二L⑽」因而節點|7成為 1選擇器3之輸入埠為切換虎106成為等待狀態，而2 t0 巧寫位址信號1 〇 !之輸八側。 2103-5386^PF(Nl).ptd 第15頁 579528 五、發明說明（11) =^寫位址信號1 0 1之資訊為在位址解碼器2被解 :9;2之較部91中，與被記憶於修補信號資訊保持 一 91 2之t補位址的資訊來比較。 仏入=::凟寫位址信號1〇1所選擇之位址則AND閘91 1之 輸入k 5虎卽點K成為「H Τ Γ Η 。+人》 +〜θ人η±我4 HiGH」。於該位址為需要修補之位 Ό…因為對於該當位址係於節點】被記憶為 活性化。 而且，於由讀寫位址信號101所選擇之位址 修補之位址之場合時，因為對於兮A / / 而文 情A「HTrH ^ 因為對於遠虽位址係於節點J被記 HHIG?」’所以記憶體單元選擇信號1〇7係被選擇， 而忒δ之圮憶體單元為被活性化。 還有，在實施形態二中’藉由執行修補活性 1 03與信號φ之邏輯運算而雖 彳0说 * J控制對位址比較區堍q〗肉 之iU補信號資訊保持部9 1 2之窝入/λ： | y u <馬入動作，但如圖7之所千， 來設置於位址解碼器2之輪出部將全部解碼後之 不 非活性化之功能，而對修補作辨次 ；ϋ予 打^獨唬貝矾保持部9! 2之寫叙 作係也可只以信號Φ來加以#剖。 馬入動 卞刀M ^工制。再者，如圖8之所示， 位址解碼器2為以έ有前置解碼器2丨盥 搂屮，外恶仏於里知 /、王解碼裔U來加以 構$，並狄置於月置解碼器21將全部前置解碼後 =非活性化之功H對修補錢f訊保持部9 ^予 動作係也可只以信鲵Φ來加以控制。 馬八 如以上之所述，若依據該;施形態二’則因為藉由由 1 第16頁 2103-53S6-PF(N1).ptd 579528 發明說明（12) 控制部95所輸出之n t0 ；[選擇器 何修補位址記憶部4所輸出之修補控^號f10而可將從任 制於位址解碼器2，並藉由狀態宫立址仏號1 02輸入獲控 對修補信號資訊保持部91 2之修補脈波化號209而可控制 以可得到所謂以不需搭載修補/ 址之資訊的記憶，所 之面積，同時即使於具有複數個終：解碼器而可賺^ 也可對應之效果丨 /補位址冗憶部之場合時 [發明效果] 如以上所述，若依據本發明， 位址解碼器以分時執行讀寫對象記恃:f包括以可在共用 象記憶體位址信號之解碼來加以思肢立址^號與修補對 碼之修補對象記憶體位址之資訊^制之，制部，並可將解 部内之修補信號資訊保持部， =。己饫於含於位址比較 搭載修補用位址解碼器而可削減ς有所謂可得到以不需 路的半導體記憶體之效果。 、置之面積之具有修補電 若依據本發明.，則因為控 裔以分時執行從複數個 ”、、以可在共用位址 體位址信號之解碼來加址；憶部來之修補對^ 個之場合時，也=所修補位址記； 用位址解碼器而可削減裝置之 不需搭栽修補 體記憶體之效果。 、之具有修補電路的丰道

579528 圓式簡單說明 圖1係顯示本發明之實施形態 導體記憶體之構成的方塊圖。 --w平 圖2係顯示本發明之實施形態一之具有修補 導體記憶體之時序圖。 、路的半 圖3係顯示本發明之實施形態一之之預備信 路5 1之構成的方塊圖。 ° 5心產生電 圖4係顯示本發明之實施形態一之預備信 5 1之時序圖。 〜產生電路 圖5你一…… 〜之裝設信號產生Φ 「塊圖。 生電路 示本發明之實施形態一之裝設信妒 〜座生電路 之具有修你 a。補電路的半 之具有修補電路的半 圖3係顯示 之 圖 5 1之時序圖 圖5係顯示本發明之實施形態 52之構成的方塊圖 圖6係顯 5 2之時序圖 圖7係顯示本發明之實施形態一之具有 導體記憶體之變來你丨+磁丄 ^ ^ ^補電路的斗 図〇〆心文形例之構成的方塊圖。 7 4 導體纪r VS示本發明之實施形態-之具有修補電政 円匕體之變形例之構成的方塊圖。 電路的斗 導It $愔# „ 之貝^形怨一之具有修^ # 導體。己隱體之構成的方塊圖。 硐電路的斗 圖1 〇係顯示本發明之垂& Λ, __ +目士 導贈9斤Μ Θ 2 Μ ^形悲^一之具有修姑兩 導體Ζ憶體之時序圖。 1 ^ 電路的 號產3 = 之”形^之^信號以 圖1 2係顯_ Γ成 例的方塊圖。 號產生電路99:時Ϊ ^實施形態二之^信號以及一

2103-5386-PF(\'i).pid 第18頁 579528 圖式簡單說明 圖1 3係顯示習知之具有修補電路的半導體記憶體之構 造的方塊圖。 [符號說明] 1 位址比較部、 2 位址解碼器（共用位 3 2 to 1選擇器（選擇 4 修補位址記憶部（修 5控制部、 7記憶體單元陣列、 1 1 AND 閘、 13 反閘、 1 5傳輸閘、 2 2 主解碼器、 32 延遲電路、 34 反閘、 址解碼器）、 部）、 位址記憶部） 6修補用選擇信號產生部、 8修補用記憶體單元陣列、 1 2修補信號資訊保持部、 14 NOR 閘、 2 1 前置解碼器、 31 0 R 閘、 33 NAND 閘、 3 5 延遲元件、 5 1預備信號產生電路、5 2裝設信號產生電路、 9 1 位址比較部、 93 n to 1選擇器（選擇部）、 95 控制部、 99 Oa信號以及Sa信號產生電路、 1 0 1讀寫位址信號（讀寫對象記憶體位址信號）、 1 0 2 修補用位址信號（修補對象記憶體位址信號）、 1 0 3 修補活性化信號、 1 0 4 重置信號、

2103-5386-PF(Nl).ptd 第19頁 579528 圖式簡單說明 1 0 5 預備信號、 1 0 6 裝設信號、 1 0 7 記憶體單元選擇信號、 1 08修補用記憶體單元選擇信號、 2 0 8，2 0 9 狀態寫入脈波信號、 210 n to 1選擇器控制信號、 71 1 NAND 閘、 712 AND 閘、 713 反閘、 714 延遲電路A、 715 延遲電路B、 716 延遲電路C、 911 AND閘、 912 修補信號資訊保持部、 913 AND —NOR 閘、 914 NOR 閘。

2103-5386-PF(M .pid 第20頁

Claims (1)

1. 579528 六、申請專利範® 】· 種具有修補雷？々ΛΑ + :象記憶體位址與修補對象:二導，憶·，以比較讀寫 之修補用記憶體活性化，罵對象記憶體活性化而使對應 其特徵在於包括·· 至少一個修補位址記 址； 己卩，記憶修補對象記憶體位 共用位址解踩哭 ^ 體位址信號以ifI，解碼從外部所輸入之讀寫對# 體位址信號；由修補位址記憶部所輸出之修補以： 選擇部，於 " 記憶體位址信號以：：位址解碼器來選擇輸入讀寫對， 位址比較部，含有可仅二1己隐肢位址信號中的一個. 碼之修補對象4 y、寺由上述共用位址解碼， 私1 己憶體位址的佟鍤e π t 鮮碼益所解 較被保持之修補 ’補k戒-貝訊保持部，而水 所解：之，寫對象：憶；：：址：由上述共用位址解碼： :::，而藉由控= 比較部來輸*控 時，係上izf A輪修補對象記憶體位址传f卢而述共用位 訊保持部ίϊ址比較部為以可執行保持對控制之 由控制補對象記憶體位址來加以控;^修補信號資 址信號‘上上述選擇部為以可輸入讀寫對：方面，藉 比較部為以可；用：t解碼器而被控制之時，憶體位 行頃寫對象記憶體位址與修、，、上述位址 --—k補對象記憶體 2103-5386.PF(Nl).Ptd 第21頁 ^/^28 六、申請專利範圍 位址之比較來加以控制 2 ·如申清專利筋jfj笛1 體記憶體’其中，c具有修補電路的半導 輸入從複數個修補位址解碼器以分時來 址信號而被控制之時，;;卩所輸出之修補對象記憶體位 補信保:部之修補對修 址信號於上述共以可輸入讀寫對象記憶體位 比較部為以可執被控制之時，係上述位址 位址之比較來加以控制。、水°己f思胆位址與修補對象記憶體 體記3隐體如申Λ專 能記憶電路=成=補信號資訊保持部係由附重置功 ;用修補電路之修補活性化信號予以供應』：：；示是否 ::保持部，而於修補活性化信號為表示修補雷：補仏就 狀態之場合時，來重置修補信號資訊保持部。未使用 4 ·如申凊專利範圍第1項所述之具有修補 月豆記憶體’其巾’上述修補信號f訊保由的半— 能之記憶電路所構成，而上述共用位址解碼； 否使用修補電路之修補活性化信號為表示修補雷枚:不疋 狀態之場合時，係含有將所有解碼後之信號予以使用 之裂置。 。卞从非活性化 5.如申請專利範圍第"頁所述之具有修補電路的半導 2103-5386-PF(Nl). 第22頁 579528 六、申請專利範圍 體記憶體，其中，上述修補信號資訊保持部係由無重置功 能之記憶電路所構成，而上述共用位址解碼器係包括前置 解碼器與主解碼器，該前置解碼器係於表示是否使用修補 電路之修補活性化信號為表示修補電路未使用狀態之場合 時，係含有將所有前置解碼後之信號予以非活性化之裝 置。

   2103-5386-PF(Nl).ptd 第23頁