CN1269140C - 带补救电路的半导体存储装置 - Google Patents

带补救电路的半导体存储装置 Download PDF

Info

Publication number
CN1269140C
CN1269140C CN03121662.5A CN03121662A CN1269140C CN 1269140 C CN1269140 C CN 1269140C CN 03121662 A CN03121662 A CN 03121662A CN 1269140 C CN1269140 C CN 1269140C
Authority
CN
China
Prior art keywords
address
signal
remedying
circuit
remedy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03121662.5A
Other languages
English (en)
Other versions
CN1469395A (zh
Inventor
宫西笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1469395A publication Critical patent/CN1469395A/zh
Application granted granted Critical
Publication of CN1269140C publication Critical patent/CN1269140C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders

Abstract

不用搭载补救用地址译码器，可减少带补救电路的半导体存储装置的面积。通过从控制部5输出的准备信号106，当控制使2选1选择器3把补救用地址信号102输入到地址译码器2时，控制把被译码的补救地址保持在设置于地址比较部1内部的补救信号信息保持部12中，而当控制把读写地址信号101输入到地址译码器2时，控制使地址比较部1对读写地址与补救地址进行比较。

Description

带补救电路的半导体存储装置
技术领域
本发明涉及带补救电路的半导体存储装置。
背景技术
图13是表示传统的带补救电路的半导体存储装置的结构框图。图中，41为地址比较部、2为地址译码器、4为补救地址存储部、6为补救用选择信号生成部、7为存储单元阵列、8为补救用存储单元阵列、42为补救用地址译码器。地址比较部41中包含“与”门411和反相门413。
接着对动作进行说明。
由地址译码器2译码从带补救电路的半导体存储装置的外部输入的读写地址信号101。其中，读写地址信号101是决定进行读写的存储单元的地址的信号。此外，总是由补救用地址译码器42译码从补救地址存储部4输出的补救用地址信号102。其中，补救用地址信号102是表示必须补救的存储单元的地址的信号。
由补救用地址译码器42译码的补救用地址信号102和由地址译码器2译码的读写地址信号101输入到地址比较部41进行地址比较。此时，从补救地址存储部4表示是否使用补救电路的补救激活信号103输入到地址比较部41。当地址译码器2的输出信号所表示的地址与补救用地址译码器42的输出信号所表示的地址一致，并且由补救激活信号103选择了使用补救电路时，补救用存储单元选择信号108从地址比较部41通过补救用选择信号生成部6输出到补救用存储单元阵列8。补救用存储单元选择信号108是激活对应于所选择的地址的补救用存储单元的信号。另外，当比较的结果为地址不一致或补救激活信号103表示未使用补救电路时，存储单元选择信号107从地址比较部41输出到存储单元阵列7。存储单元选择信号107是激活对应于所选择的地址的存储单元的信号。
(发明所要解决的课题)
由于传统的带补救电路的半导体存储装置如以上所构成，因此具有以下课题：必须经常加入通常的地址译码器2并搭载补救用地址译码器42运转，由此增大了装置的面积。
本发明是为了解决如上述的课题而构成，其目的在于：不需要搭载补救用地址译码器，提供可减小装置面积的带补救电路的半导体存储装置。
发明内容
本发明的带补救电路的半导体存储装置包括：共用地址译码器，译码从外部输入的读写对象存储地址信号和从补救地址存储部输出的补救对象存储地址信号；选择部，在读写对象存储地址信号和补救对象存储地址信号中选择输入某一个信号到所述共用地址译码器；地址比较部，设有保持被共用地址译码器译码的补救对象存储地址的补救信号信息保持部，并对所保持的补救对象存储地址和被共用地址译码器译码的读写对象存储地址进行比较；控制部，对选择部和地址比较部输出控制信号，当通过控制信号使选择部把补救对象存储地址信号输入到共用地址译码器时，控制地址比较部使补救对象存储地址保持到补救信号信息保持部，另一方面，当通过控制信号使选择部把读写对象存储地址信号输入到共用地址译码器时，控制地址比较部比较读写对象存储地址和补救对象存储地址。
本发明的带补救电路的半导体存储装置，在设有多个补救地址存储部的情况下，当通过控制部的控制使选择部把多个从补救地址存储部输出的补救对象存储地址信号分时输入到共用地址译码器时，控制地址比较部使补救对象存储地址保持到补救信号信息保持部，另一方面，当通过控制部的控制使选择部把读写对象存储地址信号输入到共用地址译码器时，控制地址比较部对读写对象存储地址和补救对象存储地址进行比较。
附图说明
图1是表示本发明的实施例1的带补救电路的半导体存储装置的结构框图。
图2是本发明实施例1的带补救电路的半导体存储装置的时序图。
图3是表示本发明实施例1的就绪信号生成电路51的结构框图。
图4是本发明实施例1的就绪信号生成电路51的时序图。
图5是表示本发明实施例1的准备信号生成电路52的结构框图。
图6是本发明实施例1的准备信号生成电路52的时序图。
图7是表示本发明实施例1的带补救电路的半导体存储装置的变形例的结构框图。
图8是表示本发明实施例1的带补救电路的半导体存储装置的变形例的结构框图。
图9是表示本发明实施例2的带补救电路的半导体存储装置的结构框图。
图10是本发明实施例2的带补救电路的半导体存储装置的时序图。
图11是表示本发明实施例2的φa信号和Sa信号生成电路99结构的一个示例的框图。
图12是本发明实施例2的φa信号和Sa信号生成电路99的时序图。
图13是表示传统的带补救电路的半导体存储装置的结构框图。
(符号说明)
1地址比较部、2地址译码器(共用地址译码器)、32选1选择器(选择部)、4补救地址存储部(补救地址存储部)、5控制部、6补救用选择信号生成部、7存储单元阵列、8补救用存储单元阵列、11“与”门、12补救信号信息保持部、13反相门、14“或非”门、15传输门、21预译码器、22主译码器、31“或”门、32延迟电路、33“与非”门、34反相门、35延迟元件、51就绪信号生成电路、52准备信号生成电路、91地址比较部、93n选1选择器(选择部)、95控制部、99φa信号和Sa信号生成电路、101读写地址信号(读写对象存储地址信号)、102补救用地址信号(补救对象存储地址信号)、103补救激活信号、104复位信号、105就绪信号、106准备信号、107存储单元选择信号、108补救用存储单元选择信号、208、209状态写入脉冲信号、210n选1选择控制信号、711“与非”门、712“与”门、713反相门、714延迟电路A、715延迟电路B、716延迟电路C、911“与”门、912补救信号信息保持部、913“与”-“或非”门、914“或非”门。
具体实施方式
以下，就对本发明的实施例1进行说明。
实施例1
图1是表示本发明的实施例1的带补救电路的半导体存储装置的结构框图。图中，1为地址比较部、2为地址译码器(共用地址译码器)、3为2选1选择器(选择部)、4为补救地址存储部、5为控制部、6为补救用选择信号生成部、7为存储单元阵列、8为补救用存储单元阵列、11为“与”门、12为补救信号信息保持部、13为反相门、14为“或非”门、15为传输门、51为就绪信号生成电路、52为准备信号生成电路。
地址比较部1包括“与”门11、补救信号信息保持部12、传输门15，补救信号信息保持部12包括反相门13、“或非”门14。并且，控制部5包括就绪信号生成电路51和准备信号生成电路52。
其次对动作进行说明。
图2是本发明的实施例1的带补救电路的半导体存储装置的时序图。
如图所示，实施例1的带补救电路的半导体存储装置的动作由四个时段组成。图中，表示复位信号104、就绪信号105、准备信号106、补救用地址信号102(补救对象存储地址信号)、补救激活信号103(表示有没有使用补救电路的信号)的各时段的状态。以下，利用图1和图2对每一时段的动作进行说明。
在复位时段A，从装置外部输入的复位信号104变成有效，就绪信号生成电路51开始动作，从而就绪信号105变成忙状态。图3中表示了就绪信号生成电路51的结构。图中，31为“或”门、32为延迟电路。而且，图4为就绪信号生成电路51的时序图。图中时段B必须小于时段A。
接着，准备信号生成电路52开始动作，准备信号106变成等待状态。图5表示准备信号生成电路52的结构。图中，33为“与非”门、34为反相门、35为延迟元件。而且，图6为准备信号生成电路52的时序图。图中时段A+时段B必须大于时段C。
其次，在补救地址存储部动作时段B，复位信号104变成无效，补救地址存储部4存储补救用地址信号102和补救激活信号103的信息。
再次，在准备时段C，就绪信号105变成等待状态同时，准备信号生成电路52动作，从而准备信号106变成忙状态。
若准备信号106变成忙状态，那么通过控制部5使地址比较部1内的传输门15变成导通状态。况且，由于准备信号106变成忙状态，2选1选择器3的输入端口切换成补救用地址信号102的输入侧。
因此，在存储于补救地址存储部4的补救激活信号103的信息表示“补救电路使用状态”情况下和表示“补救电路未使用状态”情况下地址比较部1进行不同的动作。
当补救激活信号103为“补救电路使用状态”时，补救用地址信号102从补救地址存储部4通过2选1选择器3输入到地址译码器2并进行译码。而且，由于地址比较部1的传输门15正变成导通状态，所以由地址译码器2译码后输出的补救地址的信息存到补救信号信息保持部12。此时，对于所选择的补救地址，在“与”门11的输入信号节点C被存储“LOW”(“低电平”)，对于此外的地址，在节点C存储“HIGH”(“高电平”)。
此外，当补救激活信号103为“补救电路未使用状态”时，补救信号信息保持部12的内容被复位，对于所有的地址，补救信号信息保持部12的节点C被存储“HIGH”(“高电平”)。
接着，在通常动作时段D，准备信号106变成等待状态，地址比较部1内的传输门15变为截止状态。而且，由于准备信号106变成等待状态，2选1选择器3的输入端口切换成读写地址信号101(读写对象存储地址信号)的输入侧。
由此，读写地址信号101的信息被地址译码器2译码后，在地址比较部1中与存储在补救信号信息保持部12中的补救地址的信息进行比较。
对于由读写地址信号101选择的地址，“与”门11的输入信号节点D变成“HIGH”(“高电平”)。如果该地址是必须补救的地址时，对于相应的地址“与”门11的输入信号节点C被存储“LOW”(“低电平”)，因此，存储单元选择信号107变成非选择，不能激活相应的存储单元。
如果由读写地址信号101选择的地址不是必须补救的地址时，对于相应的地址“与”门11的输入信号节点C被存储“HIGH”(“高电平”)，由于节点C与节点D都为“HIGH”(“高电平”)，因此，存储单元选择信号107被选择，激活相应的存储单元。
还有，在实施例1，地址比较部1内的补救信号信息保持部12中使用了赋有复位功能的存储电路，但也可以由图7中表示的结构构成的补救信号信息保持部12中不使用赋有复位功能的存储电路。其中，在地址译码器2的输出部设置当补救激活信号103为“补救电路未使用状态”时把译码后的信号全部都去激活的功能。也就是，当补救激活信号103为“补救电路未使用状态”(“HIGH”)(“高电平”)，且准备信号106变成忙状态(“LOW”)(“低电平”)时，通过输出“0”信号的“与非”门151，以及设置于地址译码器2的输出部、当“与非”门151的输出为“0”时把译码后的信号全部都去激活的“与”门153达到此功能。并且，图7中的152为使准备信号106反相的反相门。
再者，在图8中表示的结构中，地址译码器2包括预译码器21和主译码器22，通过在预译码器21设置当补救激活信号103为“补救电路未使用状态”时把译码后的信号全部都去激活的功能，在补救信号信息保持部12中可使用不赋有复位功能的存储电路。而且，其去激活的功能通过与图7同样的结构达到。
根据如上所述，该实施例1，在地址比较部1内部设置补救信号信息保持部12，保持从地址译码器2输出的补救地址信息。并且，当通过从控制部5输出的准备信号106的控制使2选1选择器3把补救用地址信号102输入到地址译码器2时，控制使地址比较部1把被译码的补救地址保持在补救信号信息保持部12中，而当控制使2选1选择器3把读写地址信号101输入到地址译码器2时，控制使地址比较部1对读写地址与补救地址进行比较，因此，不必搭载补救用地址译码器，具有可减少装置面积的优点。
实施例2
实施例1是有关只设有一个补救地址存储部的带补救电路的半导体存储装置，而在实施例2中装置内包含有多个补救地址存储部。
图9是表示本发明实施例2的带补救电路的半导体存储装置的结构框图。与图1相同的符号表示相同的构成元件。图中，91为地址比较部、93为n选1选择器(选择部)、95为控制部。而且，补救地址存储部4与实施例1中的补救地址存储部4一样，但在实施例2中具有n个。99为φa信号和Sa信号生成电路，其有n个。911为“与”门、912为补救信号信息保持部、913为“与”-“或非”门、914为“或非”门。
地址比较部91包括“与”门911、补救信号信息保持部912，补救信号信息保持部912包括“与”-“或非”门913、“或非”门914。并且，控制部95包括就绪信号生成电路51和n个φa信号和Sa信号生成电路99。
其次对动作进行说明。
图10是本发明实施例2的带补救电路的半导体存储装置的时序图。
与实施例1同样地，实施例2的带补救电路的半导体存储装置的动作由四个时段组成。图中，表示复位信号104、就绪信号105、n选1选择控制信号210(图中用S1～Sn表示)、准备信号106、状态写入脉冲信号208、209(图中用φ1～φn、φ表示)、补救用地址信号102、补救激活信号103的各时段的状态。以下，利用图9和图10对每-时段的动作进行说明。
在复位时段A，从装置外部输入的复位信号104变成有效，就绪信号生或电路51开始动作，从而就绪信号105变成忙状态。并且，信号φ1～φn、φ表示等待状态。在图11中表示φa信号和Sa信号生成电路99结构的一例。图中，711为“与非”门、712为“与”门、713为反相门、714为延迟电路A、715为延迟电路B、716为延迟电路C。而且，图12是φa信号和Sa信号生成电路99的时序图。
在补救地址存储部动作时段B，复位信号104变成无效，补救地址存储部4存储补救用地址信号102和补救激活信号103的信息。在此，信号φ1～φn、φ表示等待状态“LOW”(“低电平”)，因此节点F为“LOW”(“低电平”)。由于就绪信号105为“LOW”(“低电平”)，因此节点G为“HIGH”(“高电平”)、节点H为“LOW”(“低电平”)。因为节点H和节点F共同为“LOW”(“低电平”)；所以，节点J为“HIGH”(“高电平”)、补救信号信息保持部912被复位。
在准备时段C，就绪信号105变成等待状态。φa信号和Sa信号生成电路99动作，信号S1变成忙状态。由于信号S1变成忙状态，因此准备信号106变成忙状态。况且，因为信号S1变成忙状态，n选1选择器93的输入端口切换成第一端口。由此，存储于第一补救地址存储部4的补救激活信号信息被补救激活信号103读出。当信号φ1的脉冲传达到信号φ，如果补救激活信号103变成激活状态，则节点F变成“HIGH”(“高电平”)。
而且，由于准备信号106变成忙状态，2选1选择器3的输入端口切换成补救用地址信号102的输入侧。由此，存储于第一补救地址存储部4的补救用地址信号102被地址译码器2译码。在此，地址比较部91内的补救信号信息保持部912中，节点F和节点K为“HIGH”(“高电平”)时，节点J被存储“LOW”(“低电平”)。当节点K为“LOW”(“低电平”)时，节点J保持原值。
接着，与信号S1变成等待状态的同时，信号S2变成忙状态，与所述同样的顺序，存储于第二补救地址存储部4的补救地址信息被存储到补救信号信息保持部中。以上的处理重复n次。
其次，在通常动作时段D，准备信号106变成等待状态。并且，信号φ变成“LOW”(“低电平”)，因此节点F为“LOW”(“低电平”)。再者，由于准备信号106变成等待状态，2选1选择器3的输入端口切换成读写地址信号101的输入侧。
由此，读写地址信号101的信息被地址译码器2译码，在地址比较部91中与存储在补救信号信息保持部912中的补救地址的信息进行比较。
对于由读写地址信号101选择的地址，“与”门911的输入信号节点K变成“HIGH”(“高电平”)。如果该地址是必须补救的地址时，对于相应的地址，节点J被存储“LOW”(“低电平”)，因此，存储单元选择信号107变成非选择，不能激活相应的存储单元。
如果由读写地址信号101选择的地址不是必须补救的地址时，对于相应的地址，节点J被存储“HIGH”(“高电平”)，因此，存储单元选择信号107被选择，激活相应的存储单元。
而且，在实施例2中，通过补救激活信号103和信号φ的逻辑运算，控制了对地址比较块91内的补救信号信息保持部912的写入动作，但如图7所示，也可以在地址译码器2的输出部设置把译码后的信号全部都去激活的功能，使对补救信号信息保持部912的写入动作只由信号φ来控制。再者，也可以如图8所示的结构，地址译码器2包括预译码器21和主译码器22，在预译码器21设置把译码后的信号全部都去激活的功能，使对补救信号信息保持部912的写入动作只由信号φ来控制。
根据如上所述，该实施例2，通过从控制部95输出的n选1选择控制信号210控制由哪一个补救地址存储部4输出的补救用地址信号102输入到地址译码器2，由状态写入脉冲信号209控制补救地址的信息存储到补救信号信息保持部912，因此，不必搭载补救用地址译码器而可减少装置面积的同时，在具有多个补救地址存储部的情况下也可以得到相应的效果。
(发明效果)
根据以上的本发明，具有控制共用地址译码器使之对读写对象存储地址信号和补救对象存储地址信号分时进行译码的控制部，把译码后的补救对象存储地址的信息存储到设置在地址比较部内的补救信号信息保持部中，因此，具有可得到不必搭载补救用地址译码器而可减少装置面积的带补救电路的半导体存储装置的效果。
根据本发明，通过控制部控制使从多个补救地址存储部的补救对象存储地址信号由共用地址译码器分时进行译码，即使是在多个补救地址存储部的情况下，也具有可得到不必搭载补救用地址译码器而可减少装置面积的带补救电路的半导体存储装置的效果。

Claims (5)

1.一种带补救电路的半导体存储装置，其比较读写对象存储地址与补救对象存储地址，当两个地址一致时不是激活相应的读写对象存储器，而是激活对应的补救用存储器，其包括：
至少一个补救地址存储部，存储补救对象存储地址；
共用地址译码器，译码从外部输入的读写对象存储地址信号和从补救地址存储部输出的补救对象存储地址信号；
选择部，在读写对象存储地址信号和补救对象地址信号中选择某一个信号输入到所述共用地址译码器；
地址比较部，设有保持被所述共用地址译码器译码的补救对象存储地址的补救信号信息保持部，并对所保持的补救对象存储地址和被所述共用地址译码器译码的读写对象存储地址进行比较，在所述选择部对所述共用地址译码器输入补救对象存储地址信号的第一场合，保持发送到所述补救信号信息保持部的补救对象存储地址，在所述选择部对所述共用地址译码器输入读写对象存储地址信号的第二场合，比较读写对象存储地址和补救对象存储地址；
控制部，在第一场合及第二场合对所述选择部及所述地址比较部输出控制信号。
2.如权利要求1所述的带补救电路的半导体存储装置，其特征在于，设有多个补救地址存储部，当通过控制部的控制使选择部把多个从补救地址存储部输出的补救对象存储地址信号分时输入到共用地址译码器时，控制地址比较部使补救对象存储地址保持到所述补救信号信息保持部，另一方面，当通过控制部的控制使所述选择部把读写对象存储地址信号输入到所述共用地址译码器时，控制所述地址比较部对读写对象存储地址和补救对象存储地址进行比较。
3.如权利要求1所述的带补救电路的半导体存储装置，其特征在于，所述补救信号信息保持部是由具有复位功能的存储电路构成，所述补救地址存储部，把表示是否使用补救电路的补救激活信号提供给所述补救信号信息保持部，当补救激活信号表示补救电路未使用状态时，使补救信号信息保持部复位。
4.如权利要求1所述的带补救电路的半导体存储装置，其特征在于，所述补救信号信息保持部是由不具有复位功能的存储电路构成，所述共用地址译码器，具有当表示是否使用补救电路的补救激活信号表示补救电路未使用状态时，把译码后的信号全部都去激活的功能。
5.如权利要求1所述的带补救电路的半导体存储装置，其特征在于，所述补救信号信息保持部是由不具有复位功能的存储电路构成，所述共用地址译码器，设有预译码器和主译码器，该预译码器，具有当表示是否使用补救电路的补救激活信号表示补救电路未使用状态时，把译码后的信号全部都去激活的功能。
CN03121662.5A 2002-07-15 2003-03-14 带补救电路的半导体存储装置 Expired - Fee Related CN1269140C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP205795/02 2002-07-15
JP205795/2002 2002-07-15
JP2002205795A JP2004047017A (ja) 2002-07-15 2002-07-15 救済回路付き半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1469395A CN1469395A (zh) 2004-01-21
CN1269140C true CN1269140C (zh) 2006-08-09

Family

ID=29997162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03121662.5A Expired - Fee Related CN1269140C (zh) 2002-07-15 2003-03-14 带补救电路的半导体存储装置

Country Status (4)

Country Link
US (2) US7203870B2 (zh)
JP (1) JP2004047017A (zh)
CN (1) CN1269140C (zh)
TW (1) TW579528B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047017A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 救済回路付き半導体記憶装置
KR100464936B1 (ko) * 2003-04-30 2005-01-06 주식회사 하이닉스반도체 리페어회로의 동작 마진을 향상시킬 수 있는 반도체메모리 장치
JP4865018B2 (ja) 2009-09-08 2012-02-01 株式会社東芝 半導体集積回路
KR20150055933A (ko) * 2013-11-14 2015-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310901A (en) * 1979-06-11 1982-01-12 Electronic Memories & Magnetics Corporation Address mapping for memory
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
KR100284744B1 (ko) * 1999-01-20 2001-03-15 윤종용 고속 어드레스 디코더를 구비하는 반도체 메모리장치 및 이의 어드레스 디코딩 방법
JP4115045B2 (ja) * 1999-07-02 2008-07-09 株式会社ルネサステクノロジ 半導体記憶装置
KR100374636B1 (ko) * 2000-10-18 2003-03-04 삼성전자주식회사 결함 테스트 및 분석 회로를 구비하는 반도체 장치 및 결함 분석 방법
JP2004047017A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 救済回路付き半導体記憶装置

Also Published As

Publication number Publication date
TW200401307A (en) 2004-01-16
US20070168773A1 (en) 2007-07-19
JP2004047017A (ja) 2004-02-12
TW579528B (en) 2004-03-11
US20040078701A1 (en) 2004-04-22
CN1469395A (zh) 2004-01-21
US7203870B2 (en) 2007-04-10

Similar Documents

Publication Publication Date Title
US10229735B1 (en) Block management for dynamic single-level cell buffers in storage devices
CN1155967C (zh) 输出数据的方法、存储器装置和设备
CN2490645Y (zh) 多层次内存存取装置
CN1991906A (zh) 在多重图形处理单元图形子系统中进行多重缓冲
US20040177225A1 (en) External memory controller node
CN1113365C (zh) 实现数据的读修改写操作的方法和电路以及半导体存储器
US20230367675A1 (en) Fpga acceleration system for msr codes
JP2014529827A (ja) メモリエンデュランスのために動作させる装置および方法
CN1708747A (zh) 用于多线程处理器中基于线程的存储器存取的方法和装置
CN1825493A (zh) 存储电路
CN101035076A (zh) 一种多级交换网的反压方法、系统及交换节点
CN1851635A (zh) 对廉价磁盘冗余阵列进行读写操作的方法和系统
CN101036197A (zh) 用于匹配具有不同数量将被同时访问的存储体的存储控制器的非易失性存储装置
US20110022794A1 (en) Distributed cache system in a drive array
US20190123763A1 (en) Data compression engine for dictionary based lossless data compression
CN1269140C (zh) 带补救电路的半导体存储装置
CN1732446A (zh) 存储器控制器和用于对存储器写入的方法
CN1855299A (zh) 包含选择线的选择激活的随机存取存储器
CN1643792A (zh) 基于lut可重配置逻辑体系结构的配置存储器实现
CN1825480A (zh) 具有信号延迟控制器的半导体存储器件及其方法
CN1119811C (zh) 优先编码器及优先编码方法
US20120117305A1 (en) Method Of Storing Blocks Of Data In A Plurality Of Memory Devices For High Speed Sequential Read, A Memory Controller And A Memory System
CN101069241A (zh) 含有包括可编程电阻器的存储单元的集成电路以及用于寻址包括可编程电阻器的存储单元的方法
CN1949396A (zh) 半导体存储器件的修复电路
CN1148249A (zh) 具有低功率消耗的同步半导体存贮装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20140314