CN101036197A - 用于匹配具有不同数量将被同时访问的存储体的存储控制器的非易失性存储装置 - Google Patents

用于匹配具有不同数量将被同时访问的存储体的存储控制器的非易失性存储装置 Download PDF

Info

Publication number
CN101036197A
CN101036197A CNA2005800339274A CN200580033927A CN101036197A CN 101036197 A CN101036197 A CN 101036197A CN A2005800339274 A CNA2005800339274 A CN A2005800339274A CN 200580033927 A CN200580033927 A CN 200580033927A CN 101036197 A CN101036197 A CN 101036197A
Authority
CN
China
Prior art keywords
data
data register
memory bank
visit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800339274A
Other languages
English (en)
Inventor
外山昌之
泉智绍
田村和明
松野公则
井上学
中西雅浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101036197A publication Critical patent/CN101036197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种非易失性存储装置，其可以与多种类型的存储控制器结合使用，所述存储控制器在将被同时访问的存储体的数量方面可有所不同，该非易失性存储装置还能实现高速访问。本发明的非易失性存储装置包括：被分成多个存储体的存储区域，其中可以独立地从所述存储体读取数据/将数据写入所述存储体；和数据寄存器，用于存储已经从所述存储区域读取出的数据或者将被写入所述存储区域的数据，所述数据寄存器与所述存储体在数量上至少相等；并且根据将被同时访问的存储体的数量，所述存储体与所述数据寄存器之间的连接进行改变。

Description

用于匹配具有不同数量将被同时访问的存储体的存储控制器的非易失性存储装置
技术领域
本发明涉及非易失性存储装置和访问非易失性存储装置的方法，其中在非易失性存储装置中诸如闪速存储器单元的非易失性存储单元用作存储元件。
背景技术
近年来，采用诸如闪速存储器之类的非易失性存储器的存储装置被广泛地用于保持数字照相机、电影播放器、便携式音乐播放器等中所使用的数字信息，而且可被保持于存储装置中的数据量在不断增加。然而，闪速存储器需要大量时间用于擦除和写入，因此待保持的数据量的增加导致传送速率的降低。于是，需要一种这样的存储装置，其既能满足更大数据量的需求，又能满足更快传送速率的需求。
为了满足这种需要，已经提出一种这样的系统，在该系统中，闪速存储器由多个存储体组成，数据可以独立地被写入存储体/从存储体读取，并且每个存储体都提供有数据寄存器，这使得执行用于同时访问存储体的所谓多页访问成为可能，从而实现高速传送(参见专利文献1)。
专利文献：日本公开专利公布No.2001-266579。
发明内容
本发明要解决的问题
上述传统存储装置的性能可以通过增加存储体数量来提高，但是这样，存储装置必须与支持多页访问的存储控制器结合使用。
为了在传统存储装置中获得高速传送，需要能同时访问所有存储体的存储控制器，但是设计与增加的存储体数量相一致的新存储控制器会导致成本增加。
另一方面，可以将具有增加存储体数量的存储装置与为多页访问少量存储体而设计的现有存储控制器结合使用，但是在这种情况下，无法获得性能上的充分提高。此外，在采用这种现有存储控制器进行访问的情况下，不能使用提供于未包括在多页访问之内的存储体中的数据寄存器，因此，它们是被浪费的资源。这样，尽管区域和成本增加，但是，所获得的性能仅仅与具有少量存储体的存储装置处于同样的水平上。
因此，本发明的目的在于提供一种非易失性存储装置，当该非易失性存储装置与对所有存储体都支持多页访问的存储控制器结合使用时，它能实现高速传送，并且即使当非易失性存储装置与对少量存储体支持多页访问的现有存储控制器结合使用时，与传统存储装置相比，它也能提高传送性能；本发明的另一目的在于提供一种访问该非易失性存储装置的方法。
解决问题的手段
为了解决上述问题，本发明提供一种非易失性存储装置，其包括：
被分成多个存储体的存储区域，其中可以独立地从所述存储体读取数据/将数据写入所述存储体；
包括数据寄存器的数据寄存器部分，用于存储已经从所述存储区域读取出的数据或者将被写入所述存储区域的数据，所述数据寄存器与所述存储体在数量上至少相等；
控制电路，用于根据来自存储控制器的指令，将已存储在所述数据寄存器部分的数据写入所述存储区域，或者从所述存储区域读取数据以将已读取的数据存储在所述数据寄存器部分；和
数据寄存器选择部分，用于根据将被同时访问的存储体的数量，改变所述存储体与所述数据寄存器之间的连接。
在本发明的非易失性存储装置中，优选地，所述数据寄存器选择部分根据所述存储控制器发出的命令，选择将被用于访问所述存储体的数据寄存器。
所述将被用于访问所述存储体的数据寄存器可以直接由所述命令指定。此外，所述数据寄存器选择部分可以基于所述存储控制器发出的命令的参数，选择将被用于访问所述存储体的数据寄存器。
而且，在本发明的非易失性存储装置中，所述数据寄存器选择部分可以根据从外部端子输入的选择信号，选择将被用于访问所述存储体的数据寄存器。此外，所述数据寄存器选择部分可以可操作地选择多个数据寄存器，用于访问所述存储体之一。
进一步地，在本发明的非易失性存储装置中，所述数据寄存器选择部分可以选择不同的数据寄存器，用于向任何一个所述存储体写入数据并从那个存储体读取数据。
本发明还提供一种用于访问非易失性存储装置的方法，该非易失性存储装置包括：
被分成多个存储体的存储区域，其中可以独立地从所述存储体读取数据/将数据写入所述存储体；和数据寄存器，用于存储已经从所述存储区域读取出的数据或者将被写入所述存储区域的数据，所述数据寄存器与所述存储体在数量上至少相等；
其中，根据将被同时访问的存储体的数量，改变所述存储体与所述数据寄存器之间的连接。
在本发明的访问方法中，优选地，为将被访问的任何一个所述存储体选择至少两个数据寄存器，并且所述分开的数据寄存器被并行使用，一个用于存储从存储控制器传送来的数据，一个用于将已存储其中的数据写入所述存储区域。
而且，优选地，为将被访问的任何一个所述存储体选择至少两个数据寄存器，并且所述分开的数据寄存器被并行使用，一个用于将已存储其中的数据传送至所述存储控制器，一个用于存储已经从存储区域读取出的数据。
而且，在本发明的访问方法中，可以将已经从任何所述存储体读取出的预定数据存储在所述数据寄存器之一中，并当所述存储控制器给出读取所述预定数据的指令时，将所述预定数据传送至所述存储控制器，而当重写所述预定数据时，用从所述存储控制器传送来的数据更新已存储在所述数据寄存器中的数据，并随后将其写入所述存储体。
而且，当选择任何所述数据寄存器以用于访问任何一个所述存储体时，可以将任何未被选择的所述数据寄存器用作易失性存储区域。
本发明的效果
根据本发明的非易失性存储装置使得可以选择将被连接至存储体的数据寄存器，因此使得可以根据存储控制器所使用的访问方法来提高访问速度。此外，对于存储控制器来说，也可以访问任何未用相应的存储体执行数据传送的数据寄存器，因此可以按照流水线的方式输入/输出数据，从而可以提高访问速度。
此外，未用相应的存储体执行数据传送的数据寄存器可以用作易失性存储区域，因此对于存储控制器来说，不用增加成本就可以扩展工作存储器，从而提高控制器的性能。
附图说明
〔图1〕图1是根据本发明实施例的非易失性存储装置的框图。
〔图2〕图2是示出装置中的存储体与数据寄存器之间的连接示例的概略图。
〔图3〕图3是用于解释对装置中的4个存储体进行多页访问的写入过程的概略图。
〔图4〕图4是用于解释对装置中的2个存储体进行多页访问的写入过程的概略图。
〔图5〕图5是用于解释对装置中的4个存储体进行多页访问的读取过程的概略图。
〔图6〕图6是用于解释对装置中的2个存储体进行多页访问的读取过程的概略图。
〔图7A〕图7A是用于解释装置中不同数据寄存器用于读取和写入的过程(第一部分)的概略图。
〔图7B〕图7B是用于解释装置中不同数据寄存器用于读取和写入的过程(第二部分)的概略图。
〔图8〕图8是用于解释装置中的数据寄存器用作易失性工作存储区域的过程的概略图。
具体实施方式
下文中，将参考附图描述根据本发明实施例的非易失性存储装置。
图1是图示根据本实施例的非易失性存储装置的配置的框图。在图1中，100表示非易失性存储装置，其中根据存储控制器200发送的命令，从非易失性存储装置100读取数据/将数据写入非易失性存储装置100。
非易失性存储装置100包括数据寄存器部分110、数据寄存器选择部分120、存储区域130和控制电路140。存储区域130由诸如闪速存储器单元之类的非易失性存储单元构成，并分成4个存储体(bank)131-134(存储体0-存储体3)，其中在所述存储体上可以独立地执行读取/写入。数据寄存器部分110由4个数据寄存器111-114构成，它们由存储控制器200使用，以用于访问存储区域130。数据寄存器选择部分120选择将被用于访问任何存储体131-134的数据寄存器。
控制电路140根据从存储控制器200经由控制信号端子152传送的命令和地址，将从存储控制器200借助I/O端子151传送的数据写入存储区域130，并且控制电路140也从存储区域130读取数据，并将其传送至存储控制器200。
从存储控制器200传送的控制信号包括指示输入到I/O端子151的信息类型的CLE(命令锁存使能)信号和ALE(地址锁存使能)信号，以及写信号WE(写使能信号)、读信号RE(读使能信号)和作为指示存储区域130状态的状态信号的R/B(就绪/忙)信号。
需要注意的是，除了图中所示的组件之外，非易失性存储装置100还包括地址缓冲器、感测放大器、行/列解码器等，不过因为它们与本发明的描述无关，所以将其省略。
在图1中，数据寄存器选择部分120可以改变存储体131-134与数据寄存器111-114之间的连接。数据寄存器选择部分120根据将被多页访问所访问的存储体的数量执行所述改变，而这可以由来自存储控制器200的命令进行指定。此外，对于存储体和数据寄存器之间的连接，数据寄存器选择部分120可以由来自存储控制器200的命令进行直接指示。
需要注意的是，可以利用命令、数据或其组合给出所述指定或指示。在用命令做出指定的情况下，可以专有地为指定存储体的数量而预备命令，或者命令的参数可以指定存储体的数量。
根据从外部端子153输入的选择信号，可以改变存储体和数据寄存器之间的连接。所述选择信号可以指定将被多页访问所访问的存储体数量或者存储体与数据寄存器之间的连接。
接下来，将描述非易失性存储装置100的操作，从为了从非易失性存储装置100读取数据/向非易失性存储装置100写入数据所执行的多页访问的模式开始。
图2示出在多页访问中所用的存储体的数量以及存储体与数据寄存器之间的连接。
图2的部分(A)示出在对4个存储体进行多页访问情况下的存储体与数据寄存器之间的连接示例。存储体131-134分别被连接至数据寄存器111-114。
图2的部分(B)示出在对2个存储体131和132进行多页访问情况下的存储体与数据寄存器之间的连接示例。在图中，选择存储体131和132进行访问；存储体131连接至数据寄存器111和112，而存储体132连接至数据寄存器113和114。需要注意的是，有阴影线的存储体133和134分别被处理成存储体131和132的连续区域；当选择存储体133和134时，数据寄存器111和112连接至存储体133，而数据寄存器113和114连接至存储体134。
图2的部分(C)示出在对存储体132进行单页访问情况下的存储体与数据寄存器之间的连接示例。在图中，选择存储体132进行访问，并且存储体132被连接至数据寄存器111-114。在选择除了存储体132之外的其它任何存储体的情况下，所选择的存储体都被连接至所有的数据寄存器，如同存储体132的情况一样。
如图2的部分(B)和(C)所示，在对少量存储体进行访问的情况下，本发明的非易失性存储装置允许将多个数据寄存器连接至每个存储体，因此，即使在利用仅对少量存储体执行多页访问的存储控制器的情况下，也可以通过利用多个数据寄存器来执行高速数据传送。
接下来，将参照附图具体描述写入/读取处理过程。
图3示出在通过对4个存储体进行多页访问而写入的情况下的数据流程。存储体131-134分别连接至数据寄存器111-114。在图3的部分(A)中，从存储控制器200发送来的数据片段(data piece)WD0-WD3分别被存储在数据寄存器111-114中，而在图的部分(B)中，数据寄存器111-114中的数据片段被写入存储体131-134中的相应存储区域。在完成数据写入后，该流程返回到图3的部分(A)，其中从所述存储控制器发送来的新的数据片段被存储在数据寄存器111-114中。此后，将重复执行图中部分(A)和(B)的处理过程。
按照这种方式，通过同时向4个存储体写入数据片段，可以实现高速写入。
图4示出在通过对2个存储体进行多页访问而写入的情况下的数据流程。在图4的部分(A)中，当已经被存储控制器200分别写入数据寄存器111和113中的数据片段WD0和WD1，正被分别写入存储体131和132时，从存储控制器200发送来的数据片段WD2和WD3被分别存储在数据寄存器112和114中。在完成写入后，当存储在数据寄存器112和114中的数据片段正被分别写入存储体131和132时，如图中部分(B)所示，从存储控制器200发送来的新的数据片段WD0和WD1被分别存储在数据寄存器111和113中。此后，将重复执行图中部分(A)和(B)的处理过程。
按照这种方式，通过将数据寄存器中的数据片段写入存储体，同时向其它数据寄存器存储下一数据片段，可以实现高速写入。
图5示出在通过对4个存储体进行多页访问而读取的情况下的数据流程。在图5的部分(A)中，存储体131-134中的数据片段RD0-RD3分别被存储在数据寄存器111-114中，而在图的部分(B)中，所存储的数据片段RD0-RD3被输出至存储控制器200。在完成数据输出后，该流程返回至图5的部分(A)，其中存储体131-134中的下一数据片段分别被存储在数据寄存器111-114中。此后，将重复执行图中部分(A)和(B)的处理过程。
按照这种方式，通过同时读取4个存储体中的数据片段，可以实现高速读取。
图6示出在通过对2个存储体进行多页访问而读取的情况下的数据流程。在图6的部分(A)中，当已经从存储体131和132分别被读取并分别被存储在数据寄存器111和113中的数据片段RD0和RD1正被输出至存储控制器200时，存储体131和132中的数据片段RD2和RD3分别被读取并存储在数据寄存器112和114中。在完成数据片段RD0和RD1的传送以及数据片段RD2和RD3的存储之后，如图中部分(B)所示，当存储在数据寄存器112和114中的数据片段RD2和RD3正被传送至存储控制器200时，存储体131和132中的下一数据片段RD0和RD1分别被读取并存储在数据寄存器111和113中。此后，将重复执行图中部分(A)和(B)的处理过程。
按照这种方式，通过将数据寄存器中的数据片段输出至存储控制器，同时向其它数据寄存器存储下一数据片段，可以实现高速读取。
图7A和图7B示出利用不同的数据寄存器从同一存储体读取以及向同一存储体写入的情况下的数据流程。在图7A的部分(A)中，存储体131中的数据片段RD被读取并存储在数据寄存器111中，随后被传送至存储控制器200。在这种情况下，数据片段RD也保持在数据寄存器111中。
接下来，如果存储控制器200给出写入请求，那么从存储控制器200传送来的数据片段WD被存储在数据寄存器112中，并被写入存储体131，如图7A的部分(B)所示。如果存储控制器200给出读取数据片段RD的请求，那么存储在数据寄存器111中的数据片段RD被传送，如图7B的部分(C)所示。需要注意的是，如果存储控制器200给出针对数据片段RD写入更新数据片段RD2的请求，那么数据片段RD2被存储在数据寄存器111中以用于数据更新，然后，数据片段RD2被写入存储体131中，如图7B的部分(D)所示。此后，根据来自存储控制器的请求，执行图7A和图7B中部分(A)-(D)的处理过程。
按照这种方式，通过利用不同的数据寄存器进行读取和写入，可以在数据寄存器中持续保持被频繁引用的数据片段，例如关于非易失性存储装置的管理信息，因此，可以实现高速访问。
图8示出在通过对2个存储体进行多页访问而写入的情况下的数据流程，其中未现用的数据寄存器用作存储控制器200的易失性工作存储区域。在图8的部分(A)中，从存储控制器200传送来的写数据片段WD0和WD1分别被存储在数据寄存器111和112中。在完成数据存储后，存储控制器200读取分别被存储在数据寄存器113和114中的数据片段CD0和CD1，如图8的部分(B)所示，同时数据片段WD0和WD1被分别写入存储体131和132。
按照这种方式，通过利用未用于访问存储区域的数据寄存器(在这种情况下，是数据寄存器113和114)作为存储控制器200的工作存储器，可以扩展存储控制器200的工作存储器的容量，而不增加成本，因此，可以提高性能。
虽然以上已经描述了根据本发明实施例的非易失性存储装置和访问该装置的方法，但是本发明的适用范围不局限于此，并且即使对其执行多页访问的存储体的数量发生变化或者数据寄存器的数量超过存储体数量，也能获得相似的效果。
工业适用性
本发明使得可以提供高性能且易于使用的非易失性存储装置，该非易失性存储装置适于有关存储控制器的访问方法，因此，本发明适于需要高速访问的存储装置。

Claims (13)

1、一种非易失性存储装置，包括：
被分成多个存储体的存储区域，其中可以独立地从所述存储体读取数据/将数据写入所述存储体；
包括数据寄存器的数据寄存器部分，用于存储已经从所述存储区域读取出的数据或者将被写入所述存储区域的数据，所述数据寄存器与所述存储体在数量上至少相等；
控制电路，用于根据来自存储控制器的指令，将已存储在所述数据寄存器部分的数据写入所述存储区域，或者从所述存储区域读取数据以将已读取的数据存储在所述数据寄存器部分；和
数据寄存器选择部分，用于根据将被同时访问的存储体的数量，改变所述存储体与所述数据寄存器之间的连接。
2、根据权利要求1所述的非易失性存储装置，其中，所述数据寄存器选择部分根据所述存储控制器发出的命令，选择将被用于访问所述存储体的数据寄存器。
3、根据权利要求2所述的非易失性存储装置，其中所述将被用于访问所述存储体的数据寄存器直接由所述命令指定。
4、根据权利要求2所述的非易失性存储装置，其中，所述据寄存器选择部分基于所述存储控制器发出的命令的参数，选择将被用于访问所述存储体的数据寄存器。
5、根据权利要求1所述的非易失性存储装置，其中，所述数据寄存器选择部分根据从外部端子输入的选择信号，选择将被用于访问所述存储体的数据寄存器。
6、根据权利要求1所述的非易失性存储装置，其中，所述数据寄存器选择部分可操作地选择多个数据寄存器，用于访问所述存储体之一。
7、根据权利要求1所述的非易失性存储装置，其中，所述数据寄存器选择部分选择不同的数据寄存器，用于向任何一个所述存储体写入数据并从那个存储体读取数据。
8、一种用于访问非易失性存储装置的方法，该非易失性存储装置包括：被分成多个存储体的存储区域，其中可以独立地从所述存储体读取数据/将数据写入所述存储体；和数据寄存器，用于存储已经从所述存储区域读取出的数据或者将被写入所述存储区域的数据，所述数据寄存器与所述存储体在数量上至少相等；
其中，根据将被同时访问的存储体的数量，改变所述存储体与所述数据寄存器之间的连接。
9、根据权利要求8所述的用于访问非易失性存储装置的方法，其中，为将被访问的任何一个所述存储体选择至少两个所述数据寄存器，并且所述分开的数据寄存器被并行使用，一个用于存储从存储控制器传送来的数据，一个用于将已存储其中的数据写入所述存储区域。
10、根据权利要求8所述的用于访问非易失性存储装置的方法，其中，为将被访问的任何一个所述存储体选择至少两个所述数据寄存器，并且所述分开的数据寄存器被并行使用，一个用于将已存储其中的数据传送至存储控制器，一个用于存储已经从所述存储区域读取出的数据。
11、根据权利要求8所述的用于访问非易失性存储装置的方法，其中，选择不同的数据寄存器，用于向任何一个所述存储体写入数据并从那个存储体读取数据。
12、根据权利要求8所述的用于访问非易失性存储装置的方法，其中，将已经从任何存储体读取出的预定数据存储在所述数据寄存器之一中，并当所述存储控制器给出读取所述预定数据的指令时，将所述预定数据传送至所述存储控制器，而当重写所述预定数据时，用从所述存储控制器传送来的数据更新已存储在所述数据寄存器中的数据，并随后将已更新的数据写入所述存储体。
13、根据权利要求8所述的用于访问非易失性存储装置的方法，其中，当选择任何所述数据寄存器以用于访问任何一个所述存储体时，将任何未被选择的数据寄存器用作易失性存储区域。
CNA2005800339274A 2004-11-10 2005-11-08 用于匹配具有不同数量将被同时访问的存储体的存储控制器的非易失性存储装置 Pending CN101036197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004326184 2004-11-10
JP326184/2004 2004-11-10

Publications (1)

Publication Number Publication Date
CN101036197A true CN101036197A (zh) 2007-09-12

Family

ID=36336459

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800339274A Pending CN101036197A (zh) 2004-11-10 2005-11-08 用于匹配具有不同数量将被同时访问的存储体的存储控制器的非易失性存储装置

Country Status (4)

Country Link
US (1) US20080109627A1 (zh)
JP (1) JPWO2006051780A1 (zh)
CN (1) CN101036197A (zh)
WO (1) WO2006051780A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018045747A (ja) * 2016-09-15 2018-03-22 東芝メモリ株式会社 半導体記憶装置
CN107861689A (zh) * 2017-11-06 2018-03-30 北京中科睿芯智能计算产业研究院有限公司 一种芯片面积与功耗优化方法及系统
CN111052088A (zh) * 2017-10-25 2020-04-21 英韧科技(上海)有限公司 快速访问非易失性存储器设备的系统和方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090187701A1 (en) * 2008-01-22 2009-07-23 Jin-Ki Kim Nand flash memory access with relaxed timing constraints
US7889589B2 (en) * 2008-03-24 2011-02-15 Qimonda Ag Memory including periphery circuitry to support a portion or all of the multiple banks of memory cells
JP5159817B2 (ja) * 2010-03-25 2013-03-13 株式会社東芝 メモリシステム
KR20140072276A (ko) * 2012-11-29 2014-06-13 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
US10254967B2 (en) 2016-01-13 2019-04-09 Sandisk Technologies Llc Data path control for non-volatile memory
US10528267B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Command queue for storage operations
US10528255B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US10528286B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US10114589B2 (en) * 2016-11-16 2018-10-30 Sandisk Technologies Llc Command control for multi-core non-volatile memory
JP7069455B2 (ja) * 2019-04-26 2022-05-18 株式会社アクセル 情報処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167486A (en) * 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
US6523105B1 (en) * 1997-04-16 2003-02-18 Sony Corporation Recording medium control device and method
US6381674B2 (en) * 1997-09-30 2002-04-30 Lsi Logic Corporation Method and apparatus for providing centralized intelligent cache between multiple data controlling elements
US6272609B1 (en) * 1998-07-31 2001-08-07 Micron Electronics, Inc. Pipelined memory controller
TW504694B (en) * 2000-01-12 2002-10-01 Hitachi Ltd Non-volatile semiconductor memory device and semiconductor disk device
JP2001266579A (ja) * 2000-01-12 2001-09-28 Hitachi Ltd 不揮発性半導体記憶装置および半導体ディスク装置
JP3992960B2 (ja) * 2000-10-26 2007-10-17 松下電器産業株式会社 記録装置及びプログラム
US7062630B2 (en) * 2000-10-26 2006-06-13 Matsushita Electric Industrial Co., Ltd. Storing device for writing data onto a plurality of installed storing mediums, storing control method for the storing device, and program thereof
US20020157113A1 (en) * 2001-04-20 2002-10-24 Fred Allegrezza System and method for retrieving and storing multimedia data
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US20060136657A1 (en) * 2004-12-22 2006-06-22 Intel Corporation Embedding a filesystem into a non-volatile device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018045747A (ja) * 2016-09-15 2018-03-22 東芝メモリ株式会社 半導体記憶装置
CN111052088A (zh) * 2017-10-25 2020-04-21 英韧科技(上海)有限公司 快速访问非易失性存储器设备的系统和方法
CN111052088B (zh) * 2017-10-25 2024-03-08 英韧科技股份有限公司 快速访问非易失性存储器设备的系统和方法
CN107861689A (zh) * 2017-11-06 2018-03-30 北京中科睿芯智能计算产业研究院有限公司 一种芯片面积与功耗优化方法及系统
CN107861689B (zh) * 2017-11-06 2021-03-05 北京中科睿芯智能计算产业研究院有限公司 一种芯片面积与功耗优化方法及系统

Also Published As

Publication number Publication date
US20080109627A1 (en) 2008-05-08
WO2006051780A1 (ja) 2006-05-18
JPWO2006051780A1 (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
CN101036197A (zh) 用于匹配具有不同数量将被同时访问的存储体的存储控制器的非易失性存储装置
CN1159663C (zh) 数据库储库及其访问管理方法
JP5729774B2 (ja) いくつかのコマンドを処理するためのメモリコントローラ、メモリシステム、ソリッドステートドライブ、および方法
US10909031B2 (en) Memory system and operating method thereof
CN1088215C (zh) 不按顺序执行读写指令的存储器控制器
US20050055493A1 (en) [method for accessing large block flash memory]
CN101034382A (zh) 用于嵌入式系统的命令控制器及预取模块及其控制方法
CN1934529A (zh) 海量存储加速器
CN1950804A (zh) 闪速存储器控制器高速缓存架构
CN101063929A (zh) 使用非易失性闪存的存储装置及其控制方法
CN1773471A (zh) 用于处理读－修改－写命令的读操作和写操作的方法和系统
US20040049628A1 (en) Multi-tasking non-volatile memory subsystem
JP2018163434A (ja) メモリシステム
CN113614702B (zh) 基于检测到的读取命令活跃流的自适应预读高速缓存管理器
CN102016807A (zh) 驱动器阵列中的分布式缓存系统
KR20120055707A (ko) 메모리 시스템
CN1421003A (zh) 对盘驱动事务处理采用存取日志
US20100036999A1 (en) Novel method of flash memory connection topology in a solid state drive to improve the drive performance and capacity
CN109471819B (zh) 为来自主机的读取请求提供短的读取响应时间的存储设备
CN112805676A (zh) 基于数据总线模式对读取操作和写入操作的调度
CN115699180A (zh) 多平面存储器装置中的独立并行平面存取
CN1471670A (zh) 存储器件、存储控制方法以及程序
CN1584816A (zh) 一种具有多重接口功能的存储卡及其传输模式选择方法
CN1477532A (zh) 控制芯片片内存储装置及其存储方法
US20120137058A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication