CN102016807A - 驱动器阵列中的分布式缓存系统 - Google Patents

驱动器阵列中的分布式缓存系统 Download PDF

Info

Publication number
CN102016807A
CN102016807A CN200880128736.XA CN200880128736A CN102016807A CN 102016807 A CN102016807 A CN 102016807A CN 200880128736 A CN200880128736 A CN 200880128736A CN 102016807 A CN102016807 A CN 102016807A
Authority
CN
China
Prior art keywords
buffer
disc driver
equipment according
circuit
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880128736.XA
Other languages
English (en)
Inventor
马哈茂德·杰贝
森蒂尔·卡纳安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN102016807A publication Critical patent/CN102016807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种设备，包括：驱动器阵列、第一缓存电路、多个第二缓存电路以及控制器。该驱动器阵列可包括多个磁盘驱动器。多个第二缓存电路中的每一个均可连接至磁盘驱动器中相应的一个。控制器可被配置为(i)控制磁盘驱动器的读写操作，(ii)从磁盘驱动器读写信息至第一缓存，(iii)读写信息至第二缓存电路，以及(iv)控制直接从一个磁盘驱动器到一个第二缓存电路的信息的读写。

Description

驱动器阵列中的分布式缓存系统
技术领域
大体上，本发明涉及驱动器阵列，更具体地，涉及一种用于在驱动器阵列中实现分布式缓存系统的方法和/或设备。
背景技术
传统的外置独立磁盘冗余阵列(RAID)控制器具有由所有卷使用的固定本地缓存(RAM)。基于观测到的常用块地址形式，RAID控制器预先从相应块地址预取相关数据。块缓存的方法可能无法满足应用(诸如消息传送、网络服务器以及数据库应用)中日益增长的访问密度需求，在这些应用中，小部分文件贡献了大部分I/O请求。这导致等待和访问时间延迟。
传统RAID控制器中的缓存具有有限容量。传统缓存可能不能满足新式阵列的日益增长的访问密度需求。传统RAID控制器中的缓存使用块缓存，该块缓存可能不能满足需要文件缓存的高I/O密集型应用的需求。当有限的RAID缓存容量不能满足缓存需求时，随着存储区域网络(SAN)环境中的数据卷的增加而出现其他问题。所有的逻辑单元号(LUN)设备使用通用的RAID级块缓存。当试图用于不同的操作系统以及驻留来自不同的LUN的数据的应用时，这样的构造常常导致出现瓶颈。
发明内容
本发明涉及一种设备，其包括驱动器阵列、第一缓存电路、多个第二缓存电路以及控制器。该驱动器阵列可包括多个磁盘驱动器。多个第二缓存电路中的每一个均可连接至相应的一个磁盘驱动器。控制器可被配置为(i)控制磁盘驱动器的读写操作，(ii)从磁盘驱动器读写信息至第一缓存，(iii)读写信息至第二缓存电路，以及(iv)控制直接从一个磁盘驱动器到一个第二缓存电路的信息的读写。
本发明的目的、特征以及优点包括实现了一种分布式缓存，其可(i)允许在与存储器阵列相同的子系统中进行文件缓存，(ii)向卷或LUN提供要专用的文件缓存，(iii)提供分布于可被调节的SSD组的文件缓存，(iv)为RAID缓存提供不受限的缓存容量，(v)缩短访问时间，(vi)增加访问密度，和/或(vii)增强整个阵列的性能。
附图说明
本发明的这些以及其他目的、特征和优点可从以下的详细描述以及所附权利要求和附图变得显而易见，附图中：
图1是本发明的系统的结构图；
图2是说明本发明的操作的流程图；
图3是示出的组的可替换的实现方式的结构图；以及
图4是示出的缓存组的另一可替换的实现方式的结构图。
具体实施方式
本发明可实现一种独立磁盘冗余阵列(RAID)控制器。该控制器可在驱动器外部实现。该控制器可被设计为可访问缓存联合(或缓存部的组)。缓存联合可被认为是可驻留于固态器件(SSD)上的缓存存储器的逻辑组。RAID控制器拥有(或控制)的卷可被分配来自缓存联合的专用缓存库。特定分配的缓存库可被映射至操作系统/应用层以进行文件缓存。
参照图1，示出了系统100的结构图。系统100可在RAID环境中实施。系统100主要包括：块(或电路)102、块(或电路)104、块(或电路)106以及块(或电路)108。电路102可被实施为微处理器(或微控制器的一部分)。电路104可被实施为本地缓存。电路106可被实施为存储电路。电路108可被实施为缓存组(或缓存联合)。电路106主要包括多个卷LUN0-LUNn。可改变多个卷LUN0-LUNn的数量，以满足具体实现方式的设计标准。
缓存组108主要包括多个缓存区C1-Cn。缓存组108可被认为是缓存库。缓存区C1-Cn可在固态器件(SSD)组上实施。例如，缓存区C1-Cn可在固态存储器件上实施。可用来实施的固态存储器件的实施例包括双列直插内存模块(DIMM)、纳米闪存或其他易失性或非易失性存储器。可改变缓存区C1-Cn的数量，以满足具体实现方式的设计标准。在一实施例中，卷LUN0-LUNn的数量可以被配置为与缓存区C1-Cn的数量相匹配。然而，也可实施为其他比率(例如，对于卷LUN0-LUNn中的每一个，有两个以上的缓存区C1-Cn)。在一实施例中，缓存组108可被实施和/或制造为电路102的外部芯片。在另一实施例中，缓存组108可被实施和/或制造为电路102的一部分。如果电路108被实施为电路102的一部分，则可实施独立的存储器端口以允许对缓存区C1-Cn中的每一个进行同时访问。
控制器电路102可通过总线120连接至电路106。总线120可被用于控制卷LUN0-LUNn的读写操作。在一实施例中，总线120可被实施为双向总线。在另一实施例中，总线120可被实施为一条或多条单向总线。总线120的位宽可改变，以满足具体实现方式的设计标准。
控制器电路102可通过总线122连接至电路104。总线122可被用于控制从卷LUN0-LUNn至电路104的读写信息的发送。在一实施例中，总线122可被实施为双向总线。在另一实施例中，总线122可被实施为一条或多条单向总线。总线122的位宽可改变，以满足具体实现方式的设计标准。
控制器电路102可通过总线124连接至电路108。总线124可被用于控制从卷LUN0-LUNn至电路108的信息的读写。在一实施例中，总线124可被实施为双向总线。在另一实施例中，总线124可被实施为一条或多条单向总线。总线124的位宽可改变，以满足具体实现方式的设计标准。
电路106可通过多条连接总线130a-130n连接至电路108。控制器电路102可控制直接从卷LUN0-LUNn至缓存组108的信息的发送(例如，LUN0至C1、LUN1至C2、LUNn至Cn等)。在一实施例中，连接总线130a-130n可被实施为多条双向总线。在另一实施例中，连接总线130a-130n可被实施为多条单向总线。连接总线130a-130n的位宽可改变，以满足具体实现方式的设计标准。
系统100可将缓存部C1-Cn实施为用于缓存联合的固态器件组。当系统100创建卷LUN0-LUNn中的一个新卷时，通常在电路108中创建相应的缓存部C1-Cn。电路108的容量通常被作为预定的控制器规格的一部分来确定。例如，在一实施例中，电路108的容量可被限定为在卷LUN0-LUNn的容量的1％和10％之间。然而，可实施其他百分比例，以满足具体实现方式的设计标准。特定的缓存部C1-Cn可成为用于特定的卷LUN0-LUNn的专用缓存资源。系统100可以按照操作系统和/或应用程序可使用缓存部C1-Cn进行文件缓存和/或使用另外的卷容量进行存储实际数据的方式来初始化特定的卷LUN0-LUNn和特定的缓存部C1-Cn。
系统100可被实施为具有n个卷，其中n为整数。通过将卷LUN0-LUNn实施为每个均具有创建的一个或多个缓存部C1-Cn，系统100可提供性能上的提升。操作系统和/或应用程序可访问卷LUN0-LUNn缓存库区C1-Cn的组合空间。在一实施例中，除了本地缓存电路104之外，可以实施缓存区C1-Cn。然而，在一些设计实现方式中，缓存区C1-Cn可被实施为替代本地缓存电路104。
参照图2，示出了方法(或处理)200的流程图。处理200可包括状态(或步骤)202、判定状态(或步骤)204、判定状态(或步骤)206、状态(或步骤)208、状态(或步骤)210、状态(或步骤)212、状态(或步骤)214以及状态(或步骤)216。
状态202可创建一个卷LUN0-LUNn。例如，状态202可启动创建卷序列以开始特定卷(例如卷LUN0)的创建。判定状态204可确定在电路108中是否有足够闲置的空间以添加缓存部C1-Cn中的一个。例如，判定状态204可确定是否有足够空间添加缓存部C1。如果没有，则处理200移至判定状态206。判定状态206可确定用户是否想在没有缓存部C1的情况下创建卷。如果是，则处理200可移至状态210。状态210在没有相应缓存部C1的情况下创建卷LUN0。如果否，处理200移至状态208。状态208停止卷LUN0的创建。如果在电路108中有闲置空间，则处理200移至状态212。状态212创建缓存部C1和卷LUN0。状态214可将卷LUN0链接至相应的缓存部Cn。状态216可允许由操作系统和/或应用程序对卷LUN0以及缓存部Cn中的空间进行访问。
参照图3，示出了可替换的实现方式系统100’。系统100’可实施多个缓存区108a-108n。在一实施例中，各缓存区108a-108n均可被实施为独立的设备。在另一实施例中，各缓存区108a-108n均可被实施在同一设备的独立的部分上。如果缓存部108a-108n被实施为独立的设备，则可实现系统100’的在线维修。例如，可替换缓存区108a-108n中的一个，同时其他缓存区108a-108n可保持在线。在一实施例中，示出了缓存部108a的缓存部C1和缓存部108n的缓存部C1链接至卷LUN0。通过将两个以上的缓存部108a-108n的每一个中的多于一个的缓存部C1-Cn链接至相应的卷LUN0-LUNn，可实现缓存冗余。虽然示出了缓存部C1链接至卷LUN0，但链接至各卷LUN0-LUNn的具体缓存部C1-Cn可改变，以满足具体实现方式的设计标准。
参照图4，示出了可替换的实现方式系统100”。系统100”可将电路108’实施为缓存池。电路108’可实施在数量上多于卷LUN0-LUNn的多个缓存区C1-Cn。一个以上的缓存部C1-Cn可链接至各卷LUN0-LUNn。例如，示出了卷LUN1链接至缓存部C2和缓存部C4。示出了卷LUNn链接至缓存部C5、缓存部C7和缓存部C9。链接至各卷LUN0-LUN1的具体缓存部C1-Cn可改变，以满足具体实现方式的设计标准。缓存部C1-Cn可被实施为具有相同或不同的尺寸。如果缓存部C1-Cn被实施为具有相同的尺寸，则将多于一个的缓存部C1-Cn分配给LUN0-LUNn中的单个卷可允许在关于经受较高负载的卷LUN0-LUNn的额外的缓存。响应于接收到的I/O请求的卷，可将缓存部C1-Cn动态地分配给卷LUN0-LUNn。例如，在初始化配置后，可一次或多次地重新配置缓存部C1-Cn的配置。
大体上，图3的系统100’实施多个缓存区108a-108n。图4的系统100”实施比图1的缓存区108更大的缓存区108’。可实施系统100’和系统100”的组合。例如，可以将图4的较大缓存电路108’实现为图3的各缓存电路108a-108n。通过实施多个电路108’，系统100”可实现冗余。可实施系统100、系统100’以及系统100”的其他组合。
通常使得系统100的文件缓存电路108在与存储器阵列106相同的子系统中可用。文件缓存可被专用于特定的卷LUN0-LUNn。在一实施例中，文件缓存电路108可分布于一组固态器件。这样的固态器件可被调节。
系统100可提供具有不受限的和/或可扩展的容量的电路108，该电路可专用于对特定卷LUN0-LUNn进行缓存。通过将缓存电路108实施为固态器件，可缩短特定缓存读取的总访问时间。在访问时间缩短的同时，总访问密度增加。缓存电路108可提升卷LUN0-LUNn的整体性能。
可使用固态存储器件来实施缓存组108，该固态存储器件仅略微增加了系统100的制造成本。在一些实现方式中，缓存组108被镜像以在数据失败的情况下提供冗余。在使用不同应用的多个操作系统和/或多个用户可能需要访问阵列106的企业级存储区域网络(SAN)环境中，该系统是有用的。例如，消息传送、网络和/或数据库服务器应用可实施系统100。
对于相关领域的技术人员来说显而易见的是，可使用根据本说明书教导进行编程的传统的通用数字计算机来实施由图2的流程图执行的功能。对于相关领域的技术人员来说同样显而易见的是，熟练的编程者基于本公开的教导可容易地编写适当的软件代码。
本发明也可由ASIC、FPGA制品来实现，或通过将传统组件电路互连为适当的网络来实现，如本文所述，对于本领域技术人员来说显而易见的是，可对本发明进行修改。
从而本发明也可包括计算机产品，该计算机产品可为包括指令的存储介质，该指令被用来对计算机进行编程以执行根据本发明的处理。该存储介质可包括但不限于任何种类的盘，包括软盘、光盘、CD-ROM、磁光盘、ROM、RAM、EPROM、EEPROM、闪存、磁卡或光卡、或适于存储电子指令的任意种类的介质。
如本文使用的，术语“同时”意欲描述共享某段共有时段的事件，但该术语并不意欲限定这些事件在同一时间点开始、在同一时间点结束、或具有相同的持续时间。
虽然参考本发明优选实施方式具体示出并描述了本发明，但本领域技术人员可以理解，在不背离本发明的范围的情况下，可对形式和细节进行各种改变。

Claims (19)

1.一种设备，包括：
驱动器阵列，所述驱动器阵列包括多个磁盘驱动器；
第一缓存电路；
多个第二缓存电路，所述多个第二缓存电路中的每一个均连接至所述磁盘驱动器中相应的一个；以及
控制器，被配置为(i)控制所述磁盘驱动器的读写操作，(ii)从所述磁盘驱动器读写信息至所述第一缓存，(iii)读写信息至所述第二缓存电路，以及(iv)控制直接从一个所述磁盘驱动器至一个所述第二缓存电路的信息的读写。
2.根据权利要求1所述的设备，其中，所述控制器包括微处理器。
3.根据权利要求1所述的设备，其中，所述控制器通过连接在所述控制器和所述磁盘驱动器之间的第一控制总线来控制所述磁盘驱动器的读写操作。
4.根据权利要求3所述的设备，其中，所述控制器通过第二控制总线来控制从所述磁盘驱动器至所述第一缓存的读写信息的发送。
5.根据权利要求4所述的设备，其中，所述控制器通过第三控制总线来控制从所述磁盘驱动器至所述第二缓存电路的信息的发送。
6.根据权利要求5所述的设备，其中，(i)所述控制器通过所述第二控制总线来控制直接从所述磁盘驱动器至所述第二缓存电路的信息的发送，以及(ii)直接发送至所述第二缓存电路的所述信息通过多条连接总线发送。
7.根据权利要求5所述的设备，其中，所述第一总线、所述第二总线以及所述第三总线中的每一条均包括双向总线。
8.根据权利要求1所述的设备，其中，所述多个第二缓存电路被实施为固态存储器件。
9.根据权利要求1所述的设备，其中，(i)所述控制器通过控制总线来控制直接从所述磁盘驱动器至所述第二缓存电路的信息的发送，以及(ii)直接发送至所述第二缓存电路的所述信息通过多条连接总线发送。
10.根据权利要求1所述的设备，其中，(i)第一一个以上所述多个第二缓存电路被实施在第一存储电路上，以及(ii)第二一个以上所述多个第二缓存电路被实施在第二存储电路上。
11.根据权利要求1所述的设备，其中，(i)第一一个以上所述多个第二缓存电路被实施在存储电路的第一部分上，以及(ii)第二一个以上所述多个第二缓存电路被实施在所述存储电路的第二部分上。
12.根据权利要求11所述的设备，其中，多个所述第二缓存电路被配置为链接至一个所述磁盘驱动器。
13.根据权利要求12所述的设备，其中，所述多个第二缓存电路被动态分配给所述磁盘驱动器。
14.根据权利要求13所述的设备，其中，响应于对所述磁盘驱动器的输入/输出请求，所述多个第二缓存电路能够被重新配置。
15.根据权利要求1所述的设备，其中，每个所述磁盘驱动器均包括数据卷。
16.根据权利要求1所述的设备，其中，两个以上所述磁盘驱动器包括数据卷。
17.一种设备，包括：
用于实现驱动器阵列的装置，所述驱动器阵列包括多个磁盘驱动器；
用于实现第一缓存电路的装置；
用于实现多个第二缓存电路的装置，所述多个第二缓存电路中的每一个均连接至所述磁盘驱动器中相应的一个；以及
用于实现下述各项的装置：(i)控制所述磁盘驱动器的读写操作，(ii)从所述磁盘驱动器读写信息至所述第一缓存，(iii)读写信息至所述第二缓存电路，以及(iv)控制直接从一个所述磁盘驱动器到一个所述第二缓存电路的信息的读写。
18.一种用于配置驱动器阵列中的驱动控制器的方法，包括以下步骤：
(A)从多个磁盘驱动器中的一个启动驱动卷的创建；
(B)激活多个缓存部中的一个；
(C)将激活的所述缓存部链接至所述驱动卷；以及
(D)允许访问所述驱动卷。
19.根据权利要求18所述的方法，还包括以下步骤：
在步骤(B)之前，为所述多个缓存部中的所述一个检查空间是否可用；
如果所述空间可用，继续步骤(B)；以及
如果所述空间不可用，跳过步骤(C)且继续步骤(D)。
CN200880128736.XA 2008-04-22 2008-05-19 驱动器阵列中的分布式缓存系统 Pending CN102016807A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US4681508P 2008-04-22 2008-04-22
US61/046,815 2008-04-22
PCT/US2008/006402 WO2009131560A1 (en) 2008-04-22 2008-05-19 Distributed cache system in a drive array

Publications (1)

Publication Number Publication Date
CN102016807A true CN102016807A (zh) 2011-04-13

Family

ID=41217084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880128736.XA Pending CN102016807A (zh) 2008-04-22 2008-05-19 驱动器阵列中的分布式缓存系统

Country Status (7)

Country Link
US (1) US20110022794A1 (zh)
EP (1) EP2288992A4 (zh)
JP (1) JP5179649B2 (zh)
KR (1) KR101431480B1 (zh)
CN (1) CN102016807A (zh)
TW (1) TWI423020B (zh)
WO (1) WO2009131560A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527985A (zh) * 2016-11-02 2017-03-22 郑州云海信息技术有限公司 一种基于ceph的存储交互装置及存储系统
CN110928495A (zh) * 2019-11-12 2020-03-27 杭州宏杉科技股份有限公司 一种在多控存储系统上的数据处理方法及装置
CN115826882A (zh) * 2023-02-15 2023-03-21 苏州浪潮智能科技有限公司 一种存储方法、装置、设备及存储介质

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984225B2 (en) 2011-06-22 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Method to improve the performance of a read ahead cache process in a storage array
US20130138884A1 (en) * 2011-11-30 2013-05-30 Hitachi, Ltd. Load distribution system
US9176769B2 (en) 2012-06-29 2015-11-03 Microsoft Technology Licensing, Llc Partitioned array objects in a distributed runtime
US8924944B2 (en) 2012-06-29 2014-12-30 Microsoft Corporation Implementation of distributed methods that support generic functions
US8893155B2 (en) 2013-03-14 2014-11-18 Microsoft Corporation Providing distributed array containers for programming objects
US9678787B2 (en) 2014-05-23 2017-06-13 Microsoft Technology Licensing, Llc Framework for authoring data loaders and data savers
US11768599B2 (en) * 2021-07-13 2023-09-26 Saudi Arabian Oil Company Managing an enterprise data storage system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603382A (en) * 1984-02-27 1986-07-29 International Business Machines Corporation Dynamic buffer reallocation
JPH05216760A (ja) * 1992-02-04 1993-08-27 Hitachi Ltd 計算機システム
US6192408B1 (en) * 1997-09-26 2001-02-20 Emc Corporation Network file server sharing local caches of file access information in data processors assigned to respective file systems
US6493772B1 (en) * 1999-08-23 2002-12-10 International Business Machines Corporation System and method with guaranteed maximum command response time
US7127668B2 (en) * 2000-06-15 2006-10-24 Datadirect Networks, Inc. Data management architecture
JP2002032196A (ja) * 2000-07-19 2002-01-31 Toshiba Corp ディスクドライブ装置
US6880044B2 (en) * 2001-12-31 2005-04-12 Intel Corporation Distributed memory module cache tag look-up
US6912669B2 (en) * 2002-02-21 2005-06-28 International Business Machines Corporation Method and apparatus for maintaining cache coherency in a storage system
JP2004110503A (ja) 2002-09-19 2004-04-08 Hitachi Ltd 記憶制御装置、記憶システム、記憶制御装置の制御方法、チャネル制御部、及びプログラム
WO2004114116A1 (ja) * 2003-06-19 2004-12-29 Fujitsu Limited キャッシュ二重化方式におけるミラーキャッシュからの書き戻し方法
US7137038B2 (en) * 2003-07-29 2006-11-14 Hitachi Global Storage Technologies Netherlands, B.V. System and method for autonomous data scrubbing in a hard disk drive
US7136973B2 (en) * 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
JP4494031B2 (ja) * 2004-02-06 2010-06-30 株式会社日立製作所 ストレージ制御装置、及びストレージ制御装置の制御方法
JP4585217B2 (ja) * 2004-03-29 2010-11-24 株式会社日立製作所 ストレージシステムおよびその制御方法
JP2005309739A (ja) * 2004-04-21 2005-11-04 Hitachi Ltd ディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法
US7296094B2 (en) * 2004-08-20 2007-11-13 Lsi Corporation Circuit and method to provide configuration of serial ATA queue depth versus number of devices
JP4555029B2 (ja) * 2004-09-01 2010-09-29 株式会社日立製作所 ディスクアレイ装置
JP2006252358A (ja) * 2005-03-11 2006-09-21 Nec Corp ディスクアレイ装置及びその共有メモリ装置、ディスクアレイ装置の制御プログラム及び制御方法
US7254686B2 (en) * 2005-03-31 2007-08-07 International Business Machines Corporation Switching between mirrored and non-mirrored volumes
JP5008845B2 (ja) * 2005-09-01 2012-08-22 株式会社日立製作所 ストレージシステムとストレージ装置及びその制御方法
TW200742995A (en) * 2006-05-15 2007-11-16 Inventec Corp System of performing a cache backup procedure between dual backup servers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527985A (zh) * 2016-11-02 2017-03-22 郑州云海信息技术有限公司 一种基于ceph的存储交互装置及存储系统
CN110928495A (zh) * 2019-11-12 2020-03-27 杭州宏杉科技股份有限公司 一种在多控存储系统上的数据处理方法及装置
CN110928495B (zh) * 2019-11-12 2023-09-22 杭州宏杉科技股份有限公司 一种在多控存储系统上的数据处理方法及装置
CN115826882A (zh) * 2023-02-15 2023-03-21 苏州浪潮智能科技有限公司 一种存储方法、装置、设备及存储介质
CN115826882B (zh) * 2023-02-15 2023-05-30 苏州浪潮智能科技有限公司 一种存储方法、装置、设备及存储介质

Also Published As

Publication number Publication date
WO2009131560A1 (en) 2009-10-29
US20110022794A1 (en) 2011-01-27
EP2288992A4 (en) 2011-11-30
TW200945031A (en) 2009-11-01
JP5179649B2 (ja) 2013-04-10
JP2011518392A (ja) 2011-06-23
KR101431480B1 (ko) 2014-09-23
TWI423020B (zh) 2014-01-11
EP2288992A1 (en) 2011-03-02
KR20110004397A (ko) 2011-01-13

Similar Documents

Publication Publication Date Title
CN102016807A (zh) 驱动器阵列中的分布式缓存系统
JP5635200B2 (ja) 不揮発半導体記憶システム
US20210034555A1 (en) Multi-level data cache and storage on a memory bus
US8074021B1 (en) Network storage system including non-volatile solid-state memory controlled by external data layout engine
US10891078B2 (en) Storage device with a callback response
CN1300027A (zh) 对多个主机访问共享读/写驱动器进行库局部管理的数据存储库
CN1934529A (zh) 海量存储加速器
CN116088760A (zh) 存储器系统及控制方法
WO2020227294A1 (en) Timed data transfer between a host system and a memory sub-system
JP2004062344A (ja) 記憶装置システムのデステージ方法、ディスク制御装置、記憶装置システム、及びプログラム
US9251059B2 (en) Storage system employing MRAM and redundant array of solid state disk
CN1790308A (zh) 多通道闪存传输控制器、芯片及存储设备
DE102018105871A1 (de) Speichersystem und Verfahren zur Vermeidung von Befehlskollisionen in nicht flüchtigen Datenspeichern mit expliziter Kachelgruppierung
US11782841B2 (en) Management of programming mode transitions to accommodate a constant size of data transfer between a host system and a memory sub-system
CN110609659A (zh) 用于执行读取命令的NVMeoF RAID实现方法
US6954825B2 (en) Disk subsystem
CN106354428A (zh) 一种多物理层分区计算机体系结构的存储共享系统
US20230134639A1 (en) Storage device and operating method thereof
JP5782556B2 (ja) 不揮発半導体記憶システム
JP5968508B2 (ja) 不揮発半導体記憶システム
CN201374192Y (zh) 闪存存储装置
CN101571790A (zh) 闪存控制器
CN101751982A (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
KR100544962B1 (ko) Ｕｓｂ 인터페이스를 갖는 휴대용 메모리 장치
KR200386685Y1 (ko) Ｕｓｂ 인터페이스를 갖는 휴대용 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110413