JP4494031B2 - ストレージ制御装置、及びストレージ制御装置の制御方法 - Google Patents
ストレージ制御装置、及びストレージ制御装置の制御方法 Download PDFInfo
- Publication number
- JP4494031B2 JP4494031B2 JP2004030825A JP2004030825A JP4494031B2 JP 4494031 B2 JP4494031 B2 JP 4494031B2 JP 2004030825 A JP2004030825 A JP 2004030825A JP 2004030825 A JP2004030825 A JP 2004030825A JP 4494031 B2 JP4494031 B2 JP 4494031B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit board
- memory
- nonvolatile memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Description
本発明は、ストレージ制御装置、及びストレージ制御装置の制御方法に関する。
ストレージ制御装置は、情報処理装置から送信されたデータ入出力要求に応じて、ハードディスクドライブに対してデータの読み書きを行う。またストレージ制御装置は、ハードディスクドライブに対して読み書きされるデータを記憶しておくためのキャッシュメモリを備え、これにより情報処理装置からのデータ入出力要求に対する応答の高速化を図っている。
特開平１１−２０３２０１号公報
このキャッシュメモリには、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等の揮発性のメモリが用いられることが多い。しかしこの場合には、キャッシュメモリへの電力の供給が停止すると、キャッシュメモリに記憶されているデータが消失することになる。そのため、停電等によりキャッシュメモリへの電力供給が停止した場合でも、キャッシュメモリに記憶されているデータが消失しないように、バッテリ等の予備電源装置をストレージ制御装置に備えておくことが必要となる。
そのためキャッシュメモリにフラッシュＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等の不揮発性メモリを用いることが考えられる。しかしこの場合には、キャッシュメモリへの電力の供給が停止しても、キャッシュメモリに記憶されているデータが消失することはないものの、例えばキャッシュメモリがストレージ制御装置から取り外された場合であっても、キャッシュメモリにはデータがそのままの状態で記憶されることになる。そのため、キャッシュメモリに記憶されているデータの漏洩防止に対する配慮が求められる。
本発明は上記課題を鑑みてなされたものであり、ストレージ制御装置、及びストレージ制御装置の制御方法を提供することを主たる目的とする。
上記課題を解決するために、本発明は、情報処理装置からデータ入出力要求を受信し、前記データ入出力要求に応じてハードディスクドライブに対してデータの読み書きを行うストレージ制御装置であって、前記ハードディスクドライブに対して前記読み書きが行われるデータを記憶するキャッシュメモリとして機能する不揮発性メモリを有する回路基板と、前記回路基板が挿抜可能に取り付けられる回路基板装着部とを備え、前記回路基板は、前記回路基板が前記回路基板装着部から取り外されたことを示す回路基板取り外し情報を出力する取り外し情報出力回路と、前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記不揮発性メモリに記憶されているデータを消去するデータ消去回路と備え、前記データ消去回路が、前記不揮発性メモリに記憶されている前記データの消去コマンドが送信されてきた場合、前記ハードディスクドライブに未書き込みのデータについて消去する前に前記ハードディスクドライブに書き込むデステージ処理を行うかを判定し、前記デステージ処理を行うと判定した場合、前記ハードディスクドライブに未書き込みの前記データを前記ハードディスクドライブに書き込んでから前記データの消去を開始することを特徴とするストレージ制御装置に関する。
その他、本願が開示する課題、及びその解決方法は、発明を実施するための最良の形態の欄、及び図面により明らかにされる。
ストレージ制御装置、及びストレージ制御装置の制御方法を提供することができる。
＝＝＝全体構成例＝＝＝
まず、本実施の形態に係るストレージ制御装置１００を含むストレージ装置６００の全体構成を示すブロック図を図１に示す。
ストレージ装置６００は、ストレージ制御装置１００とストレージ駆動装置３００とを備える。ストレージ制御装置１００は、情報処理装置２００からデータ入出力要求を受信し、データ入出力要求に応じてストレージ駆動装置３００が備えるデータを記憶するハードディスクドライブに対してデータの読み書きを行う。
まず、本実施の形態に係るストレージ制御装置１００を含むストレージ装置６００の全体構成を示すブロック図を図１に示す。
ストレージ装置６００は、ストレージ制御装置１００とストレージ駆動装置３００とを備える。ストレージ制御装置１００は、情報処理装置２００からデータ入出力要求を受信し、データ入出力要求に応じてストレージ駆動装置３００が備えるデータを記憶するハードディスクドライブに対してデータの読み書きを行う。
情報処理装置２００はＣＰＵ（Central Processing Unit）やメモリを備えたコンピュータ等の情報機器である。情報処理装置２００が備えるＣＰＵにより各種プログラムが実行されることにより様々な機能が実現される。情報処理装置２００は、例えば銀行の自動預金預け払いシステムや航空機の座席予約システム等における中枢コンピュータとして利用される。情報処理装置２００は、例えばパーソナルコンピュータやワークステーションとすることもできるし、メインフレームコンピュータとすることもできる。
ストレージ制御装置１００は、ＳＡＮ（Storage Area Network）５００を介して、あるいはＳＡＮ５００を介さずに、情報処理装置２００と通信可能に接続されている。ＳＡＮ５００を介して行われる情報処理装置２００とストレージ制御装置１００との間の通信は、例えばファイバチャネルプロトコルに従って行われる。この場合ＳＡＮ５００は、ファイバチャネルプロトコルに準拠した少なくとも一つ以上のスイッチ等の通信機器により構成される。また情報処理装置２００からは、ストレージ制御装置１００に対して、ファイバチャネルプロトコルに従ってデータ入出力要求が送信される。
一方、ＳＡＮ５００を介さずに情報処理装置２００とストレージ制御装置１００とが接続される場合には、情報処理装置２００とストレージ制御装置１００との間の通信は、例えばＦＩＣＯＮ（Fibre Connection）（登録商標）やＥＳＣＯＮ(Enterprise System Connection) （登録商標）等のメインフレーム系の通信プロトコルにより行うようにすることもできるし、インターネット等で用いられているＴＣＰ／ＩＰ（Transmission Control Protocol / Internet Protocol）などの通信プロトコルにより行うようにすることもできる。
＝＝＝記憶ボリューム＝＝＝
ストレージ駆動装置３００は多数のハードディスクドライブを備えている。そしてストレージ駆動装置３００は、これらのハードディスクドライブにより提供される物理的な記憶領域である物理ボリュームと、物理ボリューム上に論理的に設定される記憶領域である論理ボリュームとを含む、データを記憶するための記憶領域である記憶ボリューム３１０に対してデータの読み書きを行う。
ストレージ駆動装置３００は多数のハードディスクドライブを備えている。そしてストレージ駆動装置３００は、これらのハードディスクドライブにより提供される物理的な記憶領域である物理ボリュームと、物理ボリューム上に論理的に設定される記憶領域である論理ボリュームとを含む、データを記憶するための記憶領域である記憶ボリューム３１０に対してデータの読み書きを行う。
またストレージ駆動装置３００は例えば複数のハードディスクドライブによりディスクアレイを構成するようにすることもできる。この場合、情報処理装置２００に対して提供される記憶領域は、ＲＡＩＤ（Redundant Arrays of Inexpensive Disks）により管理された複数のハードディスクドライブにより提供されるようにすることもできる。
ストレージ制御装置１００とストレージ駆動装置３００との間は図１のようにネットワークを介さずに直接に接続される形態とすることもできるし、ネットワークを介して接続されるようにすることもできる。さらにストレージ駆動装置３００はストレージ制御装置１００と一体として構成されることもできる。
＝＝＝ストレージ制御装置＝＝＝
ストレージ制御装置１００はチャネル制御部１１０、共有メモリ１２０、キャッシュメモリ１３０、ディスク制御部１４０、管理端末１６０、内部接続部１５０を備える。
ストレージ制御装置１００はチャネル制御部１１０、共有メモリ１２０、キャッシュメモリ１３０、ディスク制御部１４０、管理端末１６０、内部接続部１５０を備える。
チャネル制御部１１０は情報処理装置２００との間で通信を行うための通信インタフェースを備え、情報処理装置２００からデータ入出力要求を受信し、情報処理装置２００との間でデータを送受信する機能を備える。また情報処理装置から受信したデータ入出力要求に対応するＩ／Ｏ要求を出力する。Ｉ／Ｏ要求は、ストレージ装置６００が情報処理装置２００から受信したデータ入出力要求に応じたデータの読み書きを行うためのコマンドである。
チャネル制御部１１０は管理端末１６０と共に内部ＬＡＮ１５１で接続されている。これにより各チャネル制御部１１０に実行させるマイクロプログラム等を管理端末１６０から送信しインストールすることが可能である。また管理端末１６０からチャネル制御部１１０に対して様々なコマンドを送信することにより、チャネル制御部１１０に様々な制御を行わせるようにすることも可能である。例えば後述するように、管理端末１６０からチャネル制御部１１０に対してキャッシュメモリ１３０に記憶されているデータを消去するためのコマンドを送信し、チャネル制御部１１０にキャッシュメモリ１３０に記憶されているデータの消去を行わせるようにすることもできる。チャネル制御部１１０の構成については後述する。
内部接続部１５０はチャネル制御部１１０、共有メモリ１２０、キャッシュメモリ１３０、ディスク制御部１４０を相互に接続する。管理端末１６０も接続されるようにすることもできる。チャネル制御部１１０、共有メモリ１２０、キャッシュメモリ１３０、ディスク制御部１４０間でのデータやコマンドの授受は内部接続部１５０を介することにより行われる。内部接続部１５０は例えばクロスバスイッチで構成される。
共有メモリ１２０及びキャッシュメモリ１３０は、チャネル制御部１１０及びディスク制御部１４０により共用される記憶メモリである。共有メモリ１２０は主に制御情報やＩ／Ｏ要求等が記憶されるのに対し、キャッシュメモリ１３０は主にチャネル制御部１１０とディスク制御部１４０との間で授受される、ハードディスクドライブに記憶されるデータを記憶するために利用される。
例えば、あるチャネル制御部１１０が情報処理装置２００から受信したデータ入出力要求がデータ書き込み要求であった場合には、当該チャネル制御部１１０はデータ書き込み要求に対応するＩ／Ｏ要求を共有メモリ１２０に書き込むと共に、情報処理装置２００から受信した書き込みデータをキャッシュメモリ１３０に書き込む。そしてチャネル制御部１１０は情報処理装置２００に対して、データの書き込みが完了した旨のステータス情報を送信する。一方、ディスク制御部１４０は共有メモリ１２０を監視しており、共有メモリ１２０にデータ書き込み要求に対応するＩ／Ｏ要求が書き込まれたことを検出すると、当該Ｉ／Ｏ要求に従ってキャッシュメモリ１３０から書き込みデータを読み出してストレージ駆動装置３００に書き込む。
またあるチャネル制御部１１０が情報処理装置２００から受信したデータ入出力要求がデータ読み出し要求であった場合には、チャネル制御部１１０は読み出し対象となるデータがキャッシュメモリ１３０に存在するかどうかを調べる。ここでキャッシュメモリ１３０に存在すれば、チャネル制御部１１０はそのデータを情報処理装置２００に送信する。一方、読みだし対象となるデータがキャッシュメモリ１３０に存在しない場合には、当該チャネル制御部１１０はデータ読み出し要求に対応するＩ／Ｏ要求を共有メモリ１２０に書き込むと共に、共有メモリ１２０を監視する。データ読み出し要求に対応するＩ／Ｏ要求が共有メモリ１２０に書き込まれたことを検出したディスク制御部１４０は、ストレージ駆動装置３００から読みだし対象となるデータを読み出してこれをキャッシュメモリ１３０に書き込むと共に、その旨を共有メモリ１２０に書き込む。そして、チャネル制御部１１０は読みだし対象となるデータがキャッシュメモリ１３０に書き込まれたことを検出すると、そのデータを情報処理装置２００に送信する。
このようにチャネル制御部１１０及びディスク制御部１４０の間では、キャッシュメモリ１３０を介してハードディスクドライブに記憶されるデータの授受が行われる。なお、キャッシュメモリ１３０と共有メモリ１２０とが、一体的に形成されているような構成とすることもできる。またキャッシュメモリ１３０の構成については後述する。
なお、チャネル制御部１１０からディスク制御部１４０に対するデータの書き込みや読み出しの指示を共有メモリ１２０を介在させて間接的に行う構成の他、例えばチャネル制御部１１０からディスク制御部１４０に対してデータの書き込みや読み出しの指示を共有メモリ１２０を介さずに直接に行う構成とすることもできる。
また、チャネル制御部１１０にディスク制御部１４０の機能を持たせることにより、チャネル制御部１１０がストレージ駆動装置３００に記憶されたデータの読み書きを行うようにすることもできる。
また、チャネル制御部１１０にディスク制御部１４０の機能を持たせることにより、チャネル制御部１１０がストレージ駆動装置３００に記憶されたデータの読み書きを行うようにすることもできる。
ディスク制御部１４０は、ストレージ駆動装置３００と通信可能に接続され、データを記憶するハードディスクドライブに記憶されるデータの読み書きを行う。例えば上述のように、共有メモリ１２０に記憶されたＩ／Ｏ要求に応じて、記憶ボリューム３１０に対してデータの読み書きを行う。
各ディスク制御部１４０は管理端末１６０と共に内部ＬＡＮ１５１で接続されており、相互に通信を行うことが可能である。これにより、各ディスク制御部１４０に実行させるマイクロプログラム等を管理端末１６０から送信しインストールすることが可能となっている。また管理端末１６０からディスク制御部１４０に対して様々なコマンドを送信することにより、ディスク制御部１４０に様々な制御を行わせるようにすることも可能である。例えば後述するように、管理端末１６０からディスク制御部１４０に対してキャッシュメモリ１３０に記憶されているデータを消去するためのコマンドを送信し、ディスク制御部１４０にキャッシュメモリ１３０に記憶されているデータの消去を行わせるようにすることもできる。ディスク制御部１４０の構成については後述する。
本実施例においては、共有メモリ１２０及びキャッシュメモリ１３０がチャネル制御部１１０及びディスク制御部１４０に対して独立に設けられていることについて記載したが、本実施例はこの場合に限られるものでなく、共有メモリ１２０又はキャッシュメモリ１３０がチャネル制御部１１０及びディスク制御部１４０の各々に分散されて設けられることも好ましい。この場合、内部接続部１５０は、分散された共有メモリ１２０又はキャッシュメモリ１３０を有するチャネル制御部１１０及びディスク制御部１４０を相互に接続させることになる。
＝＝＝管理端末＝＝＝
管理端末１６０はストレージ装置６００を保守・管理するためのコンピュータ等の情報機器である。オペレータは、管理端末１６０を操作することにより、例えばストレージ駆動装置３００内のハードディスクドライブの構成の設定や、情報処理装置２００とチャネル制御部１１０との間の通信路であるパスの設定、記憶ボリューム３１０の設定、チャネル制御部１１０やディスク制御部１４０において実行されるマイクロプログラムのインストール等を行うことができる。これらの設定や制御は、管理端末１６０が備えるユーザインタフェース、あるいは管理端末１６０で動作するＷｅｂサーバにより提供されるＷｅｂページを表示する情報処理装置２００等のユーザインタフェースから行うようにすることができる。
管理端末１６０はストレージ装置６００を保守・管理するためのコンピュータ等の情報機器である。オペレータは、管理端末１６０を操作することにより、例えばストレージ駆動装置３００内のハードディスクドライブの構成の設定や、情報処理装置２００とチャネル制御部１１０との間の通信路であるパスの設定、記憶ボリューム３１０の設定、チャネル制御部１１０やディスク制御部１４０において実行されるマイクロプログラムのインストール等を行うことができる。これらの設定や制御は、管理端末１６０が備えるユーザインタフェース、あるいは管理端末１６０で動作するＷｅｂサーバにより提供されるＷｅｂページを表示する情報処理装置２００等のユーザインタフェースから行うようにすることができる。
管理端末１６０はストレージ制御装置１００に内蔵されている形態とすることもできるし、外付けされている形態とすることもできる。また管理端末１６０は、ストレージ装置６００の保守・管理を専用に行うコンピュータとすることもできるし、汎用のコンピュータに保守・管理機能を持たせたものとすることもできる。
管理端末１６０の構成を示すブロック図を図４に示す。
管理端末１６０は、ＣＰＵ１６１、メモリ１６２、ポート１６３、記録媒体読取装置１６４、入力装置１６５、出力装置１６６、記憶装置１６８を備える。
管理端末１６０は、ＣＰＵ１６１、メモリ１６２、ポート１６３、記録媒体読取装置１６４、入力装置１６５、出力装置１６６、記憶装置１６８を備える。
ＣＰＵ１６１は管理端末１６０の全体の制御を司るもので、メモリ１６２に記憶された各種の動作を行うためのコードから構成されるストレージ管理プログラム１６２Ａを実行する。これにより、ストレージ装置６００の保守・管理機能を提供することができる。また同様に例えばストレージ管理プログラム１６２Ａを実行することにより上記Ｗｅｂサーバとしての機能等を実現するようにすることができる。
記録媒体読取装置１６４は、記録媒体１６７に記録されているプログラムやデータを読み取るための装置である。読み取られたプログラムやデータはメモリ１６２や記憶装置１６８に格納される。従って、例えば記録媒体１６７に記録されたストレージ管理プログラム１６２Ａを、記録媒体読取装置１６４を用いて上記記録媒体１６７から読み取って、メモリ１６２や記憶装置１６８に格納するようにすることができる。記録媒体１６７としてはフレキシブルディスクやＣＤ−ＲＯＭ、半導体メモリ等を用いることができる。記録媒体読取装置１６４は管理端末１６０に内蔵されている形態とすることもできるし、外付されている形態とすることもできる。記憶装置１６８は、例えばハードディスクドライブや半導体記憶装置等である。入力装置１６５はオペレータ等による管理端末１６０へのデータ入力等のために用いられるユーザインタフェースである。入力装置１６５としては例えばキーボードやマウス等が用いられる。出力装置１６６は情報を外部に出力するために用いられるユーザインタフェースである。出力装置１６６としては例えばディスプレイやプリンタ等が用いられる。ポート１６３は内部ＬＡＮ１５１に接続されており、これにより管理端末１６０はチャネル制御部１１０やディスク制御部１４０等と通信を行うことができる。またポート１６３は例えばＬＡＮ等と通信可能に接続されるようにすることもできる。この場合管理端末１６０は、ＬＡＮを通じて情報処理装置２００と通信を行うようにすることもできる。
＝＝＝外観図＝＝＝
次に、本実施の形態に係るストレージ装置６００の外観構成を図２に示す。また、ストレージ制御装置１００の外観構成を図３に示す。
図２に示すように、本実施の形態に係るストレージ装置６００はストレージ制御装置１００及びストレージ駆動装置３００がそれぞれの筐体に納められた形態をしている。図２に示す例では、ストレージ制御装置１００の筐体の両側にストレージ駆動装置３００の筐体が配置されている。ストレージ駆動装置３００には多数のハードディスクドライブが整列して装着されている。
次に、本実施の形態に係るストレージ装置６００の外観構成を図２に示す。また、ストレージ制御装置１００の外観構成を図３に示す。
図２に示すように、本実施の形態に係るストレージ装置６００はストレージ制御装置１００及びストレージ駆動装置３００がそれぞれの筐体に納められた形態をしている。図２に示す例では、ストレージ制御装置１００の筐体の両側にストレージ駆動装置３００の筐体が配置されている。ストレージ駆動装置３００には多数のハードディスクドライブが整列して装着されている。
ストレージ制御装置１００は、正面中央部に管理端末１６０が備えられている。管理端末１６０はカバーで覆われており、図３に示すようにカバーを開けることにより管理端
末１６０を使用することができる。なお図３に示した管理端末１６０はいわゆるノート型パーソナルコンピュータの形態をしているが、どのような形態とすることも可能である。
末１６０を使用することができる。なお図３に示した管理端末１６０はいわゆるノート型パーソナルコンピュータの形態をしているが、どのような形態とすることも可能である。
管理端末１６０の下部には、チャネル制御部１１０が形成された回路基板（第１の回路基板）やディスク制御部１４０が形成された回路基板（第３の回路基板）、キャッシュメモリ１３０として機能する不揮発性メモリを有する回路基板（第４の回路基板）、共有メモリ１２０が形成された回路基板（第２の回路基板）、内部接続部１５０が形成された回路基板をそれぞれ装着するためのスロットが設けられている。各スロットにはこれらの回路基板を装着するためのガイドレールが設けられている。ガイドレールに沿って各回路基板をスロットに挿入することにより、チャネル制御部１１０やディスク制御部１４０、キャッシュメモリ１３０、共有メモリ１２０、内部接続部１５０が形成された各回路基板をストレージ制御装置１００に装着することができる。スロットの奥手方向正面部には、各回路基板をそれぞれ挿抜可能に取り付ける論理基板（回路基板装着部）１８０が設けられている。論理基板１８０には、各回路基板をストレージ制御装置１００と電気的に接続するためのコネクタ１８１が設けられている。
またストレージ制御装置１００には、チャネル制御部１１０等から発生する熱を放出するためのファン１７０が設けられている。ファン１７０はストレージ制御装置１００の上面部に設けられる他、スロットの上部にも設けられている。
またストレージ制御装置１００の下段には、電源装置１９０、及びバッテリ１９１が設けられている。電源装置１９０は、ストレージ装置６００の外部から電力を取り入れ、その電力をチャネル制御部１１０やキャッシュメモリ１３０、ファン１７０等のストレージ装置６００内部の各装置に供給するための装置である。バッテリ１９１は停電時や電源装置１９０の異常時等に、電源装置１９０に代わって、チャネル制御部１１０やディスク制御部１４０等のストレージ装置６００内部の各装置に電力を供給するための予備電源装置である。
なお本実施の形態に係るストレージ制御装置１００においては、不揮発性メモリをキャッシュメモリ１３０として用いるため、停電時や電源装置１９０の異常時等に、キャッシュメモリ１３０に対して電力を供給する必要はない。そのため、予備電源装置を小型化することが可能となる。これによりストレージ制御装置１００を小型化することが可能となる。
＝＝＝チャネル制御部＝＝＝
チャネル制御部１１０の構成を図５に示す。
チャネル制御部１１０を有する回路基板は一つのユニット化されたボードとして構成される。つまりチャネル制御部１１０を有する回路基板は、一枚もしくは複数枚の回路基板を含んで一つのユニット化されたボードとして構成される。回路基板には、インタフェース部１１１、メモリ１１３、ＣＰＵ１１２、ＮＶＲＡＭ（NonVolatile Random Access Memory）１１４、コネクタ１１５が形成される。
チャネル制御部１１０の構成を図５に示す。
チャネル制御部１１０を有する回路基板は一つのユニット化されたボードとして構成される。つまりチャネル制御部１１０を有する回路基板は、一枚もしくは複数枚の回路基板を含んで一つのユニット化されたボードとして構成される。回路基板には、インタフェース部１１１、メモリ１１３、ＣＰＵ１１２、ＮＶＲＡＭ（NonVolatile Random Access Memory）１１４、コネクタ１１５が形成される。
インタフェース部１１１は、情報処理装置２００との間で通信を行うための通信インタフェースや、管理端末１６０との間で通信を行うための通信インタフェース、内部接続部１５０を介して共有メモリ１２０やキャッシュメモリ１３０、ディスク制御部１４０等との間で通信を行うための通信インタフェースを備える。
ＣＰＵ１１２は、チャネル制御部１１０全体の制御を司る。ＣＰＵ１１２によりメモリ１１３に記憶された各種の動作を行うためのコードから構成されるチャネル制御プログラム８１０やＮＶＲＡＭ１１４に記憶された各種プログラムが実行されることにより本実施の形態に係るチャネル制御部１１０の機能が実現される。
ＮＶＲＡＭ１１４はＣＰＵ１１２の制御を司るプログラムを格納する不揮発性メモリである。ＮＶＲＡＭ１１４に記憶されるプログラムの内容は、管理端末１６０からの指示により書き込みや書き換えを行うことができる。
チャネル制御部１１０はコネクタ１１５を備えている。コネクタ１１５が論理基板１８０のコネクタ１８１と嵌合することにより、チャネル制御部１１０はストレージ制御装置１００の内部接続部１５０や管理端末１６０等と電気的に接続される。
ＣＰＵ１１２は、チャネル制御部１１０全体の制御を司る。ＣＰＵ１１２によりメモリ１１３に記憶された各種の動作を行うためのコードから構成されるチャネル制御プログラム８１０やＮＶＲＡＭ１１４に記憶された各種プログラムが実行されることにより本実施の形態に係るチャネル制御部１１０の機能が実現される。
ＮＶＲＡＭ１１４はＣＰＵ１１２の制御を司るプログラムを格納する不揮発性メモリである。ＮＶＲＡＭ１１４に記憶されるプログラムの内容は、管理端末１６０からの指示により書き込みや書き換えを行うことができる。
チャネル制御部１１０はコネクタ１１５を備えている。コネクタ１１５が論理基板１８０のコネクタ１８１と嵌合することにより、チャネル制御部１１０はストレージ制御装置１００の内部接続部１５０や管理端末１６０等と電気的に接続される。
メモリ１１３には、チャネル制御プログラム８１０が記憶される。チャネル制御プログラム８１０は、情報処理装置２００から送信されたデータ入出力要求に応じて行われる記憶ボリューム３１０に記憶されるデータの入出力制御や、管理端末１６０との間の通信の制御、後述するキャッシュメモリ１３０に記憶されたデータの消去の制御等を行うためのプログラムである。なお、チャネル制御プログラム８１０は複数のプログラムにより構成されるようにすることもできる。
＝＝＝ディスク制御部＝＝＝
次にディスク制御部１４０の構成を示す図を図６に示す。
ディスク制御部１４０を有する回路基板は一つのユニット化されたボードとして構成される。つまりディスク制御部１４０を有する回路基板は、一枚もしくは複数枚の回路基板を含んで一つのユニット化されたボードとして構成される。回路基板には、インタフェース部１４１、メモリ１４３、ＣＰＵ１４２、ＮＶＲＡＭ１４４、コネクタ１４５が形成される。
次にディスク制御部１４０の構成を示す図を図６に示す。
ディスク制御部１４０を有する回路基板は一つのユニット化されたボードとして構成される。つまりディスク制御部１４０を有する回路基板は、一枚もしくは複数枚の回路基板を含んで一つのユニット化されたボードとして構成される。回路基板には、インタフェース部１４１、メモリ１４３、ＣＰＵ１４２、ＮＶＲＡＭ１４４、コネクタ１４５が形成される。
インタフェース部１４１は、管理端末１６０との間で通信を行うための通信インタフェースや、内部接続部１５０を介してチャネル制御部１１０やキャッシュメモリ１３０等との間で通信を行うための通信インタフェース、ストレージ駆動装置３００との間で通信を行うための通信インタフェース等を備える。
ＣＰＵ１４２は、ディスク制御部１４０全体の制御を司る。ＣＰＵ１４２によりメモリ１４３に記憶された各種の動作を行うためのコードから構成されるディスク制御プログラム８２０やＮＶＲＡＭ１４４に記憶された各種プログラムが実行されることにより本実施の形態に係るディスク制御部１４０の機能が実現される。
ＮＶＲＡＭ１４４はＣＰＵ１４２の制御を司るプログラムを格納する不揮発性メモリである。ＮＶＲＡＭ１４４に記憶されるプログラムの内容は、管理端末１６０からの指示により書き込みや書き換えを行うことができる。
またディスク制御部１４０はコネクタ１４５を備えている。コネクタ１４５が論理基板１８０のコネクタ１８１と嵌合することにより、ディスク制御部１４０はストレージ制御装置１００の内部接続部１５０や管理端末１６０等と電気的に接続される。
ＣＰＵ１４２は、ディスク制御部１４０全体の制御を司る。ＣＰＵ１４２によりメモリ１４３に記憶された各種の動作を行うためのコードから構成されるディスク制御プログラム８２０やＮＶＲＡＭ１４４に記憶された各種プログラムが実行されることにより本実施の形態に係るディスク制御部１４０の機能が実現される。
ＮＶＲＡＭ１４４はＣＰＵ１４２の制御を司るプログラムを格納する不揮発性メモリである。ＮＶＲＡＭ１４４に記憶されるプログラムの内容は、管理端末１６０からの指示により書き込みや書き換えを行うことができる。
またディスク制御部１４０はコネクタ１４５を備えている。コネクタ１４５が論理基板１８０のコネクタ１８１と嵌合することにより、ディスク制御部１４０はストレージ制御装置１００の内部接続部１５０や管理端末１６０等と電気的に接続される。
メモリ１４３には、ディスク制御プログラム８２０が記憶される。ディスク制御プログラム８２０は、ストレージ駆動装置３００が備える記憶ボリューム３１０に記憶されるデータの入出力制御や、管理端末１６０との間の通信の制御、後述するキャッシュメモリ１３０に記憶されたデータの消去の制御等を行うためのプログラムである。なお、ディスク制御プログラム８２０は複数のプログラムにより構成されるようにすることもできる。
＝＝＝情報処理装置＝＝＝
次に、本実施の形態に係る情報処理装置２００の構成を示すブロック図を図７に示す。
情報処理装置２００は、ＣＰＵ２１０、メモリ２２０、ポート２３０、記録媒体読取装置２４０、入力装置２５０、出力装置２６０、記憶装置２８０を備える。
次に、本実施の形態に係る情報処理装置２００の構成を示すブロック図を図７に示す。
情報処理装置２００は、ＣＰＵ２１０、メモリ２２０、ポート２３０、記録媒体読取装置２４０、入力装置２５０、出力装置２６０、記憶装置２８０を備える。
ＣＰＵ２１０は情報処理装置２００の全体の制御を司るもので、メモリ２２０に記憶された各種の動作を行うためのコードから構成されるプログラム２２０Ａを実行することにより本実施の形態に係る各種機能を実現する。例えば、上述した銀行の自動預金預け払いサービス等の情報処理サービスの提供は、ＣＰＵ２１０がプログラム２２０Ａを実行することにより行われる。また、ＣＰＵ２１０がプログラム２２０Ａを実行することにより、上述した管理端末１６０で動作するＷｅｂサーバにより提供されるＷｅｂページの表示や、ハードディスクドライブの構成の変更や、情報処理装置２００とチャネル制御部１１０との間の通信路であるパスの設定、記憶ボリューム３１０の設定等を行うことができる。
記録媒体読取装置２４０は記録媒体２７０に記録されているプログラムやデータを読み取るための装置である。読み取られたプログラムやデータはメモリ２２０や記憶装置２８０に記憶される。従って、例えば記録媒体２７０に記録されたプログラム２２０Ａを、記録媒体読取装置２４０を用いて上記記録媒体２７０から読み取って、メモリ２２０や記憶装置２８０に記憶するようにすることができる。記録媒体２７０としてはフレキシブルディスクやＣＤ−ＲＯＭ、半導体メモリ等を用いることができる。記録媒体読取装置２４０は情報処理装置２００に内蔵されている形態とすることもできるし、外付されている形態とすることもできる。記憶装置２８０は、例えばハードディスクドライブや半導体記憶装置等とすることができる。また記憶装置２８０は情報処理装置２００に内蔵されるようにすることもできるし、外付けされるようにすることもできる。外付けされる場合には、通信ネットワークを介して接続される他の情報処理装置２００の記憶装置２８０とすることもできる。またストレージ装置６００とすることもできる。入力装置２５０は情報処理装置２００を操作するオペレータ等による情報処理装置２００へのデータ入力等のために用いられるユーザインタフェースである。入力装置２５０としては例えばキーボードやマウス等が用いられる。出力装置２６０は情報を外部に出力するためのユーザインタフェースである。出力装置２６０としては例えばディスプレイやプリンタ等が用いられる。ポート２３０は、チャネル制御部１１０と通信を行うための装置である。またポート２３０は、ＬＡＮ等の通信ネットワークを通じて他の情報処理装置２００や管理端末１６０と通信を行うことができるようにすることもできる。この場合、例えばプログラム２２０Ａをポート２３０を介して他の情報処理装置２００から受信して、メモリ２２０や記憶装置２８０に記憶するようにすることもできる。
＝＝＝キャッシュメモリ＝＝＝
次に本実施の形態に係るキャッシュメモリ１３０の構成について、図９、図１０、及び図１４に示す。
まず、本実施の形態に係るストレージ制御装置１００におけるキャッシュメモリ１３０の構成を図９に示す。またキャッシュメモリ１３０の詳細な構成を図１０に示す。
次に本実施の形態に係るキャッシュメモリ１３０の構成について、図９、図１０、及び図１４に示す。
まず、本実施の形態に係るストレージ制御装置１００におけるキャッシュメモリ１３０の構成を図９に示す。またキャッシュメモリ１３０の詳細な構成を図１０に示す。
なお、揮発性メモリ１３１０を用いて構成されるキャッシュメモリ１３００を搭載した場合のストレージ制御装置１００の構成を図８に示す。この場合には、停電や電源装置１９０の故障等によりキャッシュメモリ１３００への電力供給が停止した場合でも、キャッシュメモリ１３００に記憶されているデータが消失しないようにするために、キャッシュメモリ１３００はバッテリ１９１からも電力の供給を受けることができるようにする必要がある。そのためキャッシュメモリ１３００はバックアップ切換回路１３３０を備え、電源装置１９０からの電力供給が停止した場合には、バッテリ１９１から電力供給が受けられるようになっている。
図９示す本実施の形態に係るストレージ制御装置１１０においては、上述したように、不揮発性メモリ１３１を用いて構成されるキャッシュメモリ１３０が搭載されている。
チャネル制御部１１０及びディスク制御部１４０は、内部接続部１５０を介してキャッシュメモリ１３０に対してデータの読み書きを行う。また、チャネル制御部１１０及びディスク制御部１４０は、管理端末１６０から消去コマンドを受信することにより、不揮発性メモリ１３１に記憶されているデータを消去することもできる。なお、不揮発性メモリ１３１に記憶されているデータの消去は、不揮発性メモリ１３１に記憶されているデータを他のデータに書き換えることにより行うことができる。
キャッシュメモリ１３０は、不揮発性メモリ１３１、キャッシュメモリコントローラ（データ消去回路）１３２、イレース制御回路（データ消去回路）１３３、モードレジスタ１３４、取り外し情報出力回路１３５、キャパシタ１３６を備える。
不揮発性メモリ１３１は、例えばフラッシュＥＥＰＲＯＭ等の不揮発性メモリデバイスにより構成される。不揮発性メモリ１３１には、情報処理装置２００からのデータ入出力要求に応じてハードディスクドライブに対して読み書きが行われるデータが記憶される。不揮発性メモリ１３１は、上記フラッシュＥＥＰＲＯＭの他に、例えばＭＲＡＭ（Magnetic RAM）、ＦｅＲＡＭ(Ferroelectric RAM)、ＯＵＭ(Ovonic Unified Memory)等とすることもできる。
キャッシュメモリコントローラ１３２は、チャネル制御部１１０やディスク制御部１４０から送信される各種コマンド（例えば不揮発性メモリ１３１へのデータの書き込みコマンドや、不揮発性メモリ１３１からのデータの読み出しコマンド、不揮発性メモリ１３１に記憶されているデータの消去コマンド等）に応じて、不揮発性メモリ１３１へのデータの読み書きの制御を行う。例えばチャネル制御部１１０からデータの書き込みコマンドが送信された場合には、その書き込みコマンドにより指定される不揮発性メモリ１３１の記憶アドレスへ、その書き込みコマンドと共に送信されてくる書き込みデータの書き込みを行う。また例えばチャネル制御部１１０からデータの読み出しコマンドが送信された場合には、その読み出しコマンドにより指定される不揮発性メモリ１３１の記憶アドレスから、その読み出しコマンドにより指定されるデータ量の分、不揮発性メモリ１３１からデータを読み出して、チャネル制御部１１０に送信する。また、例えばチャネル制御部１１０から、不揮発性メモリ１３１に記憶されているデータの消去コマンドが送信された場合には、不揮発性メモリ１３１に記憶されるデータを消去する。
詳しい動作については図１０を用いて説明する。なおここではチャネル制御部１１０からデータの書き込みコマンドが送信された場合、チャネル制御部１１０からデータの読み出しコマンドが送信された場合、チャネル制御部１１０からデータの消去コマンドが送信された場合について説明するが、ディスク制御部１４０からこれらのコマンドが送信された場合についても同様である。
まずチャネル制御部１１０からデータの書き込みコマンドが送信された場合について説明する。
まず、情報処理装置２００からデータ書き込み要求を受信したチャネル制御部１１０から、内部接続部１５０を経由して書き込みコマンドが送信されてくると、その書き込みコマンドはパス側セレクタ回路７２０を介してパケットバッファ２（７４０）に記憶される。またパケットバッファ２（７４０）には、書き込みコマンドに続いて送信されてくる書き込みデータが次々と記憶されてゆく。その間、コマンド／アドレス解析部７１０は、パケットバッファ２（７４０）に記憶された書き込みコマンドをデコードしてコマンドの種類を書き込みコマンドであると特定すると共に、不揮発性メモリ１３１において書き込みデータが書き込まれるアドレスや書き込みデータのデータ量についても特定する。そして、コマンド／アドレス解析部７１０からメモリ制御部７００に対して、書き込みデータが書き込まれるアドレスや書き込みデータのデータ量等の情報が送られる。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して書き込みデータが書き込まれるアドレスとライトイネーブル信号を入力すると共に、メモリ側セレクタ回路７３０を介して、パケットバッファ２（７４０）に記憶されている書き込みデータを不揮発性メモリ１３１に転送する。メモリ制御部７００は、全ての書き込みデータが不揮発性メモリ１３１に書き込まれるまで、順次書き込みデータが書き込まれるアドレスを更新しながら、上記書き込みデータの転送を行う。全ての書き込みデータが不揮発性メモリ１３１に書き込まれたら、終了ステータス情報をスタータスレジスタ７５０に書き込むと共に、その終了ステータス情報を、メモリ側セレクタ回路７３０を介してパケットバッファ１（７４０）に転送し、内部接続部１５０を介してチャネル制御部１１０に送信する。これにより、チャネル制御部１１０から送信されたキャッシュメモリ１３０への書き込みコマンドに応じて、書き込みデータを不揮発性メモリ１３１へ書き込むことができる。
まず、情報処理装置２００からデータ書き込み要求を受信したチャネル制御部１１０から、内部接続部１５０を経由して書き込みコマンドが送信されてくると、その書き込みコマンドはパス側セレクタ回路７２０を介してパケットバッファ２（７４０）に記憶される。またパケットバッファ２（７４０）には、書き込みコマンドに続いて送信されてくる書き込みデータが次々と記憶されてゆく。その間、コマンド／アドレス解析部７１０は、パケットバッファ２（７４０）に記憶された書き込みコマンドをデコードしてコマンドの種類を書き込みコマンドであると特定すると共に、不揮発性メモリ１３１において書き込みデータが書き込まれるアドレスや書き込みデータのデータ量についても特定する。そして、コマンド／アドレス解析部７１０からメモリ制御部７００に対して、書き込みデータが書き込まれるアドレスや書き込みデータのデータ量等の情報が送られる。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して書き込みデータが書き込まれるアドレスとライトイネーブル信号を入力すると共に、メモリ側セレクタ回路７３０を介して、パケットバッファ２（７４０）に記憶されている書き込みデータを不揮発性メモリ１３１に転送する。メモリ制御部７００は、全ての書き込みデータが不揮発性メモリ１３１に書き込まれるまで、順次書き込みデータが書き込まれるアドレスを更新しながら、上記書き込みデータの転送を行う。全ての書き込みデータが不揮発性メモリ１３１に書き込まれたら、終了ステータス情報をスタータスレジスタ７５０に書き込むと共に、その終了ステータス情報を、メモリ側セレクタ回路７３０を介してパケットバッファ１（７４０）に転送し、内部接続部１５０を介してチャネル制御部１１０に送信する。これにより、チャネル制御部１１０から送信されたキャッシュメモリ１３０への書き込みコマンドに応じて、書き込みデータを不揮発性メモリ１３１へ書き込むことができる。
次にチャネル制御部１１０からデータの読み出しコマンドが送信された場合について説明する。
まず情報処理装置２００からデータ読み出し要求を受信したチャネル制御部１１０から、内部接続部１５０を経由して読み出しコマンドが送信されてくると、その読み出しコマンドはパス側セレクタ回路７２０を介してパケットバッファ２（７４０）に記憶される。そうすると、コマンド／アドレス解析部７１０は、パケットバッファ２（７４０）に記憶された読み出しコマンドをデコードしてコマンドの種類を読み出しコマンドであると特定すると共に、読み出しデータが記憶されている不揮発性メモリ１３１におけるアドレスや読み出しデータのデータ量について特定する。そして、コマンド／アドレス解析部７１０からメモリ制御部７００に対して、読み出しデータのアドレスや読み出しデータのデータ量等の情報が送られる。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して読み出しデータのアドレスとリードイネーブル信号を入力する。そしてメモリ制御部７００は、不揮発性メモリ１３１から読み出されるデータを、メモリ側セレクタ回路７３０を介して、パケットバッファ１（７４０）に転送する。パケットバッファ１（７４０）に転送された読み出しデータは、内部接続部１５０を介してチャネル制御部１１０に送信される。メモリ制御部７００は、要求された全てのデータが不揮発性メモリ１３１から読み出されるまで順次アドレスを更新しながら、上記読み出しデータの転送を行う。また全ての読み出しデータの読み出しが完了したら、終了ステータス情報をスタータスレジスタ７５０に書き込むと共に、その終了ステータス情報を、メモリ側セレクタ回路７３０を介してパケットバッファ１（７４０）に転送し、内部接続部１５０を介してチャネル制御部１１０に送信する。これにより、チャネル制御部１１０から送信されたキャッシュメモリ１３０への読み出しコマンドに応じて、データを不揮発性メモリ１３１から読み出すことができる。
まず情報処理装置２００からデータ読み出し要求を受信したチャネル制御部１１０から、内部接続部１５０を経由して読み出しコマンドが送信されてくると、その読み出しコマンドはパス側セレクタ回路７２０を介してパケットバッファ２（７４０）に記憶される。そうすると、コマンド／アドレス解析部７１０は、パケットバッファ２（７４０）に記憶された読み出しコマンドをデコードしてコマンドの種類を読み出しコマンドであると特定すると共に、読み出しデータが記憶されている不揮発性メモリ１３１におけるアドレスや読み出しデータのデータ量について特定する。そして、コマンド／アドレス解析部７１０からメモリ制御部７００に対して、読み出しデータのアドレスや読み出しデータのデータ量等の情報が送られる。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して読み出しデータのアドレスとリードイネーブル信号を入力する。そしてメモリ制御部７００は、不揮発性メモリ１３１から読み出されるデータを、メモリ側セレクタ回路７３０を介して、パケットバッファ１（７４０）に転送する。パケットバッファ１（７４０）に転送された読み出しデータは、内部接続部１５０を介してチャネル制御部１１０に送信される。メモリ制御部７００は、要求された全てのデータが不揮発性メモリ１３１から読み出されるまで順次アドレスを更新しながら、上記読み出しデータの転送を行う。また全ての読み出しデータの読み出しが完了したら、終了ステータス情報をスタータスレジスタ７５０に書き込むと共に、その終了ステータス情報を、メモリ側セレクタ回路７３０を介してパケットバッファ１（７４０）に転送し、内部接続部１５０を介してチャネル制御部１１０に送信する。これにより、チャネル制御部１１０から送信されたキャッシュメモリ１３０への読み出しコマンドに応じて、データを不揮発性メモリ１３１から読み出すことができる。
次にチャネル制御部１１０からデータの消去コマンドが送信された場合について説明する。
まず管理端末１６０からデータの消去要求を受信したチャネル制御部１１０から、内部接続部１５０を経由して消去コマンドが送信されてくると、その消去コマンドはパス側セレクタ回路７２０を介してパケットバッファ２（７４０）に記憶される。そうすると、コマンド／アドレス解析部７１０は、パケットバッファ２（７４０）に記憶された消去コマンドをデコードしてコマンドの種類を消去コマンドであると特定する。また消去コマンドに、不揮発性メモリ１３１においてデータを消去する範囲（所定範囲）を示す情報（第１のアドレス、第２のアドレス）や消去のためのデータ（他のデータ）を示す情報が含まれている場合には、それらの情報についても特定する。そして、コマンド／アドレス解析部７１０からメモリ制御部７００に対して、データを消去する範囲を示す情報や消去のためのデータを示す情報が送られる。そうするとメモリ制御部７００は、コマンド／アドレス解析部７１０から送信されたデータを消去する範囲を示す情報のうち、消去を開始するアドレス（第１のアドレス）を示す情報を消去開始アドレスレジスタ（消去範囲記憶回路）７５２に記憶し、消去を終了するアドレス（第２のアドレス）を示す情報を消去終了アドレスレジスタ（消去範囲記憶回路）７５３に記憶する。またメモリ制御部７００は消去のためのデータを消去データレジスタ（書き換えデータ記憶回路）７５１に記憶する。またコマンド／アドレス解析部７１０からは、不揮発性メモリ１３１に記憶されているデータを消去すべき旨の情報がモードレジスタ１３４に書き込まれる。モードレジスタ１３４にその旨の情報が書き込まれると、イレース制御回路１３３は、メモリ制御部７００に不揮発性メモリ１３１に記憶されているデータを消去すべき旨の情報を送信する。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して、不揮発性メモリ１３１のアドレスとライトイネーブル信号を入力して、消去データレジスタ７５１に記憶されている消去のためのデータを、不揮発性メモリ１３１に書き込む。このようにして不揮発性メモリ１３１に記憶されているデータを消去する。メモリ制御部７００は、消去を開始するアドレスから消去を終了するアドレスまでの範囲に記憶されているデータを消去し終わるまで、順次不揮発性メモリ１３１のアドレスを更新しながら、上記消去を行う。全ての範囲のデータが消去されたら、メモリ制御部７００は終了ステータス情報をスタータスレジスタ７５０に書き込むと共に、その終了ステータス情報を、メモリ側セレクタ回路７３０を介してパケットバッファ１（７４０）に転送し、内部接続部１５０を介してチャネル制御部１１０に送信する。これにより、チャネル制御部１１０から送信されたキャッシュメモリ１３０への消去コマンドに応じて、不揮発性メモリ１３１の消去を行うことができる。
まず管理端末１６０からデータの消去要求を受信したチャネル制御部１１０から、内部接続部１５０を経由して消去コマンドが送信されてくると、その消去コマンドはパス側セレクタ回路７２０を介してパケットバッファ２（７４０）に記憶される。そうすると、コマンド／アドレス解析部７１０は、パケットバッファ２（７４０）に記憶された消去コマンドをデコードしてコマンドの種類を消去コマンドであると特定する。また消去コマンドに、不揮発性メモリ１３１においてデータを消去する範囲（所定範囲）を示す情報（第１のアドレス、第２のアドレス）や消去のためのデータ（他のデータ）を示す情報が含まれている場合には、それらの情報についても特定する。そして、コマンド／アドレス解析部７１０からメモリ制御部７００に対して、データを消去する範囲を示す情報や消去のためのデータを示す情報が送られる。そうするとメモリ制御部７００は、コマンド／アドレス解析部７１０から送信されたデータを消去する範囲を示す情報のうち、消去を開始するアドレス（第１のアドレス）を示す情報を消去開始アドレスレジスタ（消去範囲記憶回路）７５２に記憶し、消去を終了するアドレス（第２のアドレス）を示す情報を消去終了アドレスレジスタ（消去範囲記憶回路）７５３に記憶する。またメモリ制御部７００は消去のためのデータを消去データレジスタ（書き換えデータ記憶回路）７５１に記憶する。またコマンド／アドレス解析部７１０からは、不揮発性メモリ１３１に記憶されているデータを消去すべき旨の情報がモードレジスタ１３４に書き込まれる。モードレジスタ１３４にその旨の情報が書き込まれると、イレース制御回路１３３は、メモリ制御部７００に不揮発性メモリ１３１に記憶されているデータを消去すべき旨の情報を送信する。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して、不揮発性メモリ１３１のアドレスとライトイネーブル信号を入力して、消去データレジスタ７５１に記憶されている消去のためのデータを、不揮発性メモリ１３１に書き込む。このようにして不揮発性メモリ１３１に記憶されているデータを消去する。メモリ制御部７００は、消去を開始するアドレスから消去を終了するアドレスまでの範囲に記憶されているデータを消去し終わるまで、順次不揮発性メモリ１３１のアドレスを更新しながら、上記消去を行う。全ての範囲のデータが消去されたら、メモリ制御部７００は終了ステータス情報をスタータスレジスタ７５０に書き込むと共に、その終了ステータス情報を、メモリ側セレクタ回路７３０を介してパケットバッファ１（７４０）に転送し、内部接続部１５０を介してチャネル制御部１１０に送信する。これにより、チャネル制御部１１０から送信されたキャッシュメモリ１３０への消去コマンドに応じて、不揮発性メモリ１３１の消去を行うことができる。
なお、消去コマンドに、不揮発性メモリ１３１においてデータを消去する範囲を示す情報や、消去のためのデータを示す情報が含まれていない場合には、例えば不揮発性メモリ１３１の全ての記憶アドレスに対して”０”が書き込まれるようにハードウェア等により構成しておくようにすることもできる。もちろんこの場合、所定範囲のアドレスのデータのみが消去されるようにハードウェア等により構成しておくようにすることもできる。また書き込まれるデータも”０”以外に例えば”１”とするようにハードウェア等により構成しておくようにすることもできる。
なお上記所定範囲は、例えば不揮発性メモリ１３１における全記憶エリアの内のユーザエリアとすることができる。ここでユーザエリアとは、データを書き換え可能な記憶エリアをいう。このようにすることにより、キャッシュメモリ１３０等の制御に用いられ、通常は書き換えられることのないデータが誤って消去されてしまうことを防止することができる。
チャネル制御部１１０からキャッシュメモリ１３０に送信される消去コマンドの内容は、管理端末１６０の出力装置１６６に表示される図１１及び図１２に示すような設定画面を用いて指定するようにすることができる。
図１１に示す設定画面において、「現在のキャッシュメモリ構成」欄には、ストレージ制御装置１００の各スロットに現在装着されているキャッシュメモリ１３０が表示される。図１１に示す例では、ストレージ制御装置１００のスロットにはキャッシュメモリ１３０の回路基板が４枚装着されていることが示される。これらのキャッシュメモリ１３０の回路基板を示す表示部分にマウス等の入力装置１６５を用いてカーソルを重ねてクリックすることにより、キャッシュメモリ１３０を選択することができる。ここで「詳細設定」欄にカーソルを重ねてマウスをクリックすると、図１２に示す詳細設定画面が表示される。
詳細設定画面においては、「消去データパターン設定」欄、「消去範囲指定」欄、「キャッシュメモリ基板取り外し時自動データ消去」欄、「デステージ」欄が表示され、それぞれの内容を指定することができる。
「消去データパターン設定」欄は、消去データレジスタ７５１に記憶される消去のためのデータを指定するための欄である。図１２に示す例では”ＦＦ”、”００”、”ＡＡ”、”５５”、”時刻”が指定可能になっている。
”ＦＦ”が選択された場合には、消去コマンドと共に１６進数の”ＦＦ”が消去のためのデータとして送信され、消去データレジスタ７５１に書き込まれる。そして不揮発性メモリ１３１の消去の際には、不揮発性メモリ１３１の各ビットには”１”が書き込まれる。
”００”が選択された場合には、消去コマンドと共に１６進数の”００”が消去のためのデータとして送信され、消去データレジスタ７５１に書き込まれる。そして不揮発性メモリ１３１の消去の際には、不揮発性メモリ１３１の各ビットには”０”が書き込まれる。
”ＡＡ”が選択された場合には、消去コマンドと共に１６進数の”ＡＡ”が消去のためのデータとして送信され、消去データレジスタ７５１に書き込まれる。そして不揮発性メモリ１３１の消去の際には、不揮発性メモリ１３１の各ビットには”１”と”０”とが交互に書き込まれる。
”５５”が選択された場合には、消去コマンドと共に１６進数の”５５”が消去のためのデータとして送信され、消去データレジスタ７５１に書き込まれる。そして不揮発性メモリ１３１の消去の際には、不揮発性メモリ１３１の各ビットには”０”と”１”とが交互に書き込まれる。
”時刻”が選択された場合には、消去コマンドと共に消去コマンド送信時の時刻を示す情報が消去のためのデータとして送信され、消去データレジスタ７５１に書き込まれる。そして不揮発性メモリ１３１の消去の際には、不揮発性メモリ１３１の各ビットには消去コマンド送信時の時刻を示す情報が書き込まれる。なおここで消去コマンド送信時の時刻を示す情報は、ある基準時刻からの経過時間を示す情報とすることもできる。
「消去範囲指定」欄は、消去開始アドレスレジスタ７５２に記憶される消去を開始するアドレスを示す情報、及び消去終了アドレスレジスタ７５３に記憶される消去を終了するアドレスを示す情報を指定するための欄である。
”全範囲”を選択すると、不揮発性メモリ１３１の全てのアドレスに記憶されるデータを消去の対象とすることができる。
”範囲指定”を選択した場合には、「ＦＲＯＭ」欄と「ＴＯ」欄とにおいて、それぞれ、消去を開始するアドレスを示す情報と消去を終了するアドレスを示す情報とを指定することができる。
「キャッシュメモリ基板取り外し時自動データ消去」欄は、詳細は後述するが、キャッシュメモリ１３０が形成された回路基板がストレージ制御装置１００から取り外された場合に、不揮発性メモリ１３１に記憶されているデータを消去するか否かを指定するための欄である。
”ＯＮ”が選択された場合には、キャッシュメモリコントローラ１３２の基板取り外し時消去実施可否レジスタ７５４にその旨の情報がセットされ、キャッシュメモリ１３０が形成された回路基板がストレージ制御装置１００から取り外された場合に、不揮発性メモリ１３１に記憶されているデータの消去が開始される。
”ＯＦＦ”が選択された場合には、キャッシュメモリコントローラ１３２の基板取り外し時消去実施可否レジスタ７５４にその旨の情報がセットされ、キャッシュメモリ１３０が形成された回路基板がストレージ制御装置１００から取り外された場合であっても、不揮発性メモリ１３１に記憶されているデータの消去は開始されない。
「デステージ」欄は、チャネル制御部１１０等から消去コマンドがキャッシュメモリ１３０に送信されることより不揮発性メモリ１３１に記憶されているデータの消去が実施される場合に、不揮発性メモリ１３１に記憶されているデータのうち、ハードディスクドライブへ未書き込みのデータを、ハードディスクドライブへ書き込むか否かを指定するための欄である。
”行なう”が選択された場合には、キャッシュメモリコントローラ１３２のデステージ可否レジスタ７５５にその旨の情報がセットされる。そして、不揮発性メモリ１３１に記憶されているデータの内ハードディスクドライブへ未書き込みのデータをハードディスクドライブへ書き込んでから、不揮発性メモリ１３１に記憶されているデータの消去が開始される。
”行なわない”が選択された場合には、キャッシュメモリコントローラ１３２のデステージ可否レジスタ７５５にその旨の情報がセットされる。そして、不揮発性メモリ１３１に記憶されているデータの内ハードディスクドライブへ未書き込みのデータがあっても、ハードディスクドライブへの書き込みを行わずに、不揮発性メモリ１３１に記憶されているデータの消去が開始される。
「ＯＫ」欄にマウスのカーソルを重ねてクリックすることにより、上記各設定内容が管理端末１６０からチャネル制御部１１０等を経由してキャッシュメモリ１３０に送信される。そして各設定情報が、消去データレジスタ７５１、消去開始アドレスレジスタ７５２、消去終了アドレスレジスタ７５３、基板取り外し時消去実施可否レジスタ７５４、デステージ可否レジスタ７５５に記憶される。そして図１２に示す詳細設定画面が閉じられ、図１１に示す設定画面の表示に戻る。
「Ｃａｎｃｅｌ」欄にマウスのカーソルを重ねてクリックすることにより、上記各設定内容の入力を取り消すことができる。
図１１に示す設定画面において、「データ消去」欄にマウスのカーソルを重ねてクリックすることにより、消去コマンドが、管理端末１６０からチャネル制御部１１０を経由してキャッシュメモリ１３０に送信される。これにより、不揮発性メモリ１３１に記憶されているデータの消去が開始される。
不揮発性メモリ１３１のデータの消去が完了し、キャッシュメモリ１３０からチャネル制御部１１０を経由して終了ステータスが送信されてくると、例えば図１３に示すようなメッセージが表示されるようにすることもできる。
不揮発性メモリ１３１のデータの消去が完了し、キャッシュメモリ１３０からチャネル制御部１１０を経由して終了ステータスが送信されてくると、例えば図１３に示すようなメッセージが表示されるようにすることもできる。
また図１１において「消去中断」欄にマウスのカーソルを重ねてクリックすることにより、不揮発性メモリ１３１に記憶されているデータの消去の中断を行うための消去中断コマンドが、管理端末１６０からチャネル制御部１１０を経由してキャッシュメモリ１３０に送信されるようにすることもできる。これにより、不揮発性メモリ１３１に記憶されているデータの消去の中断が行えるようにすることもできる。
不揮発性メモリ１３１に記憶されているデータを、管理端末１６０からの指示により消去する際の処理の流れを示すフローチャートを図１７及び図１８に示す。
まず、図１１に示す設定画面における「データ消去」欄にマウスのカーソルが重ねられ、クリックされることにより、管理端末１６０にキャッシュメモリ１３０に記憶されているデータの消去の指示が受け付けられると（S1000）、管理端末１６０はチャネル制御部１１０に対して消去コマンドを送信する（S1001）。そうするとチャネル制御部１１０は、消去コマンドを内部接続部１５０を介してキャッシュメモリ１３０に送信する（S1002）。そしてキャッシュメモリ１３０は、不揮発性メモリ１３１に記憶されているデータの消去を開始し（S1003）、データの消去が終了したらチャネル制御部１１０に対して終了ステータス情報を送信する（S1004）。そうするとチャネル制御部１１０は終了ステータス情報を管理端末１６０に送信する（S1005）。そして管理端末１６０は、例えば図１３に示したようなメッセージを出力装置１６６に表示することにより、終了ステータスを表示する（S1006）。
まず、図１１に示す設定画面における「データ消去」欄にマウスのカーソルが重ねられ、クリックされることにより、管理端末１６０にキャッシュメモリ１３０に記憶されているデータの消去の指示が受け付けられると（S1000）、管理端末１６０はチャネル制御部１１０に対して消去コマンドを送信する（S1001）。そうするとチャネル制御部１１０は、消去コマンドを内部接続部１５０を介してキャッシュメモリ１３０に送信する（S1002）。そしてキャッシュメモリ１３０は、不揮発性メモリ１３１に記憶されているデータの消去を開始し（S1003）、データの消去が終了したらチャネル制御部１１０に対して終了ステータス情報を送信する（S1004）。そうするとチャネル制御部１１０は終了ステータス情報を管理端末１６０に送信する（S1005）。そして管理端末１６０は、例えば図１３に示したようなメッセージを出力装置１６６に表示することにより、終了ステータスを表示する（S1006）。
S1003における不揮発性メモリ１３１に記憶されているデータの消去の処理は、図１８に示すように、まず、チャネル制御部１１０から、内部接続部１５０を経由して消去コマンドが送信されてくると、その消去コマンドはコマンド／アドレス解析部７１０でデコードされてコマンドの種類が消去コマンドであると特定される（S2000）。そしてコマンド／アドレス解析部７１０からは、不揮発性メモリ１３１に記憶されているデータを消去すべき旨の情報がモードレジスタ１３４に書き込まれる（S2001）。モードレジスタ１３４にその旨の情報が書き込まれると、イレース制御回路１３３から、メモリ制御部７００に不揮発性メモリ１３１に記憶されているデータを消去すべき旨の情報を送信される（S2002）。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して、不揮発性メモリ１３１のアドレスとライトイネーブル信号を入力して、消去を開始するアドレスから消去を終了するアドレスまでの範囲に記憶されるデータを、消去データレジスタ７５１に記憶されている消去のためのデータにより書き換える（S2003）。全ての範囲のデータが書き換えられたら、メモリ制御部７００は終了ステータス情報をスタータスレジスタ７５０に書き込む（S2004）。そして上述したS1004の処理を実施する。
なお、上述した例では、管理端末１６０から送信された消去コマンドがチャネル制御部１１０を経由してキャッシュメモリ１３０に送信される場合を説明したが、管理端末１６０から送信された消去コマンドがディスク制御部１４０を経由してキャッシュメモリ１３０に送信されるようにすることもできる。また管理端末１６０から送信された消去コマンドがチャネル制御部１１０やディスク制御部１４０を経由せずに、直接キャッシュメモリ１３０に送信されるようにすることもできる。
次に、図１０に戻って、基板取り外し検出器（取り外し情報出力回路）１３５について説明する。
基板取り外し検出器１３５は、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されたことを示す回路基板取り外し情報を出力する。この回路基板取り外し情報により、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されたことを検出することができる。
基板取り外し検出器１３５は、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されたことを示す回路基板取り外し情報を出力する。この回路基板取り外し情報により、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されたことを検出することができる。
本実施の形態に係る基板取り外し検出器１３５には、図１４に示すように２つの信号（ＬＩＤＴ、ＶＩＮ）が入力される。そして１つの信号（回路基板取り外し情報）を出力する。ＬＩＤＴ及びＶＩＮは、共に論理基板１８０を経由して電源装置１９０に接続されているため、キャッシュメモリ１３０の回路基板が論理基板１８０に装着されている場合には、ＬＩＤＴの電圧及びＶＩＮの電圧は共に、電源装置１９０の出力電圧に略等しくなる。またキャッシュメモリ１３０の回路基板が論理基板１８０から取り外されている場合には、ＬＩＤＴの電圧及びＶＩＮの電圧は共に、グラウンド電位に略等しくなる。
ところで本実施の形態においては。コネクタ１８１におけるＬＩＤＴ用のピン１８２とＶＩＮ用のピン１８３とでピンの長さに差を付けるようにしている。具体的には図１４に示すように、ＬＩＤＴ用のピン１８２がＶＩＮ用のピン１８３よりも長くされている。
そのため、キャッシュメモリ１３０の回路基板が論理基板１８０に取り付けられる際には、まずＬＩＤＴ用のピン１８２がキャッシュメモリ１３０の回路基板側のピン１３８と接触し、その後にＶＩＮ用のピン１８３がキャッシュメモリ１３０の回路基板側のピン１３８と接触する。一方キャッシュメモリ１３０の回路基板が論理基板１８０から取り外される際には、まずＶＩＮ用のピン１８３がキャッシュメモリ１３０の回路基板側のピン１３８から離れ。その後にＬＩＤＴ用のピン１８２がキャッシュメモリ１３０の回路基板側のピン１３８から離れる。
そして、基板取り外し検出器１３５を、例えばＬＩＤＴとＶＩＮとの排他的論理和を演算し、その演算結果を回路基板取り外し情報として出力する回路により構成すれば、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外される際に、図１５に示すように、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されたことを示すパルス状の信号を回路基板取り外し情報として出力させるようにすることができる。
なお、回路基板取り外し情報は上述した例に限定されることはない。例えば基板取り外し検出器１３５にはＬＩＤＴ、又はＶＩＮのいずれか１つの信号のみが入力されるようにし、そのＬＩＤＴ、又はＶＩＮのいずれか１つの信号をそのまま回路基板取り外し情報として出力するようにすることもできる。この場合、回路基板取り外し情報の信号の電圧が電源装置１９０の出力電圧に略等しければ、キャッシュメモリ１３０の回路基板が論理基板１８０に装着されていることが検出でき、回路基板取り外し情報の信号の電圧がグラウンド電位に略等しければ、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されていることが検出できる。
その他、ＬＩＤＴとＶＩＮとの間の導通を検出（電気抵抗を検出）することにより、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されていることを検出するようにすることもできる。なおこの場合には、図１４においてＬＩＤＴ及びＶＩＮは電源装置１８０と接続されている必要は必ずしもない。
このように出力される回路基板取り外し情報はイレース制御回路１３３に入力される。キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されたことを示す回路基板取り外し情報が基板取り外し検出器１３５から出力された場合の処理の流れを図１９に示す。
キャッシュメモリ１３０の回路基板が論理基板１８０から取り外されたことを示す回路基板取り外し情報が基板取り外し検出器１３５から出力されると（S3000）、イレース制御回路１３３は、上述した基板取り外し時消去実施可否レジスタ７５４に不揮発性メモリ１３１に記憶されているデータの消去可能の旨が記憶されている場合には、メモリ制御部７００に不揮発性メモリ１３１の消去を実行すべき旨の情報を送信する（S3001）。そうするとメモリ制御部７００は、不揮発性メモリ１３１に対して、不揮発性メモリ１３１のアドレスとライトイネーブル信号を入力して、消去データレジスタ７５１に記憶されている消去のためのデータの不揮発性メモリ１３１への書き込みを開始する（S3001）。メモリ制御部７００は、消去開始アドレスレジスタ７５２及び消去終了アドレスレジスタ７５３にそれぞれ記憶されている、消去を開始するアドレスから消去を終了するアドレスまでの範囲に記憶されているデータを、上記消去のためのデータで書き換え終わるまで、順次不揮発性メモリ１３１のアドレスを更新しながら、上記書き換えを行う。全ての範囲のデータが消去のためのデータに書き換えられたら、メモリ制御部７００は終了ステータス情報をスタータスレジスタ７５０に書き込む（S3003）。それと共にメモリ制御部７００は、その終了ステータス情報をメモリ側セレクタ回路７３０を介してパケットバッファ１（７４０）に転送する。ただし、すでにキャッシュメモリ１３０の回路基板が論理基板１８０から取り外されているので、パケットバッファ１（７４０）に転送された終了ステータス情報がチャネル制御部１１０に送信されることはない。このようにすることにより、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外された場合に、不揮発性メモリ１３１に記憶されているデータの消去を行うことができる。
なお、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外された場合には、電源装置１９０からの電力供給路が絶たれることになる。そのため本実施の形態に係るキャッシュメモリ１３０の回路基板には、回路基板が論理基板１８０から取り外された後に、回路基板内で使用するための電力を蓄える蓄電回路を備えている。蓄電回路としては例えば図１０に示すようにキャパシタ１３６を用いることができる。キャパシタ１３６には、キャッシュメモリ１３０の回路基板が論理基板１８０に装着されている間に、電源装置１９０から供給される電力を蓄えておくようにする。そしてキャッシュメモリ１３０の回路基板が論理基板１８０から取り外された場合には、キャパシタ１３６に蓄えられた電力が、キャッシュメモリコントローラ１３２や不揮発性メモリ１３１等の回路基板内の各回路に供給されるようにする。これにより、キャッシュメモリ１３０の回路基板が論理基板１８０から取り外され、回路基板への電源装置１９０からの電力供給路が絶たれた後であっても、不揮発性メモリ１３１に記憶されているデータの消去を行うことができる。
なお、本実施の形態に係る不揮発性メモリ１３１としては、不揮発性メモリ１３１に記憶されるデータを消去するためのメモリ消去要求信号の入力を受け付け、メモリ消去要求信号が入力されると不揮発性メモリ１３１に記憶されるデータを消去する機能を備えるものを用いるようにすることもできる。その場合のストレージ制御装置１１０の構成を図１６に示す。
この場合には、メモリ制御部７００から不揮発性メモリ１３１に上記メモリ消去要求信号を入力することにより、不揮発性メモリ１３１に記憶されているデータの消去を行うことができる。不揮発性メモリ１３１に入力されるメモリ消去要求信号は、不揮発性メモリ１３１の製品仕様として規定されるものである。
以上本実施の形態に係るストレージ制御装置１００について説明したが、本実施の形態によれば、不揮発性メモリ１３１を用いてキャッシュメモリ１３０を構成する場合に、キャッシュメモリ１３０に記憶されているデータの機密保持を実現することが可能となる。例えば、許可無き者によりキャッシュメモリ１３０がストレージ制御装置１００から取り外されて持ち出されたような場合であっても、キャッシュメモリ１３０に記憶されているデータが第三者に知られ、機密が漏洩することを防止することが可能となる。また、ストレージ制御装置１００が廃棄される場合や、キャッシュメモリ１３０が廃棄される場合にも、廃棄業者等を通じてキャッシュメモリ１３０に記憶されているデータが第三者に知られ、機密が漏洩することを防止することが可能となる。
なお本実施の形態においては、ストレージ制御装置１００におけるキャッシュメモリ１３０に記憶されるデータを消去する場合について説明したが、本願発明はチャネル制御部１１０のＮＶＲＡＭ１１４やディスク制御部１４０のＮＶＲＡＭ１４４に記憶されるデータを消去する場合についても適用可能である。
さらに本願発明は、ストレージ制御装置１００以外にも不揮発性メモリを備える一般の情報処理装置にも広く適用することが可能である。例えばコンピュータや電話機、コピー機、ファクシミリ送受信機、プリンタ、ＰＯＳ（Point Of Sales system）端末、カメラ、ＩＣ（Integrated Circuit）レコーダ、ＤＶＤ（Digital Versatile Disc）レコーダや、ＨＤＤ（Hard Disk Drive）レコーダ、ＭＤ（Mini Disk）録再機、テレビ受信器、ビデオカメラ等のオーディオビジュアル機器、ＰＤＡ（Personal Digital Assistance）端末等の、不揮発性メモリを備える情報処理装置にも適用することが可能である。
以上発明を実施するための最良の形態について説明したが、上記実施の形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明はその趣旨を逸脱することなく変更、改良され得ると共に、本発明にはその等価物も含まれる。
１００ ストレージ制御装置 １１０ チャネル制御部
１２０ 共有メモリ １３０ キャッシュメモリ
１３１ 不揮発性メモリ １３２ キャッシュメモリコントローラ
１３３ イレース制御回路 １３４ モードレジスタ
１３５ 基板取り外し検出器 １３６ キャパシタ
１３７ コネクタ １３８ ピン
１４０ ディスク制御部 １５０ 接続部
１６０ 管理端末 １８０ 論理基板
１８１ コネクタ １８２ 長ピン
１８３ 短ピン １９０ 電源装置
１９１ バッテリ ２００ 情報処理装置
３００ ストレージ駆動装置 ３１０ 記憶ボリューム
５００ ＳＡＮ ６００ ストレージ装置
７００ メモリ制御部 ７１０ コマンド／アドレス解析部
７２０ パス側セレクタ回路 ７３０ メモリ側セレクタ回路
７４０ パケットバッファ ７５０ ステータスレジスタ
７５１ 消去データレジスタ
７５２ 消去開始アドレスレジスタ
７５３ 消去終了アドレスレジスタ
７５４ 基板取り外し時消去実行可否レジスタ
７５５ デステージ可否レジスタ
１２０ 共有メモリ １３０ キャッシュメモリ
１３１ 不揮発性メモリ １３２ キャッシュメモリコントローラ
１３３ イレース制御回路 １３４ モードレジスタ
１３５ 基板取り外し検出器 １３６ キャパシタ
１３７ コネクタ １３８ ピン
１４０ ディスク制御部 １５０ 接続部
１６０ 管理端末 １８０ 論理基板
１８１ コネクタ １８２ 長ピン
１８３ 短ピン １９０ 電源装置
１９１ バッテリ ２００ 情報処理装置
３００ ストレージ駆動装置 ３１０ 記憶ボリューム
５００ ＳＡＮ ６００ ストレージ装置
７００ メモリ制御部 ７１０ コマンド／アドレス解析部
７２０ パス側セレクタ回路 ７３０ メモリ側セレクタ回路
７４０ パケットバッファ ７５０ ステータスレジスタ
７５１ 消去データレジスタ
７５２ 消去開始アドレスレジスタ
７５３ 消去終了アドレスレジスタ
７５４ 基板取り外し時消去実行可否レジスタ
７５５ デステージ可否レジスタ
Claims (13)
- 情報処理装置からデータ入出力要求を受信し、前記データ入出力要求に応じてハードディスクドライブに対してデータの読み書きを行うストレージ制御装置であって、
前記ハードディスクドライブに対して前記読み書きが行われるデータを記憶するキャッシュメモリとして機能する不揮発性メモリを有する回路基板と、前記回路基板が挿抜可能に取り付けられる回路基板装着部とを備え、
前記回路基板は、
前記回路基板が前記回路基板装着部から取り外されたことを示す回路基板取り外し情報を出力する取り外し情報出力回路と、
前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記不揮発性メモリに記憶されているデータを消去するデータ消去回路と、
を備え、
前記データ消去回路が、前記不揮発性メモリに記憶されている前記データの消去コマンドが送信されてきた場合、前記ハードディスクドライブに未書き込みのデータについて消去する前に前記ハードディスクドライブに書き込むデステージ処理を行うかを判定し、前記デステージ処理を行うと判定した場合、前記ハードディスクドライブに未書き込みの前記データを前記ハードディスクドライブに書き込んでから前記データの消去を開始する、
ことを特徴とするストレージ制御装置。 - 前記データ消去回路は、
前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記不揮発性メモリの所定の範囲に記憶されているデータを消去すること
を特徴とする請求項１に記載のストレージ制御装置。 - 前記回路基板は、
前記不揮発性メモリのアドレス空間における第１のアドレス及び第２のアドレスを記憶する消去範囲記憶回路を備え、
前記データ消去回路は、
前記第１のアドレスから前記第２のアドレスまでの範囲に記憶されているデータを消去することにより、前記範囲に記憶されているデータを消去すること
を特徴とする請求項２に記載のストレージ制御装置。 - 前記データ消去回路は、
前記不揮発性メモリに記憶されているデータを他のデータに書き換えることにより、前記不揮発性メモリに記憶されているデータを消去すること
を特徴とする請求項１に記載のストレージ制御装置。 - 前記回路基板は、
前記他のデータを記憶する書き換えデータ記憶回路を備え、
前記データ消去回路は、
前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記不揮発性メモリに記憶されているデータを前記書き換えデータ記憶回路に記憶されている前記他のデータに書き換えることにより、前記不揮発性メモリに記憶されているデータを消去すること
を特徴とする請求項４に記載のストレージ制御装置。 - 前記不揮発性メモリは、
前記不揮発性メモリに記憶されているデータを消去するためのメモリ消去要求信号が入力されると、前記不揮発性メモリに記憶されているデータを消去する機能を備え、
前記データ消去回路は、
前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記メモリ消去要求信号を前記不揮発性メモリに入力することにより、前記不揮発性メモリに記憶されているデータを消去すること
を特徴とする請求項１に記載のストレージ制御装置。 - 情報処理装置からデータ入出力要求を受信し、前記データ入出力要求に応じてハードディスクドライブに対してデータの読み書きを行い、
前記ハードディスクドライブに対して前記読み書きが行われるデータを記憶するキャッシュメモリとして機能する不揮発性メモリを有する回路基板と、前記回路基板が挿抜可能に取り付けられる回路基板装着部とを備え、
前記回路基板は、前記回路基板が前記回路基板装着部から取り外されたことを示す回路基板取り外し情報を出力する取り外し情報出力回路
を備えるストレージ制御装置の制御方法であって、
前記回路基板が、前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記不揮発性メモリに記憶されているデータを消去し、
前記回路基板が、前記不揮発性メモリに記憶されている前記データの消去コマンドが送信されてきた場合、前記ハードディスクドライブに未書き込みのデータについて消去する前に前記ハードディスクドライブに書き込むデステージ処理を行うかを判定し、前記デステージ処理を行うと判定した場合、前記ハードディスクドライブに未書き込みの前記データを前記ハードディスクドライブに書き込んでから前記データの消去を開始する、
ことを特徴とするストレージ制御装置の制御方法。 - 前記回路基板が、前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記不揮発性メモリの所定の範囲に記憶されているデータを消去すること
を特徴とする請求項７に記載のストレージ制御装置の制御方法。 - 前記回路基板は、
前記不揮発性メモリのアドレス空間における第１のアドレス及び第２のアドレスを記憶する消去範囲記憶回路を備え、
前記範囲に記憶されているデータの消去は、前記第１のアドレスから前記第２のアドレスまでの範囲に記憶されているデータを消去することにより行われること
を特徴とする請求項８に記載のストレージ制御装置の制御方法。 - 前記不揮発性メモリに記憶されているデータの消去は、前記不揮発性メモリに記憶されているデータを他のデータに書き換えることにより行われること
を特徴とする請求項７に記載のストレージ制御装置の制御方法。 - 前記回路基板は、
前記他のデータを記憶する書き換えデータ記憶回路を備え、
前記不揮発性メモリに記憶されているデータの消去は、前記不揮発性メモリに記憶されているデータを前記書き換えデータ記憶回路に記憶されている前記他のデータに書き換えることにより行われること
を特徴とする請求項１０に記載のストレージ制御装置の制御方法。 - 前記不揮発性メモリは、
前記不揮発性メモリに記憶されているデータを消去するためのメモリ消去要求信号が入力されると、前記不揮発性メモリに記憶されているデータを消去する機能を備え、
前記不揮発性メモリに記憶されているデータの消去は、前記メモリ消去要求信号を前記不揮発性メモリに入力することにより行われること
を特徴とする請求項７に記載のストレージ制御装置の制御方法。 - 情報処理装置からデータ入出力要求を受信し、前記データ入出力要求に対応するＩ／Ｏ要求を出力するチャネル制御部が形成された第１の回路基板と、
前記Ｉ／Ｏ要求が記憶される共有メモリが形成された第２の回路基板と、
前記共有メモリに記憶された前記Ｉ／Ｏ要求に応じてハードディスクドライブに対してデータの読み書きを行うディスク制御部が形成された第３の回路基板と、
前記チャネル制御部と前記ディスク制御部との間で授受される、前記ハードディスクドライブに記憶されるデータを記憶するキャッシュメモリとして機能する不揮発性メモリを有する第４の回路基板と、
前記第１の回路基板、前記第２の回路基板、前記第３の回路基板、及び前記第４の回路基板がそれぞれ挿抜可能に取り付けられる回路基板装着部と、
を備え、
前記第４の回路基板は、
前記第４の回路基板が前記回路基板装着部から取り外されたことを示す回路基板取り外し情報を出力する取り外し情報出力回路と、
前記回路基板取り外し情報が前記取り外し情報出力回路から出力されると、前記不揮発性メモリに記憶されているデータを消去するデータ消去回路と、
を備え、
前記データ消去回路が、前記不揮発性メモリに記憶されている前記データの消去コマンドが送信されてきた場合、前記ハードディスクドライブに未書き込みのデータについて消去する前に前記ハードディスクドライブに書き込むデステージ処理を行うかを判定し、前記デステージ処理を行うと判定した場合、前記ハードディスクドライブに未書き込みの前記データを前記ハードディスクドライブに書き込んでから前記データの消去を開始する、
ことを特徴とするストレージ制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004030825A JP4494031B2 (ja) | 2004-02-06 | 2004-02-06 | ストレージ制御装置、及びストレージ制御装置の制御方法 |
| US10/809,465 US7055001B2 (en) | 2004-02-06 | 2004-03-26 | Storage array controller with a nonvolatile memory as a cache memory and control method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004030825A JP4494031B2 (ja) | 2004-02-06 | 2004-02-06 | ストレージ制御装置、及びストレージ制御装置の制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005222383A JP2005222383A (ja) | 2005-08-18 |
| JP2005222383A5 JP2005222383A5 (ja) | 2007-02-22 |
| JP4494031B2 true JP4494031B2 (ja) | 2010-06-30 |
Family
ID=34824141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004030825A Expired - Fee Related JP4494031B2 (ja) | 2004-02-06 | 2004-02-06 | ストレージ制御装置、及びストレージ制御装置の制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7055001B2 (ja) |
| JP (1) | JP4494031B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7360010B2 (en) * | 2003-04-14 | 2008-04-15 | Copan Systems, Inc. | Method and apparatus for storage command and data router |
| US7644239B2 (en) | 2004-05-03 | 2010-01-05 | Microsoft Corporation | Non-volatile memory cache performance improvement |
| JP5038589B2 (ja) * | 2004-10-04 | 2012-10-03 | 株式会社日立製作所 | ディスクアレイ装置及びその負荷分散方法 |
| US7490197B2 (en) | 2004-10-21 | 2009-02-10 | Microsoft Corporation | Using external memory devices to improve system performance |
| US8914557B2 (en) | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
| US7549021B2 (en) * | 2006-02-22 | 2009-06-16 | Seagate Technology Llc | Enhanced data integrity using parallel volatile and non-volatile transfer buffers |
| JP4272227B2 (ja) * | 2006-06-16 | 2009-06-03 | 三洋電機株式会社 | メモリおよび制御装置 |
| US20080186787A1 (en) * | 2007-02-05 | 2008-08-07 | Seiko Epson Corporation | Storage device |
| JP5026102B2 (ja) * | 2007-02-07 | 2012-09-12 | 株式会社日立製作所 | ストレージ制御装置及びデータ管理方法 |
| KR101431480B1 (ko) * | 2008-04-22 | 2014-09-23 | 엘에스아이 코포레이션 | 드라이브 어레이내의 분산 캐시 시스템 |
| JP5062847B2 (ja) * | 2008-07-27 | 2012-10-31 | 株式会社リコー | 画像処理装置 |
| US9032151B2 (en) * | 2008-09-15 | 2015-05-12 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
| US7953774B2 (en) | 2008-09-19 | 2011-05-31 | Microsoft Corporation | Aggregation of write traffic to a data store |
| JP5483063B2 (ja) * | 2009-09-01 | 2014-05-07 | 日本電気株式会社 | ストレージ装置、ストレージシステム、及び消去処理方法 |
| JP2013229013A (ja) * | 2012-03-29 | 2013-11-07 | Semiconductor Energy Lab Co Ltd | アレイコントローラ及びストレージシステム |
| US9542399B2 (en) * | 2013-01-08 | 2017-01-10 | Spectra Logic, Corporation | System and method for removable data storage elements provided as cloud based storage system |
| JP5767657B2 (ja) * | 2013-01-30 | 2015-08-19 | レノボ・シンガポール・プライベート・リミテッド | 不揮発性メモリが記憶するデータを保護する方法およびコンピュータ |
| JP6119533B2 (ja) * | 2013-09-27 | 2017-04-26 | 富士通株式会社 | ストレージ装置，ステージング制御方法及びステージング制御プログラム |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720994A (ja) * | 1993-06-30 | 1995-01-24 | Hitachi Ltd | 記憶システム |
| JPH11175406A (ja) * | 1997-12-16 | 1999-07-02 | Fujitsu Ltd | 情報機器の補助記憶装置 |
| JP2002189635A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | 記憶装置 |
| WO2003040932A1 (en) * | 2001-11-08 | 2003-05-15 | Chaparral Network Storage, Inc. | Data mirroring using shared buses |
| JP2003140835A (ja) * | 2001-11-02 | 2003-05-16 | Nec Gumma Ltd | データ記憶装置 |
| JP2003345520A (ja) * | 2002-05-24 | 2003-12-05 | Hitachi Ltd | ディスクアレイ・システム及びディスクアレイ・システムにおけるキャッシュ制御方法 |
| JP2004104581A (ja) * | 2002-09-11 | 2004-04-02 | Canon Inc | 画像形成装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993006695A1 (en) | 1991-09-23 | 1993-04-01 | Z-Microsystems | Enhanced security system for computing devices |
| US5935244A (en) | 1997-01-21 | 1999-08-10 | Dell Usa, L.P. | Detachable I/O device for computer data security |
| JPH11203201A (ja) | 1998-01-08 | 1999-07-30 | Hitachi Ltd | キャッシュメモリの配置方法およびデータ記憶システム |
| JP3562563B2 (ja) | 1998-06-12 | 2004-09-08 | ティアック株式会社 | 交換型記録媒体を使用するデ−タ蓄積装置 |
| US20030097508A1 (en) * | 2001-11-16 | 2003-05-22 | Aneshansley Nicholas E. | Dynamically configuring processor resources |
| JP4372427B2 (ja) | 2003-01-20 | 2009-11-25 | 株式会社日立製作所 | 記憶デバイス制御装置 |
-
2004
- 2004-02-06 JP JP2004030825A patent/JP4494031B2/ja not_active Expired - Fee Related
- 2004-03-26 US US10/809,465 patent/US7055001B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720994A (ja) * | 1993-06-30 | 1995-01-24 | Hitachi Ltd | 記憶システム |
| JPH11175406A (ja) * | 1997-12-16 | 1999-07-02 | Fujitsu Ltd | 情報機器の補助記憶装置 |
| JP2002189635A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | 記憶装置 |
| JP2003140835A (ja) * | 2001-11-02 | 2003-05-16 | Nec Gumma Ltd | データ記憶装置 |
| WO2003040932A1 (en) * | 2001-11-08 | 2003-05-15 | Chaparral Network Storage, Inc. | Data mirroring using shared buses |
| JP2005508551A (ja) * | 2001-11-08 | 2005-03-31 | チヤパラル ネツトワーク ストレージ，インコーポレーテツド | 共有バスを用いたデータのミラー化 |
| JP2003345520A (ja) * | 2002-05-24 | 2003-12-05 | Hitachi Ltd | ディスクアレイ・システム及びディスクアレイ・システムにおけるキャッシュ制御方法 |
| JP2004104581A (ja) * | 2002-09-11 | 2004-04-02 | Canon Inc | 画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7055001B2 (en) | 2006-05-30 |
| JP2005222383A (ja) | 2005-08-18 |
| US20050177680A1 (en) | 2005-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4494031B2 (ja) | ストレージ制御装置、及びストレージ制御装置の制御方法 | |
| JP4901316B2 (ja) | ストレージシステム及び記憶制御装置 | |
| JP4688584B2 (ja) | ストレージ装置 | |
| JP5310480B2 (ja) | ストレージ制御装置および方法 | |
| JP7326430B2 (ja) | 不揮発性メモリエクスプレスデバイスのネットワークをサニタイズするときに使用する方法および装置 | |
| JP2007011522A (ja) | データの消去方法、ストレージ・デバイス及び計算機システム | |
| JP6975202B2 (ja) | 瞬断からの回復処理方法及び装置、並びにコンピュータ読み取り可能な記憶媒体 | |
| US20080301774A1 (en) | Information processing apparatus | |
| JP2007265492A (ja) | データ消去機能付きディスク装置 | |
| US20080244173A1 (en) | Storage device using nonvolatile cache memory and control method thereof | |
| JP2007018401A (ja) | 記憶制御装置、記憶制御装置の上位インターフェース制御部及び記憶制御装置の情報保護方法 | |
| JP2008225672A (ja) | 半導体メモリ装置 | |
| US6192448B1 (en) | Structure and method for disk drive sizing using a disk drive controller coupled to a computer system | |
| US20030159012A1 (en) | Back-up system | |
| JP5027805B2 (ja) | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶装置システム | |
| CN100524239C (zh) | 储存装置的数据保护方法 | |
| JP3794322B2 (ja) | データコピーシステム | |
| JP2005313568A (ja) | 印刷装置、印刷装置におけるデータの消去方法およびプログラムならびに記録媒体 | |
| US11586508B2 (en) | Systems and methods for backing up volatile storage devices | |
| US20220100403A1 (en) | Systems for modular hybrid storage devices | |
| JP4674591B2 (ja) | 補助記憶装置及びそのセキュリティ確保方法とプログラム | |
| JP2001084115A (ja) | 情報記録制御システムおよび情報記録制御方法 | |
| JP2006011751A (ja) | 情報記憶装置及びその制御方法、並びにコンピュータ・プログラム | |
| JP2020038426A (ja) | 記憶デバイス及び記憶デバイスの制御方法 | |
| JP2864751B2 (ja) | ディスク制御装置の不揮発性メモリ管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |