JPH11203201A - キャッシュメモリの配置方法およびデータ記憶システム - Google Patents

キャッシュメモリの配置方法およびデータ記憶システム

Info

Publication number
JPH11203201A
JPH11203201A JP10002400A JP240098A JPH11203201A JP H11203201 A JPH11203201 A JP H11203201A JP 10002400 A JP10002400 A JP 10002400A JP 240098 A JP240098 A JP 240098A JP H11203201 A JPH11203201 A JP H11203201A
Authority
JP
Japan
Prior art keywords
cache memory
data
volatile cache
volatile
disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10002400A
Other languages
English (en)
Inventor
Kenji Mori
健治 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10002400A priority Critical patent/JPH11203201A/ja
Publication of JPH11203201A publication Critical patent/JPH11203201A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration

Abstract

(57)【要約】 【課題】 上位装置側のパス数や記憶装置数の増大に起
因するキャッシュメモリへのアクセスのボトルネックを
解消する。 【解決手段】 上位装置側の複数のチャネルＩ／Ｆ４を
制御する複数のチャネルＩ／Ｆ制御回路１と、ディスク
ドライブユニット１０における複数のディスクドライブ
８を制御する複数のディスク制御回路７との間に、上位
装置側からの書き込みデータが格納される不揮発キャッ
シュメモリ１２と、ディスクドライブ８から読出された
データが一時的に格納される揮発キャッシュメモリ１３
を別個に設置するとともに、不揮発キャッシュメモリ１
２は、複数のデータ転送経路に共通に集中して設置し、
揮発キャッシュメモリ１３は、いくつかのデータ転送経
路毎に分散して配置し、不揮発キャッシュメモリ１２お
よび複数の揮発キャッシュメモリ１３の各々の容量やス
ループットを個別に設定可能にした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、キャッシュメモリ
の配置技術およびデータ記憶技術に関し、特に、上位装
置と記憶装置との間に設けられた複数の情報転送経路に
て並列的に情報の授受が行われるデータ記憶システム等
に適用して有効な技術に関する。
【０００２】
【従来の技術】図１３は、考えられる従来のディスク制
御装置１０９および配下のディスクドライブユニット１
１０からなるディスクサブシステムの構成の一例を示す
概念図である。従来のディスク制御装置１０９では、ホ
スト側の入出力制御を行うチャネル制御回路１０１と、
ディスクドライブ側の入出力制御を行うディスク制御回
路１０７との間に、キャッシュメモリアクセスバス１０
５およびキャッシュメモリアクセスバス１０６を介して
アクセスされるキャッシュメモリを配置する構成が一般
的である。このとき、キャッシュメモリは、電源障害に
起因するデータ喪失に備えた不揮発キャッシュメモリ１
０２、またキャッシュメモリの障害時の補償用としての
揮発キャッシュメモリ１０３、を持ち単純な２重系とし
て使用していた。この場合、装置の対ホストに対するパ
ス１０４や、ディスクドライブ１０８の数が増加した場
合、全データアクセスにおいて２つの不揮発キャッシュ
メモリ１０２および揮発キャッシュメモリ１０３にアク
セスが発生し、キャッシュメモリにアクセス集中するた
め、ディスク制御装置１０９の性能におけるボトルネッ
クとなる。
【０００３】しかし従来のディスク制御装置１０９では
対ホストに対するパス１０４、ディスクドライブ１０８
の数が図１３の様に４チャネル、８ドライブパス程度と
少なく、この様な方式である程度の性能を確保できるた
め、この様な方式が取られてきた。
【０００４】
【発明が解決しようとする課題】今後ディスク制御装置
当たりの容量の増加、高機能化により、制御を行うディ
スクドライブの数が多くなり、また装置のホストに対す
るパス数が増加すると考えられる。
【０００５】この様な制御装置を従来の方法で構成した
場合、キャッシュメモリへのアクセスが集中し、キャッ
シュメモリが制御装置のボトルネックとなる。このボト
ルネックを解消するためには、キャッシュメモリを分散
配置する方法が考えられる。この時、従来の様にそれぞ
れ障害に備え不揮発キャッシュメモリを含む２重系のキ
ャッシュメモリを用意する必要があり、この様なもので
分散キャッシュを構成すると実装的に困難で、また価格
的にも高価となる。
【０００６】本発明の目的は、キャッシュメモリを経由
したデータ転送のスループットを向上させることが可能
なキャッシュメモリの配置技術およびデータ記憶技術を
提供することにある。
【０００７】本発明の他の目的は、不揮発キャッシュメ
モリと揮発キャッシュメモリとが混在する構成のキャッ
シュメモリにおけるコスト削減を実現することが可能な
キャッシュメモリの配置技術およびデータ記憶技術を提
供することにある。
【０００８】本発明の他の目的は、不揮発キャッシュメ
モリと揮発キャッシュメモリとが混在する構成のキャッ
シュメモリにおける実装効率の向上を実現することが可
能なキャッシュメモリの配置技術およびデータ記憶技術
を提供することにある。
【０００９】
【課題を解決するための手段】本発明では、ライト時の
データを保証するための不揮発キャッシュメモリを１箇
所に配置する。またリードの効率を上げるために、複数
のアクセスができる様に揮発キャッシュメモリを分散配
置する。この分散配置される揮発キャッシュメモリはリ
ード時のみに使用し、データが万一電源切断等で揮発し
てもディスクからリードできるため、揮発性のメモリ媒
体で構成可能である。
【００１０】また、ディスク制御装置等の記憶制御装置
ではリード／ライトの比率は対称でなく、リード４に対
しライト１程度で使用される場合が多い。この性質を利
用するとメモリ容量はリード／ライトの比率により不揮
発キャッシュメモリはリード用の揮発キャッシュメモリ
ほど大きくしなくても、性能に対して影響しない。また
スループットも不揮発キャッシュメモリはリード用の揮
発キャッシュメモリより小さくできる。しかし分散配置
するリード用の揮発キャッシュメモリの容量は敏感に性
能に対して影響するため、不揮発キャッシュメモリより
も容量を大きくする必要がある。この様に、キャッシュ
メモリの配置を分散と集中の２つの組で、それぞれの容
量を要求される性能に応じた値に設定することでキャッ
シュメモリを最適量にすることができ、またこれにより
実装的、価格的にも有利に、低価格で高性能化を図るこ
とができる。
【００１１】今後、ディスク制御装置当たりの容量の増
加、高機能化により、制御を行うディスクドライブの数
が多くなり、また装置のホストに対するパスが増加する
と考えられる。
【００１２】その場合、本発明では、複数のパスに対し
て不揮発キャッシュメモリを１箇所に集中的に配置し、
揮発キャッシュメモリを、たとえば、一つあるいは幾つ
かのパス毎に分散配置する。これら揮発キャッシュメモ
リを分散することにより、同時に対キャッシュメモリ転
送が可能となり、多チャネル、多ドライブ化への対応時
に１つのキャッシュメモリに集中することなく高いスル
ープットをもたらすことができる。また分散するキャッ
シュメモリは揮発性でよいため実装的にも有利で、また
低価格で構成可能である。さらに増設単位を分散配置さ
れる揮発キャッシュメモリのサイズを単位とすることに
より、自由なスループット構成を採ることが可能とな
る。この様なキャッシュメモリの構成とすることで、た
とえば複数パス構成のシステムにおいて低価格で高性能
化を図ることが可能となる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
【００１４】図１は本発明のキャッシュメモリの配置方
法が実施されるデータ記憶サブシステムの構成の一例を
示す概念図である。本実施の形態では、データ記憶サブ
システムの一例として、ディスクサブシステムに適用し
た場合を例に採って説明する。
【００１５】図１に例示される本実施の形態のディスク
サブシステムは大きく、ディスク制御ユニット９、ディ
スクドライブユニット１０、の２つのユニットより構成
されている。ディスク制御ユニット９は、複数のチャネ
ルＩ／Ｆ制御回路１（１ａ〜１ｄ）、複数のデータパス
スイッチ１１（１１ａ〜１１ｂ）、不揮発キャッシュメ
モリ１２、複数の揮発キャッシュメモリ１３（１３ａ〜
１３ｄ）、複数のディスク制御回路７（７ａ〜７ｈ）、
より構成され、ディスクドライブユニット１０は複数の
ディスクドライブ８（８ａ〜８ｈ）より構成されてい
る。
【００１６】図１において、複数のチャネルＩ／Ｆ制御
回路１ａ〜１ｄの各々は、複数のチャネルＩ／Ｆ４（４
ａ〜４ｄ）を介して図示しないチャネル装置や中央処理
装置（ＣＰＵ）等のホスト装置に個別に接続され、チャ
ネルＩ／Ｆ４のプロトコル制御、データ変換、データ転
送を行う。
【００１７】複数のデータパススイッチ１１は、複数の
パス２（２ａ〜２ｈ）および複数のパス３（３ａ〜３
ｈ）を介して接続されている複数のチャネルＩ／Ｆ制御
回路１と、不揮発キャッシュメモリ１２および揮発キャ
ッシュメモリ１３との間におけるデータの流れの経路を
切り替える役目をはたす。
【００１８】複数の揮発キャッシュメモリ１３は、複数
のパス５（５ａ〜５ｈ）を介して複数のディスク制御回
路７に接続され、複数のディスク制御回路７は、複数の
パス６（６ａ〜６ｈ）を介してディスクドライブユニッ
ト１０に接続されている。
【００１９】不揮発キャッシュメモリ１２は、ホスト側
からのライト時のデータを格納するために用いる。これ
はライト処理の高速化の目的で、ホスト側からのライト
コマンドに対して、不揮発キャッシュメモリ１２への書
き込みが完了した時点で、ディスクドライブ８に書き込
む前に、完了を返す制御を行うためで、万一、ディスク
ドライブ８にデータを書き込む前に停電で装置が停止し
た際のデータを、この不揮発キャッシュメモリ１２でバ
ックアップする目的に使用する。また、この不揮発キャ
ッシュメモリ１２に書き込む時は、可能な限り、同時に
揮発キャッシュメモリ１３に書き込みを行うようにデー
タパススイッチ１１で経路の設定を行う。
【００２０】揮発キャッシュメモリ１３は主にリードデ
ータのキャッシュメモリとして働き、ディスクドライブ
８からデータをリードした際に、この揮発キャッシュメ
モリ１３にデータを格納しておき、２回目以降に同じデ
ータに対するリードに対してはディスクドライブ８から
データをリードするのではなく、揮発キャッシュメモリ
１３からリードすることにより高速化を図る目的に用い
る。このためこの揮発キャッシュメモリ１３は停電等に
より記憶データが揮発した場合でもディスクドライブに
データが保存されているため、揮発性のメモリ媒体で構
成する事が可能である。
【００２１】ディスク制御回路７は、パス６を介してデ
ィスクドライブ８に接続されており、ディスクドライブ
８の制御を行うのに用いる。１つのディスク制御回路７
は２つのディスクドライブ制御用のパスを有し、これに
より万一の障害発生時にも交代パスを使用することによ
りディスクドライブ８へのアクセスが可能である。また
通常時は２パスを有効に使用することで高速化の機能も
はたす。
【００２２】ディスクドライブ８は、データを格納する
のに使用され、ディスクドライブ８へのアクセスパスは
高速化、高信頼化のための２つの経路を有する。
【００２３】すなわち、本実施の形態の場合には、ディ
スクドライブユニット１０を構成する複数のディスクド
ライブ８は、いくつかのグループ（本実施の形態では一
例として４つ）に系列化され、各系列は、複数のパス６
ａ〜６ｂ、パス６ｃ〜６ｄ、パス６ｅ〜６ｆ、パス６ｇ
〜６ｈ、をそれぞれ介して、多重経路でディスク制御ユ
ニット９に接続されている。また、複数のパス６ａ〜６
ｈの各々におけるデータ転送は、複数のディスク制御回
路７ａ〜７ｈの各々にて独立に制御される。
【００２４】以下、本実施の形態のキャッシュメモリの
配置方法およびディスクサブシステムの作用の一例につ
いて説明する。
【００２５】図２はＣＰＵからのリードコマンドの実行
時のデータフローの一例を示した概念図である。この図
２では、たとえばチャネルＩ／Ｆ制御回路１ａにデータ
リードコマンドがチャネルＩ／Ｆ４ａを介してＣＰＵか
ら入った場合について説明する。
【００２６】まず、チャネルＩ／Ｆ制御回路１ａでＣＰ
Ｕからのコマンドを認識する。この結果リードコマンド
であることがわかる。その後、どのディスクドライブ８
のデータかを判別し、判別結果に応じて、たとえば、デ
ータパススイッチ１１ａにおいて切り替え、チャネルＩ
／Ｆ制御回路１ａと揮発キャッシュメモリ１３ａとを結
合状態とする。
【００２７】次にデータがキャッシュメモリ上にあるか
の判定を行う。この判定はチャネルＩ／Ｆ制御回路１ａ
で行う。この結果、対象データがキャッシュメモリ上に
ある（キャッシュヒット）と判定した場合には、データ
フロー１６の様に揮発キャッシュメモリ１３ａよりチャ
ネル制御回路１ａにデータをデータパススイッチ１１ａ
通じて転送することで読み出し、チャネルＩ／Ｆ制御回
路１ａがチャネルＩ／Ｆ４ａを介してホスト（ＣＰＵ）
にデータを転送し、リードコマンドが終了する。
【００２８】もしアクセス対象データが揮発キャッシュ
メモリ１３ａ上に無い（キャッシュミス）場合は、デー
タフロー１７の様にディスク制御回路７ａ経由でディス
クドライブ８ａのリードを行い、データをデータパスス
イッチ１１ａを通じて転送し読み出す。この際、同時に
データを揮発キャッシュメモリ１３ａにライトする。こ
れにより２回目以降のデータリードに対してはキャッシ
ュヒットとなりアクセスの高速化を図ることができる。
【００２９】図３はＣＰＵからのライトコマンドの実行
時のデータフローの一例を示した概念図である。チャネ
ルＩ／Ｆ制御回路１ａにチャネルＩ／Ｆ４ａを介してデ
ータライトコマンドがＣＰＵから入った場合について説
明する。
【００３０】まずチャネルＩ／Ｆ制御回路１ａでＣＰＵ
からのコマンドを認識する。この結果ライトコマンドで
あることがわかる。この後ライト対象がどのディスクド
ライブ８かを判別し、判別結果に応じてデータパススイ
ッチ１１ａを切り替え、たとえば、チャネルＩ／Ｆ制御
回路１ａと不揮発キャッシュメモリ１２および揮発キャ
ッシュメモリ１３ａを結合状態とする。
【００３１】チャネルＩ／Ｆ制御回路１ａからのデータ
をデータフロー２１の様に同時に揮発キャッシュメモリ
１３ａ、不揮発キャッシュメモリ１２に転送する。これ
によりライトデータは不揮発キャッシュメモリ１２上に
ライトされるとともに、分散キャッシュメモリ１３ａに
転送される。この後にパス５ａを介してディスク制御回
路７ａにもライトデータが転送され、さらにパス６ａを
介して目的のディスクドライブ８ａに転送されることに
よって当該ディスクドライブ８ａにデータが書き込まれ
る。
【００３２】次に、停電が発生した場合の動作について
説明する。チャネルＩ／Ｆ制御回路１ａがデータを受け
取り、データフロー２２の様に不揮発キャッシュメモリ
１２に転送が完了した時点でチャネルＩ／Ｆ制御回路１
ａはＣＰＵに対しコマンド完了を返す。このためＣＰＵ
ではデータ書き込みが完了したと判断することになる。
しかしこの時点ではディスク制御ユニット９内にデータ
が在り、まだディスクドライブ８ａに書き込まれていな
い状態にある。このとき停電が発生すると、転送が完了
した不揮発キャッシュメモリ１２と揮発キャッシュメモ
リ１３ａ上の内、揮発キャッシュメモリ１３ａ上のデー
タは消えてしまう。この後、電源が復旧した時に、未書
き込みのデータが不揮発キャッシュメモリ１２上に存在
するかの確認を行い、ディスク制御ユニット９内のデー
タのディスクドライブ８ａへの書き込みが再開される。
この時、データフロー２３の様に不揮発キャッシュメモ
リ１２からのデータは、データパススイッチ１１ａか
ら、パス３ａ、揮発キャッシュメモリ１３ａ、パス５
ａ、ディスク制御回路７ａ、パス６ａ、を通じて目的の
ディスクドライブ８ａへ転送される。
【００３３】図４は複数のリード／ライト発生時のデー
タフローの一例を示す概念図である。
【００３４】これはチャネルＩ／Ｆ制御回路１ａにはチ
ャネルＩ／Ｆ４ａを介してライトコマンドの要求が、他
のチャネルＩ／Ｆ制御回路１ｂ、１ｃ、１ｄにはチャネ
ルＩ／Ｆ４ｂ、４ｃ、４ｄを介してリードコマンドの要
求があった場合の処理の一例を示す図である。
【００３５】まず、チャネルＩ／Ｆ制御回路１ａの動作
について説明する。チャネルＩ／Ｆ制御回路１ａはライ
トコマンドを実行するため、データパススイッチ１１ａ
を制御して不揮発キャッシュメモリ１２と揮発キャッシ
ュメモリ１３ａへのパスを選択する。そしてＣＰＵから
のライトデータはデータフロー３４の様に、パス２ａ、
データパススイッチ１１ａを経由して不揮発キャッシュ
メモリ１２に転送され、同時に、パス２ａ、データパス
スイッチ１１ａ、パス３ａ、揮発キャッシュメモリ１３
ａ、パス５ａを介してディスク制御回路７ａに転送さ
れ、さらにパス６ａを経由してディスクドライブ８ａに
書き込まれる。
【００３６】次にチャネルＩ／Ｆ制御回路１ｂ、１ｃの
動作について説明する。チャネルＩ／Ｆ制御回路１ｂで
リードコマンドを実行するため、データパススイッチ１
１ａは揮発キャッシュメモリ１３ｂを選択する。この
時、データパススイッチ１１ａはチャネルＩ／Ｆ制御回
路１ａとチャネルＩ／Ｆ制御回路１ｂの２つの要求に応
じ同時に２種類のパスを形成できる。そしてリード対象
のデータが揮発キャッシュメモリ１３ｂに存在した場合
（キャッシュヒット）、データフロー３５の様に、揮発
キャッシュメモリ１３ｂからパス３ｃ、パス２ｃを経由
してチャネルＩ／Ｆ制御回路１ｂへデータ転送が行われ
る。
【００３７】また、チャネルＩ／Ｆ制御回路１ｃではリ
ードコマンドを実行するため、データパススイッチ１１
ｂは揮発キャッシュメモリ１３ｃを選択する。そしてリ
ード対象のデータが揮発キャッシュメモリ１３ｃに存在
した場合（キャッシュヒット）、データフロー３６の様
に、揮発キャッシュメモリ１３ｃから、パス３ｆ、パス
２ｆを経由してチャネルＩ／Ｆ制御回路１ｃへデータ転
送が行われる。
【００３８】最後にチャネルＩ／Ｆ制御回路１ｄの動作
について説明する。チャネルＩ／Ｆ制御回路１ｄでリー
ドコマンドを実行するため、データパススイッチ１１ｂ
は揮発キャッシュメモリ１３ｄを選択する。この揮発キ
ャッシュメモリ１３ｄに対象データが存在しない場合
（キャッシュミス）、データフロー３７の様にパス５ｈ
を経由してディスク制御回路７ｈにリード要求が入り、
パス６ｈを経由してディスクドライブ８ｄから読出され
たリードデータは揮発キャッシュメモリ１３ｄにライト
されながら、パス３ｈ、パス２ｈを経由してチャネルＩ
／Ｆ制御回路１ｄに転送される。この様に揮発キャッシ
ュメモリ１３を、パス毎に１３ａ〜１３ｄのように分散
配置することにより、複数のパスに対するデータ転送を
同時に行うことが可能となる。
【００３９】図５は複数のリード／ライトが特定のディ
スクドライブ（たとえばディスクドライブ８ｄ）に集中
した場合のデータフローの一例を示す概念図である。
【００４０】これはチャネルＩ／Ｆ制御回路１ａ、１ｂ
にライトコマンド、チャネルＩ／Ｆ制御回路１ｃ、１ｄ
にリードコマンドの要求があった場合の図である。
【００４１】まずチャネルＩ／Ｆ制御回路１ａの動作に
ついて説明する。データフロー４３の様に、チャネルＩ
／Ｆ制御回路１ａはライトコマンドを実行するため、デ
ータパススイッチ１１ａを不揮発キャッシュメモリ１２
と揮発キャッシュメモリ１３ｃへのパスを選択する。し
かしこの時、リードコマンド等によりディスク制御回路
７ｇが使用されている場合は、不揮発キャッシュメモリ
１２までの転送のみを先に行い、その後、ディスク制御
回路７ｇが空いてから、停電時と同じ様に不揮発キャッ
シュメモリ１２から、揮発キャッシュメモリ１３ｃを経
由してディスク制御回路７ｇにデータを転送し、ディス
クドライブ８ｄに書き込む。図５の例の場合は、ディス
ク制御回路７ｇが空いているため同時に転送を行う。
【００４２】ホストに対するコマンドの終了報告はディ
スクドライブ８ｄに書き込みが完了する前に、不揮発キ
ャッシュメモリ１２に書込んだ時点で行う。基本的には
不揮発キャッシュメモリ１２へは確実に書き込み、その
時、ディスク制御回路７ｇへのパスが空いている場合は
同時にディスク制御回路７ｇへの転送を行う処理とす
る。
【００４３】チャネルＩ／Ｆ制御回路１ｂの動作につい
ても同様に、データフロー４４の様に一時的に不揮発キ
ャッシュメモリ１２に書き込みを行い、その後、ディス
ク制御回路７ｈが空いてから不揮発キャッシュメモリ１
２から、揮発キャッシュメモリ１３ｄを経由してディス
ク制御回路７ｈにデータを転送し、ディスクドライブ８
ｄに書き込む。この例では不揮発キャッシュメモリ１２
に対する書き込みは、２つのチャネルＩ／Ｆ制御回路１
ａ、１ｂよりのライト要求が競合するがこれは順番に行
う。
【００４４】次にチャネルＩ／Ｆ制御回路１ｃの動作に
ついて説明する。チャネルＩ／Ｆ制御回路１ｃでリード
コマンドを実行するため、データパススイッチ１１ｂが
揮発キャッシュメモリ１３ｄを選択する。そしてリード
対象のデータが揮発キャッシュメモリ１３ｄに存在した
場合（キャッシュヒット）、データフロー４５の様に揮
発キャッシュメモリ１３ｄから、パス３ｈ、パス２ｆを
経由してチャネルＩ／Ｆ制御回路１ｃへデータ転送が行
われる。
【００４５】もし揮発キャッシュメモリ１３ｄに目的の
データが存在しない場合（キャッシュミス）は、パス６
ｈ、ディスク制御回路７ｈ、パス５ｈ、揮発キャッシュ
メモリ１３ｄ、パス３ｈを経由してディスクドライブ８
ｄよりデータを読み出す。
【００４６】チャネルＩ／Ｆ制御回路１ｄについても同
様に、データフロー４６の様に、まず揮発キャッシュメ
モリ１３ｄにリード対象のデータがあるかの確認を行
い、ある場合（キャッシュヒット）には揮発キャッシュ
メモリ１３ｄより転送を行い、無い場合（キャッシュミ
ス）はディスクドライブ８ｄよりデータを読み出す。こ
の時、リードコマンドが競合するが、これは順番に行
う。
【００４７】従来の技術では、この様な場合、単一のデ
ィスクドライブに対するリード、ライトでも分散したデ
ィスクドライブに対するアクセスでも、キャッシュメモ
リに対するアクセスの競合が発生し、待ちが多くなるこ
とになり、性能低下の原因となった。
【００４８】しかし本実施の形態では、分散したディス
クドライブに対するアクセスでは競合は発生せず高性能
が得られる。また図５の様に１つのディスクドライブ８
ｄに対するアクセスが集中するケースは、短いアクセス
が多数発生するトランザクション処理では少ないため、
リード時の特定の揮発キャッシュメモリに対するアクセ
スの集中は少ないといえる。また集中管理するメモリと
して不揮発キャッシュメモリ１２がありライト時にアク
セスが集中するが、ライトの比率が一般的にリードに比
べ４分の１程度のため、それほどの問題にはならない。
そのため、これにより不揮発キャッシュメモリ１２の容
量も他の揮発キャッシュメモリ１３ａ〜１３ｄの総和に
比べて少なくてすみ、低価格で高性能なディスクサブシ
ステムを実現することが可能となる。
【００４９】ここでキャッシュメモリのサイズ、スルー
プットに関する説明を行う。図５の様に不揮発キャッシ
ュメモリ１２を１つ、また揮発キャッシュメモリ１３
を、一例として１３ａ、１３ｂ、１３ｃ、１３ｄの４組
み持った構成の場合を考える。ライトとリードに対する
比率を１：３とする。これによりに不揮発キャッシュメ
モリ１２のサイズ、スループットはリードに用いる複数
の揮発キャッシュメモリ１３（１３ａ〜１３ｄ）の等価
サイズ、スループットの４分の１程度ですむことにな
り、実装的、価格的に都合がよい。
【００５０】次に複数個の揮発キャッシュメモリ１３ａ
〜１３ｄから構成される揮発キャッシュメモリ１３のサ
イズ、スループットについて考える。この時、複数の揮
発キャッシュメモリ１３ａ〜１３ｄの各々のカーバー範
囲がディスクドライブパス（パス５ａと５ｂ、パス５ｃ
と５ｄ、パス５ｅと５ｆ、パス５ｇと５ｈ）とした場
合、このディスクドライブパスに対する集中の度合いで
その値が決まる。図５の様にパス５ａ〜５ｈの８組で構
成され、それぞれの競合がないとする場合、等価スルー
プットそのもので良いが、平均２つの競合が発生すると
した場合は等価スループットの２倍の性能が必要になっ
てくる。またサイズに関しては、単純には組み数（パス
５の数）で割れば良いが、データの分散の程度により値
が異なる。一部に集中した場合を想定した場合にはその
分多く持つことでキャッシュメモリの効果を引き出すこ
とができる。これは確率的に値を決めることになる。
【００５１】ところで、本実施の形態のように、不揮発
キャッシュメモリ１２と、揮発キャッシュメモリ１３
（１３ａ〜１３ｄ）とを分散して配置し、不揮発キャッ
シュメモリ１２に対するデータ書き込みが完了した時点
でホスト側に書き込み完了を応答する構成では、不揮発
キャッシュメモリ１２への書き込みデータが、必ずしも
直ちに揮発キャッシュメモリ１３やディスクドライブ８
に反映されているとは限らない。このため、未反映の間
にリード要求が発生した場合には、最新のデータが、不
揮発キャッシュメモリ１２、揮発キャッシュメモリ１
３、ディスクドライブ８のいずれに存在するかを判別す
る操作が必要となる。
【００５２】本実施の形態では、一例として、図６に例
示されるような制御情報を用いて、このような判別操作
を行う。
【００５３】すなわち、不揮発キャッシュメモリ１２で
は、たとえばアクセス単位のエントリ毎に、ＮＶＳ管理
フラグ５０（ＶN ）を設ける。本実施の形態の場合、Ｖ
N が“０”のとき、当該エントリの書き込みデータは揮
発キャッシュメモリ１３に未反映であり、“１”のとき
は反映済である。
【００５４】また、揮発キャッシュメモリ１３では、た
とえばアクセス単位のエントリ毎に、ＣＭ管理フラグ５
１（Ｖ，Ａ）を設ける。本実施の形態の場合、Ｖが
“０”のとき、当該エントリのデータに対して、不揮発
キャッシュメモリ１２に未反映のデータが存在し、Ｖが
“１”のときは存在しない。また、Ａが“０”のとき、
当該エントリの書き込みデータはディスクドライブ８上
に未反映の状態にあり、Ａが“１”のときは反映済であ
る。
【００５５】なお、ＣＭ管理フラグ５１においては、電
源投入直後は、格納データが消失しているが、この状態
では、全エントリのＶおよびＡは、ともに“０”の状態
にあり、この状態では、キャッシュミスと判定され、デ
ィスクドライブ８上からのデータリードが実行される。
そして、不揮発キャッシュメモリ１２に存在するディス
クドライブ８に未反映のデータの当該ディスクドライブ
８への書き込み操作や、ディスクドライブ８から読出さ
れたデータの格納操作によって、ＶおよびＡは後述のよ
うに変化する。
【００５６】そして、データ書き込みに際しては、たと
えば、図７のフローチャートに例示されるように、ホス
ト側（チャネルＩ／Ｆ制御回路１）から到来する書き込
みデータを、不揮発キャッシュメモリ１２に書き込んだ
のち、ＮＶＳ管理フラグ５０のＶN を“０”にセットし
（ステップ２０１）、さらにＣＭ管理フラグ５１のＶを
“０”にセットする（ステップ２０２）。その後、ホス
ト側にライト完了を応答する（ステップ２０３）。な
お、ステップ２０２ではＣＭ管理フラグ５１のＶの操作
のために揮発キャッシュメモリ１３へのアクセスが発生
するが通常のデータ転送とは異なり、わずかなフラグビ
ットの操作のみであるため、オーバーヘッドは少ない。
【００５７】たとえば、上述の図５の例のように、不揮
発キャッシュメモリ１２以下への書き込みデータの転送
は、任意契機でよく、たとえば、図８のフローチャート
例示されるような手順にて行われる。
【００５８】すなわち、まず、ＮＶＳ管理フラグ５０の
ＶN が“０”のエントリを不揮発キャッシュメモリ１２
から検索し（ステップ３０１）、当該データを、揮発キ
ャッシュメモリ１３に転送した後、ＣＭ管理フラグ５１
のＶを“１”にセットする（ステップ３０２）。さら
に、揮発キャッシュメモリ１３からディスクドライブ８
上に書き込みデータを転送した後、ＣＭ管理フラグ５１
のＡを“１”にセットする（ステップ３０３）。最後
に、ＮＶＳ管理フラグ５０のＶN を“１”にセットする
（ステップ３０４）。この一連の操作は任意契機で実行
可能である。
【００５９】一方、任意の契機で発生するホスト側から
のリード要求の処理は、一例として、図９に例示される
フローチャートのようにして行われる。
【００６０】すなわち、リード要求が発生すると、まず
該当する揮発キャッシュメモリ１３のＣＭ管理フラグ５
１がチェックされ（ステップ４０１）、Ａ＝１かつＶ＝
０の場合には、リード要求されたデータに対応した未反
映の書き込みデータが不揮発キャッシュメモリ１２に存
在すると判定して、不揮発キャッシュメモリ１２からデ
ータを読出してホストに転送する（ステップ４０４）。
【００６１】また、ステップ４０１において、Ａ＝１か
つＶ＝０でないと判定された場合には、さらに、Ａ＝０
かつＶ＝１、または、Ａ＝１かつＶ＝１か否かを調べ
（ステップ４０２）、この条件が成立する場合には、揮
発キャッシュメモリ１３のキャッシュヒットとして、揮
発キャッシュメモリ１３内のデータを読出してホスト側
に転送する（ステップ４０５）。
【００６２】ステップ４０１、ステップ４０２のいずれ
の条件にも合致しない場合には、キャッシュミスと判定
し、ディスクドライブ８からデータを読み出し、揮発キ
ャッシュメモリ１３に書き込みつつ、ホスト側にデータ
を転送し、ＣＭ管理フラグ５１のＡおよびＶを“１”に
セットする（ステップ４０３）。
【００６３】このようなＮＶＳ管理フラグ５０およびＣ
Ｍ管理フラグ５１を用いた一連の処理により、データ書
き込み要求に際してのデータ書き込み動作が、不揮発キ
ャッシュメモリ１２以下の揮発キャッシュメモリ１３、
さらにディスクドライブ８のどのレベルで未実行である
か否かに関係なく、ホスト側からのリード要求に対し
て、最新データのリードを的確に実行可能であり、たと
えば、最新の書き込みデータが未反映の古いデータを誤
って読出してホスト側に転送する、等の障害の発生を確
実に回避することができる。
【００６４】また、このような管理に際してアクセスさ
れるデータは、高々数ビットであるため、ＮＶＳ管理フ
ラグ５０およびＣＭ管理フラグ５１の操作に起因するオ
ーバーヘッドはリード／ライト処理のスループットには
ほとんど影響しない。
【００６５】以上説明したように、本実施の形態のキャ
ッシュメモリの配置方法およびデータ記憶システムによ
れば、複数のチャネルＩ／Ｆ４やパス２を備えた多チャ
ネルパス化、ディスクドライブユニット１０におけるデ
ィスクドライブ８の数量の増大によって多ディスクドラ
イブ化されたディスク制御ユニット９の構成において、
揮発キャッシュメモリ１３をいくつかの経路毎に分散配
置することで、高スループット化が可能となり、さら
に、揮発キャッシュメモリ１３とは別個に不揮発キャッ
シュメモリ１２を集中的に配置して管理することで、不
揮発キャッシュメモリ１２および揮発キャッシュメモリ
１３の各々のサイズを最適に設定することができ、実装
面で有利に、また低価格で高性能なディスク制御ユニッ
ト９、すなわち、ディスクサブシステムを実現すること
が可能となる。
【００６６】なお、不揮発キャッシュメモリおよび揮発
キャッシュメモリの分散配置方法としては、図１に例示
された方法に限らず、たとえば、図１０〜図１２に例示
された構成を用いることもできる。なお、図１０〜図１
２において図１と共通な構成要素には共通の符号を付し
て説明は割愛する。
【００６７】すなわち、図１０の場合には、ホスト側の
複数のチャネルＩ／Ｆ制御回路１ａ〜１ｄと、ディスク
ドライブ８側の複数のディスク制御回路７ａ〜７ｄと
が、別個に配置される不揮発キャッシュメモリ１２およ
び揮発キャッシュメモリ１３を介して接続される構成と
したものである。このような構成においても、上述の図
１に例示される構成における効果とともに、揮発キャッ
シュメモリ１３の制御回路をより簡略化できる、という
利点がある。
【００６８】図１１の場合は、ホスト側の複数のチャネ
ルＩ／Ｆ制御回路１ａ〜１ｄと、ディスクドライブ８側
の複数のディスク制御回路７ａ〜７ｆとの間をデータパ
ススイッチ１１を介して接続した構成において、ディス
クドライブ８毎に系列をなす、複数のディスク制御回路
７ａ，７ｂ、７ｃ，７ｄ、７ｅ，７ｆ、の各系列毎に、
互いに独立な不揮発キャッシュメモリ１２および揮発キ
ャッシュメモリ１３の組を配置したものである。この図
１１の構成の場合には、ディスクドライブ８の系列毎
に、不揮発キャッシュメモリ１２および揮発キャッシュ
メモリ１３の組み合わせにおける容量やスループットの
組み合わせの最適化を実現できる、という利点がある。
【００６９】図１２の場合には、図１１におけるデータ
パススイッチ１１を省略するとともに、ディスクドライ
ブ８の各系列が、いわゆるＲＡＩＤにおけるパリティグ
ループを構成し、各パリティグループ毎に、互いに独立
な不揮発キャッシュメモリ１２および揮発キャッシュメ
モリ１３の組を分散して配置したものである。この場合
には、たとえば各パリティグループ毎に稼働状況が異な
る場合に、当該各パリティグループ毎の不揮発キャッシ
ュメモリ１２および揮発キャッシュメモリ１３の組み合
わせにおける容量やスループットの組み合わせの最適化
を実現できる、という利点がある。
【００７０】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００７１】たとえば、データ記憶システムとしてはデ
ィスクサブシステムに限らず、記憶階層を有する一般の
データ記憶システムに広く適用することができる。
【００７２】
【発明の効果】本発明のキャッシュメモリの配置方法に
よれば、キャッシュメモリを経由したデータ転送のスル
ープットを向上させることができる、という効果が得ら
れる。
【００７３】また、本発明のキャッシュメモリの配置方
法によれば、不揮発キャッシュメモリと揮発キャッシュ
メモリとが混在する構成のキャッシュメモリにおけるコ
スト削減を実現することができる、という効果が得られ
る。
【００７４】また、本発明のキャッシュメモリの配置方
法によれば、不揮発キャッシュメモリと揮発キャッシュ
メモリとが混在する構成のキャッシュメモリにおける実
装効率の向上を実現することができる、という効果が得
られる。
【００７５】また、本発明のデータ記憶システムによれ
ば、キャッシュメモリを経由したデータ転送のスループ
ットを向上させることができる、という効果が得られ
る。
【００７６】また、本発明のデータ記憶システムによれ
ば、不揮発キャッシュメモリと揮発キャッシュメモリと
が混在する構成のキャッシュメモリにおけるコスト削減
を実現することができる、という効果が得られる。
【００７７】また、本発明のデータ記憶システムによれ
ば、不揮発キャッシュメモリと揮発キャッシュメモリと
が混在する構成のキャッシュメモリにおける実装効率の
向上を実現することができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムの構成の一例を示す概念図
である。
【図２】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおけるリードコマンドの
実行時のデータフローの一例を示した概念図である。
【図３】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおけるライトコマンドの
実行時のデータフローの一例を示した概念図である。
【図４】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおける複数のリード／ラ
イト発生時のデータフローの一例を示す概念図である。
【図５】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおいて、複数のリード／
ライトが特定のディスクドライブに集中した場合のデー
タフローの一例を示す概念図である。
【図６】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおいて用いられる制御情
報の一例を示す説明図である。
【図７】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおけるデータ書き込み処
理の一例を示すフローチャートである。
【図８】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおけるデータ書き込み処
理の一例を示すフローチャートである。
【図９】本発明のキャッシュメモリの配置方法が実施さ
れるデータ記憶サブシステムにおけるデータ読み出し処
理の一例を示すフローチャートである。
【図１０】本発明のキャッシュメモリの配置方法が実施
されるデータ記憶サブシステムの変形例を示す概念図で
ある。
【図１１】本発明のキャッシュメモリの配置方法が実施
されるデータ記憶サブシステムの変形例を示す概念図で
ある。
【図１２】本発明のキャッシュメモリの配置方法が実施
されるデータ記憶サブシステムの変形例を示す概念図で
ある。
【図１３】考えられる従来の、ディスク制御装置および
配下のディスクドライブユニットからなるディスクサブ
システムの構成の一例を示す概念図である。
【符号の説明】
１（１ａ〜１ｄ）…チャネルＩ／Ｆ制御回路、２（２ａ
〜２ｈ）…パス、３（３ａ〜３ｈ）…パス、４（４ａ〜
４ｄ）…チャネルＩ／Ｆ、５（５ａ〜５ｈ）…パス、６
（６ａ〜６ｈ）…パス、７（７ａ〜７ｈ）…ディスク制
御回路、８（８ａ〜８ｈ）…ディスクドライブ、９…デ
ィスク制御ユニット（記憶制御装置）、１０…ディスク
ドライブユニット（記憶装置）、１１（１１ａ，１１
ｂ）…データパススイッチ、１２…不揮発キャッシュメ
モリ、１３（１３ａ〜１３ｄ）…揮発キャッシュメモ
リ、１６，１７…データフロー、２１〜２３…データフ
ロー、３４〜３７…データフロー、４３〜４６…データ
フロー、５０…ＮＶＳ管理フラグ、５１…ＣＭ管理フラ
グ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 上位装置と、前記上位装置との間で授受
    される情報が格納される記憶装置との間に配置され、前
    記情報を一時的に保持するキャッシュメモリの配置方法
    であって、 前記キャッシュメモリを不揮発キャッシュメモリおよび
    揮発キャッシュメモリにて構成し、前記不揮発キャッシ
    ュメモリは集中的に配置し、前記揮発キャッシュメモリ
    は分散して配置することを特徴とするキャッシュメモリ
    の配置方法。
  2. 【請求項２】 上位装置と、前記上位装置との間で授受
    される情報が格納される記憶装置との間に配置され、前
    記情報を一時的に保持するキャッシュメモリの配置方法
    であって、 前記キャッシュメモリを不揮発キャッシュメモリおよび
    揮発キャッシュメモリにて構成し、 前記不揮発キャッシュメモリの容量と、前記揮発キャッ
    シュメモリの容量とが異なるように設定する第１の方
    法、 前記不揮発キャッシュメモリのスループットと、前記揮
    発キャッシュメモリのスループットとが異なるように設
    定する第２の方法、 の少なくとも一方の方法を用いることを特徴とするキャ
    ッシュメモリの配置方法。
  3. 【請求項３】 上位装置との間で授受される情報が格納
    される記憶装置と、前記記憶装置と前記上位装置との間
    における前記情報の授受を制御する記憶制御装置と、前
    記上位装置と前記記憶装置との間に配置され、前記情報
    が一時的に格納されるキャッシュメモリとを含むデータ
    記憶システムであって、 前記キャッシュメモリは、不揮発キャッシュメモリおよ
    び揮発キャッシュメモリからなり、 前記不揮発キャッシュメモリは集中的に配置され、前記
    揮発キャッシュメモリは分散して配置される第１の構
    成、 前記不揮発キャッシュメモリの容量と、前記揮発キャッ
    シュメモリの容量とが異なる第２の構成、 前記不揮発キャッシュメモリのスループットと、前記揮
    発キャッシュメモリのスループットとが異なる第３の構
    成、 の少なくとも一つの構成を備えたことを特徴とするデー
    タ記憶システム。
JP10002400A 1998-01-08 1998-01-08 キャッシュメモリの配置方法およびデータ記憶システム Pending JPH11203201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10002400A JPH11203201A (ja) 1998-01-08 1998-01-08 キャッシュメモリの配置方法およびデータ記憶システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002400A JPH11203201A (ja) 1998-01-08 1998-01-08 キャッシュメモリの配置方法およびデータ記憶システム

Publications (1)

Publication Number Publication Date
JPH11203201A true JPH11203201A (ja) 1999-07-30

Family

ID=11528201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002400A Pending JPH11203201A (ja) 1998-01-08 1998-01-08 キャッシュメモリの配置方法およびデータ記憶システム

Country Status (1)

Country Link
JP (1) JPH11203201A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004227098A (ja) * 2003-01-20 2004-08-12 Hitachi Ltd 記憶デバイス制御装置の制御方法、及び記憶デバイス制御装置
JP2004240949A (ja) * 2002-11-26 2004-08-26 Hitachi Ltd クラスタ型ストレージシステム及びその管理方法
US7054997B2 (en) 2002-05-24 2006-05-30 Hitachi, Ltd. Disk array system and cache control method
US7055001B2 (en) 2004-02-06 2006-05-30 Hitachi, Ltd. Storage array controller with a nonvolatile memory as a cache memory and control method of the same
US7249221B2 (en) 2004-03-12 2007-07-24 Hitachi, Ltd. Storage system having network channels connecting shared cache memories to disk drives
US7380058B2 (en) 2002-09-19 2008-05-27 Hitachi, Ltd. Storage control apparatus, storage system, control method of storage control apparatus, channel control unit and program
US7418533B2 (en) 2005-11-28 2008-08-26 Fujitsu Limited Data storage system and control apparatus with a switch unit connected to a plurality of first channel adapter and modules wherein mirroring is performed
US7571280B2 (en) 2003-04-25 2009-08-04 Hitachi, Ltd. Cluster-type storage system and managing method of the cluster-type storage system
US7743211B2 (en) 2003-04-25 2010-06-22 Hitachi Ltd Cluster-type storage system and managing method of the cluster-type storage system
US8964361B2 (en) 2010-07-21 2015-02-24 Teradyne, Inc. Bulk transfer of storage devices using manual loading
US9001456B2 (en) 2010-08-31 2015-04-07 Teradyne, Inc. Engaging test slots
US9459312B2 (en) 2013-04-10 2016-10-04 Teradyne, Inc. Electronic assembly test system
US9779780B2 (en) 2010-06-17 2017-10-03 Teradyne, Inc. Damping vibrations within storage device testing systems
US10725091B2 (en) 2017-08-28 2020-07-28 Teradyne, Inc. Automated test system having multiple stages
US10775408B2 (en) 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
US10845410B2 (en) 2017-08-28 2020-11-24 Teradyne, Inc. Automated test system having orthogonal robots
US10948534B2 (en) 2017-08-28 2021-03-16 Teradyne, Inc. Automated test system employing robotics
US10983145B2 (en) 2018-04-24 2021-04-20 Teradyne, Inc. System for testing devices inside of carriers
US11226390B2 (en) 2017-08-28 2022-01-18 Teradyne, Inc. Calibration process for an automated test system
US11754622B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Thermal control system for an automated test system
US11754596B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Test site configuration in an automated test system
US11867749B2 (en) 2020-10-22 2024-01-09 Teradyne, Inc. Vision system for an automated test system
US11899042B2 (en) 2020-10-22 2024-02-13 Teradyne, Inc. Automated test system
US11953519B2 (en) 2020-10-22 2024-04-09 Teradyne, Inc. Modular automated test system

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7392341B2 (en) 2002-05-24 2008-06-24 Hitachi, Ltd. Disk array system and cache control method
US7054997B2 (en) 2002-05-24 2006-05-30 Hitachi, Ltd. Disk array system and cache control method
US7380058B2 (en) 2002-09-19 2008-05-27 Hitachi, Ltd. Storage control apparatus, storage system, control method of storage control apparatus, channel control unit and program
JP2004240949A (ja) * 2002-11-26 2004-08-26 Hitachi Ltd クラスタ型ストレージシステム及びその管理方法
JP4508612B2 (ja) * 2002-11-26 2010-07-21 株式会社日立製作所 クラスタ型ストレージシステム及びその管理方法
JP2004227098A (ja) * 2003-01-20 2004-08-12 Hitachi Ltd 記憶デバイス制御装置の制御方法、及び記憶デバイス制御装置
US7743211B2 (en) 2003-04-25 2010-06-22 Hitachi Ltd Cluster-type storage system and managing method of the cluster-type storage system
US7571280B2 (en) 2003-04-25 2009-08-04 Hitachi, Ltd. Cluster-type storage system and managing method of the cluster-type storage system
US7055001B2 (en) 2004-02-06 2006-05-30 Hitachi, Ltd. Storage array controller with a nonvolatile memory as a cache memory and control method of the same
US7249221B2 (en) 2004-03-12 2007-07-24 Hitachi, Ltd. Storage system having network channels connecting shared cache memories to disk drives
US7814270B2 (en) 2004-03-12 2010-10-12 Hitachi, Ltd. Storage systems and methods of controlling cache memory of storage systems
US7418533B2 (en) 2005-11-28 2008-08-26 Fujitsu Limited Data storage system and control apparatus with a switch unit connected to a plurality of first channel adapter and modules wherein mirroring is performed
US9779780B2 (en) 2010-06-17 2017-10-03 Teradyne, Inc. Damping vibrations within storage device testing systems
US8964361B2 (en) 2010-07-21 2015-02-24 Teradyne, Inc. Bulk transfer of storage devices using manual loading
US9001456B2 (en) 2010-08-31 2015-04-07 Teradyne, Inc. Engaging test slots
US9459312B2 (en) 2013-04-10 2016-10-04 Teradyne, Inc. Electronic assembly test system
US11226390B2 (en) 2017-08-28 2022-01-18 Teradyne, Inc. Calibration process for an automated test system
US10725091B2 (en) 2017-08-28 2020-07-28 Teradyne, Inc. Automated test system having multiple stages
US10845410B2 (en) 2017-08-28 2020-11-24 Teradyne, Inc. Automated test system having orthogonal robots
US10948534B2 (en) 2017-08-28 2021-03-16 Teradyne, Inc. Automated test system employing robotics
US10983145B2 (en) 2018-04-24 2021-04-20 Teradyne, Inc. System for testing devices inside of carriers
US10775408B2 (en) 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
US11754622B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Thermal control system for an automated test system
US11754596B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Test site configuration in an automated test system
US11867749B2 (en) 2020-10-22 2024-01-09 Teradyne, Inc. Vision system for an automated test system
US11899042B2 (en) 2020-10-22 2024-02-13 Teradyne, Inc. Automated test system
US11953519B2 (en) 2020-10-22 2024-04-09 Teradyne, Inc. Modular automated test system

Similar Documents

Publication Publication Date Title
JPH11203201A (ja) キャッシュメモリの配置方法およびデータ記憶システム
US9032166B2 (en) Memory arbitration system and method having an arbitration packet protocol
US6850998B2 (en) Disk array system and a method for controlling the disk array system
US7353316B2 (en) System and method for re-routing signals between memory system components
US7318122B2 (en) Disk array control device with an internal connection system for efficient data transfer
JP2872251B2 (ja) 情報処理システム
US6981066B2 (en) External storage subsystem
US7188219B2 (en) Buffer control system and method for a memory system having outstanding read and write request buffers
US6523088B2 (en) Disk array controller with connection path formed on connection request queue basis
CN1695124A (zh) 用于控制对具有存储器集线器体系结构的存储模块的存储器存取的方法和系统
US6925511B2 (en) Disk array control apparatus and control data transfer method using the same
US20110283063A1 (en) Disk array device, a disk array device control method and a disk array device control program
JP3584710B2 (ja) ディスクアレイ制御装置及び制御方法
JP3684902B2 (ja) ディスクアレイ制御装置
JP2786175B2 (ja) 情報処理システム
JP2003173295A (ja) ディスク制御装置のキャッシュメモリ配置構成
JPH11184761A (ja) リードモディファイライト制御システム
JP2003005916A (ja) ディスク制御装置、および、そのデータアクセス方法
JPS61118847A (ja) メモリの同時アクセス制御方式
JPH06180632A (ja) アレイ型記憶装置およびそのアクセス方法
JP2001056750A (ja) アレイ記憶装置
JP2000222136A (ja) コンピュータシステム
JPH05250301A (ja) データ転送装置