JP2003173295A - ディスク制御装置のキャッシュメモリ配置構成 - Google Patents
ディスク制御装置のキャッシュメモリ配置構成Info
- Publication number
- JP2003173295A JP2003173295A JP2001371643A JP2001371643A JP2003173295A JP 2003173295 A JP2003173295 A JP 2003173295A JP 2001371643 A JP2001371643 A JP 2001371643A JP 2001371643 A JP2001371643 A JP 2001371643A JP 2003173295 A JP2003173295 A JP 2003173295A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- cache memory
- data
- control circuit
- disk drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 不揮発性キャッシュメモリを分散配置して高
スループット化を可能とし、そのキャッシュメモリの容
量を最適化してディスク制御装置の性能改善を図るこ
と。 【解決手段】 上位装置に接続されたチャネルＩ／Ｆ制
御回路１、データの流れを切り替えるデータパススイッ
チ１１を有するチャネル制御ユニット１２と、ディスク
ドライブ８、ディスクドライブを制御するディスク制御
回路７、データパススイッチとディスク制御回路に介在
するキャッシュメモリ１３を有するディスク制御ユニッ
ト９と、を備えたディスク制御装置であって、キャッシ
ュメモリはディスク制御回路毎に設けられ且つディスク
ドライブ毎に一対のディスク制御回路が設けられ、ディ
スクドライブ毎に設けられた一対のキャッシュメモリ１
３，２３とディスク制御回路７，２６は、互いにたすき
掛け接続をもされているディスク制御装置。
スループット化を可能とし、そのキャッシュメモリの容
量を最適化してディスク制御装置の性能改善を図るこ
と。 【解決手段】 上位装置に接続されたチャネルＩ／Ｆ制
御回路１、データの流れを切り替えるデータパススイッ
チ１１を有するチャネル制御ユニット１２と、ディスク
ドライブ８、ディスクドライブを制御するディスク制御
回路７、データパススイッチとディスク制御回路に介在
するキャッシュメモリ１３を有するディスク制御ユニッ
ト９と、を備えたディスク制御装置であって、キャッシ
ュメモリはディスク制御回路毎に設けられ且つディスク
ドライブ毎に一対のディスク制御回路が設けられ、ディ
スクドライブ毎に設けられた一対のキャッシュメモリ１
３，２３とディスク制御回路７，２６は、互いにたすき
掛け接続をもされているディスク制御装置。
Description
【０００１】
【発明の属する技術分野】本発明は、多数のディスクド
ライブを有するディスクドライブユニットと、チャネル
制御Ｉ／Ｆ回路、キャッシュメモリ、キャッシュメモリ
アクセスパス及びディスク制御回路を有する制御回路
と、を備えたディスク制御装置に関し、特にディスク制
御装置におけるキャッシュメモリの配置構成に関する。
ライブを有するディスクドライブユニットと、チャネル
制御Ｉ／Ｆ回路、キャッシュメモリ、キャッシュメモリ
アクセスパス及びディスク制御回路を有する制御回路
と、を備えたディスク制御装置に関し、特にディスク制
御装置におけるキャッシュメモリの配置構成に関する。
【０００２】
【従来の技術】図６は従来のディスク制御装置を示す図
である。図６において、１はチャネル制御Ｉ／Ｆ回路、
２は不揮発キャッシュメモリ、３は揮発キャッシュメモ
リ、４はチャネルＩ／Ｆ、５はキャッシュメモリアクセ
スパス（１）、６はキャッシュメモリアクセスパス
（２）、７はディスク制御回路、８はディスクドライ
ブ、１０はディスクドライブユニット、をそれぞれ表
す。ディスク制御装置とは、図６で点線の上段枠の制御
装置と、下段枠のディスクドライブユニットとを含めた
全体構成を云う。
である。図６において、１はチャネル制御Ｉ／Ｆ回路、
２は不揮発キャッシュメモリ、３は揮発キャッシュメモ
リ、４はチャネルＩ／Ｆ、５はキャッシュメモリアクセ
スパス（１）、６はキャッシュメモリアクセスパス
（２）、７はディスク制御回路、８はディスクドライ
ブ、１０はディスクドライブユニット、をそれぞれ表
す。ディスク制御装置とは、図６で点線の上段枠の制御
装置と、下段枠のディスクドライブユニットとを含めた
全体構成を云う。
【０００３】従来のディスク制御装置では揮発キャッシ
ュメモリ３と電源障害に備え不揮発に構成された不揮発
キャッシュメモリ２を持ち、二重系として使用してい
た。この場合、ディスク制御装置の対ホストＣＰＵに対
するパスや、ディスクドライブ８の数が増加した場合、
全データアクセスにおいて２つの揮発キャッシュメモリ
３と不揮発キャッシュメモリ２にアクセスが集中するた
め、制御装置（図６の点線上段枠の構成）の性能におけ
るボトルネックとなる。
ュメモリ３と電源障害に備え不揮発に構成された不揮発
キャッシュメモリ２を持ち、二重系として使用してい
た。この場合、ディスク制御装置の対ホストＣＰＵに対
するパスや、ディスクドライブ８の数が増加した場合、
全データアクセスにおいて２つの揮発キャッシュメモリ
３と不揮発キャッシュメモリ２にアクセスが集中するた
め、制御装置（図６の点線上段枠の構成）の性能におけ
るボトルネックとなる。
【０００４】
【発明が解決しようとする課題】今後、ディスク制御装
置当たりの容量の増加、高機能化により、制御を行うデ
ィスクドライブの数が多くなり、またディスク制御装置
のホストに対するパス数が増加すると考えられる。この
ようなディスク制御装置を従来の方法で構成した場合、
キャッシュメモリへのアクセスが更に一層集中し、キャ
ッシュメモリが制御装置の制御にとってボトルネックと
なる。
置当たりの容量の増加、高機能化により、制御を行うデ
ィスクドライブの数が多くなり、またディスク制御装置
のホストに対するパス数が増加すると考えられる。この
ようなディスク制御装置を従来の方法で構成した場合、
キャッシュメモリへのアクセスが更に一層集中し、キャ
ッシュメモリが制御装置の制御にとってボトルネックと
なる。
【０００５】本発明の目的は、キャッシュメモリを分散
配置して高スループット化を可能とし、不揮発性キャッ
シュメモリの容量を最適化してディスク制御装置の性能
改善を図ることにある。
配置して高スループット化を可能とし、不揮発性キャッ
シュメモリの容量を最適化してディスク制御装置の性能
改善を図ることにある。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明は次のような構成を採用する。上位装置に接
続されたチャネルＩ／Ｆ制御回路、データの流れを切り
替えるデータパススイッチを有するチャネル制御ユニッ
トと、ディスクドライブ、前記ディスクドライブを制御
するディスク制御回路、前記データパススイッチと前記
ディスク制御回路に介在するキャッシュメモリを有する
ディスク制御ユニットと、を備えたディスク制御装置で
あって、前記キャッシュメモリは前記ディスク制御回路
毎に設けられ且つ前記ディスクドライブ毎に一対のディ
スク制御回路が設けられ、前記ディスクドライブ毎に設
けられた前記一対のキャッシュメモリとディスク制御回
路は、互いにたすき掛け接続をもされているディスク制
御装置。
に、本発明は次のような構成を採用する。上位装置に接
続されたチャネルＩ／Ｆ制御回路、データの流れを切り
替えるデータパススイッチを有するチャネル制御ユニッ
トと、ディスクドライブ、前記ディスクドライブを制御
するディスク制御回路、前記データパススイッチと前記
ディスク制御回路に介在するキャッシュメモリを有する
ディスク制御ユニットと、を備えたディスク制御装置で
あって、前記キャッシュメモリは前記ディスク制御回路
毎に設けられ且つ前記ディスクドライブ毎に一対のディ
スク制御回路が設けられ、前記ディスクドライブ毎に設
けられた前記一対のキャッシュメモリとディスク制御回
路は、互いにたすき掛け接続をもされているディスク制
御装置。
【０００７】また、前記ディスク制御装置において、前
記ディスクドライブは、単一のディスクドライブの他
に、複数の並置したディスクドライブからなるディスク
ドライブグループを含むディスク制御装置。
記ディスクドライブは、単一のディスクドライブの他
に、複数の並置したディスクドライブからなるディスク
ドライブグループを含むディスク制御装置。
【０００８】また、前記ディスク制御装置において、前
記一対のキャッシュメモリを前記ディスクドライブグル
ープ毎に複数設けて分散配置するディスク制御装置。
記一対のキャッシュメモリを前記ディスクドライブグル
ープ毎に複数設けて分散配置するディスク制御装置。
【０００９】また、前記ディスク制御装置において、前
記分散配置したキャッシュメモリは前記ディスクドライ
ブグループのドライブ容量に応じて可変するディスク制
御装置。
記分散配置したキャッシュメモリは前記ディスクドライ
ブグループのドライブ容量に応じて可変するディスク制
御装置。
【００１０】また、前記ディスク制御装置において、前
記キャッシュメモリは不揮発性メモリとするディスク制
御装置。
記キャッシュメモリは不揮発性メモリとするディスク制
御装置。
【００１１】
【発明の実施の形態】本発明の実施形態に係るディスク
制御装置について、図１〜図５を参照しながら以下説明
する。図１は本発明の実施形態に係る分散配置不揮発キ
ャッシュメモリを用いたディスク制御装置の全体構成を
示す図である。
制御装置について、図１〜図５を参照しながら以下説明
する。図１は本発明の実施形態に係る分散配置不揮発キ
ャッシュメモリを用いたディスク制御装置の全体構成を
示す図である。
【００１２】図１において、ディスク制御装置は、大き
く、チャネル制御ユニット１２とディスク制御ユニット
９の２つのユニットより構成されている。チャネル制御
ユニット１２は、複数のチャネルＩ／Ｆ制御回路１、デ
ータパススイッチ１１より構成され、ディスク制御ユニ
ット９はペアとなる分散配置不揮発キャッシュメモリ１
３、ディスク制御回路７、及びディスクドライブ８（単
一のディスクドライブの他に、複数のディスクドライブ
からならドライブグループを含む）より構成されてい
る。
く、チャネル制御ユニット１２とディスク制御ユニット
９の２つのユニットより構成されている。チャネル制御
ユニット１２は、複数のチャネルＩ／Ｆ制御回路１、デ
ータパススイッチ１１より構成され、ディスク制御ユニ
ット９はペアとなる分散配置不揮発キャッシュメモリ１
３、ディスク制御回路７、及びディスクドライブ８（単
一のディスクドライブの他に、複数のディスクドライブ
からならドライブグループを含む）より構成されてい
る。
【００１３】図１のチャネルＩ／Ｆ制御回路１は対ホス
トＣＰＵ（ディスク制御装置の上位装置であり、不図示
である）に接続され、チャネルＩ／Ｆ４のプロトコル制
御、データ変換、データ転送を行う。データパススイッ
チ１１は、これに接続されているチャネルＩ／Ｆ制御回
路１、分散配置不揮発キャッシュメモリ１３へのデータ
流れの経路を切り替える役割を果たすものである。
トＣＰＵ（ディスク制御装置の上位装置であり、不図示
である）に接続され、チャネルＩ／Ｆ４のプロトコル制
御、データ変換、データ転送を行う。データパススイッ
チ１１は、これに接続されているチャネルＩ／Ｆ制御回
路１、分散配置不揮発キャッシュメモリ１３へのデータ
流れの経路を切り替える役割を果たすものである。
【００１４】分散配置不揮発キャッシュメモリ１３はデ
ィスクドライブ８からデータをリードした際にこの分散
配置不揮発キャッシュメモリ１３にデータを格納してお
き、２回目以降に同じデータに対するリード（Ｒｅａ
ｄ）に対してはディスクドライブ８からデータをリード
するのではなく、分散配置不揮発キャッシュメモリ１３
からリードすることにより高速化をはかる目的に用い
る。
ィスクドライブ８からデータをリードした際にこの分散
配置不揮発キャッシュメモリ１３にデータを格納してお
き、２回目以降に同じデータに対するリード（Ｒｅａ
ｄ）に対してはディスクドライブ８からデータをリード
するのではなく、分散配置不揮発キャッシュメモリ１３
からリードすることにより高速化をはかる目的に用い
る。
【００１５】ライト（Ｗｒｉｔｅ）時はこの分散配置不
揮発キャッシュメモリ１３の２つにデータがライトされ
た時点でホストに対して完了を返す制御を行うことによ
り高速化がおこなえる。分散配置不揮発キャッシュメモ
リ１３に書かれたデータはディスク制御回路７によりデ
ィスクドライブ８にデータが保存される。
揮発キャッシュメモリ１３の２つにデータがライトされ
た時点でホストに対して完了を返す制御を行うことによ
り高速化がおこなえる。分散配置不揮発キャッシュメモ
リ１３に書かれたデータはディスク制御回路７によりデ
ィスクドライブ８にデータが保存される。
【００１６】分散配置不揮発キャッシュメモリ１３に不
揮発メモリ素子を使用するため、万一デイスクドライブ
８にデータを書込む前に停電等が発生した場合でも分散
配置不揮発キャッシュメモリ１３のデータは保持され
る。また、分散配置不揮発キャッシュメモリ１３は容量
を可変化することが可能であり、ディスクドライブ８の
容量により最適化することによって性能を向上させるこ
とも可能である。
揮発メモリ素子を使用するため、万一デイスクドライブ
８にデータを書込む前に停電等が発生した場合でも分散
配置不揮発キャッシュメモリ１３のデータは保持され
る。また、分散配置不揮発キャッシュメモリ１３は容量
を可変化することが可能であり、ディスクドライブ８の
容量により最適化することによって性能を向上させるこ
とも可能である。
【００１７】ディスク制御回路７はディスクドライブ８
に接続されており、ディスクドライブ８の制御を行うの
に用いる。ディスク制御回路７は分散配置不揮発キャッ
シュメモリ１３と相互にペアで接続されており、これに
より万一の障害発生時にも交代パスを使用することによ
り、ディスクドライブ８へのアクセスが可能である。ま
た、通常時は２パスを有効に使用することで高速化の機
能もはたす。ディスクドライブ８はデータを格納するの
に使用され、ディスクドライブ８へのアクセスパスは高
速化、高信頼化のために２つの経路を有する。
に接続されており、ディスクドライブ８の制御を行うの
に用いる。ディスク制御回路７は分散配置不揮発キャッ
シュメモリ１３と相互にペアで接続されており、これに
より万一の障害発生時にも交代パスを使用することによ
り、ディスクドライブ８へのアクセスが可能である。ま
た、通常時は２パスを有効に使用することで高速化の機
能もはたす。ディスクドライブ８はデータを格納するの
に使用され、ディスクドライブ８へのアクセスパスは高
速化、高信頼化のために２つの経路を有する。
【００１８】このように、本実施形態を示す図１の構成
は、ディスクドライブ毎に又はディスクドライブユニッ
ト（ディスクドライブグループ）毎に不揮発性キャッシ
ュメモリを設けてアクセスの集中を防ぎ、更に、不揮発
性キャッシュメモリをペア（一対）で設けることによっ
て障害発生時の対策を図っているものである。
は、ディスクドライブ毎に又はディスクドライブユニッ
ト（ディスクドライブグループ）毎に不揮発性キャッシ
ュメモリを設けてアクセスの集中を防ぎ、更に、不揮発
性キャッシュメモリをペア（一対）で設けることによっ
て障害発生時の対策を図っているものである。
【００１９】図２はホストＣＰＵからのリードコマンド
実行時のデータフローを示した図である。チャネルＩ／
Ｆ制御回路１にデータリードコマンドがホストＣＰＵか
ら入った場合について説明する。まずチャネルＩ／Ｆ制
御回路１でホストＣＰＵからのコマンドを認識する。そ
の結果リードコマンドであることがわかる。その後、リ
ード要求がどのディスクドライブ８に対するものか判別
し、データパススイッチ１１を切替え、チャネルＩ／Ｆ
制御回路１と分散配置不揮発キャッシュメモリ１３を結
合状態にする。
実行時のデータフローを示した図である。チャネルＩ／
Ｆ制御回路１にデータリードコマンドがホストＣＰＵか
ら入った場合について説明する。まずチャネルＩ／Ｆ制
御回路１でホストＣＰＵからのコマンドを認識する。そ
の結果リードコマンドであることがわかる。その後、リ
ード要求がどのディスクドライブ８に対するものか判別
し、データパススイッチ１１を切替え、チャネルＩ／Ｆ
制御回路１と分散配置不揮発キャッシュメモリ１３を結
合状態にする。
【００２０】次に、目的のデータがキャッシュメモリ上
にあるかの判定をおこなう。この判定はディスク制御回
路７により行なう。この結果、データフロー１４のよう
に対象データが分散配置不揮発キャッシュメモリ１３上
にあると判定した場合には分散配置不揮発キャッシュメ
モリ１３よりチャネル制御Ｉ／Ｆ回路１にデータをデー
タパススイッチ１１を通じて転送し、読み出しチャネル
Ｉ／Ｆ制御回路１がホストＣＰＵにデータを転送し、リ
ードコマンドが終了する。
にあるかの判定をおこなう。この判定はディスク制御回
路７により行なう。この結果、データフロー１４のよう
に対象データが分散配置不揮発キャッシュメモリ１３上
にあると判定した場合には分散配置不揮発キャッシュメ
モリ１３よりチャネル制御Ｉ／Ｆ回路１にデータをデー
タパススイッチ１１を通じて転送し、読み出しチャネル
Ｉ／Ｆ制御回路１がホストＣＰＵにデータを転送し、リ
ードコマンドが終了する。
【００２１】仮に、アクセス対象データが分散配置不揮
発キャッシュメモリ１３上に無い場合は、データフロー
１５のようにディスク制御回路７経由でディスクドライ
ブ８のリードを行い、データをデータパススイッチ１１
を通じて転送して読み出す。この際、同時にデータを分
散配置不揮発キャッシュメモリ１３にライトする。これ
により２回目以降のデータリードに対しアクセスの高速
化をはかることができる。
発キャッシュメモリ１３上に無い場合は、データフロー
１５のようにディスク制御回路７経由でディスクドライ
ブ８のリードを行い、データをデータパススイッチ１１
を通じて転送して読み出す。この際、同時にデータを分
散配置不揮発キャッシュメモリ１３にライトする。これ
により２回目以降のデータリードに対しアクセスの高速
化をはかることができる。
【００２２】図３はＣＰＵからのライトコマンド実行時
のデータフローを示した図である。チャネルＩ／Ｆ制御
回路１にデータライトコマンドがＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路１でホ
ストＣＰＵからのコマンドを認識する。この結果ライト
コマンドであることがわかる。この後ライト対象がどの
ディスクドライブかを判別し、データパススイッチ１１
を切り替え、チャネルＩ／Ｆ制御回路１と分散配置不揮
発キャッシュメモリ１３を結合状態とする。
のデータフローを示した図である。チャネルＩ／Ｆ制御
回路１にデータライトコマンドがＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路１でホ
ストＣＰＵからのコマンドを認識する。この結果ライト
コマンドであることがわかる。この後ライト対象がどの
ディスクドライブかを判別し、データパススイッチ１１
を切り替え、チャネルＩ／Ｆ制御回路１と分散配置不揮
発キャッシュメモリ１３を結合状態とする。
【００２３】チャネルＩ／Ｆ制御回路１からのデータを
データフロー１６のように同時に分散配置不揮発キャッ
シュメモリ１３に転送する。このときデータフロー１７
のようにライトデータをペアとなる分散揮発キャッシュ
メモリ１９上にも２重ライトする。これによりディスク
ドライブ８に転送完了前に停電や分散揮発キャッシュメ
モリ１３に障害が発生した場合でもペアとなる分散揮発
キャッシュメモリ１９にデータがライトされているた
め、データを失うことが回避可能である。この後にディ
スク制御回路７にも転送され、ディスクドライブ８に転
送される。これによりディスクにデータを書き込む。
データフロー１６のように同時に分散配置不揮発キャッ
シュメモリ１３に転送する。このときデータフロー１７
のようにライトデータをペアとなる分散揮発キャッシュ
メモリ１９上にも２重ライトする。これによりディスク
ドライブ８に転送完了前に停電や分散揮発キャッシュメ
モリ１３に障害が発生した場合でもペアとなる分散揮発
キャッシュメモリ１９にデータがライトされているた
め、データを失うことが回避可能である。この後にディ
スク制御回路７にも転送され、ディスクドライブ８に転
送される。これによりディスクにデータを書き込む。
【００２４】次に、停電が発生した場合の動作について
説明する。まず、チャネルＩ／Ｆ制御回路１がデータを
受け取り、分散配置不揮発キャッシュメモリ１３に転送
完了時点でチャネルＩ／Ｆ制御回路１はＣＰＵに対しコ
マンド完了を返す。このためＣＰＵではデータ書き込み
が完了したと判断することになる。しかしこの時点では
ディスク制御装置内にデータが在り、まだディスクドラ
イブ８に書き込まれていない状態にある。このとき停電
が発生してもデータは不揮発キャッシュメモリ１３にラ
イトされているためデータは保持されている。この後電
源が復旧した時に、未書き込みのデータが分散配置不揮
発キャッシュメモリ１３上に存在するかの確認を行い、
ディスク制御装置内のデータをディスクドライブ８への
書き込みが再開される。この時、図３に示すデータフロ
ー１８のように分散配置不揮発キャッシュメモリ１３か
らのデータをディスク制御７がディスクドライブ８に書
込む。
説明する。まず、チャネルＩ／Ｆ制御回路１がデータを
受け取り、分散配置不揮発キャッシュメモリ１３に転送
完了時点でチャネルＩ／Ｆ制御回路１はＣＰＵに対しコ
マンド完了を返す。このためＣＰＵではデータ書き込み
が完了したと判断することになる。しかしこの時点では
ディスク制御装置内にデータが在り、まだディスクドラ
イブ８に書き込まれていない状態にある。このとき停電
が発生してもデータは不揮発キャッシュメモリ１３にラ
イトされているためデータは保持されている。この後電
源が復旧した時に、未書き込みのデータが分散配置不揮
発キャッシュメモリ１３上に存在するかの確認を行い、
ディスク制御装置内のデータをディスクドライブ８への
書き込みが再開される。この時、図３に示すデータフロ
ー１８のように分散配置不揮発キャッシュメモリ１３か
らのデータをディスク制御７がディスクドライブ８に書
込む。
【００２５】図４は２つのホストＣＰＵからの同一ディ
スクグループのリードコマンド実行時のデータフローを
示した図である。まず第一のチャネルＩ／Ｆ制御回路１
にデータリードコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路１でホ
ストＣＰＵからのコマンドを認識する。その結果リード
コマンドであることがわかる。その後、リード要求がど
のディスクドライブ８に対するものか判別し、データパ
ススイッチ１１を切替え、チャネルＩ／Ｆ制御回路１と
分散不揮発キャッシュメモリ１３を結合状態にする。
スクグループのリードコマンド実行時のデータフローを
示した図である。まず第一のチャネルＩ／Ｆ制御回路１
にデータリードコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路１でホ
ストＣＰＵからのコマンドを認識する。その結果リード
コマンドであることがわかる。その後、リード要求がど
のディスクドライブ８に対するものか判別し、データパ
ススイッチ１１を切替え、チャネルＩ／Ｆ制御回路１と
分散不揮発キャッシュメモリ１３を結合状態にする。
【００２６】次に、目的のデータがキャッシュメモリ上
にあるかの判定をおこなう。この判定はディスク制御回
路７により行なう。この結果データフロー２０のように
対象データが分散不揮発キャッシュメモリ１３上にある
と判定した場合には、分散不揮発キャッシュメモリより
チャネル制御回路１にデータをデータパススイッチ１１
を通じて転送し読み出しチャネルＩ／Ｆ制御回路１がホ
ストＣＰＵにデータを転送し、リードコマンドが終了す
る。
にあるかの判定をおこなう。この判定はディスク制御回
路７により行なう。この結果データフロー２０のように
対象データが分散不揮発キャッシュメモリ１３上にある
と判定した場合には、分散不揮発キャッシュメモリより
チャネル制御回路１にデータをデータパススイッチ１１
を通じて転送し読み出しチャネルＩ／Ｆ制御回路１がホ
ストＣＰＵにデータを転送し、リードコマンドが終了す
る。
【００２７】仮に、アクセス対象データが分散キャッシ
ュメモリ１３上に無い場合は、データフロー２１のよう
にディスク制御回路７経由でディスクドライブ８のリー
ドを行い、データをデータパススイッチ１１を通じて転
送し読み出す。この際、同時にデータを分散キャッシュ
メモリ１３にライトする。これにより２回目以降のデー
タリードに対しアクセスの高速化をはかる。
ュメモリ１３上に無い場合は、データフロー２１のよう
にディスク制御回路７経由でディスクドライブ８のリー
ドを行い、データをデータパススイッチ１１を通じて転
送し読み出す。この際、同時にデータを分散キャッシュ
メモリ１３にライトする。これにより２回目以降のデー
タリードに対しアクセスの高速化をはかる。
【００２８】次に、第二のチャネルＩ／Ｆ制御回路２２
にデータリードコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路２２で
ホストＣＰＵからのコマンドを認識する。その結果リー
ドコマンドであることがわかる。その後、リード要求が
どのディスクドライブ８に対するものか判別し、データ
パススイッチ１１を切替え、チャネルＩ／Ｆ制御回路２
２と分散不揮発キャッシュメモリ２３を結合状態にす
る。
にデータリードコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路２２で
ホストＣＰＵからのコマンドを認識する。その結果リー
ドコマンドであることがわかる。その後、リード要求が
どのディスクドライブ８に対するものか判別し、データ
パススイッチ１１を切替え、チャネルＩ／Ｆ制御回路２
２と分散不揮発キャッシュメモリ２３を結合状態にす
る。
【００２９】次に、目的のデータがキャッシュメモリ上
にあるかの判定をおこなう。この判定はディスク制御回
路２６により行なう。この結果データフロー２４のよう
に対象データが分散キャッシュメモリ２３上にあると判
定した場合には、当該キャッシュメモリ２３よりチャネ
ル制御回路１にデータをデータパススイッチ１１を通じ
て転送し読み出しチャネルＩ／Ｆ制御回路１がホストＣ
ＰＵにデータを転送し、リードコマンドが終了する。も
しアクセス対象データが分散キャッシュメモリ２３上に
無い場合は、第一で使用していないもう一方のディスク
制御回路２６経由でデータフロー２５のように、ディス
クドライブ８のリードを行い、データをデータパススイ
ッチ１１を通じて転送し読み出す。この際、同時にデー
タを分散キャッシュメモリ２３にライトする。これによ
り第一のコマンドの時と同じく２回目以降のデータリー
ドに対しアクセスの高速化をはかる。
にあるかの判定をおこなう。この判定はディスク制御回
路２６により行なう。この結果データフロー２４のよう
に対象データが分散キャッシュメモリ２３上にあると判
定した場合には、当該キャッシュメモリ２３よりチャネ
ル制御回路１にデータをデータパススイッチ１１を通じ
て転送し読み出しチャネルＩ／Ｆ制御回路１がホストＣ
ＰＵにデータを転送し、リードコマンドが終了する。も
しアクセス対象データが分散キャッシュメモリ２３上に
無い場合は、第一で使用していないもう一方のディスク
制御回路２６経由でデータフロー２５のように、ディス
クドライブ８のリードを行い、データをデータパススイ
ッチ１１を通じて転送し読み出す。この際、同時にデー
タを分散キャッシュメモリ２３にライトする。これによ
り第一のコマンドの時と同じく２回目以降のデータリー
ドに対しアクセスの高速化をはかる。
【００３０】なお、図４では２つのホストＣＰＵから同
一ディスクグループの同一ディスクに逐次的にリードし
た状況を示しているが、同一ディスクグループへの異な
るディスクへの同時的なリードについても同様に可能で
ある。
一ディスクグループの同一ディスクに逐次的にリードし
た状況を示しているが、同一ディスクグループへの異な
るディスクへの同時的なリードについても同様に可能で
ある。
【００３１】図５は４つのホストＣＰＵから同一ディス
クグループに２つのリードコマンドを実行時のデータフ
ロー、前記ディスクグループと異なるディスクグループ
にリードコマンドとライトコマンドを実行時のデータフ
ローを示す図である。２つのホストＣＰＵからの同一デ
ィスクグループのリードコマンド実行時は、図４の実施
形態における説明と同様に、データフロ−２０、２１、
２４、２５になる。ここでは異なるディスクグループに
対する２つのリードコマンドとライトコマンド実行時に
ついて説明する。
クグループに２つのリードコマンドを実行時のデータフ
ロー、前記ディスクグループと異なるディスクグループ
にリードコマンドとライトコマンドを実行時のデータフ
ローを示す図である。２つのホストＣＰＵからの同一デ
ィスクグループのリードコマンド実行時は、図４の実施
形態における説明と同様に、データフロ−２０、２１、
２４、２５になる。ここでは異なるディスクグループに
対する２つのリードコマンドとライトコマンド実行時に
ついて説明する。
【００３２】まず、第３のチャネルＩ／Ｆ制御回路３１
にデータリードコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路３１で
ホストＣＰＵからのコマンドを認識する。その結果リー
ドコマンドであることがわかる。その後、リード要求が
どのディスクドライブ３４に対するものか判別し、もう
１つのデータパススイッチ３３を切替え、チャネルＩ／
Ｆ制御回路３１と分散配置不揮発キャッシュメモリ３５
を結合状態にする。次に目的のデータがキャッシュメモ
リ上にあるかの判定をおこなう。この判定はディスク制
御回路３７により行なう。
にデータリードコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路３１で
ホストＣＰＵからのコマンドを認識する。その結果リー
ドコマンドであることがわかる。その後、リード要求が
どのディスクドライブ３４に対するものか判別し、もう
１つのデータパススイッチ３３を切替え、チャネルＩ／
Ｆ制御回路３１と分散配置不揮発キャッシュメモリ３５
を結合状態にする。次に目的のデータがキャッシュメモ
リ上にあるかの判定をおこなう。この判定はディスク制
御回路３７により行なう。
【００３３】この結果、データフロー２７のように対象
データが分散不揮発キャッシュメモリ３５上にあると判
定した場合には当該キャッシュメモリ３５よりチャネル
制御回路３１にデータをデータパススイッチ３３を通じ
て転送し読み出しチャネルＩ／Ｆ制御回路３１がホスト
ＣＰＵにデータを転送し、リードコマンドが終了する。
もし、アクセス対象データが分散キャッシュメモリ３５
上が無い場合は、データフロー２８のようにディスク制
御回路３７経由でディスクドライブ３４のリードを行
い、データをデータパススイッチ３３を通じて転送し読
み出す。この際、同時にデータを分散キャッシュメモリ
３５にライトする。これにより２回目以降のデータリー
ドに対しアクセスを高速化をはかる。
データが分散不揮発キャッシュメモリ３５上にあると判
定した場合には当該キャッシュメモリ３５よりチャネル
制御回路３１にデータをデータパススイッチ３３を通じ
て転送し読み出しチャネルＩ／Ｆ制御回路３１がホスト
ＣＰＵにデータを転送し、リードコマンドが終了する。
もし、アクセス対象データが分散キャッシュメモリ３５
上が無い場合は、データフロー２８のようにディスク制
御回路３７経由でディスクドライブ３４のリードを行
い、データをデータパススイッチ３３を通じて転送し読
み出す。この際、同時にデータを分散キャッシュメモリ
３５にライトする。これにより２回目以降のデータリー
ドに対しアクセスを高速化をはかる。
【００３４】次に、第４のチャネルＩ／Ｆ制御回路３２
にデータライトコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路３２で
ホストＣＰＵからのコマンドを認識する。その結果ライ
トコマンドであることがわかる。その後、ライト要求が
どのディスクドライブ３４に対するものか判別し、デー
タパススイッチ３３を切替え、チャネルＩ／Ｆ制御回路
３２と分散不揮発キャッシュメモリ３６を結合状態にす
る。
にデータライトコマンドがホストＣＰＵから入った場合
について説明する。まずチャネルＩ／Ｆ制御回路３２で
ホストＣＰＵからのコマンドを認識する。その結果ライ
トコマンドであることがわかる。その後、ライト要求が
どのディスクドライブ３４に対するものか判別し、デー
タパススイッチ３３を切替え、チャネルＩ／Ｆ制御回路
３２と分散不揮発キャッシュメモリ３６を結合状態にす
る。
【００３５】チャネルＩ／Ｆ制御回路３２からのデータ
をデータフロー２９のように同時に分散配置不揮発キャ
ッシュメモリ３６に転送する。このときデータフロー３
０のようにライトデータをペアとなる分散揮発キャッシ
ュメモリ３５上に２重ライトする。この後にディスク制
御回路３８にも転送され、ディスクドライブ３４に転送
される。これによりディスクにデータを書き込む。上記
のような複数のアクセスが発生した場合でも分散配置不
揮発キャッシュメモリとディスク制御回路をペアでもつ
ことによりアクセス要求を分散して処理することにより
性能を向上できる。
をデータフロー２９のように同時に分散配置不揮発キャ
ッシュメモリ３６に転送する。このときデータフロー３
０のようにライトデータをペアとなる分散揮発キャッシ
ュメモリ３５上に２重ライトする。この後にディスク制
御回路３８にも転送され、ディスクドライブ３４に転送
される。これによりディスクにデータを書き込む。上記
のような複数のアクセスが発生した場合でも分散配置不
揮発キャッシュメモリとディスク制御回路をペアでもつ
ことによりアクセス要求を分散して処理することにより
性能を向上できる。
【００３６】以上説明したように、本発明の実施形態
は、次のような構成、機能乃至作用を奏するものを含む
ものである。即ち、従来のディスク制御装置ではキャッ
シュメモリは集中管理されておりキャッシュメモリにア
クセスが集中することがある。これがボトルネックとな
りキャッシュメモリ性能により装置性能が制限をうけて
しまう。このような課題に対処するため、本発明では複
数のアクセスが同時刻に出来るようにキャッシュメモリ
を分散配置することによりボトルネックを解消し装置性
能の向上をはかる。
は、次のような構成、機能乃至作用を奏するものを含む
ものである。即ち、従来のディスク制御装置ではキャッ
シュメモリは集中管理されておりキャッシュメモリにア
クセスが集中することがある。これがボトルネックとな
りキャッシュメモリ性能により装置性能が制限をうけて
しまう。このような課題に対処するため、本発明では複
数のアクセスが同時刻に出来るようにキャッシュメモリ
を分散配置することによりボトルネックを解消し装置性
能の向上をはかる。
【００３７】この分散配置キャッシュメモリは不揮発に
することで万一電源切断等が発生した場合でもデータが
保持される。分散配置キャッシュメモリの構成を２重化
し、相互に接続することにより１つのパスが故障しても
もう１つのパスからアクセスが可能なため稼動率の向上
が可能である。
することで万一電源切断等が発生した場合でもデータが
保持される。分散配置キャッシュメモリの構成を２重化
し、相互に接続することにより１つのパスが故障しても
もう１つのパスからアクセスが可能なため稼動率の向上
が可能である。
【００３８】分散配置キャッシュメモリはディスク制御
回路配下のドライブグループごとのデータをもつことに
より、キャッシュヒットの確率も高くなる。また、分散
配置キャッシュメモリ容量をドライブグループごとに容
量を可変化とすることが可能である。これはドライブに
書込まれているデータの内容、容量に応じてキャッシュ
メモリを最適量とすることで少ないメモリ量で装置性能
を改善できる。
回路配下のドライブグループごとのデータをもつことに
より、キャッシュヒットの確率も高くなる。また、分散
配置キャッシュメモリ容量をドライブグループごとに容
量を可変化とすることが可能である。これはドライブに
書込まれているデータの内容、容量に応じてキャッシュ
メモリを最適量とすることで少ないメモリ量で装置性能
を改善できる。
【００３９】分散配置キャッシュメモリをディスク制御
回路に直結することによりドライブグループごとのデー
タを個々に管理できるためキャッシュヒット、ミス判定
が集中型に比べて分割されるため、判定テーブルの範囲
が狭くなりアクセスを高速に行え、リード／ライト性能
を向上することが可能となる。
回路に直結することによりドライブグループごとのデー
タを個々に管理できるためキャッシュヒット、ミス判定
が集中型に比べて分割されるため、判定テーブルの範囲
が狭くなりアクセスを高速に行え、リード／ライト性能
を向上することが可能となる。
【００４０】また、今後ディスク制御装置当たりの容量
の増加、高機能化により、制御を行うディスクドライブ
の数が多くなり、また装置のホストに対するパスが増加
すると考えられる。これらに対応するために増設単位を
ディスク制御ユニットごとに増設することで自由に装置
スループットを改善することが可能となる。これにより
多チャネル、多ドライブ化の対応時に１つのキャッシュ
に集中することなく高いスループットをもたらすことが
出来る。また分散するキャッシュメモリに不揮発メモリ
素子を使用することで実装的にも有利で、またバッテリ
等のバックアップ回路も不要となり低価格で構成可能で
ある。
の増加、高機能化により、制御を行うディスクドライブ
の数が多くなり、また装置のホストに対するパスが増加
すると考えられる。これらに対応するために増設単位を
ディスク制御ユニットごとに増設することで自由に装置
スループットを改善することが可能となる。これにより
多チャネル、多ドライブ化の対応時に１つのキャッシュ
に集中することなく高いスループットをもたらすことが
出来る。また分散するキャッシュメモリに不揮発メモリ
素子を使用することで実装的にも有利で、またバッテリ
等のバックアップ回路も不要となり低価格で構成可能で
ある。
【００４１】
【発明の効果】本発明によれば、多チャネルパス化、多
ディスクドライブ化のディスク制御装置の構成をキャッ
シュメモリを分散配置することで、高スループット化が
可能となり、不揮発キャッシュメモリの容量を最適化す
ることで、装置性能を改善することができ低価格で高性
能なディスク制御装置を構成することが可能となる。
ディスクドライブ化のディスク制御装置の構成をキャッ
シュメモリを分散配置することで、高スループット化が
可能となり、不揮発キャッシュメモリの容量を最適化す
ることで、装置性能を改善することができ低価格で高性
能なディスク制御装置を構成することが可能となる。
【図１】本発明の実施形態に係る分散配置不揮発キャッ
シュメモリを用いたディスク制御装置の全体構成を示す
図である。
シュメモリを用いたディスク制御装置の全体構成を示す
図である。
【図２】ホストＣＰＵからのリードコマンド実行時のデ
ータフローを示す図である。
ータフローを示す図である。
【図３】ホストＣＰＵからのライトコマンド実行時のデ
ータフローを示す図である。
ータフローを示す図である。
【図４】２つのホストＣＰＵからの同一ディスクグルー
プのリードコマンド実行時のデータフローを示す図であ
る。
プのリードコマンド実行時のデータフローを示す図であ
る。
【図５】４つのホストＣＰＵから同一ディスクグループ
に２つのリードコマンドを実行時のデータフロー、前記
ディスクグループと異なるディスクグループにリードコ
マンドとライトコマンドを実行時のデータフローを示す
図である。
に２つのリードコマンドを実行時のデータフロー、前記
ディスクグループと異なるディスクグループにリードコ
マンドとライトコマンドを実行時のデータフローを示す
図である。
【図６】従来技術におけるディスク制御装置を示す図で
ある。
ある。
１ チャネル制御Ｉ／Ｆ回路
２ 不揮発キャッシュメモリ
３ 揮発キャッシュメモリ
４ チャネルＩ／Ｆ
５ キャッシュメモリアクセスパス（１）
６ キャッシュメモリアクセスパス（２）
７ ディスク制御回路
８ ディスクドライブ
９ ディスク制御ユニット
１０ ディスクドライブユニット
１１ データパススイッチ
１２ チャネル制御ユニット
１３ 分散配置不揮発キャッシュメモリ
１４ データフロー（１）
１５ データフロー（２）
１６ データフロー（３）
１７ データフロー（４）
１８ データフロー（５）
１９ 分散配置不揮発キャッシュメモリ（１）
２０ データフロー（６）
２１ データフロー（７）
２２ チャネル制御Ｉ／Ｆ回路（１）
２３ 分散配置不揮発キャッシュメモリ（２）
２４ データフロー（８）
２５ データフロー（９）
２６ ディスク制御回路（１）
２７ データフロー（１０）
２８ データフロー（１１）
２９ データフロー（１２）
３０ データフロー（１３）
３１ チャネル制御Ｉ／Ｆ回路（２）
３２ チャネル制御Ｉ／Ｆ回路（３）
３３ データパススイッチ（１）
３４ ディスクドライブ（１）
３５ 分散配置不揮発キャッシュメモリ（３）
３６ 分散配置不揮発キャッシュメモリ（４）
３７ ディスク制御回路（２）
３８ ディスク制御回路（３）
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 3/06 ３０１ Ｇ０６Ｆ 3/06 ３０１Ｕ
３０２ ３０２Ａ
12/16 ３１０ 12/16 ３１０Ｊ
Ｆターム(参考） 5B005 JJ01 JJ13 KK15 MM12 NN12
UU42 WW13
5B018 GA06 KA15 MA03 NA06 QA01
5B065 BA01 CA02 CC08 CE12 CH02
CH13
Claims (5)
- 【請求項１】 上位装置に接続されたチャネルＩ／Ｆ制
御回路、データの流れを切り替えるデータパススイッチ
を有するチャネル制御ユニットと、 ディスクドライブ、前記ディスクドライブを制御するデ
ィスク制御回路、前記データパススイッチと前記ディス
ク制御回路に介在するキャッシュメモリを有するディス
ク制御ユニットと、 を備えたディスク制御装置であって、 前記キャッシュメモリは前記ディスク制御回路毎に設け
られ且つ前記ディスクドライブ毎に一対のディスク制御
回路が設けられ、 前記ディスクドライブ毎に設けられた前記一対のキャッ
シュメモリとディスク制御回路は、互いにたすき掛け接
続をもされていることを特徴とするディスク制御装置。 - 【請求項２】 請求項１に記載のディスク制御装置にお
いて、 前記ディスクドライブは、単一のディスクドライブの他
に、複数の並置したディスクドライブからなるディスク
ドライブグループを含むことを特徴とするディスク制御
装置。 - 【請求項３】 請求項２に記載のディスク制御装置にお
いて、 前記一対のキャッシュメモリを前記ディスクドライブグ
ループ毎に複数設けて分散配置することを特徴とするデ
ィスク制御装置。 - 【請求項４】 請求項３に記載のディスク制御装置にお
いて、 前記分散配置したキャッシュメモリは前記ディスクドラ
イブグループのドライブ容量に応じて可変することを特
徴とするディスク制御装置。 - 【請求項５】 請求項１、２、３又は４に記載のディス
ク制御装置において、 前記キャッシュメモリは不揮発性メモリとすることを特
徴とするディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371643A JP4104324B2 (ja) | 2001-12-05 | 2001-12-05 | ディスク制御装置のキャッシュメモリ配置構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371643A JP4104324B2 (ja) | 2001-12-05 | 2001-12-05 | ディスク制御装置のキャッシュメモリ配置構成 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003173295A true JP2003173295A (ja) | 2003-06-20 |
| JP4104324B2 JP4104324B2 (ja) | 2008-06-18 |
Family
ID=19180661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371643A Expired - Fee Related JP4104324B2 (ja) | 2001-12-05 | 2001-12-05 | ディスク制御装置のキャッシュメモリ配置構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4104324B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961788B2 (en) * | 2002-04-26 | 2005-11-01 | Hitachi, Ltd. | Disk control device and control method therefor |
| JP2008123198A (ja) * | 2006-11-10 | 2008-05-29 | Toshiba Corp | キャッシュ一貫性保証機能を有するストレージクラスタシステム |
| JP2009187188A (ja) * | 2008-02-05 | 2009-08-20 | Fujitsu Ltd | 仮想化スイッチ、コンピュータシステムおよびデータコピー方法 |
| JP2010218320A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | ストレージ装置 |
| US7814270B2 (en) | 2004-03-12 | 2010-10-12 | Hitachi, Ltd. | Storage systems and methods of controlling cache memory of storage systems |
| US8341338B2 (en) | 2009-05-06 | 2012-12-25 | Samsung Electronics Co., Ltd. | Data storage device and related method of operation |
-
2001
- 2001-12-05 JP JP2001371643A patent/JP4104324B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961788B2 (en) * | 2002-04-26 | 2005-11-01 | Hitachi, Ltd. | Disk control device and control method therefor |
| US7814270B2 (en) | 2004-03-12 | 2010-10-12 | Hitachi, Ltd. | Storage systems and methods of controlling cache memory of storage systems |
| JP2008123198A (ja) * | 2006-11-10 | 2008-05-29 | Toshiba Corp | キャッシュ一貫性保証機能を有するストレージクラスタシステム |
| JP4643543B2 (ja) * | 2006-11-10 | 2011-03-02 | 株式会社東芝 | キャッシュ一貫性保証機能を有するストレージクラスタシステム |
| JP2009187188A (ja) * | 2008-02-05 | 2009-08-20 | Fujitsu Ltd | 仮想化スイッチ、コンピュータシステムおよびデータコピー方法 |
| JP4674242B2 (ja) * | 2008-02-05 | 2011-04-20 | 富士通株式会社 | 仮想化スイッチ、コンピュータシステムおよびデータコピー方法 |
| JP2010218320A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | ストレージ装置 |
| JP4703738B2 (ja) * | 2009-03-18 | 2011-06-15 | 富士通株式会社 | ストレージ装置 |
| US8341338B2 (en) | 2009-05-06 | 2012-12-25 | Samsung Electronics Co., Ltd. | Data storage device and related method of operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4104324B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4294142B2 (ja) | ディスクサブシステム | |
| JP5231642B2 (ja) | メモリモジュール内の独立制御式仮想メモリ装置 | |
| KR101011336B1 (ko) | 목표 디스크에 액세스하기 위한 방법, 디스크 용량을 확장하는 시스템 및 디스크 어레이 | |
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| KR101477849B1 (ko) | 메모리 모듈 및 메모리 모듈 제어 방법 | |
| CN100480979C (zh) | 存储系统以及存储控制方法 | |
| JPH11203201A (ja) | キャッシュメモリの配置方法およびデータ記憶システム | |
| WO2007112166A2 (en) | System and method for re-routing signals between memory system components | |
| WO2006051780A1 (ja) | 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置 | |
| JPH0876941A (ja) | ディスクアレイサブシステム | |
| JP2003345512A (ja) | ディスク制御装置 | |
| JP2003173295A (ja) | ディスク制御装置のキャッシュメモリ配置構成 | |
| US5636358A (en) | Method and apparatus for transferring data in a storage device including a dual-port buffer | |
| US5761727A (en) | Control apparatus for a memory architecture using dedicated and shared memory segments | |
| JPH0917979A (ja) | 半導体メモリ装置 | |
| JPH09160723A (ja) | データ記憶システム、データ転送方法及びデータ再構成方法 | |
| JPH11212728A (ja) | 外部記憶サブシステム | |
| JP2003296034A (ja) | ディスクサブシステムとその制御方法 | |
| JPH08235092A (ja) | データ転送制御装置 | |
| JP2000076849A (ja) | マルチバンク半導体メモリ装置 | |
| JPH08234928A (ja) | 情報記憶制御装置 | |
| JP2000347812A (ja) | 情報処理装置およびディスクアレイ装置 | |
| JP3684902B2 (ja) | ディスクアレイ制御装置 | |
| JP2733189B2 (ja) | ディスクアレイ装置の入出力制御方法 | |
| JPS5931743B2 (ja) | 二重化システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |