JP2003345512A - ディスク制御装置 - Google Patents
ディスク制御装置Info
- Publication number
- JP2003345512A JP2003345512A JP2002150135A JP2002150135A JP2003345512A JP 2003345512 A JP2003345512 A JP 2003345512A JP 2002150135 A JP2002150135 A JP 2002150135A JP 2002150135 A JP2002150135 A JP 2002150135A JP 2003345512 A JP2003345512 A JP 2003345512A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- disk
- interface
- cache memory
- resource management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Abstract
(57)【要約】
【課題】 小規模から超大規模な構成まで、同一の高機
能・高信頼性のアーキテクチャで対応可能な、スケーラ
ビリティのある構成のディスク制御装置の提供。 【解決手段】 各ディスク制御クラスタ100内で、複数
のチャネルインターフェース部10とキャッシュメモリ部
30及び複数のディスクインターフェース部20とキャッシ
ュメモリ部30との間はスイッチ40を介してデータパス網
400(実線)により接続され、各ディスク制御クラスタ100
の外部の各スイッチ40は各ディスク制御クラスタ100内
のスイッチ40とデータパス網400により接続され、各デ
ィスク制御クラスタ100の外部にリソース管理部50が置
かれ、リソース管理部50は、各ディスク制御クラスタ10
0内のチャネルインターフェース部10、ディスクインタ
ーフェース部20、キャッシュメモリ部30のそれぞれと、
また各ディスク制御クラスタ100の外部の各スイッチ40
とリソース管理網500(点線)により接続される。
能・高信頼性のアーキテクチャで対応可能な、スケーラ
ビリティのある構成のディスク制御装置の提供。 【解決手段】 各ディスク制御クラスタ100内で、複数
のチャネルインターフェース部10とキャッシュメモリ部
30及び複数のディスクインターフェース部20とキャッシ
ュメモリ部30との間はスイッチ40を介してデータパス網
400(実線)により接続され、各ディスク制御クラスタ100
の外部の各スイッチ40は各ディスク制御クラスタ100内
のスイッチ40とデータパス網400により接続され、各デ
ィスク制御クラスタ100の外部にリソース管理部50が置
かれ、リソース管理部50は、各ディスク制御クラスタ10
0内のチャネルインターフェース部10、ディスクインタ
ーフェース部20、キャッシュメモリ部30のそれぞれと、
また各ディスク制御クラスタ100の外部の各スイッチ40
とリソース管理網500(点線)により接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、データを複数の磁
気ディスク装置に格納するディスクシステム装置の制御
装置に関する。
気ディスク装置に格納するディスクシステム装置の制御
装置に関する。
【０００２】
【従来の技術】半導体記憶装置を記憶媒体とするコンピ
ュータの主記憶の入出力性能に比べて、磁気ディスクを
記憶媒体とするディスクサブシステム（以下「サブシス
テム」という。）の入出力性能は３〜４桁程度小さく、
従来からこの差を縮めること、すなわちサブシステムの
入出力性能を向上させる努力がなされている。サブシス
テムの入出力性能を向上させるための１つの方法とし
て、データを複数の磁気ディスク装置に格納するディス
ク制御装置が用いられている。
ュータの主記憶の入出力性能に比べて、磁気ディスクを
記憶媒体とするディスクサブシステム（以下「サブシス
テム」という。）の入出力性能は３〜４桁程度小さく、
従来からこの差を縮めること、すなわちサブシステムの
入出力性能を向上させる努力がなされている。サブシス
テムの入出力性能を向上させるための１つの方法とし
て、データを複数の磁気ディスク装置に格納するディス
ク制御装置が用いられている。
【０００３】例えば、図６に示した、従来より知られて
いるディスク制御装置は、１つ以上のディスク制御クラ
スタ (以下、クラスタと呼ぶ。) １０１を有し、ホスト
コンピュータ６０とクラスタ１０１との間のデータ転送
を実行する複数のチャネルインターフェース部１０と、
磁気ディスク装置７０とクラスタ１０１間のデータ転送
を実行する複数のディスクインターフェース部２０と、
磁気ディスク装置７０のデータを一時的に格納するキャ
ッシュメモリ部３０と、クラスタ１０１に関する制御情
報（例えば、チャネルインターフェース部１０及びディ
スクインターフェース部２０とキャッシュメモリ部３０
との間のデータ転送制御に関する情報、磁気ディスク装
置７０に格納するデータの管理情報）を格納するリソー
ス管理部９０とを備えている。
いるディスク制御装置は、１つ以上のディスク制御クラ
スタ (以下、クラスタと呼ぶ。) １０１を有し、ホスト
コンピュータ６０とクラスタ１０１との間のデータ転送
を実行する複数のチャネルインターフェース部１０と、
磁気ディスク装置７０とクラスタ１０１間のデータ転送
を実行する複数のディスクインターフェース部２０と、
磁気ディスク装置７０のデータを一時的に格納するキャ
ッシュメモリ部３０と、クラスタ１０１に関する制御情
報（例えば、チャネルインターフェース部１０及びディ
スクインターフェース部２０とキャッシュメモリ部３０
との間のデータ転送制御に関する情報、磁気ディスク装
置７０に格納するデータの管理情報）を格納するリソー
ス管理部９０とを備えている。
【０００４】１つのクラスタ１０１に接続可能なディス
ク容量やホストチャネル数には上限があり、１つのクラ
スタのサポートできる記録データ量以上のデータを記録
する必要がある場合や、１つのクラスタに接続できるホ
ストチャネル数以上のホストコンピュータ６０を接続す
る必要がある場合に、複数台のクラスタ１０１が設置さ
れる。チャネルインターフェース部１０及びディスクイ
ンターフェース部２０とキャッシュメモリ部３０との間
は、複数のクラスタ１０１間を跨って、データパス網４
００により接続される。同様に、チャネルインターフェ
ース部１０及びディスクインターフェース部２０とリソ
ース管理部９０との間は、複数のクラスタ１０１間を跨
って、リソース管理網５００で接続される。これによ
り、リソース管理部９０およびキャッシュメモリ部３０
は全てのチャネルインターフェース部１０及びディスク
インターフェース部２０からアクセス可能な構成となっ
ている。
ク容量やホストチャネル数には上限があり、１つのクラ
スタのサポートできる記録データ量以上のデータを記録
する必要がある場合や、１つのクラスタに接続できるホ
ストチャネル数以上のホストコンピュータ６０を接続す
る必要がある場合に、複数台のクラスタ１０１が設置さ
れる。チャネルインターフェース部１０及びディスクイ
ンターフェース部２０とキャッシュメモリ部３０との間
は、複数のクラスタ１０１間を跨って、データパス網４
００により接続される。同様に、チャネルインターフェ
ース部１０及びディスクインターフェース部２０とリソ
ース管理部９０との間は、複数のクラスタ１０１間を跨
って、リソース管理網５００で接続される。これによ
り、リソース管理部９０およびキャッシュメモリ部３０
は全てのチャネルインターフェース部１０及びディスク
インターフェース部２０からアクセス可能な構成となっ
ている。
【０００５】チャネルインターフェース部１０は、ホス
トコンピュータ６０と接続するためのインターフェース
及びホストコンピュータ６０に対する入出力を制御する
マイクロプロセッサ（図示せず）を有している。また、
ディスクインターフェース部２０は、磁気ディスク装置
７０と接続するためのインターフェース及び磁気ディス
ク装置７０に対する入出力を制御するマイクロプロセッ
サ（図示せず）を有している。また、ディスクインター
フェース部２０は、RAID機能の実行も行う。データパス
網４００は、１つ以上のスイッチ８０により構成され
る。データパス網４００を介して、チャネルインターフ
ェース部１０、及び、ディスクインターフェース部２０
がキャッシュメモリ部３０とデータ転送を行う場合、デ
ータの先頭に宛先アドレスを付加したパケットを使用す
る。チャネルインターフェース部１０、もしくは、ディ
スクインターフェース部２０内のマイクロプロセッサ制
御で、目的のキャッシュメモリ部３０との間で、データ
パス網４００を介したパケット転送が行われる。
トコンピュータ６０と接続するためのインターフェース
及びホストコンピュータ６０に対する入出力を制御する
マイクロプロセッサ（図示せず）を有している。また、
ディスクインターフェース部２０は、磁気ディスク装置
７０と接続するためのインターフェース及び磁気ディス
ク装置７０に対する入出力を制御するマイクロプロセッ
サ（図示せず）を有している。また、ディスクインター
フェース部２０は、RAID機能の実行も行う。データパス
網４００は、１つ以上のスイッチ８０により構成され
る。データパス網４００を介して、チャネルインターフ
ェース部１０、及び、ディスクインターフェース部２０
がキャッシュメモリ部３０とデータ転送を行う場合、デ
ータの先頭に宛先アドレスを付加したパケットを使用す
る。チャネルインターフェース部１０、もしくは、ディ
スクインターフェース部２０内のマイクロプロセッサ制
御で、目的のキャッシュメモリ部３０との間で、データ
パス網４００を介したパケット転送が行われる。
【０００６】スイッチ８０は、図７で示したように、デ
ータパス網４００に接続した複数のパスインターフェー
ス４１と、パケットバッファ４３とアドレスラッチ４４
とセレクタ４８を備えている。パスインターフェース４
１内には、パケットからアドレス情報を取り出すヘッダ
解析部４２が含まれており、それによって解析抽出され
たパケットアドレスがアドレスラッチ４４に取り込まれ
る。一方、送られてきたパケットは、パスインターフェ
ース４１を通して、パケットバッファ４３に格納され
る。アドレスラッチ４４からは、パケット宛先に応じた
セレクタ制御信号４７が生成され、パケットバッファ４
３に格納されたパケットの送出先をセレクタ４８によっ
て切り換える。このように従来のスイッチ８０では、ス
イッチでの経路切替が、パケットアドレスにより固定的
に決まっていた。そのため、パケットがデータパス網４
００を通過する経路については、チャネルインターフェ
ース部１０、及び、ディスクインターフェース部２０に
内蔵されるマイクロプロセッサの制御で、予め設定して
おく必要があった。とくに、パケットがデータパス網４
００内の複数のスイッチ８０を通過する場合は、複数の
スイッチに対する経路切替情報を、パケット内に付加し
て転送していた。
ータパス網４００に接続した複数のパスインターフェー
ス４１と、パケットバッファ４３とアドレスラッチ４４
とセレクタ４８を備えている。パスインターフェース４
１内には、パケットからアドレス情報を取り出すヘッダ
解析部４２が含まれており、それによって解析抽出され
たパケットアドレスがアドレスラッチ４４に取り込まれ
る。一方、送られてきたパケットは、パスインターフェ
ース４１を通して、パケットバッファ４３に格納され
る。アドレスラッチ４４からは、パケット宛先に応じた
セレクタ制御信号４７が生成され、パケットバッファ４
３に格納されたパケットの送出先をセレクタ４８によっ
て切り換える。このように従来のスイッチ８０では、ス
イッチでの経路切替が、パケットアドレスにより固定的
に決まっていた。そのため、パケットがデータパス網４
００を通過する経路については、チャネルインターフェ
ース部１０、及び、ディスクインターフェース部２０に
内蔵されるマイクロプロセッサの制御で、予め設定して
おく必要があった。とくに、パケットがデータパス網４
００内の複数のスイッチ８０を通過する場合は、複数の
スイッチに対する経路切替情報を、パケット内に付加し
て転送していた。
【０００７】
【発明が解決しようとする課題】急激に変化するビジネ
ス環境に対応するため、初期投資コストを抑えながら
も、事業拡大に応じて追加投資を行うことで、投資額に
見合った性能・容量を実現する、高スケーラビリティの
ディスク制御装置が求められている。上記のディスク制
御装置には、小規模な構成から超大規模な構成まで顧客
ニーズに応じた拡張性がなければならず、ホストコンピ
ュータとの接続チャネル数や磁気ディスク装置のデータ
容量を、柔軟に変化させるための仕組みが必要となる。
しかし、図６、図７、図８に示した従来技術では、チャ
ネルインターフェイス部１０、ディスクインターフェイ
ス部２０とキャッシュメモリ部３０とを接続しているデ
ータパス網４００内の途中経路が、マイクロプログラム
によって予め決められているため、上記チャネルインタ
ーフェース部やディスクインターフェース部の接続構成
を、顧客ニーズにより変化させるのは困難であった。ま
た、データパス網４００内を流れるパケット通信量には
偏りがあり、パケット転送の経路を最適化することによ
ってデータパス網全体の転送量を増加させることが可能
であるが、従来技術では、経路が固定されているため
に、前述の最適化が行えない。そのため、チャネルイン
ターフェース部１０や、ディスクインターフェース部２
０の数が増加するのに伴い、データパス網４００の帯域
制約によって顕著な性能劣化が生じていた。さらに、複
数のクラスタ１０１で構成されるディスク制御装置の場
合、チャネルインターフェース部１０、もしくは、ディ
スクインターフェース部２０内のマイクロプロセッサ
で、経路上のすべてのスイッチ８０に対する経路切替制
御を行わなければならないが、クラスタ１０１の数が増
え、接続が複雑になるに伴い、上記のマイクロプロセッ
サ処理が増大し、ホストコンピュータ６０や磁気ディス
ク装置７０とのデータ転送処理を圧迫して性能劣化を招
いていた。
ス環境に対応するため、初期投資コストを抑えながら
も、事業拡大に応じて追加投資を行うことで、投資額に
見合った性能・容量を実現する、高スケーラビリティの
ディスク制御装置が求められている。上記のディスク制
御装置には、小規模な構成から超大規模な構成まで顧客
ニーズに応じた拡張性がなければならず、ホストコンピ
ュータとの接続チャネル数や磁気ディスク装置のデータ
容量を、柔軟に変化させるための仕組みが必要となる。
しかし、図６、図７、図８に示した従来技術では、チャ
ネルインターフェイス部１０、ディスクインターフェイ
ス部２０とキャッシュメモリ部３０とを接続しているデ
ータパス網４００内の途中経路が、マイクロプログラム
によって予め決められているため、上記チャネルインタ
ーフェース部やディスクインターフェース部の接続構成
を、顧客ニーズにより変化させるのは困難であった。ま
た、データパス網４００内を流れるパケット通信量には
偏りがあり、パケット転送の経路を最適化することによ
ってデータパス網全体の転送量を増加させることが可能
であるが、従来技術では、経路が固定されているため
に、前述の最適化が行えない。そのため、チャネルイン
ターフェース部１０や、ディスクインターフェース部２
０の数が増加するのに伴い、データパス網４００の帯域
制約によって顕著な性能劣化が生じていた。さらに、複
数のクラスタ１０１で構成されるディスク制御装置の場
合、チャネルインターフェース部１０、もしくは、ディ
スクインターフェース部２０内のマイクロプロセッサ
で、経路上のすべてのスイッチ８０に対する経路切替制
御を行わなければならないが、クラスタ１０１の数が増
え、接続が複雑になるに伴い、上記のマイクロプロセッ
サ処理が増大し、ホストコンピュータ６０や磁気ディス
ク装置７０とのデータ転送処理を圧迫して性能劣化を招
いていた。
【０００８】本発明の目的は、上記従来技術の欠点を改
善し、小規模な構成から超大規模な構成まで、同一の高
機能・高信頼性のアーキテクチャで対応可能な、スケー
ラビリティのある構成のディスク制御装置を提供するこ
とにある。より具体的には、本発明の目的は、顧客ニー
ズに応じて柔軟に拡張可能なディスク制御装置を提供す
ること、また、必要に応じてディスク制御装置内の接続
状況を調整する機能を提供すること、さらに、超大規模
なクラスタ構成でも性能低下の少ないディスク制御装置
を実現することにある。
善し、小規模な構成から超大規模な構成まで、同一の高
機能・高信頼性のアーキテクチャで対応可能な、スケー
ラビリティのある構成のディスク制御装置を提供するこ
とにある。より具体的には、本発明の目的は、顧客ニー
ズに応じて柔軟に拡張可能なディスク制御装置を提供す
ること、また、必要に応じてディスク制御装置内の接続
状況を調整する機能を提供すること、さらに、超大規模
なクラスタ構成でも性能低下の少ないディスク制御装置
を実現することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、磁気ディスク装置に対しリ
ード／ライトされるデータを一時的に格納するキャッシ
ュメモリ部と、チャネルインターフェース部及びディス
クインターフェース部とキャッシュメモリ部との間のデ
ータ転送に関する制御情報を格納するリソース管理部を
有し、各チャネルインターフェース部は、ホストコンピ
ュータとのインターフェースとキャッシュメモリ部との
間のデータ転送を実行し、各ディスクインターフェース
部は、磁気ディスク装置とのインターフェースとキャッ
シュメモリ部との間のデータ転送を実行するディスク制
御装置において、複数のチャネルインターフェース部と
キャッシュメモリ部及び複数のディスクインターフェー
ス部とキャッシュメモリ部との間が１つ以上のスイッチ
を介してデータパス網により接続され、スイッチはデー
タパス網内での経路を指定するための経路変換テーブル
と該テーブルを変更する変更手段を有する。また、前記
ディスク制御装置において、複数のチャネルインターフ
ェース部とキャッシュメモリ部及び複数のディスクイン
ターフェース部とキャッシュメモリ部との間が１つ以上
のスイッチを介してデータパス網により接続され、複数
のチャネルインターフェース部と、複数のディスクイン
ターフェース部と、１つ以上のスイッチのそれぞれがリ
ソース管理網を介してリソース管理部に接続され、スイ
ッチはデータパス網内での経路を指定するための経路変
換テーブルと該テーブルを変更する変更手段を有する。
また、前記ディスク制御装置において、複数のチャネル
インターフェース部と、複数のディスクインターフェー
ス部が１つ以上のスイッチを介してデータパス網により
前記リソース管理部に接続され、１つ以上のスイッチが
データパス網によりリソース管理部に接続され、スイッ
チはデータパス網内での経路を指定するための経路変換
テーブルと該テーブルを変更する変更手段を有する。ま
た、前記スイッチの変更手段は、リソース管理部から該
リソース管理部に格納されている制御情報を取得し、該
制御情報を使用して計算した経路コストを基にスイッチ
内の経路変換テーブルを更新する。
め、本発明は、ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、磁気ディスク装置に対しリ
ード／ライトされるデータを一時的に格納するキャッシ
ュメモリ部と、チャネルインターフェース部及びディス
クインターフェース部とキャッシュメモリ部との間のデ
ータ転送に関する制御情報を格納するリソース管理部を
有し、各チャネルインターフェース部は、ホストコンピ
ュータとのインターフェースとキャッシュメモリ部との
間のデータ転送を実行し、各ディスクインターフェース
部は、磁気ディスク装置とのインターフェースとキャッ
シュメモリ部との間のデータ転送を実行するディスク制
御装置において、複数のチャネルインターフェース部と
キャッシュメモリ部及び複数のディスクインターフェー
ス部とキャッシュメモリ部との間が１つ以上のスイッチ
を介してデータパス網により接続され、スイッチはデー
タパス網内での経路を指定するための経路変換テーブル
と該テーブルを変更する変更手段を有する。また、前記
ディスク制御装置において、複数のチャネルインターフ
ェース部とキャッシュメモリ部及び複数のディスクイン
ターフェース部とキャッシュメモリ部との間が１つ以上
のスイッチを介してデータパス網により接続され、複数
のチャネルインターフェース部と、複数のディスクイン
ターフェース部と、１つ以上のスイッチのそれぞれがリ
ソース管理網を介してリソース管理部に接続され、スイ
ッチはデータパス網内での経路を指定するための経路変
換テーブルと該テーブルを変更する変更手段を有する。
また、前記ディスク制御装置において、複数のチャネル
インターフェース部と、複数のディスクインターフェー
ス部が１つ以上のスイッチを介してデータパス網により
前記リソース管理部に接続され、１つ以上のスイッチが
データパス網によりリソース管理部に接続され、スイッ
チはデータパス網内での経路を指定するための経路変換
テーブルと該テーブルを変更する変更手段を有する。ま
た、前記スイッチの変更手段は、リソース管理部から該
リソース管理部に格納されている制御情報を取得し、該
制御情報を使用して計算した経路コストを基にスイッチ
内の経路変換テーブルを更新する。
【００１０】
【発明の実施の形態】以下、大容量のデ−タの記憶装置
として磁気ディスク装置を例にとって説明するが、大容
量記憶装置として磁気ディスクに限られるものではな
く、例えばＤＶＤのような大容量記憶装置であって良
い。本発明の実施の形態の１つとして、好ましくは、前
記複数のチャネルインターフェース部及び前記複数のデ
ィスクインターフェース部と前記キャッシュメモリ部と
の間を、１つ以上のスイッチで構成されるデータパス網
を介して接続し、また、前記複数のチャネルインターフ
ェース部、前記複数のディスクインターフェース部、前
記スイッチ、前記リソース管理部とはリソース管理網を
介して接続し、前記スイッチには前記データパス網内で
の経路を指定するための経路変換テーブルとその変更手
段を設ける。また、好ましくは、前記複数のチャネルイ
ンターフェース部、前記複数のディスクインターフェー
ス部、前記キャッシュメモリ部、前記リソース管理部と
の間が１つ以上のスイッチで構成されるデータパス網を
介して接続されており、前記スイッチには前記データパ
ス網内での経路を指定するための経路変換テーブルとそ
の変更手段を設ける。また、好ましくは、前記複数のチ
ャネルインターフェース部、前記複数のディスクインタ
ーフェース部と前記キャッシュメモリ部との間をスイッ
チで接続することによりディスク制御クラスタを形成
し、複数の前記ディスク制御クラスタ内のスイッチ間
を、１つ以上のスイッチで構成されるデータパス網を介
して接続し、前記複数のチャネルインターフェース部、
前記複数のディスクインターフェース部、前記スイッ
チ、前記リソース管理部とをリソース管理網を介して接
続し、前記スイッチには前記データパス網内での経路を
指定するための経路変換テーブルとその変更手段を設け
る。また、好ましくは、前記複数のチャネルインターフ
ェース部、前記複数のディスクインターフェース部、前
記キャッシュメモリ部、前記リソース管理部との間をス
イッチで接続することによりディスク制御クラスタを形
成し、複数の前記ディスク制御クラスタ内のスイッチ間
を、１つ以上のスイッチで構成されるデータパス網を介
して接続し、前記スイッチには前記データパス網内での
経路を指定するための経路変換テーブルとその変更手段
を設ける。その他、本願が開示する課題、及びその解決
方法は、発明の実施形態の欄及び図面により明らかにさ
れる。
として磁気ディスク装置を例にとって説明するが、大容
量記憶装置として磁気ディスクに限られるものではな
く、例えばＤＶＤのような大容量記憶装置であって良
い。本発明の実施の形態の１つとして、好ましくは、前
記複数のチャネルインターフェース部及び前記複数のデ
ィスクインターフェース部と前記キャッシュメモリ部と
の間を、１つ以上のスイッチで構成されるデータパス網
を介して接続し、また、前記複数のチャネルインターフ
ェース部、前記複数のディスクインターフェース部、前
記スイッチ、前記リソース管理部とはリソース管理網を
介して接続し、前記スイッチには前記データパス網内で
の経路を指定するための経路変換テーブルとその変更手
段を設ける。また、好ましくは、前記複数のチャネルイ
ンターフェース部、前記複数のディスクインターフェー
ス部、前記キャッシュメモリ部、前記リソース管理部と
の間が１つ以上のスイッチで構成されるデータパス網を
介して接続されており、前記スイッチには前記データパ
ス網内での経路を指定するための経路変換テーブルとそ
の変更手段を設ける。また、好ましくは、前記複数のチ
ャネルインターフェース部、前記複数のディスクインタ
ーフェース部と前記キャッシュメモリ部との間をスイッ
チで接続することによりディスク制御クラスタを形成
し、複数の前記ディスク制御クラスタ内のスイッチ間
を、１つ以上のスイッチで構成されるデータパス網を介
して接続し、前記複数のチャネルインターフェース部、
前記複数のディスクインターフェース部、前記スイッ
チ、前記リソース管理部とをリソース管理網を介して接
続し、前記スイッチには前記データパス網内での経路を
指定するための経路変換テーブルとその変更手段を設け
る。また、好ましくは、前記複数のチャネルインターフ
ェース部、前記複数のディスクインターフェース部、前
記キャッシュメモリ部、前記リソース管理部との間をス
イッチで接続することによりディスク制御クラスタを形
成し、複数の前記ディスク制御クラスタ内のスイッチ間
を、１つ以上のスイッチで構成されるデータパス網を介
して接続し、前記スイッチには前記データパス網内での
経路を指定するための経路変換テーブルとその変更手段
を設ける。その他、本願が開示する課題、及びその解決
方法は、発明の実施形態の欄及び図面により明らかにさ
れる。
【００１１】以下、本発明の実施例を図面を用いて説明
する。 《実施例１》図１、図２、図３、及び図４に、本発明の
一実施例を示す。図１に示したディスク制御装置は複数
のディスク制御クラスタ１００から構成される。ディス
ク制御クラスタ１００は、ホストコンピュータ６０との
インターフェース部（チャネルインターフェース部）１
０と、磁気ディスク装置７０とのインターフェース部
（ディスクインターフェース部）２０と、キャッシュメ
モリ部３０、スイッチ４０を有し、チャネルインターフ
ェース部１０及びディスクインターフェース部２０とキ
ャッシュメモリ部３０の間は、スイッチ４０を介して、
複数のディスク制御クラスタ１００に跨るデータパス網
４００で接続されている。また、図１に示したディスク
制御装置は、リソース管理部５０を有し、チャネルイン
ターフェース部１０、ディスクインターフェース部２
０、スイッチ４０とリソース管理部５０との間は複数の
ディスク制御クラスタ１００に跨るリソース管理網５０
０を介して接続されている。すなわち、データパス網４
００、あるいはリソース管理網５００を介して、全ての
チャネルインターフェース部１０、全てのディスクイン
ターフェース部２０から、全てのキャッシュメモリ部３
０、あるいはリソース管理部５０へアクセス可能な構成
となっている。
する。 《実施例１》図１、図２、図３、及び図４に、本発明の
一実施例を示す。図１に示したディスク制御装置は複数
のディスク制御クラスタ１００から構成される。ディス
ク制御クラスタ１００は、ホストコンピュータ６０との
インターフェース部（チャネルインターフェース部）１
０と、磁気ディスク装置７０とのインターフェース部
（ディスクインターフェース部）２０と、キャッシュメ
モリ部３０、スイッチ４０を有し、チャネルインターフ
ェース部１０及びディスクインターフェース部２０とキ
ャッシュメモリ部３０の間は、スイッチ４０を介して、
複数のディスク制御クラスタ１００に跨るデータパス網
４００で接続されている。また、図１に示したディスク
制御装置は、リソース管理部５０を有し、チャネルイン
ターフェース部１０、ディスクインターフェース部２
０、スイッチ４０とリソース管理部５０との間は複数の
ディスク制御クラスタ１００に跨るリソース管理網５０
０を介して接続されている。すなわち、データパス網４
００、あるいはリソース管理網５００を介して、全ての
チャネルインターフェース部１０、全てのディスクイン
ターフェース部２０から、全てのキャッシュメモリ部３
０、あるいはリソース管理部５０へアクセス可能な構成
となっている。
【００１２】チャネルインターフェース部１０には、ホ
ストコンピュータ６０に対する入出力を制御するマイク
ロプロセッサと、キャッシュメモリ部３０へのアクセス
を制御するアクセス制御部と、リソース管理部５０への
アクセスを制御するアクセス制御部を有し、ホストコン
ピュータ６０とキャッシュメモリ部３０間のデータの転
送、及びマイクロプロセッサとリソース管理部５０間の
制御情報の転送を実行する。ディスクインターフェース
部２０は、磁気ディスク装置７０に対する入出力を制御
するマイクロプロセッサと、キャッシュメモリ部３０へ
のアクセスを制御するアクセス制御部と、リソース管理
部５０へのアクセスを制御するアクセス制御部を有し、
磁気ディスク装置７０とキャッシュメモリ部３０間のデ
ータの転送、及びマイクロプロセッサとリソース管理部
５０間の制御情報の転送を実行する。ディスクインター
フェース部はRAID機能の実行も行う。キャッシュメモリ
部３０は、キャッシュメモリ・コントローラとメモリモ
ジュールを有し、磁気ディスク装置７０へ記録するデー
タを一時的に格納する。
ストコンピュータ６０に対する入出力を制御するマイク
ロプロセッサと、キャッシュメモリ部３０へのアクセス
を制御するアクセス制御部と、リソース管理部５０への
アクセスを制御するアクセス制御部を有し、ホストコン
ピュータ６０とキャッシュメモリ部３０間のデータの転
送、及びマイクロプロセッサとリソース管理部５０間の
制御情報の転送を実行する。ディスクインターフェース
部２０は、磁気ディスク装置７０に対する入出力を制御
するマイクロプロセッサと、キャッシュメモリ部３０へ
のアクセスを制御するアクセス制御部と、リソース管理
部５０へのアクセスを制御するアクセス制御部を有し、
磁気ディスク装置７０とキャッシュメモリ部３０間のデ
ータの転送、及びマイクロプロセッサとリソース管理部
５０間の制御情報の転送を実行する。ディスクインター
フェース部はRAID機能の実行も行う。キャッシュメモリ
部３０は、キャッシュメモリ・コントローラとメモリモ
ジュールを有し、磁気ディスク装置７０へ記録するデー
タを一時的に格納する。
【００１３】スイッチ４０は、図２に示されているよう
に、データパス網４００に接続した複数のパスインター
フェース４１と、リソース管理網５００に接続した経路
変更手段４５と、パケットバッファ４３とアドレスラッ
チ４４とセレクタ４８を備えている。図１、図２、では
詳細には示していないが、スイッチ４０は各チャネルイ
ンタフェース１０毎にチャネルインタフェースとの接続
のために複数のポートを有する構成を取り、各チャネル
インタフェース１０もスイッチ４０との接続のために複
数のポートを有する構成を取り、一つのチャネルインタ
フェースとスイッチ４０との間には複数のデータ転送経
路がある。また、スイッチ４０と各ディスクインタフェ
ース２０は上記と同様の構成を取り、一つのディスクイ
ンタフェースとスイッチ４０との間には複数のデータ転
送経路がある。また、スイッチ４０とキャッシュメモリ
３０、そしてスイッチ４０と他の各スイッチ４０は、上
記と同様の構成を取り、スイッチ４０とキャッシュメモ
リ３０との間には複数のデータ転送経路があり、スイッ
チ４０と他の各スイッチ４０の間にも複数のデータ転送
経路がある。パスインターフェース４１は、データパス
網４００から受け取ったパケットを、パケットバッファ
４３に格納するとともに、ヘッダ解析部４２によってパ
ケットからアドレス情報を取り出し、解析抽出したパケ
ットアドレスを経路変更手段４５に送る。経路変更手段
４５は、経路変換テーブル４６を有し、ヘッダ解析部４
２から受け取ったパケットアドレスを目的の宛先アドレ
スに変換し、結果をアドレスラッチ４４に格納する。ア
ドレスラッチ４４からは、パケット宛先に応じたセレク
タ制御信号４７が生成され、パケットバッファ４３に格
納されたパケットの送出先をセレクタ４８によって切り
換える。したがって、経路変換テーブル４６の値を適切
に変更することによって、データパス網４００内でのパ
ケット経路を最適化することが可能となる。
に、データパス網４００に接続した複数のパスインター
フェース４１と、リソース管理網５００に接続した経路
変更手段４５と、パケットバッファ４３とアドレスラッ
チ４４とセレクタ４８を備えている。図１、図２、では
詳細には示していないが、スイッチ４０は各チャネルイ
ンタフェース１０毎にチャネルインタフェースとの接続
のために複数のポートを有する構成を取り、各チャネル
インタフェース１０もスイッチ４０との接続のために複
数のポートを有する構成を取り、一つのチャネルインタ
フェースとスイッチ４０との間には複数のデータ転送経
路がある。また、スイッチ４０と各ディスクインタフェ
ース２０は上記と同様の構成を取り、一つのディスクイ
ンタフェースとスイッチ４０との間には複数のデータ転
送経路がある。また、スイッチ４０とキャッシュメモリ
３０、そしてスイッチ４０と他の各スイッチ４０は、上
記と同様の構成を取り、スイッチ４０とキャッシュメモ
リ３０との間には複数のデータ転送経路があり、スイッ
チ４０と他の各スイッチ４０の間にも複数のデータ転送
経路がある。パスインターフェース４１は、データパス
網４００から受け取ったパケットを、パケットバッファ
４３に格納するとともに、ヘッダ解析部４２によってパ
ケットからアドレス情報を取り出し、解析抽出したパケ
ットアドレスを経路変更手段４５に送る。経路変更手段
４５は、経路変換テーブル４６を有し、ヘッダ解析部４
２から受け取ったパケットアドレスを目的の宛先アドレ
スに変換し、結果をアドレスラッチ４４に格納する。ア
ドレスラッチ４４からは、パケット宛先に応じたセレク
タ制御信号４７が生成され、パケットバッファ４３に格
納されたパケットの送出先をセレクタ４８によって切り
換える。したがって、経路変換テーブル４６の値を適切
に変更することによって、データパス網４００内でのパ
ケット経路を最適化することが可能となる。
【００１４】ここで、経路変換テーブル４６は、図４に
示されているように、変換元の宛先と変換後の宛先との
対応関係が示されたもので、好ましくは半導体メモリに
よって実現される。このテーブルにおいて、宛先L1、L2
・・・Lmは変換元の宛先を示し、P1、P2、P3は変換後の宛
先を示す。変換元の宛先L1は、条件１のときに、変換後
の宛先P1になり、条件ｎのときには、変換後の宛先P2に
なる。また、経路変更手段４５は、リソース管理網５０
０を通して、リソース管理部５０にアクセスすること
で、経路変換テーブル４６に関する新たな情報を取得
し、この情報を基に経路変換テーブル４６の内容の更新
を行うとともに、障害情報などをリソース管理部５０に
登録する。各スイッチは、図には明記していないが、ス
イッチの回りのデータパス網の状態を監視している。障
害があればスイッチは障害を知ることができ、この障害
内容を経路変更手段４５からリソース管理部に報告す
る。リソース管理部はこの障害情報を基にネットワーク
の構成情報を変更する。スイッチはこのネットワークの
構成情報の変更をリソース管理部から取得して経路変換
テーブル４６を更新する。これにより、データパス網内
のすべてのスイッチ４０は、経路変換テーブル４６の内
容を常に適切な値に保つことが可能になるとともに、リ
ソース管理部５０は、データパス網内での全ての障害情
報、混雑度などを把握することが可能となる。
示されているように、変換元の宛先と変換後の宛先との
対応関係が示されたもので、好ましくは半導体メモリに
よって実現される。このテーブルにおいて、宛先L1、L2
・・・Lmは変換元の宛先を示し、P1、P2、P3は変換後の宛
先を示す。変換元の宛先L1は、条件１のときに、変換後
の宛先P1になり、条件ｎのときには、変換後の宛先P2に
なる。また、経路変更手段４５は、リソース管理網５０
０を通して、リソース管理部５０にアクセスすること
で、経路変換テーブル４６に関する新たな情報を取得
し、この情報を基に経路変換テーブル４６の内容の更新
を行うとともに、障害情報などをリソース管理部５０に
登録する。各スイッチは、図には明記していないが、ス
イッチの回りのデータパス網の状態を監視している。障
害があればスイッチは障害を知ることができ、この障害
内容を経路変更手段４５からリソース管理部に報告す
る。リソース管理部はこの障害情報を基にネットワーク
の構成情報を変更する。スイッチはこのネットワークの
構成情報の変更をリソース管理部から取得して経路変換
テーブル４６を更新する。これにより、データパス網内
のすべてのスイッチ４０は、経路変換テーブル４６の内
容を常に適切な値に保つことが可能になるとともに、リ
ソース管理部５０は、データパス網内での全ての障害情
報、混雑度などを把握することが可能となる。
【００１５】リソース管理部５０は、図３に示されてい
るように、リソース管理網５００に接続した複数の管理
網インターフェース５１と調停回路５３とパケットバッ
ファ５４とセレクタ５６とメモリ制御回路５７とリソー
ス管理メモリ５８と経路コスト計算手段５９を備えてい
る。管理網インターフェース５１は、リソース管理網５
００から受け取ったパケットを、パケットバッファ５４
に格納するとともに、ヘッダ解析部５２によってパケッ
トからアドレス情報を取り出し、解析抽出したパケット
アドレスを調停回路５３に送る。調停回路５３は、リソ
ース管理メモリへのアクセス競合を調停し、アクセスを
許可する管理網インターフェイス５１に対応したセレク
タ制御信号５５を生成する。その結果、セレクタ５６に
よって１つの管理網インターフェース５１に対してアク
セスが許可され、アクセスの許可されたパケットバッフ
ァ５４とリソース管理メモリ５８との間で、メモリ制御
回路５７を介してデータの転送が行われる。
るように、リソース管理網５００に接続した複数の管理
網インターフェース５１と調停回路５３とパケットバッ
ファ５４とセレクタ５６とメモリ制御回路５７とリソー
ス管理メモリ５８と経路コスト計算手段５９を備えてい
る。管理網インターフェース５１は、リソース管理網５
００から受け取ったパケットを、パケットバッファ５４
に格納するとともに、ヘッダ解析部５２によってパケッ
トからアドレス情報を取り出し、解析抽出したパケット
アドレスを調停回路５３に送る。調停回路５３は、リソ
ース管理メモリへのアクセス競合を調停し、アクセスを
許可する管理網インターフェイス５１に対応したセレク
タ制御信号５５を生成する。その結果、セレクタ５６に
よって１つの管理網インターフェース５１に対してアク
セスが許可され、アクセスの許可されたパケットバッフ
ァ５４とリソース管理メモリ５８との間で、メモリ制御
回路５７を介してデータの転送が行われる。
【００１６】リソース管理メモリ５８は、ディスク制御
装置の制御情報（例えば、障害情報、統計情報(データ
パスの利用率など)、経路接続情報、経路コストテーブ
ル等）等を格納する。この情報は、前述のように、リソ
ース管理網を介して、常に最新の状態に維持管理されて
いる。経路コスト計算手段５９は、リソース管理メモリ
５８の情報を使って、任意の２点間での最適経路を計算
する手段であって、好ましくは、マイクロプロセッサと
それによって実行されるソフトウェアで実現される。最
適経路の計算アルゴリズムには、いくつかの方法が知ら
れているが、例えば、到達可能な経路について、経由す
るスイッチの数（ホップ数）をコストとし、コストが最
小の経路を選択する方法や、前記のコストに、経路の混
雑度を加味して計算する方法などが利用できる。最適経
路計算の結果として、データパス網内の各スイッチに対
する最適な経路変換テーブルの内容が得られる。
装置の制御情報（例えば、障害情報、統計情報(データ
パスの利用率など)、経路接続情報、経路コストテーブ
ル等）等を格納する。この情報は、前述のように、リソ
ース管理網を介して、常に最新の状態に維持管理されて
いる。経路コスト計算手段５９は、リソース管理メモリ
５８の情報を使って、任意の２点間での最適経路を計算
する手段であって、好ましくは、マイクロプロセッサと
それによって実行されるソフトウェアで実現される。最
適経路の計算アルゴリズムには、いくつかの方法が知ら
れているが、例えば、到達可能な経路について、経由す
るスイッチの数（ホップ数）をコストとし、コストが最
小の経路を選択する方法や、前記のコストに、経路の混
雑度を加味して計算する方法などが利用できる。最適経
路計算の結果として、データパス網内の各スイッチに対
する最適な経路変換テーブルの内容が得られる。
【００１７】図１において、ディスク制御装置に接続さ
れたホストコンピュータ６０からデータを読み出す場合
の一例を述べる。まず、ホストコンピュータ６０は、自
身が接続されているチャネルインターフェース部１０に
データの読出し要求を発行する。要求を受けたチャネル
インターフェース部１０内のマイクロプロセッサは、リ
ソース管理部５０にアクセスし、要求されたデータがど
の磁気ディスク装置７０内に格納されているかを調べ
る。リソース管理部５０には、要求データのアドレスと
そのデータがどの磁気ディスク装置７０に格納されてい
るかを対応させる変換テーブルが格納されており、要求
されたデータがどの磁気ディスク装置７０内に格納され
ているかを調べることができる。次に、要求を受けたチ
ャネルインターフェース部１０内のマイクロプロセッサ
は、リソース管理部５０にアクセスし、キャッシュメモ
リ部３０に要求されたデータが格納されているかどうか
を確認する。リソース管理部５０にはキャッシュメモリ
部３０内データのディレクトリ情報が格納されており、
各キャッシュメモリ部３０に要求データが存在するかど
うかを確認できる。それによりキャッシュメモリ部３０
内にデータがあった場合は、そのデータをデータパス網
４００を介してチャネルインターフェース部１０まで転
送し、ホストコンピュータ６０に送る。その際、要求デ
ータがどのディスク制御クラスタ１００のキャッシュメ
モリ部にあったとしても、データパス網４００内の転送
ではスイッチ４０内の経路変換テーブル４６によって最
適な経路が選択される。したがって、要求を受けたチャ
ネルインターフェース部１０内のマイクロプロセッサ
は、目的のキャッシュメモリ部３０のアドレスを指定す
るだけで良く、途中経路については関知しない。
れたホストコンピュータ６０からデータを読み出す場合
の一例を述べる。まず、ホストコンピュータ６０は、自
身が接続されているチャネルインターフェース部１０に
データの読出し要求を発行する。要求を受けたチャネル
インターフェース部１０内のマイクロプロセッサは、リ
ソース管理部５０にアクセスし、要求されたデータがど
の磁気ディスク装置７０内に格納されているかを調べ
る。リソース管理部５０には、要求データのアドレスと
そのデータがどの磁気ディスク装置７０に格納されてい
るかを対応させる変換テーブルが格納されており、要求
されたデータがどの磁気ディスク装置７０内に格納され
ているかを調べることができる。次に、要求を受けたチ
ャネルインターフェース部１０内のマイクロプロセッサ
は、リソース管理部５０にアクセスし、キャッシュメモ
リ部３０に要求されたデータが格納されているかどうか
を確認する。リソース管理部５０にはキャッシュメモリ
部３０内データのディレクトリ情報が格納されており、
各キャッシュメモリ部３０に要求データが存在するかど
うかを確認できる。それによりキャッシュメモリ部３０
内にデータがあった場合は、そのデータをデータパス網
４００を介してチャネルインターフェース部１０まで転
送し、ホストコンピュータ６０に送る。その際、要求デ
ータがどのディスク制御クラスタ１００のキャッシュメ
モリ部にあったとしても、データパス網４００内の転送
ではスイッチ４０内の経路変換テーブル４６によって最
適な経路が選択される。したがって、要求を受けたチャ
ネルインターフェース部１０内のマイクロプロセッサ
は、目的のキャッシュメモリ部３０のアドレスを指定す
るだけで良く、途中経路については関知しない。
【００１８】どのキャッシュメモリ部３０内にもデータ
が存在しなかった場合、チャネルインターフェース部１
０内のマイクロプロセッサは要求データの格納されてい
る磁気ディスク装置７０の接続しているディスクインタ
ーフェース部２０内のマイクロプロセッサに対し、要求
データを読出し、キャッシュメモリ部３０に格納するよ
うに命令を発行する。命令を受けたディスクインターフ
ェース部２０内のマイクロプロセッサは、要求データの
格納されている磁気ディスク装置７０からデータを読出
し、データパス網４００を通していずれかのキャッシュ
メモリ部３０に要求データを格納する。その際、要求デ
ータをどのディスク制御クラスタ１００のキャッシュメ
モリ部に格納するにしても、データパス網４００内の転
送ではスイッチ４０内の経路変換テーブル４６によって
最適な経路が選択される。したがって、要求を受けたデ
ィスクインターフェース部２０内のマイクロプロセッサ
は、目的のキャッシュメモリ部３０のアドレスを指定す
るだけで良く、途中経路については関知しない。
が存在しなかった場合、チャネルインターフェース部１
０内のマイクロプロセッサは要求データの格納されてい
る磁気ディスク装置７０の接続しているディスクインタ
ーフェース部２０内のマイクロプロセッサに対し、要求
データを読出し、キャッシュメモリ部３０に格納するよ
うに命令を発行する。命令を受けたディスクインターフ
ェース部２０内のマイクロプロセッサは、要求データの
格納されている磁気ディスク装置７０からデータを読出
し、データパス網４００を通していずれかのキャッシュ
メモリ部３０に要求データを格納する。その際、要求デ
ータをどのディスク制御クラスタ１００のキャッシュメ
モリ部に格納するにしても、データパス網４００内の転
送ではスイッチ４０内の経路変換テーブル４６によって
最適な経路が選択される。したがって、要求を受けたデ
ィスクインターフェース部２０内のマイクロプロセッサ
は、目的のキャッシュメモリ部３０のアドレスを指定す
るだけで良く、途中経路については関知しない。
【００１９】ディスクインターフェース部２０内のマイ
クロプロセッサは、要求データをキャッシュメモリ部３
０へ格納した後、命令を発行したチャネルインターフェ
ース部１０内のマイクロプロセッサに、データを格納し
たキャッシュメモリ部３０を伝える。それを受けたチャ
ネルインターフェース部１０内のマイクロプロセッサ
は、データが格納されたキャッシュメモリ部３０からデ
ータを読出し、ホストコンピュータ５０へ送る。この際
のデータパス網内の転送についても、前記同様、スイッ
チ４０内の経路変換テーブル４６によって最適な経路が
選択される。
クロプロセッサは、要求データをキャッシュメモリ部３
０へ格納した後、命令を発行したチャネルインターフェ
ース部１０内のマイクロプロセッサに、データを格納し
たキャッシュメモリ部３０を伝える。それを受けたチャ
ネルインターフェース部１０内のマイクロプロセッサ
は、データが格納されたキャッシュメモリ部３０からデ
ータを読出し、ホストコンピュータ５０へ送る。この際
のデータパス網内の転送についても、前記同様、スイッ
チ４０内の経路変換テーブル４６によって最適な経路が
選択される。
【００２０】なお、本実施例では、複数のディスク制御
クラスタの外部に一つのリソース管理部５０を備えた構
成としているが、各ディスク制御クラスタ内にそれぞれ
リソース管理部を設け、各ディスク制御クラスタ内でチ
ャネルインターフェース部とディスクインターフェース
部とスイッチをリソース管理部にリソース管理網で接続
し、各ディスク制御クラスタのリソース管理部をリソー
ス管理網で互いに接続し、ディスク制御クラスタの外部
に設けられた各スイッチを各ディスク制御クラスタ内の
リソース管理部にリソース管理網で接続するようにして
もよい。
クラスタの外部に一つのリソース管理部５０を備えた構
成としているが、各ディスク制御クラスタ内にそれぞれ
リソース管理部を設け、各ディスク制御クラスタ内でチ
ャネルインターフェース部とディスクインターフェース
部とスイッチをリソース管理部にリソース管理網で接続
し、各ディスク制御クラスタのリソース管理部をリソー
ス管理網で互いに接続し、ディスク制御クラスタの外部
に設けられた各スイッチを各ディスク制御クラスタ内の
リソース管理部にリソース管理網で接続するようにして
もよい。
【００２１】本実施例によれば、ホストコンピュータか
らのアクセスに伴う、チャネルインターフェース部１
０、及び、ディスクインターフェース部２０とキャッシ
ュメモリ部３０との間のデータパス網４００を介したデ
ータ転送では、スイッチ４０内の経路変換テーブル４６
によって常に最適な経路が選択されるため、チャネルイ
ンターフェース部１０やディスクインターフェース部２
０の増減、その間の接続構成の変更などにも対処するこ
とが可能となる。また、データパス網内での転送経路の
最適化に用いられているスイッチ４０内の経路変換テー
ブル４６は、リソース管理部５０からの情報を基に経路
変更手段４５によって変更が可能であり、障害情報やネ
ットワーク負荷状況に応じて経路を調整することで、デ
ータパス網内の帯域を最大限利用することが可能とな
る。さらに、チャネルインターフェース部１０、及び、
ディスクインターフェース部２０とキャッシュメモリ部
３０との間のデータ転送において、各インターフェイス
部内のマイクロプロセッサは、途中の経路制御を関知し
ないで済むので、これら経路制御がホストコンピュータ
６０や磁気ディスク装置７０とのデータ転送処理を圧迫
することがなくなり、データパス網の複雑化に伴う性能
劣化を抑えることが可能になる。
らのアクセスに伴う、チャネルインターフェース部１
０、及び、ディスクインターフェース部２０とキャッシ
ュメモリ部３０との間のデータパス網４００を介したデ
ータ転送では、スイッチ４０内の経路変換テーブル４６
によって常に最適な経路が選択されるため、チャネルイ
ンターフェース部１０やディスクインターフェース部２
０の増減、その間の接続構成の変更などにも対処するこ
とが可能となる。また、データパス網内での転送経路の
最適化に用いられているスイッチ４０内の経路変換テー
ブル４６は、リソース管理部５０からの情報を基に経路
変更手段４５によって変更が可能であり、障害情報やネ
ットワーク負荷状況に応じて経路を調整することで、デ
ータパス網内の帯域を最大限利用することが可能とな
る。さらに、チャネルインターフェース部１０、及び、
ディスクインターフェース部２０とキャッシュメモリ部
３０との間のデータ転送において、各インターフェイス
部内のマイクロプロセッサは、途中の経路制御を関知し
ないで済むので、これら経路制御がホストコンピュータ
６０や磁気ディスク装置７０とのデータ転送処理を圧迫
することがなくなり、データパス網の複雑化に伴う性能
劣化を抑えることが可能になる。
【００２２】《実施例２》図５、図９、及び図１０に、
本発明の他の実施例を示す。図９に示した実施例は、リ
ソース管理部９５が各ディスク制御クラスタ１０２内に
分散配置されているのと、これら複数のリソース管理部
を複数ディスク制御クラスタ１０２に跨って接続するの
にデータパス網と同じ信号線を用いるのと、データパス
網とリソース管理網とを共通化するためにスイッチ８５
を新たに導入したのを除いて、実施例１の図１に示す構
成と同様である。本実施例では、チャネルインターフェ
ース部１０及びディスクインターフェース部２０とキャ
ッシュメモリ部３０との間でデータ転送を行うためのデ
ータパス網４００と、チャネルインターフェース部１
０、ディスクインターフェース部２０、スイッチ８５と
リソース管理部９５との間で制御情報の転送を行うため
のリソース管理網５００とが共通となっており、よりコ
ンパクトな実装が可能になる。リソース管理部９５の構
成は、図１０に示されているように、経路コスト計算手
段５９が無いのと、経路コスト計算に使われていた経路
コストテーブルなどの情報がリソース管理メモリ５８か
ら無くなったのを除いて、実施例１の図３と同様であ
る。後述するように、経路コスト計算は、各スイッチ８
５で行われる。
本発明の他の実施例を示す。図９に示した実施例は、リ
ソース管理部９５が各ディスク制御クラスタ１０２内に
分散配置されているのと、これら複数のリソース管理部
を複数ディスク制御クラスタ１０２に跨って接続するの
にデータパス網と同じ信号線を用いるのと、データパス
網とリソース管理網とを共通化するためにスイッチ８５
を新たに導入したのを除いて、実施例１の図１に示す構
成と同様である。本実施例では、チャネルインターフェ
ース部１０及びディスクインターフェース部２０とキャ
ッシュメモリ部３０との間でデータ転送を行うためのデ
ータパス網４００と、チャネルインターフェース部１
０、ディスクインターフェース部２０、スイッチ８５と
リソース管理部９５との間で制御情報の転送を行うため
のリソース管理網５００とが共通となっており、よりコ
ンパクトな実装が可能になる。リソース管理部９５の構
成は、図１０に示されているように、経路コスト計算手
段５９が無いのと、経路コスト計算に使われていた経路
コストテーブルなどの情報がリソース管理メモリ５８か
ら無くなったのを除いて、実施例１の図３と同様であ
る。後述するように、経路コスト計算は、各スイッチ８
５で行われる。
【００２３】スイッチ８５の構成は、図５に示されてい
るように、データパス網４００とリソース管理網５００
が共通ピンになっているのと、経路変更手段４５Ｓ内に
リソース管理情報５８Ｓを設けたのと、経路コスト計算
手段５９を導入したのを除いて、実施例１の図２に示す
スイッチの構成と同様である。リソース管理情報５８Ｓ
は、実施例１におけるリソース管理部５０(図１参照)の
リソース管理メモリ５８内の一部の情報を各スイッチ８
５の経路変更手段４５Ｓに分散して格納したものであ
る。データパス網用のパケットとリソース管理網用のパ
ケットは、それぞれ専用の識別子を持ち、相互に区別す
ることが可能である。
るように、データパス網４００とリソース管理網５００
が共通ピンになっているのと、経路変更手段４５Ｓ内に
リソース管理情報５８Ｓを設けたのと、経路コスト計算
手段５９を導入したのを除いて、実施例１の図２に示す
スイッチの構成と同様である。リソース管理情報５８Ｓ
は、実施例１におけるリソース管理部５０(図１参照)の
リソース管理メモリ５８内の一部の情報を各スイッチ８
５の経路変更手段４５Ｓに分散して格納したものであ
る。データパス網用のパケットとリソース管理網用のパ
ケットは、それぞれ専用の識別子を持ち、相互に区別す
ることが可能である。
【００２４】その専用の識別子を使って、データパス網
用のパケットの場合、パスインターフェース４１は、デ
ータパス網４００から受け取ったパケットを、パケット
バッファ４３に格納するとともに、ヘッダ解析部４２に
よってパケットからアドレス情報を取り出し、解析抽出
したパケットアドレスを経路変更手段４５Ｓに送る。経
路変更手段４５Ｓは、経路変換テーブル４６を有し、ヘ
ッダ解析部４２から受け取ったパケットアドレスを目的
の宛先アドレスに変換し、結果をアドレスラッチ４４に
格納する。アドレスラッチ４４からは、パケット宛先に
応じたセレクタ制御信号４７が生成され、パケットバッ
ファ４３に格納されたパケットの送出先をセレクタ４８
によって切り換える。したがって、経路変換テーブル４
６の値を適切に変更することによって、データパス網４
００内でのパケット経路を最適化することが可能とな
る。
用のパケットの場合、パスインターフェース４１は、デ
ータパス網４００から受け取ったパケットを、パケット
バッファ４３に格納するとともに、ヘッダ解析部４２に
よってパケットからアドレス情報を取り出し、解析抽出
したパケットアドレスを経路変更手段４５Ｓに送る。経
路変更手段４５Ｓは、経路変換テーブル４６を有し、ヘ
ッダ解析部４２から受け取ったパケットアドレスを目的
の宛先アドレスに変換し、結果をアドレスラッチ４４に
格納する。アドレスラッチ４４からは、パケット宛先に
応じたセレクタ制御信号４７が生成され、パケットバッ
ファ４３に格納されたパケットの送出先をセレクタ４８
によって切り換える。したがって、経路変換テーブル４
６の値を適切に変更することによって、データパス網４
００内でのパケット経路を最適化することが可能とな
る。
【００２５】また、リソース管理網用パケットの場合、
上記の専用の識別子を使って、ヘッダ解析部４２は、自
スイッチ宛のリソース管理網用パケットのみを抽出し
て、経路変更手段４５Ｓに振り分け、送り込む。したが
って、パケットバッファ４３にはパケットは格納されな
い。また、スイッチ８５からリソース管理網用パケット
をリソース管理部９５等に送出する場合には、経路変更
手段４５Ｓからリソース管理網用パケットをパケットバ
ッファ４３に格納し、アドレスラッチ４４にパケット宛
先は情報を出力することにより、アドレスラッチ４４か
ら、パケット宛先に応じたセレクタ制御信号４７が生成
され、パケットバッファ４３に格納されたリソース管理
網用パケットの送出先をセレクタ４８によって切り換え
る。また、経路コスト計算手段５９は、リソース管理情
報５８Ｓを使って最適経路を計算し、その結果を経路変
換テーブル４６に反映する。経路変更手段４５Ｓは、リ
ソース管理情報５８Ｓを、リソース管理網５００を介し
て他のスイッチ８５にブロードキャスト転送し、データ
管理網全体の状況を維持管理する。
上記の専用の識別子を使って、ヘッダ解析部４２は、自
スイッチ宛のリソース管理網用パケットのみを抽出し
て、経路変更手段４５Ｓに振り分け、送り込む。したが
って、パケットバッファ４３にはパケットは格納されな
い。また、スイッチ８５からリソース管理網用パケット
をリソース管理部９５等に送出する場合には、経路変更
手段４５Ｓからリソース管理網用パケットをパケットバ
ッファ４３に格納し、アドレスラッチ４４にパケット宛
先は情報を出力することにより、アドレスラッチ４４か
ら、パケット宛先に応じたセレクタ制御信号４７が生成
され、パケットバッファ４３に格納されたリソース管理
網用パケットの送出先をセレクタ４８によって切り換え
る。また、経路コスト計算手段５９は、リソース管理情
報５８Ｓを使って最適経路を計算し、その結果を経路変
換テーブル４６に反映する。経路変更手段４５Ｓは、リ
ソース管理情報５８Ｓを、リソース管理網５００を介し
て他のスイッチ８５にブロードキャスト転送し、データ
管理網全体の状況を維持管理する。
【００２６】本実施例では、リソース管理網５００とデ
ータ管理網４００とが共通となっている以外、実施例１
と同様に動作する。したがって、データパス網でのパケ
ット転送では、接続形態にかかわらず、スイッチ８５内
の経路変換テーブル４６によって最適な経路が選択され
る。本実施例において、ホストコンピュータ６０から磁
気ディスク装置７０へのデータの読み出し／書き込みを
行う場合の各部の動作は、リソース管理網用のパケット
とデータパス網用のパケットが共通の信号線を流れる点
と、経路コスト計算が各スイッチ８５内で行われる点を
除いて、実施例１と同様である。なお、経路コスト計算
は、複数のスイッチ８５のうちどれか１つで実行し、そ
の結果を、すべてのスイッチにブロードキャストするこ
とも可能である。
ータ管理網４００とが共通となっている以外、実施例１
と同様に動作する。したがって、データパス網でのパケ
ット転送では、接続形態にかかわらず、スイッチ８５内
の経路変換テーブル４６によって最適な経路が選択され
る。本実施例において、ホストコンピュータ６０から磁
気ディスク装置７０へのデータの読み出し／書き込みを
行う場合の各部の動作は、リソース管理網用のパケット
とデータパス網用のパケットが共通の信号線を流れる点
と、経路コスト計算が各スイッチ８５内で行われる点を
除いて、実施例１と同様である。なお、経路コスト計算
は、複数のスイッチ８５のうちどれか１つで実行し、そ
の結果を、すべてのスイッチにブロードキャストするこ
とも可能である。
【００２７】本実施例によれば、チャネルインターフェ
ース部１０、及び、ディスクインターフェース部２０と
キャッシュメモリ部３０との間のデータ転送では、スイ
ッチ８５内の経路変換テーブル４６によって常に最適な
経路が選択されるため、チャネルインターフェース部１
０やディスクインターフェース部２０の増減、その間の
接続構成の変更などにも対処することが可能となる。ま
た、データパス網内での転送経路の最適化に用いられて
いるスイッチ８５内の経路変換テーブル４６は、経路変
更手段４５によって変更が可能であるため、障害情報や
ネットワーク負荷状況に応じて調整することで、データ
パス網内の帯域を最大限利用することが可能となる。さ
らに、チャネルインターフェース部１０、及び、ディス
クインターフェース部２０とキャッシュメモリ部３０と
の間のデータ転送において、各インターフェイス部内の
マイクロプロセッサは、途中の経路制御を関知しないで
済むので、これら経路制御がホストコンピュータ６０や
磁気ディスク装置７０とのデータ転送処理を圧迫するこ
とがなくなり、データパス網の複雑化に伴う性能劣化を
抑えることが可能になる。
ース部１０、及び、ディスクインターフェース部２０と
キャッシュメモリ部３０との間のデータ転送では、スイ
ッチ８５内の経路変換テーブル４６によって常に最適な
経路が選択されるため、チャネルインターフェース部１
０やディスクインターフェース部２０の増減、その間の
接続構成の変更などにも対処することが可能となる。ま
た、データパス網内での転送経路の最適化に用いられて
いるスイッチ８５内の経路変換テーブル４６は、経路変
更手段４５によって変更が可能であるため、障害情報や
ネットワーク負荷状況に応じて調整することで、データ
パス網内の帯域を最大限利用することが可能となる。さ
らに、チャネルインターフェース部１０、及び、ディス
クインターフェース部２０とキャッシュメモリ部３０と
の間のデータ転送において、各インターフェイス部内の
マイクロプロセッサは、途中の経路制御を関知しないで
済むので、これら経路制御がホストコンピュータ６０や
磁気ディスク装置７０とのデータ転送処理を圧迫するこ
とがなくなり、データパス網の複雑化に伴う性能劣化を
抑えることが可能になる。
【００２８】
【発明の効果】以上説明したように、本発明では、チャ
ネルインターフェース部、及び、ディスクインターフェ
ース部とキャッシュメモリ部との間のデータパス網内デ
ータ転送では、スイッチ内の経路変換テーブルによって
常に最適な経路が選択されるため、チャネルインターフ
ェース部やディスクインターフェース部の増減、その間
の接続構成の変更などにも対処することが可能となる。
さらに、障害情報やネットワーク負荷状況に応じて、経
路調整を行うことが可能となり、データパス網内の帯域
を最大限利用することが可能となる。また、データパス
網内データ転送において、各インターフェイス部内のマ
イクロプロセッサは、途中の経路制御を関知しないで済
むので、データパス網の複雑化に伴う性能劣化を抑える
ことが可能になる。
ネルインターフェース部、及び、ディスクインターフェ
ース部とキャッシュメモリ部との間のデータパス網内デ
ータ転送では、スイッチ内の経路変換テーブルによって
常に最適な経路が選択されるため、チャネルインターフ
ェース部やディスクインターフェース部の増減、その間
の接続構成の変更などにも対処することが可能となる。
さらに、障害情報やネットワーク負荷状況に応じて、経
路調整を行うことが可能となり、データパス網内の帯域
を最大限利用することが可能となる。また、データパス
網内データ転送において、各インターフェイス部内のマ
イクロプロセッサは、途中の経路制御を関知しないで済
むので、データパス網の複雑化に伴う性能劣化を抑える
ことが可能になる。
【図１】本発明によるディスク制御装置の構成を示す図
である。
である。
【図２】本発明によるディスク制御装置内のスイッチの
構成を示す図である。
構成を示す図である。
【図３】本発明によるディスク制御装置内のリソース管
理部の構成を示す図である。
理部の構成を示す図である。
【図４】本発明によるディスク制御装置内のスイッチで
用いられる経路変換テーブルの構成を示す図である。
用いられる経路変換テーブルの構成を示す図である。
【図５】本発明によるディスク制御装置内のスイッチの
構成を示す図である。
構成を示す図である。
【図６】従来のディスク制御装置の構成を示す図であ
る。
る。
【図７】従来のディスク制御装置内のスイッチの構成を
示す図である。
示す図である。
【図８】従来のディスク制御装置内のリソース管理部の
構成を示す図である。
構成を示す図である。
【図９】本発明によるディスク制御装置の構成を示す図
である。
である。
【図１０】本発明によるディスク制御装置内のリソース
管理部の他の構成を示す図である。
管理部の他の構成を示す図である。
１０ チャネルインターフェース部
２０ ディスクインターフェース部
３０ キャッシュメモリ部
４０、８０、８５ スイッチ
５０、９０、９５ リソース管理部
６０ ホストコンピュータ
７０ 磁気ディスク装置
１００、１０１、１０２ ディスク制御クラスタ
４００ データパス網
５００ リソース管理網
４１ パスインターフェース
４２ ヘッダ解析部
４３ パケットバッファ
４４ アドレスラッチ
４５、４５Ｓ 経路変更手段
４６ 経路変換テーブル
４７ セレクタ制御信号
４８ セレクタ
５１ 管理網インターフェース
５２ ヘッダ解析部
５３ 調停回路
５４ パケットバッファ
５５ セレクタ制御信号
５６ セレクタ
５７ メモリ制御回路
５８ リソース管理メモリ
５８Ｓ リソース管理情報
５９ 経路コスト計算手段
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B005 JJ11 MM11 WW12
5B065 BA01 CA04 CC08 CE01 CH01
CH11
Claims (9)
- 【請求項１】 ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、前記磁気ディスク装置に対
しリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部と、チャネルインターフェース部及びデ
ィスクインターフェース部と前記キャッシュメモリ部と
の間のデータ転送に関する制御情報を格納するリソース
管理部を有し、各チャネルインターフェース部は、前記
ホストコンピュータとのインターフェースと前記キャッ
シュメモリ部との間のデータ転送を実行し、各ディスク
インターフェース部は、前記磁気ディスク装置とのイン
ターフェースと前記キャッシュメモリ部との間のデータ
転送を実行するディスク制御装置において、 前記複数のチャネルインターフェース部と前記キャッシ
ュメモリ部及び前記複数のディスクインターフェース部
と前記キャッシュメモリ部との間が１つ以上のスイッチ
を介してデータパス網により接続され、前記スイッチは
前記データパス網内での経路を指定するための経路変換
テーブルと該テーブルを変更する変更手段を有すること
を特徴とするディスク制御装置。 - 【請求項２】 ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、前記磁気ディスク装置に対
しリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部と、チャネルインターフェース部及びデ
ィスクインターフェース部と前記キャッシュメモリ部と
の間のデータ転送に関する制御情報を格納するリソース
管理部を有し、各チャネルインターフェース部は、前記
ホストコンピュータとのインターフェースと前記キャッ
シュメモリ部との間のデータ転送を実行し、各ディスク
インターフェース部は、前記磁気ディスク装置とのイン
ターフェースと前記キャッシュメモリ部との間のデータ
転送を実行するディスク制御装置において、 前記複数のチャネルインターフェース部と前記キャッシ
ュメモリ部及び前記複数のディスクインターフェース部
と前記キャッシュメモリ部との間が１つ以上のスイッチ
を介してデータパス網により接続され、 前記複数のチャネルインターフェース部と、前記複数の
ディスクインターフェース部と、前記１つ以上のスイッ
チのそれぞれがリソース管理網を介して前記リソース管
理部に接続されており、 前記スイッチは前記データパス網内での経路を指定する
ための経路変換テーブルと該テーブルを変更する変更手
段を有することを特徴とするディスク制御装置。 - 【請求項３】 ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、前記磁気ディスク装置に対
しリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部と、チャネルインターフェース部及びデ
ィスクインターフェース部と前記キャッシュメモリ部と
の間のデータ転送に関する制御情報を格納するリソース
管理部を有し、各チャネルインターフェース部は、前記
ホストコンピュータとのインターフェースと前記キャッ
シュメモリ部との間のデータ転送を実行し、各ディスク
インターフェース部は、前記磁気ディスク装置とのイン
ターフェースと前記キャッシュメモリ部との間のデータ
転送を実行するディスク制御装置において、 前記複数のチャネルインターフェース部と前記キャッシ
ュメモリ部及び前記複数のディスクインターフェース部
と前記キャッシュメモリ部との間が１つ以上のスイッチ
を介してデータパス網により接続され、 前記複数のチャネルインターフェース部と、前記複数の
ディスクインターフェース部が前記１つ以上のスイッチ
を介してデータパス網により前記リソース管理部に接続
され、前記１つ以上のスイッチがデータパス網により前
記リソース管理部に接続され、 前記スイッチは前記データパス網内での経路を指定する
ための経路変換テーブルと該テーブルを変更する変更手
段を有することを特徴とするディスク制御装置。 - 【請求項４】 請求項１乃至請求項３のいずれかの請求
項記載のディスク制御装置において、 前記スイッチの変更手段は、前記リソース管理部から該
リソース管理部に格納されている制御情報を取得し、該
制御情報を使用して計算した経路コストを基に前記スイ
ッチ内の経路変換テーブルを更新することを特徴とする
ディスク制御装置。 - 【請求項５】 ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、前記磁気ディスク装置に対
しリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部を有し、各チャネルインターフェース部
は、前記ホストコンピュータとのインターフェースと前
記キャッシュメモリ部との間のデータ転送を実行し、各
ディスクインターフェース部は、前記磁気ディスク装置
とのインターフェースと前記キャッシュメモリ部との間
のデータ転送を実行し、前記複数のチャネルインターフ
ェース部と前記キャッシュメモリ部及び前記複数のディ
スクインターフェース部と前記キャッシュメモリ部との
間が１つ以上のスイッチを介してデータパス網により接
続されることにより形成されたディスク制御クラスタを
複数個有し、 該ディスク制御クラスタ外部に設けられ、各ディスク制
御クラスタ内の前記スイッチとデータパス網により接続
される複数のスイッチと、 前記各ディスク制御クラスタ内の各チャネルインターフ
ェース部と各ディスクインターフェース部及び前記全て
の各スイッチとにリソース管理網により接続されるリソ
ース管理部を有し、 前記各スイッチは前記データパス網内での経路を指定す
るための経路変換テーブルと該テーブルを変更する変更
手段を有することを特徴とするディスク制御装置。 - 【請求項６】 ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、前記磁気ディスク装置に対
しリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部と、チャネルインターフェース部及びデ
ィスクインターフェース部と前記キャッシュメモリ部と
の間のデータ転送に関する制御情報を格納するリソース
管理部を有し、各チャネルインターフェース部は、前記
ホストコンピュータとのインターフェースと前記キャッ
シュメモリ部との間のデータ転送を実行し、各ディスク
インターフェース部は、前記磁気ディスク装置とのイン
ターフェースと前記キャッシュメモリ部との間のデータ
転送を実行し、 前記複数のチャネルインターフェース部と前記キャッシ
ュメモリ部及び前記複数のディスクインターフェース部
と前記キャッシュメモリ部との間が１つ以上のスイッチ
を介してデータパス網により接続され、 前記複数のチャネルインターフェース部と前記複数のデ
ィスクインターフェース部と前記スイッチはリソース管
理網により前記リソース管理部に接続されることにより
形成されたディスク制御クラスタを複数個有し、 該ディスク制御クラスタ外部に設けられ、各ディスク制
御クラスタ内の前記スイッチとデータパス網により接続
される複数のスイッチを有し、 前記各ディスク制御クラス内のリソース管理部はリソー
ス管理網により互いに接続され、前記ディスク制御クラ
スタ外部に設けられた各スイッチは前記各ディスク制御
クラス内のリソース管理部とリソース管理網により接続
され、 前記各スイッチは前記データパス網内での経路を指定す
るための経路変換テーブルと該テーブルを変更する変更
手段を有することを特徴とするディスク制御装置。 - 【請求項７】 請求項６または請求項７項記載のディス
ク制御装置において、 前記スイッチの変更手段は、前記リソース管理部から該
リソース管理部に格納されている制御情報を取得し、該
制御情報を使用して計算した経路コストを基に前記スイ
ッチ内の経路変換テーブルを更新することを特徴とする
ディスク制御装置。 - 【請求項８】 ホストコンピュータとのインターフェー
スを有する複数のチャネルインターフェース部と、磁気
ディスク装置とのインターフェースを有する複数のディ
スクインターフェース部と、前記磁気ディスク装置に対
しリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部と、チャネルインターフェース部及びデ
ィスクインターフェース部と前記キャッシュメモリ部と
の間のデータ転送に関する制御情報を格納するリソース
管理部を有し、各チャネルインターフェース部は、前記
ホストコンピュータとのインターフェースと前記キャッ
シュメモリ部との間のデータ転送を実行し、各ディスク
インターフェース部は、前記磁気ディスク装置とのイン
ターフェースと前記キャッシュメモリ部との間のデータ
転送を実行し、 前記複数のチャネルインターフェース部と前記キャッシ
ュメモリ部及び前記複数のディスクインターフェース部
と前記キャッシュメモリ部との間が１つ以上のスイッチ
を介してデータパス網により接続され、 前記リソース管理部と前記スイッチはデータパス網によ
り接続されることにより形成されたディスク制御クラス
タを複数個有し、 該ディスク制御クラスタ外部に設けられ、各ディスク制
御クラスタ内の前記スイッチとデータパス網により接続
される複数のスイッチを有し、 前記各スイッチは前記データパス網内での経路を指定す
るための経路変換テーブルと該テーブルを変更する変更
手段を有することを特徴とするディスク制御装置。 - 【請求項９】 請求項８記載のディスク制御装置におい
て、 前記スイッチの変更手段はリソース管理情報を保持し、
該リソース管理情報を基に前記経路変換テーブルに反映
する最適経路を計算する経路コスト計算手段に接続され
ることを特徴とするディスク制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150135A JP4189171B2 (ja) | 2002-05-24 | 2002-05-24 | ディスク制御装置 |
| US10/207,970 US6813655B2 (en) | 2002-05-24 | 2002-07-31 | Disk control apparatus |
| US10/960,922 US7191264B2 (en) | 2002-05-24 | 2004-10-12 | Disk control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150135A JP4189171B2 (ja) | 2002-05-24 | 2002-05-24 | ディスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003345512A true JP2003345512A (ja) | 2003-12-05 |
| JP4189171B2 JP4189171B2 (ja) | 2008-12-03 |
Family
ID=29706423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002150135A Expired - Fee Related JP4189171B2 (ja) | 2002-05-24 | 2002-05-24 | ディスク制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6813655B2 (ja) |
| JP (1) | JP4189171B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018514A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体 |
| JP2006053782A (ja) * | 2004-08-12 | 2006-02-23 | Hitachi Ltd | ファイバーチャネルスイッチを含むコンピュータシステムの管理方法、管理プログラム及びそのコンピュータシステム |
| JP2008097290A (ja) * | 2006-10-11 | 2008-04-24 | Hitachi Ltd | 記憶システム及びデータ管理方法 |
| JP2009157757A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | ストレージサブシステム |
| JP2009258841A (ja) * | 2008-04-14 | 2009-11-05 | Hitachi Ltd | ストレージシステム |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166993A (ja) * | 1999-12-13 | 2001-06-22 | Hitachi Ltd | 記憶制御装置およびキャッシュメモリの制御方法 |
| US6953392B2 (en) * | 2001-01-05 | 2005-10-11 | Asm Nutool, Inc. | Integrated system for processing semiconductor wafers |
| JP4483168B2 (ja) * | 2002-10-23 | 2010-06-16 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| JP3944449B2 (ja) * | 2002-12-19 | 2007-07-11 | 株式会社日立製作所 | 計算機システム、磁気ディスク装置、および、ディスクキャッシュ制御方法 |
| JP4107083B2 (ja) * | 2002-12-27 | 2008-06-25 | 株式会社日立製作所 | 高可用ディスク制御装置とその障害処理方法及び高可用ディスクサブシステム |
| JP2005056200A (ja) * | 2003-08-05 | 2005-03-03 | Hitachi Ltd | データ管理方法、ディスク記憶装置およびディスク記憶システム |
| JP2005115603A (ja) * | 2003-10-07 | 2005-04-28 | Hitachi Ltd | 記憶デバイス制御装置及びその制御方法 |
| US7467238B2 (en) * | 2004-02-10 | 2008-12-16 | Hitachi, Ltd. | Disk controller and storage system |
| JP4441286B2 (ja) * | 2004-02-10 | 2010-03-31 | 株式会社日立製作所 | ストレージシステム |
| JP4405277B2 (ja) | 2004-02-16 | 2010-01-27 | 株式会社日立製作所 | ディスク制御装置 |
| JP4528551B2 (ja) * | 2004-04-14 | 2010-08-18 | 株式会社日立製作所 | ストレージシステム |
| CN100581172C (zh) * | 2006-04-19 | 2010-01-13 | 杭州华三通信技术有限公司 | 一种对目的磁盘进行访问的方法和扩展磁盘容量的系统 |
| US8164936B2 (en) * | 2009-10-14 | 2012-04-24 | Seagate Technology Llc | Switched memory devices |
| US9280477B2 (en) * | 2010-12-13 | 2016-03-08 | Seagate Technology Llc | Data storage management in a memory device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264465B2 (ja) * | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
| JP2905373B2 (ja) * | 1993-10-01 | 1999-06-14 | 富士通株式会社 | ディスク制御装置及びその制御方法 |
| JP3584710B2 (ja) | 1997-12-16 | 2004-11-04 | 株式会社日立製作所 | ディスクアレイ制御装置及び制御方法 |
| JP4392877B2 (ja) * | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US6389494B1 (en) * | 1998-12-30 | 2002-05-14 | Emc Corporation | System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data |
| US6397267B1 (en) * | 1999-03-04 | 2002-05-28 | Sun Microsystems, Inc. | Redirected I/O for scalable performance storage architecture |
| US6636934B1 (en) * | 1999-06-30 | 2003-10-21 | Emc Corporation | Fiber channel port by-pass selector section for dual ported disk drives |
| US6611879B1 (en) * | 2000-04-28 | 2003-08-26 | Emc Corporation | Data storage system having separate data transfer section and message network with trace buffer |
| JP3578075B2 (ja) * | 2000-10-13 | 2004-10-20 | 日本電気株式会社 | ディスクアレイ制御装置及びディスクアレイ制御方法 |
| US6595739B1 (en) * | 2001-06-28 | 2003-07-22 | Kraft Foods Holdings, Inc. | Method and apparatus for stacking slices of food product |
| US6594739B1 (en) * | 2001-09-11 | 2003-07-15 | Emc Corporation | Memory system and method of using same |
| JP2003140837A (ja) * | 2001-10-30 | 2003-05-16 | Hitachi Ltd | ディスクアレイ制御装置 |
| US7249379B2 (en) * | 2002-02-01 | 2007-07-24 | Systems Advisory Group Enterprises, Inc. | Method and apparatus for implementing process-based security in a computer system |
-
2002
- 2002-05-24 JP JP2002150135A patent/JP4189171B2/ja not_active Expired - Fee Related
- 2002-07-31 US US10/207,970 patent/US6813655B2/en not_active Expired - Fee Related
-
2004
- 2004-10-12 US US10/960,922 patent/US7191264B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018514A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体 |
| JP4547198B2 (ja) * | 2004-06-30 | 2010-09-22 | 富士通株式会社 | 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体 |
| JP2006053782A (ja) * | 2004-08-12 | 2006-02-23 | Hitachi Ltd | ファイバーチャネルスイッチを含むコンピュータシステムの管理方法、管理プログラム及びそのコンピュータシステム |
| JP4580195B2 (ja) * | 2004-08-12 | 2010-11-10 | 株式会社日立製作所 | ファイバーチャネルスイッチを含むコンピュータシステムの管理方法、管理プログラム及びそのコンピュータシステム |
| JP2008097290A (ja) * | 2006-10-11 | 2008-04-24 | Hitachi Ltd | 記憶システム及びデータ管理方法 |
| US8219770B2 (en) | 2006-10-11 | 2012-07-10 | Hitachi, Ltd. | Storage system and data management method |
| JP2009157757A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | ストレージサブシステム |
| US7817626B2 (en) | 2007-12-27 | 2010-10-19 | Hitachi, Ltd. | Storage subsystem |
| JP4639223B2 (ja) * | 2007-12-27 | 2011-02-23 | 株式会社日立製作所 | ストレージサブシステム |
| US8340087B2 (en) | 2007-12-27 | 2012-12-25 | Hitachi, Ltd. | Storage subsystem |
| JP2009258841A (ja) * | 2008-04-14 | 2009-11-05 | Hitachi Ltd | ストレージシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4189171B2 (ja) | 2008-12-03 |
| US20030229757A1 (en) | 2003-12-11 |
| US6813655B2 (en) | 2004-11-02 |
| US20050210165A1 (en) | 2005-09-22 |
| US7191264B2 (en) | 2007-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003345512A (ja) | ディスク制御装置 | |
| JP3726484B2 (ja) | 記憶サブシステム | |
| RU2399951C2 (ru) | Способ осуществления доступа к целевому дисковому запоминающему устройству, система расширения дисковой емкости и дисковый массив | |
| JP4786255B2 (ja) | ストレージシステム及び記憶制御方法 | |
| US20040024964A1 (en) | Storage system management method, storage system, switch, and storage medium having a program | |
| US7577812B2 (en) | Storage controlling unit | |
| US6675253B1 (en) | Dynamic routing of data across multiple data paths from a source controller to a destination controller | |
| US7633856B2 (en) | Multi-node system, internodal crossbar switch, node and medium embodying program | |
| US20050120173A1 (en) | Device and method for performing information processing using plurality of processors | |
| JP2003140837A (ja) | ディスクアレイ制御装置 | |
| JP2005078507A (ja) | 仮想化制御装置、アクセス経路制御方法及び計算機システム | |
| JP2004240949A (ja) | クラスタ型ストレージシステム及びその管理方法 | |
| JP2006252019A (ja) | ストレージネットワークシステム | |
| JP2003296035A (ja) | ストレージ装置及びストレージ方法 | |
| JP4474356B2 (ja) | コンピュータシステムおよびストレージ仮想化装置 | |
| JP2005056200A (ja) | データ管理方法、ディスク記憶装置およびディスク記憶システム | |
| JPH09198308A (ja) | データ記憶システム | |
| US20110283063A1 (en) | Disk array device, a disk array device control method and a disk array device control program | |
| JP5244909B2 (ja) | バッファ容量の利用が改善されたマスストレージシステム | |
| JP3584710B2 (ja) | ディスクアレイ制御装置及び制御方法 | |
| JP4025032B2 (ja) | ディスク制御装置、および、そのデータアクセス方法 | |
| JP2008084206A (ja) | ストレージ装置およびデータ転送方法 | |
| US20020161453A1 (en) | Collective memory network for parallel processing and method therefor | |
| JP2006065875A (ja) | データ記憶システム | |
| JP2003167678A (ja) | ディスクアレイシステム、ディスクアレイシステムにおけるロジカルユニットの引き継ぎ方法及び連携制御コントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |