JP2001056750A - アレイ記憶装置 - Google Patents

アレイ記憶装置

Info

Publication number
JP2001056750A
JP2001056750A JP11233453A JP23345399A JP2001056750A JP 2001056750 A JP2001056750 A JP 2001056750A JP 11233453 A JP11233453 A JP 11233453A JP 23345399 A JP23345399 A JP 23345399A JP 2001056750 A JP2001056750 A JP 2001056750A
Authority
JP
Japan
Prior art keywords
data
storage device
storage
request
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11233453A
Other languages
English (en)
Inventor
Masanobu Ikeda
雅信 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11233453A priority Critical patent/JP2001056750A/ja
Publication of JP2001056750A publication Critical patent/JP2001056750A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 (修正有) 【課題】同一バス(LOOP)に接続された複数の記憶
装置に一度に処理要求を発行することにより、データ読
み出し処理、データ格納処理の応答性能の向上を図る。 【解決手段】上位装置100からの入出力要求および転
送データはホストインタフェース120とバッファメモ
リ150を介して送受信される。その制御および、記憶
装置181〜205に対するアクセス制御は制御部13
0にて行われる。チャネル制御部160においては、同
一の記憶装置接続LOOPに接続される記憶装置181
〜205へ、データ読み出し、データ格納処理の要求を
1つにまとめて広報することで、同時に各記憶装置に要
求を発行することが可能となる。記憶装置に対するデー
タ格納要求およびデータ読み出し要求を、同一の記憶装
置接続LOOPに接続する複数の記憶装置に対して並列
に処理を実行させることのできる前記手段により、アレ
イ記憶装置全体の処理の高速化を達成することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータ装置
又は制御装置に接続されるアレイ記憶装置に係わり、高
い信頼性と上位装置からの入出力要求に対する高速な応
答が要求されるアレイ記憶装置に関する。
【0002】
【従来の技術】アレイ記憶装置に対する入出力要求の高
速応答を可能とするために、バッファメモリを設け、上
位装置からの入出力要求をなるべく高速なメモリへのア
クセスにて行うことが一般的である。データ読み出し要
求に対して、バッファメモリ上にアクセス対象のデータ
が存在しない場合、データ格納要求発生時や記憶装置上
のデータとバッファメモリ上のデータとの同期を取る場
合に、バッファメモリと記憶装置との間でデータの読み
出し処理とデータの格納処理が実行される。記憶装置の
配置/接続方式については、従来のアレイ記憶装置で
は、個々の記憶装置が複数のバスによる列/行の構成を
取っていた。
【0003】別々のバスに接続される記憶装置に対して
は、並列にデータ読み出し処理、又はデータ格納処理を
行うことができる。ただし、同一バスに接続される複数
の記憶装置に対しては、バスの競合により同時にデータ
読み出し処理、又はデータ格納処理を行うことができな
い。
【0004】
【発明が解決しようとする課題】最近の市場動向とし
て、高速かつ高い信頼性を持つディスクアレイ装置を接
続した多目的ファイルサーバに対する要求が高まってき
ている。
【0005】ファイルにアクセスする上位装置に対して
複数のディスクイメージを見せることができることか
ら、安定した高速性能を要求されるマルチメディアデー
タアクセス処理も要求されている。安定した高速性能を
確保するためには、アレイ記憶装置内部の記憶装置に対
して、従来通りの高い信頼性を維持した上での応答性能
向上が必須である。
【0006】従来の技術では、バスの競合による記憶装
置への同時アクセス制限に対してマルチポートをもつ記
憶装置を採用することで部分的に同時アクセスを実現す
る方式が存在する。この方式でも、同時にアクセスする
ことができる記憶装置の数は、装置が持つバスの数に依
存するといった制限を脱し得ない。
【0007】本発明の課題は、複数の記憶装置へのデー
タ読み出し処理、データ格納処理を並列に実行させる手
段を示し、システムの性能のボトルネックとなる記憶装
置に対するデータ読み出し処理、データ格納処理の性能
を向上させることにより、アレイ記憶装置としての上位
装置に対する応答性能を向上することである。
【0008】
【課題を解決するための手段】LOOP状に記憶装置を
複数台接続し、複数の記憶装置接続LOOPにてアレイ
状に記憶装置を配して、それらをチャネル制御部にて制
御するシステム構成を持つ。データは、ストライプと呼
ばれる管理単位に分割され、さらにストライプは、ブロ
ックと呼ばれる管理単位に分割される。そしてデータス
トライプから1つのパリティストライプを生成する手段
を設け、分割されたブロックを記憶装置に格納する手段
を設ける。また、記憶装置に格納されているブロックを
読み出し、分割されて格納されていたデータを統合する
手段を設ける。
【0009】接続する記憶装置に対してデータを分割し
て格納する際に各記憶装置接続LOOPに接続する記憶
装置に対しては、並列に処理を行うことを可能とする手
段と、さらに記憶装置接続LOOPに接続する複数の記
憶装置に対しては、一度に複数の記憶装置がデータ読み
出し処理、及びデータ格納処理を実行することを可能と
する手段を設ける。各記憶装置においては、チャネル制
御部からの処理要求種別を判定して、データの読み出し
処理とデータの格納処理を同時に行うことを可能とする
手段を設ける。
【0010】
【発明の実施の形態】図1は、本実施例に関わるアレイ
記憶装置を含むシステムの全体の一構成を示した図であ
る。アレイ記憶装置110は、上位装置100に接続さ
れる。アレイ記憶装置110は、ホストインタフェース
回路120、制御部130、データ転送回路140、バ
ッファメモリ150、チャネル制御部160、複数の記
憶装置181〜205、記憶装置接続LOOP161〜
165より構成される。チャネル制御部160は、記憶
装置181〜205を接続する複数の記憶装置接続LO
OP161〜165を制御する。記憶装置181〜20
5としては、例えば小型磁気ディスク装置を使用する。
記憶装置181〜205は、チャネル制御部160によ
り制御され、複数の記憶装置181〜205がLOOP
状に接続され、RAID構成を組む。そして、RAID
を構成する各記憶装置を接続するLOOPを記憶装置接
続LOOP161〜165とする。アレイ記憶装置11
0内は、RAIDを構成する異なる記憶装置接続LOO
Pに接続する複数の記憶装置により複数のパリティグル
ープを構成する。
【0011】上位装置100からのアクセス要求は様々
であり、ランダムデータアクセス、シーケンシャルデー
タアクセス、大容量アクセス、小容量データアクセスと
多岐にわたる。一般にアレイ記憶装置110は、上位装
置100からのデータ読み込み要求に対して、当該デー
タが、バッファメモリ150に存在しない場合、また書
き込み要求の後に記憶装置とのデータの同期を取る場合
において、バッファメモリ150と記憶装置181〜2
05との間でデータの送受信処理が実行される。
【0012】図2は、データ格納方式を示す図であり、
各記憶装置181〜205に対する格納データ、又は読
み出しデータとパリティの分割の方式を示している。デ
ータはデータストライプ310と呼ばれる管理単位とデ
ータストライプから新しく生成されたパリティ(新)3
11とに分割される。そしてデータストライプ310
は、記憶装置接続LOOP毎にデータ320、データ3
21、データ322、データ323の様に分割される。
前記分割されたデータ320〜データ323は、さらに
記憶装置接続LOOPに接続される各々の記憶装置18
1〜205宛のデータに分割されて格納、又は読み出さ
れる。本記憶装置では、データ格納要求、データ読み出
し要求は、各記憶装置に同時に発行することができる。
また、複数の記憶装置にてデータ格納処理又はデータ読
み出し処理を同時に行う。
【0013】図3は、処理要求フレーム送信方式を示す
図であり、各記憶装置接続LOOP毎のデータの格納要
求、又は読み出し要求を各記憶装置に対して同時に発行
する場合の手順を示している。チャネル制御部では、ま
ず、制御部からのデータ読み出し要求、又はデータ格納
要求を受ける。次に、チャネル制御部では、そのデータ
読み出し要求、又はデータ格納要求を解析して、各記憶
装置接続LOOPに接続する記憶装置に対するデータ読
み出し要求、又はデータ格納要求を作成する。この各記
憶装置毎に作成した複数の要求を記憶装置接続LOOP
毎に集めたものを要求リストとし、各記憶装置接続LO
OP毎に接続する複数の記憶装置に対して同時に処理要
求を発行することが可能である。例えば、ここで、処理
要求400は、記憶装置410に対する処理要求、処理
要求401は、記憶装置411に対する処理要求、処理
要求402は、記憶装置412に対する要求、及び処理
要求403は記憶装置413に対する要求とすると、チ
ャネル制御部は、これら各々の処理要求400〜403
に処理要求の宛先情報を付加し、まとめて1つの要求リ
ストとし、処理要求フレームにセットして各記憶装置に
一度に要求を送信する。各記憶装置410〜413は、
処理要求フレームから自分宛の処理要求を抜き取り、デ
ータ格納処理又は、データ読み出し処理を実行する。
【0014】図4は、データフレーム送受信方式(1)を
示す図であり、まずデータ格納処理を各記憶装置にて同
時に実行する手順について説明する。チャネル制御部に
て、各記憶装置に格納する格納データフレームを用意す
る。格納データフレームは、分割データ420〜分割デ
ータ423で構成され、それぞれ分割データ420は記
憶装置430に格納するデータ、分割データ421は記
憶装置431に格納するデータ、分割データ422は記
憶装置432に格納するデータ、分割データ423は記
憶装置433に格納するデータとする。これら分割デー
タ420〜分割データ423を格納データフレームとし
て、一度に記憶装置430〜433に送信する。各記憶
装置は、自分宛の分割データを取り出して自記憶装置に
格納する。
【0015】図5は、データフレーム送受信方式(2)を
示す図であり、データの読み出し処理を各記憶装置にて
同時に実行する手順について説明する。チャネル制御部
は、各記憶装置からの読み出しデータを格納するための
読み出しフレームを送信する。ここで、分割データ44
0は記憶装置450からの読み出しデータ、分割データ
441は記憶装置451からの読み出しデータ、分割デ
ータ442は記憶装置452からの読み出しデータ、分
割データ443は記憶装置453からの読み出しデータ
とする。各記憶装置450〜453は、読み出しデータ
フレームを受信した時に読み出しデータフレームの自分
の格納場所に読み出しデータを順次セットして、記憶装
置接続LOOPに送り出す。チャネル制御部は、送信し
た読み出しデータフレームが、記憶装置接続LOOPを
巡回し、各記憶装置にて読み出しデータがセットされて
戻ってくるのを待つ。記憶装置が読み出しデータを準備
するのが遅れた場合は、読み出しデータの送信準備が出
来次第、当該記憶装置から個別の読み出しデータフレー
ムをチャネル制御部宛に送信する。チャネル制御部は、
先に自分が送信した読み出しデータフレームを参照し、
欠落している読み出しデータの有無を確認し、遅延して
欠落している読み出しデータが有れば、その到着を待
つ。
【0016】次に、図6は、データフレーム送受信方式
(3)を示す図であり、データ格納処理とデータ読み出し
処理が混在した場合に、それらの処理を同時に実行する
手順を示す。ここで、分割データ460は記憶装置47
0に対する格納データ、分割データ461は記憶装置4
71に対する格納データ、分割データ462は記憶装置
472からの読み出しデータ、そして分割データ463
は記憶装置473からの読み出しデータとする。チャネ
ル制御部は分割データ460と分割データ461から構
成される格納データフレームを送信し、別途、分割デー
タ462と分割データ463から構成される読み出しデ
ータフレームを巡回させる。このようにして、各記憶装
置に対するデータ格納処理、及びデータ読み出し処理を
一度に行うことができる。
【0017】また、本アレイ記憶装置は、図7のデータ
フレーム送受信方式(4)に示す様に、チャネル制御部
が、各々の記憶装置に対してデータ格納要求とデータ読
み出し要求を同時に発行し、記憶装置490は、それら
の要求を同時に実行する機能を有している。チャネル制
御部は、ある記憶装置490に対してデータ格納要求と
データ読み出し要求を発行することができる。そして、
チャネル制御部は、同一の記憶装置に対して、格納デー
タフレーム480の受領を待つと同時に、読み出しデー
タフレームにデータを格納する準備を行う。このとき記
憶装置490は、格納データと読み出しデータを同時に
送信することが可能であり、この時チャネル制御部から
記憶装置490へのデータ転送のスループットは2倍に
なる。
【0018】図8は、チャネル制御部の制御方式を示す
図であり、本アレイ記憶装置のチャネル制御部での処理
手順を示す。制御部130によりバッファメモリ150
に格納された上位装置100からのデータの格納要求、
又はデータの読み出し要求をチャネル制御部160に発
行する(502)。要求種別が、データ格納の場合、同
時に前記格納データのアドレスとデータサイズから、パ
リティデータ作成に必要なデータを判定する。前記デー
タを記憶装置181〜205から読み出すために、制御
部130よりチャネル制御部160にデータ読み出し要
求を発行する。また、データ格納要求が発生した場合に
も同様に、格納データを記憶装置181〜205に格納
するために、制御部130よりチャネル制御部160に
データ格納要求を発行する(503)。チャネル制御部
160では、制御部130より受けた要求を解析し、各
記憶装置181〜205に対する処理要求を作成し(5
04)、各記憶装置への処理要求を集めて一度に回覧す
るために、要求リストを作成する(505)。
【0019】次に要求リストを記憶装置接続LOOPに
回覧し、記憶装置にデータ読み出し、又はデータ格納の
指示を与える(506)。記憶装置に対する処理要求の
種別が、データ読み出し処理の場合には、読み出しデー
タフレームを送信し、記憶装置が読み出しデータをセッ
トして回覧するのを待つ(507)。記憶装置に対する
処理要求の種別が、データ格納処理の場合には、格納デ
ータフレームを送信する(508)。
【0020】また、同一記憶装置接続LOOP内の記憶
装置に対してデータの読み出しとデータ格納処理が重な
るような場合にも、チャネル制御部160から同一の記
憶装置接続LOOPに接続される複数の記憶装置181
〜205に対してデータ読み出し要求とデータ格納要求
が混在した要求リストを発行することにより、同一の記
憶装置接続LOOPに接続される複数の記憶装置181
〜205に対してデータ読み出しとデータ格納処理を同
時に実行することが可能となる(509)。
【0021】図9は、記憶装置の制御方式を示す図であ
り、本アレイ記憶装置に内蔵する各々の記憶装置の制御
手順を示す。各記憶装置181〜205は記憶装置接続
LOOPに回覧されている要求リストの中から、自分宛
の要求を受け取り(602)、記憶装置に対する要求種
別、データアドレス及びデータサイズを判定する(60
3)。記憶装置に対する要求種別がデータ読み出しであ
った場合には、読み出しデータを生成して、チャネル制
御部から回覧される読み出しデータフレームに読み出し
データをセットし、読み出しデータフレームをチャネル
制御部160に送信する(604,605)。記憶装置
181〜205に対する要求種別がデータ格納である場
合は、チャネル制御部160から送信される格納データ
フレームを待ち、自分宛の格納データを取り出す(60
4,606)。チャネル制御部からの要求リストが複数
発行される場合に、各記憶装置でデータの読み出しとデ
ータ格納要求を重ねて受領する様な時にも、データ読み
出し処理とデータ格納処理を同時に実行することが可能
である(604,607)。
【0022】図10に、チャネル制御部での複数のデー
タ読み出し、データ格納の制御方式を示す。図3で示し
た様に、各記憶装置に対する要求を集めて1つのフレー
ムとして送信するために、チャネル制御部701では、
各記憶装置に対して一度に発行する要求を、要求リスト
{R1,R2,R3,R4}として管理している。ここで、R1:記
憶装置703に対するデータ読み出し又はデータ格納要
求、R2:記憶装置704に対するデータ読み出し、又
はデータ格納要求、R3:記憶装置705に対するデー
タ読み出し、又はデータ格納要求、R4:記憶装置70
6に対するデータ読み出し、又はデータ格納要求とす
る。R1,R2,R3,R4は、記憶装置接続LOOP702に接
続する記憶装置の順序毎に要求を配列した要求リストで
ある。
【0023】図11に、チャネル制御部における、先述
の要求リスト{R1,R2,R3,R4}を用いたデータ格納処理、
及びデータ読み出し処理の制御方式を示す。まず、記憶
装置接続LOOPのデータ転送方向の接続降順にデータ
読み出し要求/データ格納要求リストを判定し、要求内
容がデータ格納処理になる迄をまとめてサブセットと
し、そのサブセットの要求に対して、データ読み出し処
理/データ格納処理を同時に実行する。例えば、k番目
からn番目までの記憶装置の要求のサブセット:{Rk,Rk
+1,...Rn}811は、Rk+1〜Rnがデータ読み出
し処理でRkがデータ格納処理とする。チャネル制御部
は、Rk+1〜Rnのデータ読み出し要求を実行し、該
当する記憶装置に対して読み出しデータフレームを送信
し、記憶装置からの読み出しデータが読み出しデータフ
レームにセットされるのを待つ(804)。そして、R
kのデータ格納要求を実行し、該当する記憶装置に格納
データを送信する。次に、データ読み出し処理とデータ
格納処理が終了した記憶装置を除いた、残りの記憶装置
に対する要求を集めて要求リストの再構成を行う(80
5)。{R1,R2....Rm}812は、データ読み出し処理
とデータ格納処理が完了した記憶装置を要求リスト{R1,
R2....Rn}から削除した残りの要求リストである。
前記要求リスト{R1,R2....Rm}812を用いて処理8
03〜805を繰り返し実行する(806)。
【0024】この様に、チャネル制御部で、データ送信
方向を制御することにより、記憶装置接続LOOPにて
送信データの衝突を避けることができ、双方向データ通
信が可能となる。さらに、チャネル制御部は、上記要求
リスト{R1,R2....Rn}を複数作成し発行することが
できる。図7に示した様に、各々の記憶装置は、複数の
要求を受けた時に、要求種別を判定し、データ格納要求
とデータ読み出し要求を同時に受けている時に、それら
の処理を同時に実行することができる。
【0025】
【発明の効果】従来の技術では、バスの競合による記憶
装置への同時アクセス制限に対してマルチポートをもつ
記憶装置を採用することで部分的に同時アクセスを実現
する方式が存在する。この方式でも、同時にアクセスす
ることができる記憶装置の数は、装置が持つバスの数に
依存するといった制限を脱し得ず、同一バスに接続され
ている記憶装置に対してデータ読み出し処理とデータ格
納処理を同時に実行させることはできない。
【0026】本発明によれば、同一の記憶装置接続LO
OPに接続される複数の記憶装置に対して、データ読み
出し要求、又はデータ格納要求を同一のフレームにて発
行することが可能となる。また、データ読み出し処理、
及びデータ格納処理を同一のLOOPに接続された複数
の記憶装置について同時に実行させることが可能とな
る。
【0027】この様に、アレイ記憶装置に内蔵してRA
IDを構成する複数の記憶装置に対してのデータ読み出
し処理、データ格納処理を並列に行うことにより、アレ
イ記憶装置全体の応答性能を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例にかかわるアレイ記憶装置の全
体構成図を示す図である。
【図2】データ格納方式を示す図である。
【図3】処理要求フレーム送信方式を示す図である。
【図4】データフレーム送受信方式(1)を示す図であ
る。
【図5】データフレーム送受信方式(2)を示す図であ
る。
【図6】データフレーム送受信方式(3)を示す図であ
る。
【図7】データフレーム送受信方式(4)を示す図であ
る。
【図8】チャネル制御部の制御方式を示す図である。
【図9】記憶装置の制御方式を示す図である。
【図10】具体的なデータ読み出し、データ格納の要求
リストを示す図である。
【図11】具体的なデータ読み出し、データ格納の制御
方式を示す図である。
【符号の説明】
100…上位装置、 110…アレイ記憶装置、 120…ホストインタフェース、 130…制御部、 140…データ転送回路、 150…バッファメモリ、 160…チャネル制御部、 161〜165…記憶装置接続LOOP、 180…記憶装置群、 181〜205…記憶装置、 310〜343…データ格納方式、 310…データストライプ、 311…パリティ、 320〜323…データ(記憶装置接続LOOP毎に分
割)、 400〜412…図3:処理要求フレーム送信方式、 420〜432…図4:データフレーム送受信方式
(1)、 440〜452…図5:データフレーム送受信方式
(2)、 460〜472…図6:データフレーム送受信方式
(3)、 480〜490…図7:データフレーム送受信方式
(4)、 501〜511…図8:チャネル制御部160の制御方
式、 601〜608…図9:記憶装置181〜205の制御
方式、 701〜706…図10:具体的なデータ読み出し、デ
ータ格納の要求リスト、 801〜807…図11:具体的なデータ読み出し、デ
ータ格納の制御方式、 810〜812…図11:データ読み出し要求/データ
格納要求リスト。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】アレイ状に接続された複数の記憶装置と、 前記記憶装置を複数のLOOP状の接続構成にて制御す
    るチャネル制御部と、 チャネル制御部と記憶装置に接続されるデータバスと、 上位装置からの入出力要求に対して高速な応答を行うバ
    ッファメモリと、 上位装置からのコマンド実行を含む本装置全体の制御を
    行う制御部から成り、前記複数の記憶装置は並列に動作
    し、データを格納するデータ領域と、 前記データに対応する冗長データを格納するパリティ領
    域を有するアレイ記憶装置において、 同一の記憶装置接続LOOPに接続される複数の記憶装
    置に対して、データ読み出し要求又はデータ格納要求を
    同一のフレームにて発行し、装置全体の応答性能を向上
    させることを特徴とするアレイ記憶装置。
  2. 【請求項2】同一の記憶装置接続LOOPに接続される
    複数の記憶装置に対して、複数のデータ読み出し処理を
    一度に行わせることを特徴とする請求項1記載のアレイ
    記憶装置。
  3. 【請求項3】同一の記憶装置接続LOOPに接続される
    複数の記憶装置に対して、複数のデータ格納処理を一度
    に行わせることを特徴とする請求項1記載のアレイ記憶
    装置。
  4. 【請求項4】記憶装置接続LOOP上に接続された、デ
    ータ格納処理とデータ読み出し処理を同時に実行するこ
    とができる複数の記憶装置を有し、前記記憶装置にデー
    タ格納処理とデータ読み出し処理を同時に実行させるこ
    とを特徴とする請求項1記載のアレイ記憶装置。
  5. 【請求項5】同一の記憶装置接続LOOPに接続された
    複数の記憶装置にデータを分割して格納することを特徴
    とする請求項1記載のアレイ記憶装置。
JP11233453A 1999-08-20 1999-08-20 アレイ記憶装置 Pending JP2001056750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11233453A JP2001056750A (ja) 1999-08-20 1999-08-20 アレイ記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11233453A JP2001056750A (ja) 1999-08-20 1999-08-20 アレイ記憶装置

Publications (1)

Publication Number Publication Date
JP2001056750A true JP2001056750A (ja) 2001-02-27

Family

ID=16955284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11233453A Pending JP2001056750A (ja) 1999-08-20 1999-08-20 アレイ記憶装置

Country Status (1)

Country Link
JP (1) JP2001056750A (ja)

Similar Documents

Publication Publication Date Title
US6341332B2 (en) Disk array controller with connection path formed on connection request queue basis
US6850998B2 (en) Disk array system and a method for controlling the disk array system
JPS6218949B2 (ja)
JP3200500B2 (ja) ディスク装置及びディスク制御方法
US20110252264A1 (en) Physical manager of synchronization barrier between multiple processes
CN101027634B (zh) 数据传送机制
JP3617631B2 (ja) ストレージ制御装置及びその制御方法
JP2000267816A (ja) ディスクアレイ制御装置
JP2009282917A (ja) サーバ間通信機構及びコンピュータシステム
JP2723022B2 (ja) ディスク装置のインタフェース及びその制御方法
JP2002123371A (ja) ディスクアレイ制御装置及びディスクアレイ制御方法
JP2006268215A (ja) ストレージシステム
JP2001056750A (ja) アレイ記憶装置
CN106708779A (zh) 一种服务器及其处理数据的方法
JP2001067298A (ja) ハブ及びポート・アーキテクチャーを有する転送制御装置における低速ポートについての障害を防止するための書込み要求キューの使用
JP4983133B2 (ja) 入出力制御装置およびその制御方法、並びにプログラム
JP3684902B2 (ja) ディスクアレイ制御装置
WO1991010958A1 (en) Computer bus system
JP2834927B2 (ja) 計算機システム
US6839820B1 (en) Method and system for controlling data access between at least two memory arrangements
JP2755103B2 (ja) 記憶装置のアクセス方法
JP2003005916A (ja) ディスク制御装置、および、そのデータアクセス方法
JP2913930B2 (ja) 拡張記憶データ転送方法
JP2000250712A (ja) ディスクアレイ制御装置
JPH02291039A (ja) メモリ制御システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050301

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131